KR101332569B1 - 차동 다단 분포형 증폭기 - Google Patents

차동 다단 분포형 증폭기 Download PDF

Info

Publication number
KR101332569B1
KR101332569B1 KR1020120131846A KR20120131846A KR101332569B1 KR 101332569 B1 KR101332569 B1 KR 101332569B1 KR 1020120131846 A KR1020120131846 A KR 1020120131846A KR 20120131846 A KR20120131846 A KR 20120131846A KR 101332569 B1 KR101332569 B1 KR 101332569B1
Authority
KR
South Korea
Prior art keywords
inductor
stage
inductors
distributed amplifier
differential
Prior art date
Application number
KR1020120131846A
Other languages
English (en)
Inventor
박창근
서동환
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020120131846A priority Critical patent/KR101332569B1/ko
Application granted granted Critical
Publication of KR101332569B1 publication Critical patent/KR101332569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동 다단 분포형 증폭기에 관한 것으로, 본 발명의 일 실시예에 따른 차동 다단 분포형 증폭기는, 제1 입력단, 상기 제1 입력단에 직렬 연결된 복수의 제1 인덕터, 상기 제1 인덕터 사이의 접점에 게이트가 연결되어 제1 차동 신호를 입력받아 증폭하고, 증폭된 상기 제1 차동 신호를 드레인을 통하여 출력하는 복수의 제1 트랜지스터를 포함하는 제1 다단 분포형 증폭단과, 제2 입력단, 상기 제2 입력단에 직렬 연결된 복수의 제2 인덕터, 상기 제2 인덕터 사이의 접점에 게이트가 연결되어 상기 제1 차동 신호와 위상이 반대인 제2 차동 신호를 입력받아 증폭하고, 증폭된 상기 제2 차동 신호를 드레인을 통하여 상기 출력하는 복수의 제2 트랜지스터를 포함하는 제2 다단 분포형 증폭단을 포함한다.
이에 따라, 다단 증폭기의 입력의 크기에 따라 증폭 모드가 자동으로 변환되어 증폭 효율을 증가시킬 수 있다. 또한, 차동 인덕터를 이용함으로써 회로 설계시 면적을 감소시킬 수 있다.

Description

차동 다단 분포형 증폭기{DIFFERENTIAL MULTISTAGE DISTRIBUTED AMPLIFIER}
본 발명은 차동 다단 분포형 증폭기에 관한 것으로, 더욱 상세하게는 다단 증폭기의 전송선 임피던스 또는 트랜지스터 크기를 다르게 하여 증폭 모드를 자동으로 변경시키는 기술이 개시된다.
분포형 증폭기(distributed amplifier)는 단일의 증폭기로는 입출력단의 용량이나 회로의 부유 용량 때문에 고주파 이득이 얻어지지 않고 광대역 증폭을 할 수 없는 문제점을 해결하기 위한 고안된 증폭기이다. 분포형 증폭기는 기본적으로 복수 증폭단의 입출력 용량을 지연 선로의 캐패시터로 이용하여 지연선에 의해 결합하고, 입력측에서의 지연 시간을 출력측에서의 지연 시간과 같게해 줌으로써 각 증폭단은 일정한 지연 시간에 입력 신호를 차례로 증폭하여 출력단에 모으도록 하는 것을 특징으로 한다.
종래의 분포형 증폭기는 동일한 크기의 복수의 트랜지스터를 사용하고, 임피던스도 같게 설계함으로써 증폭 모드가 다른 경우에 효율이 감소하는 문제점이 있었다. 즉, 저출력 모드에서는 복수의 트랜지스터를 모두 사용할 필요가 없기 때문에 효율이 저하된다. 이러한 문제점을 극복하기 위해 복수의 캐스코드(cascode) 트랜지스터를 이용하여 온/오프시켜 저출력 모드에서는 적은 수의 증폭단이 동작하고, 고출력 모드에서는 많은 수의 증폭단이 동작하게 만들 수 있다.
그러나, 캐스코드 트랜지스터를 이용하는 경우 이를 제어하기 위한 제어회로가 필요하여 분포형 증폭기의 전체 트랜지스터의 개수가 증가하고, 증폭기의 구조가 복잡해지고 집적회로로 구현할 경우 면적이 넓어진다. 또한, 인덕터의 사용으로 구조가 복잡해지고 면적이 증가할 경우 기생 캐패시턴스 등의 성분들이 증가하여 증폭 성능이 떨어지며, 설계 비용이 증가하는 문제점이 있다.
본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-0835057호(2008. 06. 03 공고)에 개시되어 있다.
본 발명이 해결하고자 하는 기술적인 과제는, 다단 증폭기의 입력의 크기에 따라 증폭 모드가 자동으로 변환되고, 차동 인덕터를 이용하여 회로 설계시 면적을 감소시킬 수 있는 차동 다단 분포형 증폭기를 제공하기 위함이다.
본 발명의 일 실시예에 따른 차동 다단 분포형 증폭기는, 제1 입력단, 상기 제1 입력단에 직렬 연결된 복수의 제1 인덕터, 상기 제1 인덕터 사이의 접점에 게이트가 연결되어 제1 차동 신호를 입력받아 증폭하고, 증폭된 상기 제1 차동 신호를 드레인을 통하여 출력하는 복수의 제1 트랜지스터를 포함하는 제1 다단 분포형 증폭단과, 제2 입력단, 상기 제2 입력단에 직렬 연결된 복수의 제2 인덕터, 상기 제2 인덕터 사이의 접점에 게이트가 연결되어 상기 제1 차동 신호와 위상이 반대인 제2 차동 신호를 입력받아 증폭하고, 증폭된 상기 제2 차동 신호를 드레인을 통하여 상기 출력하는 복수의 제2 트랜지스터를 포함하는 제2 다단 분포형 증폭단을 포함한다.
또한, 상기 복수의 제1 인덕터와 상기 복수의 제2 인덕터는 차동 인덕터 구조로 형성될 수 있다.
또한, 상기 제1 다단 분포형 증폭단 및 상기 제2 다단 분포형 증폭단에 포함되는 각 트랜지스터는 캐스코드 트랜지스터일 수 있다.
또한, 상기 제1 다단 분포형 증폭단은, 제1 전원전압단, 상기 제1 전원전압단에 직렬로 연결되는 복수의 제3 인덕터를 더 포함하고, 상기 제3 인덕터 사이의 접점과 상기 제1 트랜지스터의 드레인이 연결될 수 있다.
또한, 상기 제2 다단 분포형 증폭단은 제2 전원전압단, 상기 제2 전원전압단에 직렬로 연결되는 복수의 제4 인덕터를 더 포함하고, 상기 제4 인덕터 사이의 접점과 상기 제2 트랜지스터의 드레인이 연결될 수 있다.
또한, 출력단, 상기 출력단에 직렬 연결되는 하나 이상의 제5 인덕터를 더 포함하고, 상기 제5 인덕터는 상기 제3 인덕터 또는 상기 제4 인덕터와 유도 결합할 수 있다.
또한, 상기 제3 인덕터와 상기 제5 인덕터, 또는 상기 제4 인덕터와 상기 제5 인덕터는 차동 인덕터 구조로 형성될 수 있다.
또한, 상기 복수의 제1 인덕터를 포함하는 제1 전송선의 일 단은 상기 제1 입력단과 연결되고, 상기 복수의 제2 인덕터를 포함하는 제2 전송선의 일 단은 상기 제2 입력단과 연결되며, 상기 제1 전송선의 타 단과 상기 제2 전송선의 타 단은 서로 연결되어 가상 접지될 수 있다.
이에 따라, 다단 증폭기의 입력의 크기에 따라 증폭 모드가 자동으로 변환되어 증폭 효율을 증가시킬 수 있다. 또한, 차동 인덕터를 이용함으로써 회로 설계시 면적을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 다단 분포형 증폭기의 구성도,
도 2는 도 1에 따른 차동 다단 분포형 증폭기의 제1 다단 분포형 증폭단의 세부 구성도,
도 3은 도 1에 따른 차동 다단 분포형 증폭기의 차동 인덕터 구조를 설명하기 위한 예시도,
도 4는 본 발명의 또 다른 실시예에 따른 차동 다단 분포형 증폭기의 구성도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세하게 설명한다. 사용되는 용어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 후술하는 실시예들에서 사용된 용어의 의미는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 차동 다단 분포형 증폭기의 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 차동 다단 분포형 증폭기(100)는 제1 다단 분포형 증폭단(110) 및 제2 다단 분포형 증폭단(120)을 포함한다. 보다 구체적으로, 제1 다단 분포형 증폭단(110)은 제1 입력단(111), 복수의 제1 인덕터(L11, L12, L13), 복수의 제1 트랜지스터(T11, T12, T13)를 포함한다. 또한, 제2 다단 분포형 증폭단(120)은 제2 입력단(121), 복수의 제2 인덕터(L21, L22, L23), 복수의 제2 트랜지스터(T21, T22, T23)를 포함한다.
먼저, 제1 다단 분포형 증폭단(110)은 제1 입력단(111)에 복수의 제1 인덕터(L11, L12, L13)가 직렬로 연결되고, 복수의 제1 인덕터(L11, L12, L13) 사이의 접점(P11, P12, P13)은 복수의 제1 트랜지스터(T11, T12, T13)의 게이트와 연결된다. 이 경우, 제1 입력단(111)에 입력된 제1 차동 신호(V1)는 복수의 제1 인덕터(L11, L12, L13)를 통해 복수의 제1 트랜지스터(T11, T12, T13)로 전달되어 증폭되고, 증폭된 제1 차동 신호(V1)는 복수의 제1 트랜지스터(T11, T12, T13)의 드레인을 통해 출력된다.
또한, 제1 다단 분포형 증폭단(110)은 제1 전원전압단(112) 및 복수의 제3 인덕터(L31, L32, L33)를 더 포함한다. 제1 전원전압단(112)에는 기 설정된 제1 전원전압(VDD1)이 인가되고, 복수의 제3 인덕터(L31, L32, L33)는 제1 전원전압단(112)에 직렬로 연결된다. 또한, 복수의 제3 인덕터(L31, L32, L33) 사이의 접점(P31, P32, P33)은 복수의 제1 트랜지스터(T11, T12, T13)의 드레인과 연결된다.
한편, 제2 다단 분포형 증폭단(120)은 제2 입력단(121)에 복수의 제2 인덕터(L21, L22, L23)가 직렬로 연결되고, 복수의 제2 인덕터(L21, L22, L23) 사이의 접점(P21, P22, P23)은 복수의 제2 트랜지스터(T21, T22, T23)의 게이트와 연결된다. 여기서, 제2 입력단(121)에 입력된 제2 차동 신호(V2)는 제1 차동 신호(V1)와 크기는 같으며, 위상이 반대인 신호이다. 제2 차동 신호(V2)는 복수의 제2 인덕터(L21, L22, L23)를 통해 복수의 제2 트랜지스터(T21, T22, T23)로 전달되어 증폭되고, 증폭된 제2 차동 신호(V2)는 복수의 제2 트랜지스터(T21, T22, T23)의 드레인을 통해 출력된다.
한편, 제2 다단 분포형 증폭단(120)은 제2 전원전압단(122) 및 복수의 제4 인덕터(L41, L42, L43)를 더 포함한다. 제2 전원전압단(122)에는 기 설정된 제2 전원전압(VDD2)이 인가되고, 복수의 제4 인덕터(L41, L42, L43)는 제2 전원전압단(122)에 직렬로 연결되며, 복수의 제4 인덕터(L41, L42, L43) 사이의 접점(P41, P42, P43)은 복수의 제2 트랜지스터(T21, T22, T23)의 드레인과 연결된다.
이와 같이, 제1 다단 분포형 증폭단(110)과 제2 다단 분포형 증폭단(120)은 서로 구성 및 연결관계가 동일하다. 이하, 도 2를 참조하여 제1 다단 분포형 증폭단(110)의 동작을 설명하도록 하며, 제2 다단 분포형 증폭단(120)의 동작은 제1 다단 분포형 증폭단(110)의 동작과 동일하므로 이에 대한 설명은 생략하도록 한다.
도 2는 도 1에 따른 차동 다단 분포형 증폭기의 제1 다단 분포형 증폭단의 세부 구성도이다.
도 2를 참조하면, 제1 다단 분포형 증폭단(210)의 제1 입력단(211)에는 내부 캐패시터(C1)와 복수의 제1 인덕터(L11, L12, L13)가 직렬로 연결될 수 있다. 이 경우, 내부 캐패시터(C1)는 제1 차동 신호(V1)의 직류 성분을 차단할 수 있다. 또한, 복수의 제1 인덕터(L11, L12, L13)의 인덕턴스는 사용자 설정에 의해 각각 다르게 설정될 수 있다.
또한, 제1 다단 분포형 증폭단(210)의 제1 전원전압단(212)에는 내부 저항(R3)과 복수의 제3 인덕터(L31, L32, L33)가 직렬로 연결될 수 있다. 이 경우, 복수의 제3 인덕터(L31, L32, L33)의 인덕턴스는 사용자의 설정에 의해 각각 다르게 설정될 수 있다.
제1 다단 분포형 증폭단(210)에 포함되는, 복수의 제1 트랜지스터(T11, T12, T13)의 크기는 사용자의 설정에 의해 각각 다르게 설정될 수 있다. 예를 들어, 트랜지스터 1(T11) : 트랜지스터 2(T12) : 트랜지스터 3(T13)의 크기 비율이 1 : 2 : 4인 경우, 이에 따라 각 트랜지스터의 기생 캐패시턴스의 값도 증가하게 된다. 이 경우, 복수의 제1 인덕터(L11, L12, L13) 중 인덕터 1(L11) : 인덕터 2(L12) : 인덕터 3(L13)의 권선수 비율을 1 : 2 : 4로, 복수의 제3 인덕터(L31, L32, L33) 중 인덕터 1(L31) : 인덕터 2(L32) : 인덕터 3(L33)의 권선수 비율도 1 : 2 : 4로 설정할 수 있다.
이 경우, 제1 차동 신호(V1)의 크기에 따라 제1 다단 분포형 증폭단(210)의 증폭 모드가 자동적으로 변환될 수 있다. 즉, 복수의 제1 인덕터(L11, L12, L13) 중 인덕터 1(L11) : 인덕터 2(L12) : 인덕터 3(L13)의 권선수 비율을 1 : 2 : 4로 설정되는 경우 인덕턴스의 영향에 따라 복수의 제1 트랜지스터(T11, T12, T13) 중 트랜지스터 1(T11)에 공급되는 게이트 전압의 크기가 가장 크고, 트랜지스터 3(T13)에 공급되는 게이트 전압의 크기가 가장 작게 된다. 제1 차동 신호(V1)의 크기 작은 경우에는 트랜지스터 1(T11) 또는 트랜지스터 2(T12)까지는 구동시킬 수 있지만, 트랜지스터 3(T13)을 구동시키기에는 전압의 크기가 작으므로 저증폭 모드로 동작하게 된다. 그러나, 제1 차동 신호(V1)의 크기 큰 경우에는 트랜지스터 3(T13)에 크기가 가장 작은 전압이 공급되어도 트랜지스터 3(T13)을 구동시키기에 충분한 전압이 공급되기 때문에 복수의 제1 트랜지스터(T11, T12, T13)를 모두 구동시킬 수 있는 고증폭 모드로 동작할 수 있다.
또한, 복수의 제1 인덕터(L11, L12, L13) 사이의 접점(P11, P12, P13)은 복수의 제1 트랜지스터(T11, T12, T13)의 게이트단과 연결되고, 복수의 제3 인덕터(L31, L32, L33) 사이의 접점(P31, P32, P33)은 복수의 제1 트랜지스터(T11, T12, T13)의 드레인단과 연결된다. 이 경우, 복수의 제3 인덕터(L31, L32, L33) 사이의 접점(P31, P32, P33)에는 복수의 제1 트랜지스터(T11, T12, T13)의 기생 캐패시턴스와 동일한 크기의 캐패시터(도시하지 않음)를 연결하는 것도 가능하다.
한편, 제1 다단 분포형 증폭단(210)에 포함되는 복수의 제1 트랜지스터(T11, T12, T13)는 캐스코드 트랜지스터일 수 있다. 이 경우, 캐스코드 트랜지스터는 구동 트랜지스터(T111, T121, T131) 및 증폭 트랜지스터(T112, T122, T132)로 구성된다. 또한, 구동 트랜지스터(T111, T121, T131)에는 각 트랜지스터의 크기에 따라 기 설정된 게이트 신호(S11, S12, S13)가 인가될 수 있다.
한편, 제1 다단 분포형 증폭단(210)은 증폭 모드에 따라 신호의 증폭 경로가 다르게 설정될 수 있다. 이하, 증폭 트랜지스터(T112, T122, T132)의 크기 비율과, 제1 인덕터(L11, L12, L13) 및 제3 인덕터(L31, L32, L33)의 권선수 비율이 1 : 2 : 4으로 설정된 경우로 가정하여 설명하도록 한다. 이러한 크기 비율 및 권선수 비율은 사용자 설정에 따라 변경될 수 있다.
예를 들어, 3개의 증폭 모드 중 가장 낮은 증폭률을 가지는 제1 증폭 모드인 경우, 제1 차동 신호(V1)가 작은 크기로 입력되며, 증폭 트랜지스터 1(T112)은 온, 증폭 트랜지스터 2(T122)는 오프, 증폭 트랜지스터 3(T132)은 오프가 된다. 따라서, 제1 차동 신호(V1)는 [C1]->[L11]->[T112]->[T111]의 경로를 통해 증폭된다.
또한, 3개의 증폭 모드 중 중간 증폭률을 가지는 제2 증폭 모드인 경우, 제1 차동 신호(V1)가 중간 크기로 입력되며, 증폭 트랜지스터 1(T112)은 온, 증폭 트랜지스터 2(T122)는 온, 증폭 트랜지스터 3(T132)은 오프가 된다. 따라서, 제1 차동 신호(V1)는 [C1]->[L11]->[L12]->[T122]->[T121]의 경로와 [C1]->[L11]->[T112]->[T111]의 경로를 통해 증폭된다.
또한, 3개의 증폭 모드 중 가장 큰 증폭률을 가지는 제3 증폭 모드인 경우, 제1 차동 신호(V1)가 큰 크기로 입력되며, 증폭 트랜지스터 1(T112)은 온, 증폭 트랜지스터 2(T122)는 온, 증폭 트랜지스터 3(T132)은 온이 된다. 따라서, 제1 차동 신호(V1)는 [C1]->[L11]->[L12]->[T122]->[T121]의 경로, [C1]->[L11]->[T112]->[T111]의 경로 및 [C1]->[L11]->[L12]->[L13]->[T132]->[T131]의 경로를 통해 증폭된다.
한편, 본 발명의 또 다른 실시예에 따른 차동 다단 분포형 증폭기의 제1 다단 분포형 증폭단(100)의 구동 트랜지스터(T111, T121, T131)는 외부의 제어회로(도시하지 않음)로부터 게이트 신호(S11, S12, S13)로 입력되는 제어신호에 따라 온(ON) 또는 오프(OFF) 상태로 동작하게 된다. 즉, 복수의 제1 트랜지스터(T11, T12, T13)는 독립적으로 동작할 수 있다. 예를 들어, 제1 다단 분포형 증폭단(100)이 3개의 증폭 모드 중 가장 낮은 증폭률을 가지는 제1 증폭 모드로 동작하는 경우, 각각 S11은 온 신호, S12 및 S13는 오프 신호로 제어된다. 또한, 3개의 증폭 모드 중 중간 증폭률을 가지는 제2 증폭 모드인 경우, S12는 온 신호, S13는 오프 신호로 제어된다. 또한, 3개의 증폭 모드 중 가장 큰 증폭률을 가지는 제3 증폭 모드인 경우, S11은 온 신호, S12는 온 신호, S13는 온 신호로 제어된다.
다시 도 1을 참조하면, 제1 다단 분포형 증폭단(110)에서 내부 캐패시터(C1) 및 복수의 제1 인덕터(L11, L12, L13)가 직렬로 연결된 제1 전송선(a)의 일 단은 제1 입력단(111)과 연결되고, 내부 캐패시터(C2) 및 복수의 제2 인덕터(L21, L22, L23)가 직렬로 연결된 제2 전송선(b)의 일 단은 제2 입력단(121)과 연결되며, 제1 전송선(a)의 타 단과 제2 전송선의 타 단(b)은 서로 연결되어 가상 접지(Virtual Ground)될 수 있다. 즉, 접점(P13)과 접점(P23)은 동일한 접점으로 내부 저항(R12)를 통해 연결된 가상접지단(132)에 바이어스 전압이 인가되어, 실질적으로 제1 전송선(a)과 제2 전송선(b)이 접지된 것과 같은 효과를 얻을 수 있다.
한편, 본 발명의 실시예에 따른 차동 다단 분포형 증폭기(100)는 출력단(131) 및 제5 인덕터(L5)를 더 포함한다. 본 발명의 차동 다단 분포형 증폭기(100)는 2개의 차동 신호(V1, V2)를 입력받아 이를 증폭하여 하나의 출력을 생성한다. 예를 들어, 제5 인덕터는 출력단(131)과 연결되고, 복수의 제3 인덕터(L31, L32, L33)와 복수의 제4 인덕터(L41, L42, L43) 사이에는 출력 인덕터(L34)가 직렬로 연결된다. 이 경우, 복수의 내부 캐패시터(C3, C4)가 복수의 제3 인덕터(L31, L32, L33)와 복수의 제4 인덕터(L41, L42, L43) 사이에 추가로 연결될 수 있다. 또한, 출력 인덕터(L34)와 제5 인덕터(L5)는 각각 1차측 인덕터와 2차측 인덕터로 구성되는 변압기로 동작하게 된다.
한편, 본 발명의 실시예에 따른 차동 다단 분포형 증폭기(100)는 복수의 제1 인덕터(L11, L12, L13)와 상기 복수의 제2 인덕터(L21, L22, L23)가 차동 인덕터 구조로 형성될 수 있다. 이에 대한 구체적인 설명은 도 3을 통해 후술하도록 한다.
도 3은 도 1에 따른 차동 다단 분포형 증폭기의 차동 인덕터 구조를 설명하기 위한 예시도이다.
도 3을 참조하면, 차동 인덕터는 제1 인덕터(L11)를 루프 형태의 금속선 인덕터로 형성하고, 제2 인덕터(L21)를 제1 인덕터(L11)의 루프 안쪽의 공간에 루프 형태의 금속선으로 형성할 수 있다. 이 경우, 제2 인덕터(L21)를 제1 인덕터(L11)의 루프 바깥쪽의 공간으로 형성하는 것도 가능하다. 이 경우, 제1 인덕터(L11)와 제2 인덕터(L21)의 루프 권선수는 사용자 설정에 따라 달라질 수 있다.
또한, 제1 인덕터(L11)와 제2 인덕터(L21)의 금속선이 겹치는 영역을 레이어를 다르게 하여 서로 간의 전기적 접속을 방지할 수 있다.
또한, 제1 인덕터(L11)와 제2 인덕터(L21)의 루프 영역에 해당하는 금속선 간에는 각각 같은 방향의 전류(①, ②)가 흐름으로써 유도 제1 인덕터(L11)와 제2 인덕터(L21) 간의 유도 결합을 높일 수 있다.
또한, 제1 인덕터(L11)와 제2 인덕터(L21)의 루프 영역에 해당하는 금속선 간에는 기생 캐패시터 발생하게 된다. 이는 두 개의 금속선이 마주보면서 전류가 흐르기 때문이다. 이러한 기생 캐패시터를 이용하여 복수의 제1 트랜지스터(T11, T12, T13) 또는 복수의 제2 트랜지스터(T21, T22, T23)에 대응하는 캐패시턴스를 얻을 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 차동 다단 분포형 증폭기의 구성도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 다단 분포형 증폭기(400)는 제1 다단 분포형 증폭단(410) 및 제2 다단 분포형 증폭단(420)을 포함한다. 이 경우, 제1 다단 분포형 증폭단(410) 및 제2 다단 분포형 증폭단(420)의 구성 및 연결 관계는 도 1의 차동 다단 분포형 증폭기(100)와 동일하다. 또한, 제1 입력단(41), 제1 전원전압단(412), 제2 입력단(421), 제2 전원전압단(422), 출력단(431) 및 가상접지단(432)은 도 1의 구성에 대응하므로 구체적인 설명은 생략하도록 한다.
도 4에서, 출력단(431)에는 복수의 제5 인덕터(L51, L52, L53, L54, L55, L56)가 직렬로 연결된다. 또한, 복수의 제5 인덕터(L51, L52, L53, L54, L55, L56)는 복수의 제3 인덕터(L31, L32, L33) 또는 복수의 제4 인덕터(L41, L42, L43)와 유도 결합되어 변압기를 형성하게 된다. 이 경우, 제3 인덕터(L31, L32, L33)와 제5 인덕터(L51, L52, L53), 제4 인덕터(L41, L42, L43)와 제5 인덕터(L54, L55, L56)는 도 3에서와 같은 차동 인덕터 구조로 형성될 수 있다. 따라서, 복수의 제5 인덕터(L51, L52, L53, L54, L55, L56)에 제1 차동 신호(V1)와 제2 차동 신호(V2)의 증폭된 신호가 모이게 된다.
이와 같이 본 발명의 실시예에 따르면, 다단 증폭기의 입력의 크기에 따라 증폭 모드가 자동으로 변환되어 증폭 효율을 증가시킬 수 있다. 또한, 차동 인덕터를 이용함으로써 회로 설계시 면적을 감소시킬 수 있다.
이상에서 본 발명은 도면을 참조하면서 기술되는 바람직한 실시예를 중심으로 설명되었지만 이에 한정되는 것은 아니다. 따라서 본 발명은 기재된 실시예로부터 도출 가능한 자명한 변형예를 포괄하도록 의도된 특허청구범위의 기재에 의해 해석되어져야 한다.
100 : 차동 다단 분포형 증폭기
110 : 제1 다단 분포형 증폭단
111 : 제1 입력단
112 : 제1 전원전압단
120 : 제2 다단 분포형 증폭단
121 : 제2 입력단
122 ; 제2 전원전압단
131 : 출력단
132 : 가상접지단
210 : 제1 다단 분포형 증폭단
400 : 차동 다단 분포형 증폭기
410 : 제1 다단 분포형 증폭단
411 : 제1 입력단
412 : 제1 전원전압단
420 : 제2 다단 분포형 증폭단
421 : 제2 입력단
422 ; 제2 전원전압단
431 : 출력단
432 : 가상접지단

Claims (8)

  1. 제1 입력단, 상기 제1 입력단에 직렬 연결된 복수의 제1 인덕터, 상기 제1 인덕터 사이의 접점에 게이트가 연결되어 제1 차동 신호를 입력받아 증폭하고, 증폭된 상기 제1 차동 신호를 드레인을 통하여 출력하는 복수의 제1 트랜지스터를 포함하는 제1 다단 분포형 증폭단; 및
    제2 입력단, 상기 제2 입력단에 직렬 연결된 복수의 제2 인덕터, 상기 제2 인덕터 사이의 접점에 게이트가 연결되어 상기 제1 차동 신호와 위상이 반대인 제2 차동 신호를 입력받아 증폭하고, 증폭된 상기 제2 차동 신호를 드레인을 통하여 상기 출력하는 복수의 제2 트랜지스터를 포함하는 제2 다단 분포형 증폭단을 포함하며,
    상기 제1 다단 분포형 증폭단은,
    제1 전원전압단, 상기 제1 전원전압단에 직렬로 연결되는 복수의 제3 인덕터를 더 포함하고, 상기 제3 인덕터 사이의 접점과 상기 제1 트랜지스터의 드레인이 연결되는 차동 다단 분포형 증폭기.
  2. 제1항에 있어서,
    상기 복수의 제1 인덕터와 상기 복수의 제2 인덕터는 차동 인덕터 구조로 형성되는 차동 다단 분포형 증폭기.
  3. 제1항에 있어서,
    상기 제1 다단 분포형 증폭단 및 상기 제2 다단 분포형 증폭단에 포함되는 각 트랜지스터는 캐스코드 트랜지스터인 차동 다단 분포형 증폭기.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 다단 분포형 증폭단은,
    제2 전원전압단, 상기 제2 전원전압단에 직렬로 연결되는 복수의 제4 인덕터를 더 포함하고, 상기 제4 인덕터 사이의 접점과 상기 제2 트랜지스터의 드레인이 연결되는 차동 다단 분포형 증폭기.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    출력단; 및
    상기 출력단에 직렬 연결되는 하나 이상의 제5 인덕터를 더 포함하고,
    상기 제5 인덕터는,
    상기 제3 인덕터 또는 상기 제4 인덕터와 유도 결합하는 차동 다단 분포형 증폭기.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 제3 인덕터와 상기 제5 인덕터, 또는 상기 제4 인덕터와 상기 제5 인덕터는 차동 인덕터 구조로 형성되는 차동 다단 분포형 증폭기.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    상기 복수의 제1 인덕터를 포함하는 제1 전송선의 일 단은 상기 제1 입력단과 연결되고, 상기 복수의 제2 인덕터를 포함하는 제2 전송선의 일 단은 상기 제2 입력단과 연결되며, 상기 제1 전송선의 타 단과 상기 제2 전송선의 타 단은 서로 연결되어 가상 접지되는 차동 다단 분포형 증폭기.
KR1020120131846A 2012-11-20 2012-11-20 차동 다단 분포형 증폭기 KR101332569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120131846A KR101332569B1 (ko) 2012-11-20 2012-11-20 차동 다단 분포형 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131846A KR101332569B1 (ko) 2012-11-20 2012-11-20 차동 다단 분포형 증폭기

Publications (1)

Publication Number Publication Date
KR101332569B1 true KR101332569B1 (ko) 2013-11-25

Family

ID=49858364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131846A KR101332569B1 (ko) 2012-11-20 2012-11-20 차동 다단 분포형 증폭기

Country Status (1)

Country Link
KR (1) KR101332569B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074229A1 (en) * 2015-10-27 2017-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Distributed power amplifiers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177381A (en) 1991-12-06 1993-01-05 Motorola, Inc. Distributed logarithmic amplifier and method
US6242986B1 (en) 1996-06-03 2001-06-05 Anadigics, Inc. Multiple-band amplifier
KR100835057B1 (ko) * 2007-05-09 2008-06-03 삼성전기주식회사 분포형 전력 증폭기
US8058930B1 (en) 2009-01-02 2011-11-15 Rf Micro Devices, Inc. Capacitively-coupled non-uniformly distributed amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177381A (en) 1991-12-06 1993-01-05 Motorola, Inc. Distributed logarithmic amplifier and method
US6242986B1 (en) 1996-06-03 2001-06-05 Anadigics, Inc. Multiple-band amplifier
KR100835057B1 (ko) * 2007-05-09 2008-06-03 삼성전기주식회사 분포형 전력 증폭기
US8058930B1 (en) 2009-01-02 2011-11-15 Rf Micro Devices, Inc. Capacitively-coupled non-uniformly distributed amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074229A1 (en) * 2015-10-27 2017-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Distributed power amplifiers
US10554176B2 (en) 2015-10-27 2020-02-04 Telefonaktiebolaget Lm Ericsson (Publ) Distributed power amplifiers

Similar Documents

Publication Publication Date Title
US7936215B2 (en) Multi-segment primary and multi-turn secondary transformer for power amplifier systems
JP5711354B2 (ja) クラス特性可変増幅器
US8736374B2 (en) Class AB amplifiers
KR101325158B1 (ko) 다중 모드 도허티 전력 증폭 장치
US8890616B2 (en) Power amplifier system with a current bias signal path
GB2445677A (en) An integrated impedance-matching power combiner using a transformer with multiple primary windings
US9077292B2 (en) Power amplifier
CN104158497B (zh) 低噪声放大器
JP5704051B2 (ja) 増幅回路
KR20130037358A (ko) 저잡음 증폭기
TW201918020A (zh) 放大器
TWI485980B (zh) 電力放大器
JP5313970B2 (ja) 高周波電力増幅器
CN104272587A (zh) 级联放大器以及放大电路
KR101332569B1 (ko) 차동 다단 분포형 증폭기
KR100835057B1 (ko) 분포형 전력 증폭기
US7397305B2 (en) High output power amplifier with adjustable voltage transformation ratio of transformer
CN106205971A (zh) 一种变压器
JP5161856B2 (ja) バイアス回路
CN114362685A (zh) 一种基于高q值差分耦合技术的功率放大器
KR20130007456A (ko) 전력증폭기
US20070146078A1 (en) Selective amplifier
Hwang et al. Study of the inter-stage capacitor effects of a RF CMOS power amplifier to enhance its efficiency
CN109660215B (zh) 一种宽频射频低噪声放大器的集成电路
KR101584448B1 (ko) 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 6