KR101306865B1 - High Voltage IC - Google Patents

High Voltage IC Download PDF

Info

Publication number
KR101306865B1
KR101306865B1 KR1020120013040A KR20120013040A KR101306865B1 KR 101306865 B1 KR101306865 B1 KR 101306865B1 KR 1020120013040 A KR1020120013040 A KR 1020120013040A KR 20120013040 A KR20120013040 A KR 20120013040A KR 101306865 B1 KR101306865 B1 KR 101306865B1
Authority
KR
South Korea
Prior art keywords
voltage
enable signal
high voltage
type mos
generator
Prior art date
Application number
KR1020120013040A
Other languages
Korean (ko)
Other versions
KR20130091810A (en
Inventor
박현
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020120013040A priority Critical patent/KR101306865B1/en
Priority to PCT/KR2012/009626 priority patent/WO2013118959A1/en
Publication of KR20130091810A publication Critical patent/KR20130091810A/en
Application granted granted Critical
Publication of KR101306865B1 publication Critical patent/KR101306865B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 고전압 집적회로에 관한 것으로, 외부 이네이블 신호(Ext EN)가 저항(R1)을 통해 n형 모스트랜지스터(NM1)를 턴온하면, 바이어스 전류 조절을 위한 저항(R2, R3)과 전압강하부를 통해 입력전압(VIN)으로부터 고전압 이네이블 신호(VENHB)을 생성하는 고전압 이네이블 신호 생성부, 및 상기 외부 이네이블 신호(Ext EN)가 n형 모스트랜지스터(NM2)를 턴온하면, 바이어스 전류 조절을 위한 저항(R5)과 제1 전류미러를 통해 제너다이오드에 의해 제한된 전압이 버퍼부를 구동하여 저전압 이네이블 신호(VENL)를 생성하는 저전압 이네이블 신호 생성부를 포함하는 것을 특징으로 한다.The present invention relates to a high voltage integrated circuit, and when the external enable signal Ext EN turns on the n-type MOS transistor NM1 through the resistor R1, the resistors R2 and R3 and the voltage drop for controlling the bias current are reduced. A high voltage enable signal generator for generating a high voltage enable signal VENHB from the input voltage VIN through the negative portion, and when the external enable signal Ext EN turns on the n-type MOS transistor NM2, bias current adjustment is performed. The voltage limited by the zener diode through the resistor (R5) and the first current mirror for driving the buffer unit to generate a low voltage enable signal (VENL) is characterized in that it comprises a low voltage enable signal generator.

Description

고전압 집적회로{High Voltage IC}High Voltage Integrated Circuits {High Voltage IC}

본 발명은 고전압 집적회로에 관한 것으로, 더욱 상세하게는 고전압과 저전압 회로에 적합한 온(On) 또는 오프(Off) 신호를 생성하는 고전압 집적회로에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to high voltage integrated circuits and, more particularly, to high voltage integrated circuits that generate on or off signals suitable for high and low voltage circuits.

일반적으로 고전압 집적회로(IC)는 모터 드라이버, LED 드라이버 혹은 스위칭 레귤레이터 등에 주로 사용되며 애플리케이션을 다루는 설계자들에게 제품의 크기와 부품 수를 감소시키면서 전체 시스템의 성능과 신뢰성을 향상시키기 위해 여러 가지 보호기능 및 제어기능을 내장한 제품으로 발전하고 있다. In general, high voltage integrated circuits (ICs) are commonly used in motor drivers, LED drivers, or switching regulators, and provide a variety of protection features to improve the performance and reliability of the entire system while reducing the size and component count of designers dealing with the application. It is developing into a product with built-in control.

또한, IC 내부의 회로가 복잡해지고 다양한 기능을 하게 될수록 온 또는 오프시 발생할 수 있는 신뢰성 문제와 저전력화를 이루기 위해 정확한 제어 및 적절한 이네이블(Enable) 신호원이 필요하게 되었고, 이 신호 생성부의 신뢰도에 따라 IC의 수명 및 성능에 많은 영항을 끼치는 상태에 이르게 되었다.
In addition, as the circuits inside the IC become more complex and have various functions, accurate control and an appropriate enable signal source are required to achieve low power consumption and reliability problems that may occur on or off. As a result, the life and performance of the IC are greatly affected.

상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 고전압 집적회로 내부에서 제어를 위해 사용되는 이네이블 회로의 신뢰도 향상 및 저전력화를 이루기 위한 고전압 집적회로를 제공하는데 있다.
An object of the present invention devised to solve the above problems is to provide a high-voltage integrated circuit for improving the reliability and low power of the enable circuit used for control in the high-voltage integrated circuit.

상기와 같은 목적을 달성하기 위한 본 발명의 고전압 집적회로는, 외부 이네이블 신호(Ext EN)가 저항(R1)을 통해 n형 모스트랜지스터(NM1)를 턴온하면, 바이어스 전류 조절을 위한 저항(R2, R3)과 전압강하부를 통해 입력전압(VIN)으로부터 고전압 이네이블 신호(VENHB)을 생성하는 고전압 이네이블 신호 생성부; 및 상기 외부 이네이블 신호(Ext EN)가 n형 모스트랜지스터(NM2)를 턴온하면, 바이어스 전류 조절을 위한 저항(R5)과 제1 전류미러를 통해 제너다이오드에 의해 제한된 전압이 버퍼부를 구동하여 저전압 이네이블 신호(VENL)를 생성하는 저전압 이네이블 신호 생성부;를 포함하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention for achieving the above object, when the external enable signal Ext EN turns on the n-type MOS transistor NM1 through the resistor R1, the resistor R2 for controlling the bias current is provided. , R3) and a high voltage enable signal generator for generating a high voltage enable signal (VENHB) from the input voltage (VIN) through the voltage drop; And when the external enable signal Ext EN turns on the n-type MOS transistor NM2, a voltage limited by the zener diode through the resistor R5 and the first current mirror for controlling the bias current is driven to a low voltage. And a low voltage enable signal generator configured to generate an enable signal VENL.

본 발명의 고전압 집적회로에 있어서, 상기 전압 강하부는 4개의 P형 모스트랜지스터(PM1~PM4)로 구성하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, the voltage drop unit is configured by four P-type MOS transistors PM1 to PM4.

본 발명의 고전압 집적회로에 있어서, 상기 전압 강하부는 모스트랜지스터, BJT, 다이오드 중 어느 하나 이상으로 구성하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, the voltage drop unit is configured by any one or more of a MOS transistor, a BJT, a diode.

본 발명의 고전압 집적회로에 있어서, 상기 버퍼부 후단에 인버터(INV3)를 구성하여 상기 저전압 이네이블 신호(VENL)와 반전된 저전압 이네이블 신호(VENLB)를 생성하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, the inverter INV3 is configured at the rear end of the buffer unit to generate the low voltage enable signal VENLB and the low voltage enable signal VENLB inverted.

본 발명의 고전압 집적회로에 있어서, 상기 고전압 및 저전압 이네이블 신호 생성부의 앞단에 이네이블 신호 동작전압 설정회로를 선택적으로 추가하여 더 포함하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, an enable signal operating voltage setting circuit may be further added to the front end of the high voltage and low voltage enable signal generator.

본 발명의 고전압 집적회로에 있어서, 상기 이네이블 신호 동작전압 설정회로는, 상기 외부 이네이블 신호(Ext EN)와 기준전압 생성부에 의해 생성된 전압을 비교기에서 비교하여 상기 외부 이네이블 신호(Ext EN)의 전압이 상기 기준전압 생성부의 전압보다 높을 경우에 이네이블 락 아웃(Lock Out) 신호(ENLO)를 생성하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, the enable signal operating voltage setting circuit compares the external enable signal Ext EN with a voltage generated by a reference voltage generator in a comparator to compare the external enable signal Ext. When the voltage of EN is higher than the voltage of the reference voltage generator, an enable lock out signal ENLO is generated.

본 발명의 고전압 집적회로에 있어서, 상기 비교기는, 상기 외부 이네이블 신호(Ext EN)를 +입력에 입력하고, 상기 외부 이네이블 신호(Ext EN)가 n형 모스트랜지스터(NM3)를 턴온하면, 바이어스 전류 조절을 위한 저항(R8)과 제2 전류미러의 P형 모스트랜지스터(PM8)를 통해 기준전압 생성부에 걸리는 전압을 -입력에 입력하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, when the comparator inputs the external enable signal Ext EN to a + input and the external enable signal Ext EN turns on the n-type MOS transistor NM3, The voltage applied to the reference voltage generator is input to the-input through the resistor R8 for adjusting the bias current and the P-type MOS transistor PM8 of the second current mirror.

본 발명의 고전압 집적회로에 있어서, 상기 제2 전류미러의 P형 모스트랜지스터(PM9)에 흐른 전류는 비교기를 구동하는 바이어스 전류인 것을 특징으로 한다.
본 발명의 고전압 집적회로에 있어서, 상기 기준전압 생성부는 2개의 NPN BJT로 구성하는 것을 특징으로 한다.In the high voltage integrated circuit of the present invention, the current flowing through the P-type MOS transistor PM9 of the second current mirror is a bias current for driving a comparator.
In the high voltage integrated circuit of the present invention, the reference voltage generator comprises two NPN BJTs.

본 발명의 고전압 집적회로에 있어서, 상기 기준전압 생성부는 BJT, 다이오드, 저항 중 어느 하나 이상으로 구성하는 것을 특징으로 한다.
In the high voltage integrated circuit of the present invention, the reference voltage generation unit is configured of any one or more of a BJT, a diode, and a resistor.

상기 발명에 의한 고전압 집적회로를 사용할 경우, 고전압 집적회로의 신뢰도 향상 및 저전력화를 달성할 수 있는 효과가 있다.
In the case of using the high voltage integrated circuit according to the present invention, there is an effect that can improve the reliability and low power of the high voltage integrated circuit.

도 1은 본 발명에 따른 고전압 및 저전압 이네이블 신호 생성부의 블럭도이다.
도 2는 본 발명에 따른 고전압 및 저전압 이네이블 신호 생성 회로도이다.
도 3은 본 발명에 따른 이네이블 신호 동작전압 설정부 및 고전압 및 저전압 이네이블 신호 생성부의 블럭도이다.
도 4는 본 발명에 따른 이네이블 신호 동작전압 설정 회로도이다.1 is a block diagram of a high voltage and low voltage enable signal generation unit according to the present invention.
2 is a circuit diagram of a high voltage and low voltage enable signal generation according to the present invention.
3 is a block diagram of an enable signal operating voltage setting unit and a high voltage and low voltage enable signal generation unit according to the present invention.
4 is a circuit diagram of an enable signal operating voltage setting method according to the present invention.

본 발명은 저전압 동작 소자를 포함하는 고전압 동작 소자를 사용하는 공정을 이용한 집적회로(IC) 설계에서, 저전압에서 고전압까지 구동 가능한 드레인-소스 전압(Vds)을 가진 고전압 소자의 게이트-소스 전압(Vgs)이 드레인-소스 전압(Vds)과는 달리 저전압소자 영역 혹은 일정전압까지만 구동 가능하도록 제한되어 있을 때, 해당 고전압 소자와 저전압 소자의 게이트를 제어하는 이네이블 신호를 생성 및 사용할 수 있도록 하는 고전압 집적회로에 관한 것이다. The present invention relates to a gate-source voltage (Vgs) of a high voltage device having a drain-source voltage (Vds) capable of driving from a low voltage to a high voltage in an integrated circuit (IC) design using a process using a high voltage operating device including a low voltage operating device. ), Unlike the drain-source voltage (Vds), is limited to be able to drive only to a low voltage device region or to a certain voltage, and high voltage integration enables generation and use of an enable signal for controlling the gates of the high voltage device and the low voltage device. It is about a circuit.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 고전압 및 저전압 이네이블 신호 생성부의 블럭도이다. 1 is a block diagram of a high voltage and low voltage enable signal generation unit according to the present invention.

도 1을 참조하면, 본 발명의 고전압 집적회로는 고전압 이네이블 신호 생성부(200)와 저전압 이네이블 신호 생성부(300)로 구성된다.Referring to FIG. 1, the high voltage integrated circuit of the present invention includes a high voltage enable signal generator 200 and a low voltage enable signal generator 300.

상기 고전압 이네이블 신호 생성부(200)와 저전압 이네이블 신호 생성부(300)에 외부 이네이블 신호(Ext EN)가 인가되면, 고전압 이네이블 신호 생성부(200)에서는 고전압 이네이블 로우(EN Low) 신호가 생성되고, 저전압 이네이블 신호 생성부(300)에서는 저전압 이네이블 하이 또는 로우(EN High/Low) 신호가 생성된다. When the external enable signal Ext EN is applied to the high voltage enable signal generator 200 and the low voltage enable signal generator 300, the high voltage enable signal generator 200 generates a high voltage enable low (EN Low). ) Signal is generated, and the low voltage enable signal generator 300 generates a low voltage enable high or low (EN High / Low) signal.

상기 고전압 이네이블 신호 생성부(200)와 저전압 이네이블 신호 생성부(300)의 신호 생성을 도 2의 회로에서 자세히 설명하기로 한다.Signal generation of the high voltage enable signal generator 200 and the low voltage enable signal generator 300 will be described in detail with reference to the circuit of FIG. 2.

도 2는 본 발명에 따른 고전압 및 저전압 이네이블 신호 생성 회로도이다.2 is a circuit diagram of a high voltage and low voltage enable signal generation according to the present invention.

도 2를 참조하면, 고전압 이네이블 신호 생성부(200)는 CMOS/TTL 레벨과 호환될 수 있는 외부에서 입력되는 이네이블 신호(Ext EN)가 저항(R1)을 통해 n형 모스트랜지스터(NM1)에 입력되어, n형 모스트랜지스터(NM1)의 문턱전압(Vth)를 넘어서면 n형 모스트랜지스터(NM1)가 턴온(Turn On)되어 바이어스(Bias) 전류 조절을 위한 저항(R2, R3)을 통해 입력전압(VIN)으로부터 전압강하부(210)에 의해 강하된 전압, 즉 고전압 이네이블 신호(VENHB)가 출력된다. Referring to FIG. 2, in the high voltage enable signal generator 200, an enable signal Ext EN input from an external device that is compatible with a CMOS / TTL level may be n-type MOS transistor NM1 through a resistor R1. When the input voltage is exceeded and the threshold voltage Vth of the n-type MOS transistor NM1 is exceeded, the n-type MOS transistor NM1 is turned on, and through the resistors R2 and R3 for bias current control. The voltage dropped by the voltage drop unit 210 from the input voltage VIN, that is, the high voltage enable signal VENHB is output.

여기서, 상기 VENHB는 별도의 집적회로(IC)의 고전압 소자의 온 또는 오프를 위해 입력전압(VIN)으로부터 필요한 만큼의 일정 전압의 강하, 즉 게이트-소스 전압(Vgs)을 필요로 하는 소자를 위한 고전압 이네이블 신호이다. Here, the VENHB is for a device that requires a certain voltage drop, i.e., a gate-source voltage Vgs, required from the input voltage VIN to turn on or off a high voltage device of a separate integrated circuit (IC). High voltage enable signal.

상기 전압강하부(210)는 내부에 P형 모스트랜지스터(PM1~PM4)로 구성되나, 공정의 특성에 따라 그 개수를 변경할 수 있으며, BJT, 다이오드, 저항 등으로 대체 구성할 수 있다. 즉 상기 전압강하부(210)는 모스트랜지스터, BJT, 다이오드, 저항 중 어느 하나 이상으로 구성하는 것이 바람직하다. The voltage drop unit 210 is composed of P-type MOS transistors (PM1 ~ PM4) therein, the number can be changed according to the characteristics of the process, it can be replaced by BJT, diode, resistor, and the like. That is, the voltage drop unit 210 may be configured of at least one of a MOS transistor, a BJT, a diode, and a resistor.

상기 입력전압(VIN)의 동작 레벨이 저전압에서 고전압 영역으로 변화하더라도 항상 일정한 수준의 전압을 출력함으로써, 고전압 소자의 이네이블로 사용될 확실한 VENHB 신호 생성을 할 수 있다. Even when the operation level of the input voltage VIN changes from a low voltage to a high voltage region, a constant level voltage is always output, thereby making it possible to generate a reliable VENHB signal to be used as an enabler of a high voltage device.

해당 경로에서의 동작전류를 제한 혹은 감소시키며, 신호의 최소한의 동작 속도 보장을 위해 저항(R2, R3)이 사용되었으며, 이를 통해 원하는 수준의 전압을 얻으면서, 적은 동작 소모 전류를 얻을 수 있다. The resistors (R2, R3) are used to limit or reduce the operating current in the path, and to ensure the minimum operating speed of the signal, thereby obtaining a desired level of voltage and a low operating current consumption.

외부 입력 이네이블(Ext EN) 신호가 로우(Low)로 전환될 경우에는, 상기 회로의 소모 전류는 제로(Zero)에 수렴한다.When the external input enable signal Ext EN is turned low, the current consumption of the circuit converges to zero.

상기 저전압 이네이블 신호 발생부(300)는 CMOS/TTL 레벨과 호환될 수 있는 외부에서 입력되는 이네이블 신호(Ext EN)가 저항(R4)을 통해 n형 모스트랜지스터(NM2)에 턴온(Turn On)되면, 저항(R5)을 통해 제한된 전류가 흐르고, p형 모스트랜지스터(PM5, PM6)로 구성된 제1 전류미러(310)를 통해 저항(R6)과 제너다이오드(D1)에 전류가 흘러 구동되며, 노드(312)에는 제너다이오드에 의해 제한된 전압이 흐르게 된다. The low voltage enable signal generator 300 turns on an n-type MOS transistor NM2 through an resistor R4 through which an enable signal Ext EN input from an external device compatible with the CMOS / TTL level is turned on. ), A limited current flows through the resistor R5, and current flows through the resistor R6 and the zener diode D1 through the first current mirror 310 including the p-type MOS transistors PM5 and PM6. In the node 312, a voltage limited by the zener diode flows.

여기서, 상기 제너다이오드(D1)의 전압은 버퍼부(320) 내부의 소자를 구동할 전압이다. Here, the voltage of the zener diode D1 is a voltage for driving the element inside the buffer unit 320.

상기 버퍼부(320)를 구성하는 인버터(INV1, INV2)와 상기 버퍼부(320) 후단의 인버터(INV3)는 저전압 소자로 구성되어 있으며, 노드(312)의 전압을 전원으로 사용하여 버퍼부(320)에서 저전압 이네이블 신호(VENL)가 출력되고, 상기 버퍼부(320) 후단의 인버터(INV3)를 통해 반전된 저전압 이네이블 신호(VENLB)를 출력한다. The inverters INV1 and INV2 constituting the buffer unit 320 and the inverter INV3 at the rear end of the buffer unit 320 are constituted by low voltage elements, and the voltage of the node 312 is used as a power source for the buffer unit ( The low voltage enable signal VENL is output at 320, and the inverted low voltage enable signal VENLB is output through the inverter INV3 at the rear of the buffer unit 320.

여기서, VENL 및 VENLB는 집적회로(IC)의 저전압 소자를 위한 이네이블 신호로 사용되고, 외부 입력 이네이블(Ext EN) 신호가 로우(Low)로 전환될 경우에는, 상기 회로의 소모 전류는 제로(Zero)에 수렴한다.Here, VENL and VENLB are used as enable signals for low voltage devices of an integrated circuit (IC), and when the external input enable (Ext EN) signal is switched to low, the current consumption of the circuit is zero ( Converge to zero).

도 3은 본 발명에 따른 이네이블 신호 동작전압 설정부 및 상기 고전압 및 저전압 이네이블 신호 생성부의 블럭도이다.3 is a block diagram of an enable signal operating voltage setting unit and the high voltage and low voltage enable signal generator according to the present invention.

도 3을 참조하면, 본 발명의 이네이블 신호 동작전압 설정부(400)는 외부에서 입력되는 이네이블 신호(Ext EN)가 도 1의 고전압 및 저전압 이네이블 신호 생성부에 여과 없이 입력될 경우, 상기 외부 이네이블 신호(Ext EN)의 전압이 내부의 n형 모스트랜지스터(NM1, NM2)의 문턱전압(Vth) 이상 입력되면 도 2의 회로가 동작하게 되는데, 이 트리거링 전압레벨을 전압이 낮은 n형 모스트랜지스터(NM1, NM2)의 문턱전압이 아닌 특정 전압으로 제어하기 위해서 도 3의 이네이블(EN) 신호 동작전압 설정회로를 사용할 수 있다. Referring to FIG. 3, when the enable signal Ext EN of the present invention is input to the high voltage and low voltage enable signal generator of FIG. 1 without filtering, the enable signal operating voltage setting unit 400 of FIG. When the voltage of the external enable signal Ext EN is input above the threshold voltage Vth of the n-type MOS transistors NM1 and NM2, the circuit of FIG. 2 operates, and the triggering voltage level is set to n with a low voltage. In order to control the voltage of the type MOS transistors NM1 and NM2 to a specific voltage instead of the threshold voltage, the EN signal operating voltage setting circuit of FIG. 3 may be used.

외부 이네이블 신호(Ext EN)를 문턱전압이 낮은 n형 모스트랜지스터(NM1, NM2)에 직접 인가하는 형태에서 외부 이네이블 신호(Ext EN)를 도 3의 이네이블 신호 동작전압 설정회로를 거쳐 목표하고자 하는 전압 이상의 레벨이 외부 이네이블 신호(Ext EN)로 인가될 경우에만 동작할 수 있게끔 이네이블 락 아웃(Lock Out) 신호, 즉 ENLO가 출력된다.In order to directly apply the external enable signal Ext EN to the n-type MOS transistors NM1 and NM2 having low threshold voltages, the external enable signal Ext EN is applied through the enable signal operating voltage setting circuit of FIG. 3. An enable lock out signal, that is, ENLO, is outputted so that it can operate only when a level above a desired voltage is applied as the external enable signal Ext EN.

상기 ENLO 신호를 도 2의 고전압 및 저전압 이네이블 신호 생성부(200, 300)의 외부 이네이블 신호 입력단인 Ext EN에 입력함으로써 n형 모스트랜지스터(NM1, NM2)의 턴온(Turn On) 신호의 동작레벨 조절을 통해 고전압 및 저전압 이네이블 신호 생성부(200, 300)의 동작 신뢰도 향상 및 불필요한 오동작을 막을 수 있고 동작 신호 레벨을 별도 설정할 수 있다.The ENLO signal is input to Ext EN, which is an external enable signal input terminal of the high voltage and low voltage enable signal generators 200 and 300 of FIG. 2 to operate the turn on signals of n-type MOS transistors NM1 and NM2. By adjusting the level, it is possible to improve operation reliability and prevent unnecessary malfunctions of the high voltage and low voltage enable signal generators 200 and 300 and to set an operation signal level separately.

도 4는 본 발명의 이네이블(EN) 신호 동작전압 설정 회로도이다.4 is a circuit diagram of an EN signal operating voltage setting according to the present invention.

도 4를 참조하면, CMOS/TTL 레벨과 호환될 수 있는 외부에서 입력되는 이네이블 신호(Ext EN) 전압이 저항(R7)을 통해 n형 모스트랜지스터(NM3)에 입력되어 n형 모스트랜지스터(NM3)의 문턱전압(Vth)를 초과할 경우, 상기 n형 모스트랜지스터(NM3)은 턴온되어 저항(R8)을 통해 제한된 전류가 흐르게 된다. Referring to Figure 4, which can be compatible with the CMOS / TTL level When the enable signal Ext EN voltage input from the outside is input to the n-type MOS transistor NM3 through the resistor R7 and exceeds the threshold voltage Vth of the n-type MOS transistor NM3, the n-type The MOS transistor NM3 is turned on so that a limited current flows through the resistor R8.

이때, 상기 전류는 P형 모스트랜지스터(PM7~PM9)로 구성된 제2 전류미러(410)를 통해 흐르게 된다. At this time, the current flows through the second current mirror 410 composed of P-type MOS transistors PM7 to PM9.

상기 P형 모스트랜지스터(PM9)에 흐른 전류는 일정 정도의 히스테리시스(Hysteresis)를 가지는 비교기(430)를 구동하는 바이어스 전류가 된다. 이때, 상기 비교기(430)의 +입력은 외부 이네이블 신호(Ext EN)이며, -입력은 P형 모스트랜지스터(PM8)를 통해 흐른 전류로 인해 구동되는 기준전압 생성부(420)에 걸리는 전압이다. The current flowing through the P-type MOS transistor PM9 becomes a bias current for driving the comparator 430 having a certain degree of hysteresis. At this time, the + input of the comparator 430 is an external enable signal Ext EN, and the-input is a voltage applied to the reference voltage generator 420 driven by a current flowing through the P-type MOS transistor PM8. .

여기서, 상기 기준전압 생성부(420)는 2개의 NPN BJT로 구성되어 있는데, 이는 용도나 공정에 따라 제너다이오드나 저항 등의 소자로 대체되어 기준전압을 설정할 수도 있다. 즉, BJT, 제너다이오드, 저항 중 어느 하나 이상으로 구성하는 것이 바람직하다.Here, the reference voltage generator 420 is composed of two NPN BJTs, which may be replaced with elements such as zener diodes or resistors and set the reference voltage according to a use or a process. That is, it is preferable to comprise with any one or more of BJT, zener diode, and a resistor.

상기 기준전압 생성부(420)에 의해 생성된 전압과 상기 외부 이네이블 신호(Ext EN)를 비교기(430)에서 비교하여 기준전압 생성부(420)의 전압보다 외부 이네이블 신호(Ext EN)의 전압이 높을 경우에 이네이블 락 아웃(Lock Out) 신호(ENLO)를 출력한다. 이때, 상기 이네이블 락 아웃(Lock Out) 신호(ENLO)의 출력은 제너다이오드(D2)에 의해 제한된 전압이 흐르게 된다. 저항(R9)는 외부 이네이블 신호(Ext EN)의 오프시에 ENLO의 오프 동작속도 개선을 위한 방전 경로이다. 외부 입력 이네이블(Ext EN) 신호가 로우(Low)로 전환될 경우에는 상기 회로의 소모 전류는 제로(Zero)에 수렴한다.The voltage generated by the reference voltage generator 420 and the external enable signal Ext EN are compared in the comparator 430 to compare the voltage of the external enable signal Ext EN with the voltage of the reference voltage generator 420. When the voltage is high, the enable lock out signal (ENLO) is output. In this case, a voltage limited by the zener diode D2 flows through the output of the enable lock out signal ENLO. The resistor R9 is a discharge path for improving the off operation speed of the ENLO when the external enable signal Ext EN is turned off. When the external input enable signal Ext EN is turned low, the current consumption of the circuit converges to zero.

여기서, 상기 신호(ENLO)는 연이어 연결된 이네이블 신호 생성 회로에 인가하여 사용하며, 이로 인해 설정된 전압 이상의 외부 이네이블 신호가 인가될 경우에만 IC 내부의 고전압 및 저전압 회로부에 사용될 이네이블 신호를 생성 및 사용할 수 있게 된다.In this case, the signal ENLO is applied to the enable signal generation circuit connected in succession, thereby generating and enabling the enable signal to be used in the high voltage and low voltage circuits inside the IC only when an external enable signal having a predetermined voltage or more is applied thereto. It becomes usable.

이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims that follow.

200 : 고전압 이네이블 신호 생성부 210 : 전압강하부
300 : 저전압 이네이블 신호 생성부 310 : 제1 전류미러
312 : 노드 320 : 버퍼부
400 : 이네이블 신호 동작전압 설정부 410 : 제2 전류미러
420 : 기준전압 생성부 430 : 비교기200: high voltage enable signal generator 210: voltage drop unit
300: low voltage enable signal generator 310: first current mirror
312: node 320: buffer unit
400: enable signal operating voltage setting unit 410: second current mirror
420: reference voltage generator 430: comparator

Claims (10)

외부 이네이블 신호(Ext EN)가 저항(R1)을 통해 n형 모스트랜지스터(NM1)를 턴온하면, 바이어스 전류 조절을 위한 저항(R2, R3)과 전압강하부를 통해 입력전압(VIN)으로부터 고전압 이네이블 신호(VENHB)을 생성하는 고전압 이네이블 신호 생성부; 및
상기 외부 이네이블 신호(Ext EN)가 n형 모스트랜지스터(NM2)를 턴온하면, 바이어스 전류 조절을 위한 저항(R5)과 제1 전류미러를 통해 제너다이오드에 의해 제한된 전압이 버퍼부를 구동하여 저전압 이네이블 신호(VENL)를 생성하는 저전압 이네이블 신호 생성부;를 포함하는 것을 특징으로 하는 고전압 집적회로.
When the external enable signal Ext EN turns on the n-type MOS transistor NM1 through the resistor R1 , the high voltage from the input voltage VIN through the resistors R2 and R3 and the voltage drop for adjusting the bias current. A high voltage enable signal generator configured to generate a enable signal VENHB; And
When the external enable signal Ext EN turns on the n-type MOS transistor NM2, a voltage limited by the zener diode through the resistor R5 and the first current mirror for adjusting the bias current drives the buffer unit so that the low voltage High voltage integrated circuit comprising a; low voltage enable signal generator for generating a signal signal (VENL).
제 1항에 있어서,
상기 전압 강하부는 4개의 P형 모스트랜지스터(PM1~PM4)로 구성하는 것을 특징으로 하는 고전압 집적회로.
The method of claim 1,
The voltage drop unit comprises four P-type MOS transistors (PM1 ~ PM4).
제 1항에 있어서,
상기 전압 강하부는 모스트랜지스터, BJT, 다이오드 중 어느 하나 이상으로 구성하는 것을 특징으로 하는 고전압 집적회로.
The method of claim 1,
The voltage drop unit is a high voltage integrated circuit, characterized in that composed of any one or more of a transistor, a BJT, a diode.
제 1항에 있어서,
상기 버퍼부 후단에 인버터(INV3)를 구성하여 상기 저전압 이네이블 신호(VENL)와 반전된 저전압 이네이블 신호(VENLB)를 생성하는 것을 특징으로 하는 고전압 집적회로.
The method of claim 1,
And a low voltage enable signal (VENLB) inverted from the low voltage enable signal (VENL) by configuring an inverter (INV3) at a rear end of the buffer unit.
제 1항에 있어서,
상기 고전압 및 저전압 이네이블 신호 생성부의 앞단에 이네이블 신호 동작전압 설정회로를 선택적으로 추가하여 더 포함하는 것을 특징으로 하는 고전압 집적회로.
The method of claim 1,
And adding an enable signal operating voltage setting circuit selectively to the front end of the high voltage and low voltage enable signal generator.
제 5항에 있어서,
상기 이네이블 신호 동작전압 설정회로는,
상기 외부 이네이블 신호(Ext EN)와 기준전압 생성부에 의해 생성된 전압을 비교기에서 비교하여 상기 외부 이네이블 신호(Ext EN)의 전압이 상기 기준전압 생성부의 전압보다 높을 경우에 이네이블 락 아웃(Lock Out) 신호(ENLO)를 생성하는 것을 특징으로 하는 고전압 집적회로.
6. The method of claim 5,
The enable signal operating voltage setting circuit is
Enable lock out when the voltage of the external enable signal Ext EN is higher than the voltage of the reference voltage generator by comparing the external enable signal Ext EN with a voltage generated by the reference voltage generator. And a lock out signal (ENLO).
제 6항에 있어서,
상기 비교기는,
상기 외부 이네이블 신호(Ext EN)를 +입력에 입력하고,
상기 외부 이네이블 신호(Ext EN)가 n형 모스트랜지스터(NM3)를 턴온하면, 바이어스 전류 조절을 위한 저항(R8)과 제2 전류미러의 P형 모스트랜지스터(PM8)를 통해 기준전압 생성부에 걸리는 전압을 -입력에 입력하는 것을 특징으로 하는 고전압 집적회로.
The method according to claim 6,
The comparator comprising:
The external enable signal Ext EN is input to a + input,
When the external enable signal Ext EN turns on the n-type MOS transistor NM3, the reference voltage generator may be configured through a resistor R8 for bias current control and a P-type MOS transistor PM8 of the second current mirror. A high voltage integrated circuit comprising a voltage applied to the input.
제 7항에 있어서,
상기 제2 전류미러의 P형 모스트랜지스터(PM9)에 흐른 전류는 비교기를 구동하는 바이어스 전류인 것을 특징으로 하는 고전압 집적회로.
8. The method of claim 7,
And a current flowing in the P-type MOS transistor (PM9) of the second current mirror is a bias current for driving a comparator.
제 7항에 있어서,
상기 기준전압 생성부는 2개의 NPN BJT로 구성하는 것을 특징으로 하는 고전압 집적회로.
8. The method of claim 7,
The reference voltage generator comprises two NPN BJT.
제 7항에 있어서,
상기 기준전압 생성부는 BJT, 다이오드, 저항 중 어느 하나 이상으로 구성하는 것을 특징으로 하는 고전압 집적회로. 8. The method of claim 7,
The reference voltage generator comprises a BJT, a diode, a resistor of any one or more high voltage integrated circuit.
KR1020120013040A 2012-02-09 2012-02-09 High Voltage IC KR101306865B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120013040A KR101306865B1 (en) 2012-02-09 2012-02-09 High Voltage IC
PCT/KR2012/009626 WO2013118959A1 (en) 2012-02-09 2012-11-15 High-voltage integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120013040A KR101306865B1 (en) 2012-02-09 2012-02-09 High Voltage IC

Publications (2)

Publication Number Publication Date
KR20130091810A KR20130091810A (en) 2013-08-20
KR101306865B1 true KR101306865B1 (en) 2013-09-10

Family

ID=48947696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013040A KR101306865B1 (en) 2012-02-09 2012-02-09 High Voltage IC

Country Status (2)

Country Link
KR (1) KR101306865B1 (en)
WO (1) WO2013118959A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101664594B1 (en) * 2014-11-26 2016-10-10 현대자동차주식회사 System and method for diagnosing insulation-breakdown of vehicel component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065149A (en) * 1998-01-08 1999-08-05 구본준 Multiplexer with Multilevel Output Signal
KR20030010350A (en) * 2001-07-26 2003-02-05 삼성전자주식회사 Voltage generating circuit and method
JP2003330413A (en) * 2002-05-10 2003-11-19 Toshiba Matsushita Display Technology Co Ltd El display panel and driver ic
KR100828257B1 (en) * 2007-03-30 2008-05-07 주식회사 현대오토넷 Lamp driving circuit for generating a stable lamp driving voltage regardless of variations of input voltage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917976B1 (en) * 2007-12-13 2009-09-18 주식회사 에이디텍 Power supply for multiple output voltages
WO2011056370A1 (en) * 2009-10-28 2011-05-12 Iwatt Inc. Low power consumption start-up circuit with dynamic switching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065149A (en) * 1998-01-08 1999-08-05 구본준 Multiplexer with Multilevel Output Signal
KR20030010350A (en) * 2001-07-26 2003-02-05 삼성전자주식회사 Voltage generating circuit and method
JP2003330413A (en) * 2002-05-10 2003-11-19 Toshiba Matsushita Display Technology Co Ltd El display panel and driver ic
KR100828257B1 (en) * 2007-03-30 2008-05-07 주식회사 현대오토넷 Lamp driving circuit for generating a stable lamp driving voltage regardless of variations of input voltage

Also Published As

Publication number Publication date
WO2013118959A1 (en) 2013-08-15
KR20130091810A (en) 2013-08-20

Similar Documents

Publication Publication Date Title
CN103022996B (en) Electronic static discharge protection circuit and electronic static discharge protection method
JP6082356B2 (en) Semiconductor device
JP2009088766A (en) Output buffer circuit
US9042070B2 (en) Overcurrent protection circuit and power supply device
US7728628B2 (en) Level shift circuit and method for the same
JP2011135603A (en) Level shift circuit
KR20140079008A (en) Power on reset(POR) circuit
TWI484756B (en) Floating gate driver circuit with better safe operating area and noise immunity, and method for level shifting a switch signal
JP5637096B2 (en) Band gap reference voltage circuit and power-on reset circuit using the same
US20120176116A1 (en) Output circuit
US9292024B2 (en) Power gating circuit
JP6675970B2 (en) Semiconductor device
KR101306865B1 (en) High Voltage IC
JP5961944B2 (en) Gate drive circuit
CN108829174B (en) Linear voltage regulator circuit
JP2012209762A (en) Level generation circuit
US20230246640A1 (en) Wide voltage gate driver using low gate oxide transistors
JP2013232760A (en) Output driver circuit
JP2017153037A (en) Semiconductor device
EP2876812A1 (en) Input circuit with mirroring
JP5511564B2 (en) Regulator device
US8779830B2 (en) Inverse level shift circuit
JP2006352726A (en) Output buffer circuit
JP2006279765A (en) Hysteresis comparator
US10763851B2 (en) Gate control circuit and transistor drive circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 6