KR101304036B1 - 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 - Google Patents
전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 Download PDFInfo
- Publication number
- KR101304036B1 KR101304036B1 KR1020110092782A KR20110092782A KR101304036B1 KR 101304036 B1 KR101304036 B1 KR 101304036B1 KR 1020110092782 A KR1020110092782 A KR 1020110092782A KR 20110092782 A KR20110092782 A KR 20110092782A KR 101304036 B1 KR101304036 B1 KR 101304036B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- transparent electrode
- transparent
- reinforcement pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 230000002787 reinforcement Effects 0.000 claims abstract description 106
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims description 36
- -1 polyethylene terephthalate Polymers 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 12
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 12
- 230000003014 reinforcing effect Effects 0.000 claims description 12
- 229920001467 poly(styrenesulfonates) Polymers 0.000 claims description 10
- 229960002796 polystyrene sulfonate Drugs 0.000 claims description 10
- 239000011970 polystyrene sulfonate Substances 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000031700 light absorption Effects 0.000 claims description 7
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 6
- 239000004698 Polyethylene Substances 0.000 claims description 6
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000004721 Polyphenylene oxide Substances 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 4
- 229920000570 polyether Polymers 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000002834 transmittance Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 238000005452 bending Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Human Computer Interaction (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
Abstract
전극 구조는 기판, 투명 전극층 및 보강 패턴을 포함한다. 투명 전극층은 기판 상에 배치되며, 투명한 도전 물질을 포함한다. 보강 패턴은 투명 전극층 내부에 배치되며, 투명 전극층을 보강한다. 따라서, 전극 구조에 반복적인 압력이 가해지더라도 보강 패턴이 투명 전극층을 보강하므로 투명 전극층이 깨져 전극 구조의 전기적 특성이 저하되는 것을 방지할 수 있다.
Description
본 발명은 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지에 관한 것으로, 보다 상세하게는 광이 투과할 수 있는 투명한 전극을 갖는 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지에 관한 것이다.
최근 표시 장치, 터치 스크린, 태양 전지 등은 연성 기판을 이용하여 제조되고 있다. 따라서, 상기 표시 장치, 터치 스크린, 태양 전지 등을 연성을 갖는다. 상기 표시 장치, 터치 스크린, 태양 전지 등에 압력이 가해지면 상기 연성 기판이 휘어지고, 상기 연성 기판 상의 투명 전극도 휘어진다. 상기 투명 전극의 연성이 상대적으로 적어 상기 투명 전극이 깨지는 등의 손상이 발생한다. 따라서, 상기 투명 전극의 전기적 특성이 저하될 수 있다.
상기 투명 전극 상에 금속층을 형성하여 상기 투명 전극을 보강할 수 있다. 따라서, 상기 투명 전극의 깨짐을 방지할 수 있다. 그러나, 상기 금속층이 상기 투명 전극 상에 전체적으로 형성되므로, 상기 투명 전극의 광 투과도가 감소될 수 있다. 그리고, 상기 금속층이 추가로 형성되므로, 상기 투명 전극과 금속층을 포함하는 전극의 두께가 두꺼워질 수 있다.
본 발명은 투명 전극의 깨짐을 방지하면서 광 투과도의 저하를 방지할 수 있는 전극 구조를 제공한다.
본 발명은 투명 전극의 깨짐을 방지하면서 광 투과도의 저하를 방지할 수 있는 전극 구조를 제조하기 위한 방법을 제공한다.
본 발명은 상기 전극 구조를 포함하는 트랜지스터를 제공한다.
본 발명은 상기 전극 구조를 포함하는 표시 장치를 제공한다.
본 발명은 상기 전극 구조를 포함하는 터치 스크린 패널을 제공한다.
본 발명은 상기 전극 구조를 포함하는 태양 전지를 제공한다.
본 발명에 따른 전극 구조는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며, 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 보강 패턴은 격자형, 일자형, 도트(dot)형 중 어느 하나의 형태를 가질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 투명 전극층은 ITO(Indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), FTO(Flourine doped tin oxide) 중 어느 하나를 포함하고, 상기 보강 패턴은 Ag, PEDOT(poly 3,4-ethylenedioxythiophene), PSS(poly styrene sulfonate) 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 전극 구조는 상기 투명 전극층과 상기 보강 패턴을 지지하는 연성 기판을 더 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 연성 기판은 PET(Polyethylene terephthalate), PES(Polyether Sulfone), PC, PE, PI, Acryl 중 어느 하나를 포함할 수 있다.
본 발명에 따른 전극 구조 제조 방법은 기판 상에 투명 전극층을 형성하는 단계와, 상기 투명 전극층을 선택적으로 제거하는 단계 및 상기 투명 전극층이 제거된 부위를 도전성 물질로 채워 상기 투명 전극층을 보강하는 보강 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 보강 패턴은 격자형, 일자형, 도트(dot)형 중 어느 하나의 형태를 가질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 투명 전극층은 ITO, IZO, ZnO, FTO 중 어느 하나를 포함하고, 상기 보강 패턴은 Ag, PEDOT, PSS 중 어느 하나를 포함할 수 있다.
본 발명에 따른 트랜지스터는 기판과, 상기 기판 상에 구비되는 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극에서 서로 마주보는 단부들, 상기 소스 전극과 드레인 전극 사이의 기판이 노출되도록 상기 소스 전극, 드레인 전극 및 기판을 덮는 절연층과, 상기 절연층에 의해 노출된 소스 전극, 드레인 전극 및 기판 상에 구비되며, 상기 소스 전극 및 드레인 전극과 접촉하는 액티브층과, 상기 액티브층 상에 구비되는 게이트 절연막 및 상기 게이트 절연막 상에 구비되는 게이트 전극을 포함하고, 상기 소스 전극, 드레인 전극 및 게이트 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함할 수 있다.
본 발명에 따른 표시 장치는 하부 기판과, 상기 하부 기판 상에 구비되는 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되는 화소 전극과, 상기 하부 기판과 마주보도록 배치되는 상부 기판 및 상기 상부 기판 하부면에 구비되는 공통 전극을 포함하고, 상기 화소 전극 및 상기 공통 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함할 수 있다.
본 발명에 따른 터치 스크린은 하부 기판과 상기 하부 기판 상에 배치되는 하부 전극을 포함하는 하부 전극 구조와, 상기 하부 기판과 대향하는 상부 기판, 상기 상부 기판에 배치되며 투명한 도전 물질을 포함하는 상부 전극 및 상기 상부 전극 내부에 배치되며 상기 상부 전극을 보강하기 위한 보강 패턴을 포함하는 상부 전극 구조 및 상기 하부 전극 구조와 상기 상부 전극 구조 사이에 배치되는 절연 부재를 포함할 수 있다.
본 발명에 따른 태양 전지는 하부 기판과, 상기 하부기판의 상부에 구비되는 제1 전극과, 상기 제1전극의 상부에 구비되는 광흡수층과, 상기 광흡수층의 상부에 구비되는 제2 전극 및 상기 제2 전극의 상부에 구비되는 상부 기판을 포함하고, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함할 수 있다.
본 발명의 일 실시예들에 따르면, 상기 광흡수층은 비정질 실리콘 반도체를 포함하거나, 화합물 반도체를 포함할 수 있다.
본 발명에 따른 전극 구조는 투명 전극층 사이에 격자형, 일자형, 또는 도트형의 도전성 보강 패턴이 삽입된다. 상기 보강 패턴이 상기 투명 전극층을 보강하므로, 상기 투명 전극층의 깨짐을 방지할 수 있다. 또한, 상기 보강 패턴이 상기 투명 전극층에 삽입되므로, 상기 보강 패턴으로 인한 상기 투명 전극층의 광 투과도 저하를 최소화할 수 있고 상기 투명 전극층의 두께도 일정하게 유지할 수 있다.
또한, 상기 전극 구조를 포함하는 터치 스크린의 불량을 저하시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전극 구조를 설명하기 위한 단면도이다.
도 2 내지 도 4는 도 1에 도시된 보강 패턴을 설명하기 위한 평면도들이다.
도 5는 종래 기술에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이다.
도 6은 본 발명에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이다.
도 7a 내지 7f는 도 1에 도시된 전극 구조를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 트랜지스터를 설명하기 위한 단면도이다.
도 9는 본 발명의 일 실싱예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 터치 스크린을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 비정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 화합물 반도체 태양 전지를 설명하기 위한 단면도이다.
도 2 내지 도 4는 도 1에 도시된 보강 패턴을 설명하기 위한 평면도들이다.
도 5는 종래 기술에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이다.
도 6은 본 발명에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이다.
도 7a 내지 7f는 도 1에 도시된 전극 구조를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 트랜지스터를 설명하기 위한 단면도이다.
도 9는 본 발명의 일 실싱예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 터치 스크린을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 비정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 화합물 반도체 태양 전지를 설명하기 위한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 영상 감시 시스템 및 영상 감시 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 시트들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 전극 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 전극 구조(100)는 기판(110), 투명 전극층(120) 및 보강 패턴(130)을 포함한다.
상기 기판(110)은 상기 투명 전극층(120) 및 상기 보강 패턴(130)을 지지한다. 상기 기판(110)은 쉽게 휘어질 수 있는 연성 기판일 수 있다. 상기 연성 기판은 PET(Polyethylene terephthalate), PES(Polyether Sulfone), PC, PE, PI, Acryl 중 어느 하나의 재질로 이루어질 수 있다.
상기 투명 전극층(120)은 상기 기판(110)의 일면에 구비되며, 투명한 도전 물질을 포함한다. 구체적으로, 상기 투명 전극층(120)은 ITO(Indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), FTO(Flourine doped tin oxide) 등을 포함할 수 있다.
상기 보강 패턴(130)은 상기 투명 전극층(120)의 내부에 배치되며 상기 투명 전극층(120)을 보강한다. 상기 보강 패턴(130)이 상기 투명 전극층(120)을 보강하므로, 상기 투명 전극층(120)에 압력이 가해지더라도 상기 투명 전극층(120)이 깨지는 것을 방지할 수 있다.
일 예로, 도 1과 같이 상기 보강 패턴(130)의 두께는 상기 투명 전극(120)의 두께와 실질적으로 동일할 수 있다. 따라서, 상기 보강 패턴(130)의 상면 및 하면 중 한 면은 외부에 노출되고, 나머지 한 면은 상기 기판(110)과 접촉한다. 다른 예로, 상기 보강 패턴(130)의 두께는 상기 투명 전극(120)의 두께보다 얇을 수 있다. 따라서, 상기 보강 패턴(130)의 상면과 하면 중 적어도 하나는 상기 투명 전극(120)에 의해 덮여진다.
상기 보강 패턴(130)은 연성이 있는 도전 물질을 포함한다. 예를 들면, 상기 보강 패턴(130)은 Ag, PEDOT(poly 3,4-ethylenedioxythiophene), PSS(poly styrene sulfonate) 등을 포함할 수 있다.
상기 보강 패턴(130)의 폭(a)과 상기 보강 패턴(130) 사이의 투명 전극층(120)의 폭(b)의 비는 약 1 : 5 내지 33 이다. 예를 들면, 상기 보강 패턴(130)의 폭(a)은 약 3 내지 15 ㎛ 이고, 상기 투명 전극층(120)의 폭(b)은 약 80 내지 100 ㎛ 이다.
상기 보강 패턴(130)의 폭(a)과 상기 투명 전극층(120)의 폭(b)의 비가 약 1 : 5 내지 33을 초과하는 경우, 상기 보강 패턴(130)의 폭(a)이 상기 투명 전극층(120)의 폭(b)에 비해 상대적으로 좁다. 따라서, 상기 투명 전극층(120)의 광 투과도가 감소하는 것을 최소화할 수 있지만, 상기 투명 전극층(120)의 보강의 충분히 이루어지지 않아 외부 압력에 의해 상기 투명 전극층(120)이 깨어질 수 있다.
상기 보강 패턴(130)의 폭(a)과 상기 투명 전극층(120)의 폭(b)의 비가 약 1 : 5 내지 33 미만인 경우, 상기 보강 패턴(130)의 폭(a)이 상기 투명 전극층(120)의 폭(b)에 비해 상대적으로 넓다. 따라서, 상기 투명 전극층(120)의 보강의 충분히 이루어져 외부 압력에 의해 상기 투명 전극층(120)이 깨어지는 것을 방지할 수 있지만, 상기 투명 전극층(120)의 광 투과도가 크게 감소할 수 있다.
따라서, 상기 보강 패턴(130)의 폭(a)과 상기 보강 패턴(130) 사이의 투명 전극층(120)의 폭(b)의 비는 약 1 : 5 내지 33 인 것이 바람직하다. 이때, 상기 투명 전극층(120)의 보강의 충분히 이루어져 외부 압력에 의해 상기 투명 전극층(120)이 깨어지는 것을 방지할 수 있고, 상기 투명 전극층(120)의 광 투과도가 감소하는 것을 최소화할 수 있다.
상기 보강 패턴(130)은 격자형, 일자형, 도트형 등을 가질 수 있다.
도 2 내지 도 4는 도 1에 도시된 보강 패턴을 설명하기 위한 평면도들이다.
도 2를 참조하면, 상기 보강 패턴(130)은 격자 형태를 갖는다. 즉, 상기 보강 패턴(130)은 서로 평행하도록 연장하는 제1 패턴과 서로 평행하도록 연장하며 상기 제1 패턴과 교차하는 제2 패턴을 포함할 수 있다. 상기 제1 패턴과 상기 제2 패턴은 직교하거나 직교하지 않을 수 있다.
도 3을 참조하면, 상기 보강 패턴(130)은 일자 형태를 갖는다. 즉, 상기 보강 패턴(130)은 서로 평행하도록 연장한다.
도 4를 참조하면, 상기 보강 패턴(130)은 다수개의 점들이 배열된 도트 형태를 갖는다. 상기 도트들은 행렬 형태로 배치되거나, 동심원 형태로 배치될 수 있다.
도 5는 종래 기술에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이고, 도 6은 본 발명에 따른 전극 구조를 벤딩 테스트하여 시트 저항과 광투과율을 측정한 그래프이다.
도 5의 그래프는 180㎛의 두께를 갖는 PET 기판 상에 25㎚의 두께를 갖는 ITO 투명 전극이 형성된 전극 구조에 대한 벤딩 테스트 결과이고, 도 6의 그래프는 180㎛의 두께를 갖는 PET 기판 상에 25㎚의 두께를 갖는 ITO 투명 전극이 형성되고, 상기 ITO 투명 전극 내부에 25㎚의 두께를 갖는 Ag 보강 부재가 격자 형태로 배치된 전극 구조에 대한 벤딩 테스트 결과이다. 이때, 상기 Ag 보강 부재의 폭은 4㎛이고, 상기 Ag 보강 부재 사이의 ITO 투명 전극의 폭은 90㎛이다.
도 5를 참조하면, 상기 종래 전극 구조는 벤딩 회수가 증가할수록 상기 ITO 투명 전극의 깨짐으로 인해 저항이 급격히 증가하였다. 또한, 상기 종래 전극 구조의 광 투과율도 대략 87% 로 상대적으로 낮았다.
도 6을 참조하면, 상기 본 발명의 전극 구조는 벤딩 회수가 증가하더라도 상기 ITO 투명 전극의 깨짐이 발생하지 않아 저항이 거의 일정하게 유지되었다. 또한, 본 발명의 전극 구조는 광 투과율이 대략 92%로 상대적으로 높았다.
상기 전극 구조(100)는 상기 투명 전극층(120)의 내부에 보강 패턴(130)을 구비하므로, 상기 투명 전극층(120)의 강도를 보강하여 상기 투명 전극층(120)의 깨짐을 방지할 수 있고, 상기 보강 패턴(130)으로 인해 상기 투명 전극층(120)의 광 투과율이 감소하는 것을 최소화할 수 있다.
또한, 상기 전극 구조(100)는 상기 투명 전극층(120)과 보강 패턴(130)이 하나의 층으로 이루어지므로, 상기 전극 구조(100)의 두께를 최소화할 수 있다.
도 7a 내지 7f는 도 1에 도시된 전극 구조를 제조하기 위한 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 기판(110) 상에 투명 전극층(120)을 형성한다.
상기 기판(110)은 쉽게 휘어질 수 있는 연성 기판일 수 있다. 상기 연성 기판은 상기 연성 기판은 PET, PES, PC, PE, PI, Acryl 등을 포함할 수 있다.
상기 투명 전극층(120)은 투명한 도전성 물질을 포함한다. 예를 들면, 상기 투명 전극층(120)은 ITO, IZO, ZnO, FTO 등으로 이루어질 수 있다. 상기 투명 전극층(120)은 증착 공정에 의해 형성될 수 있다. 구체적으로, 상기 증착 공정은 롤투롤(roll to roll) 증착 공정일 수 있다.
도 7b를 참조하면, 상기 투명 전극층(120) 상에 포토레지스트층(122)을 형성한다. 예를 들면, 상기 포토레지스트층(122)은 스핀 코팅 공정에 의해 형성될 수 있다.
도 7c를 참조하면, 상기 포토레지스트층(122)을 선택적으로 노광한 후 현상하여 상기 투명 전극층(120)을 선택적으로 노출하는 다수의 제1 개구(124a)들을 갖는 포토레지스트 패턴(124)을 형성한다.
이때, 상기 각 제1 개구(124a) 폭과 상기 제1 개구(124a)들 사이의 폭은 약 1 : 5 내지 33 인 것이 바람직하다. 예를 들면, 상기 각 제1 개구(124a)의 폭은 약 3 내지 15 ㎛ 이고, 상기 제1 개구(124a)들 사이의 폭은 약 80 내지 100 ㎛ 일 수 있다.
상기 제1 개구(124a)들은 격자형, 일자형, 도트형 등의 형태를 가질 수 있다.
상기 제1 개구(124a)들이 격자 형태인 경우, 상기 제1 개구(124a)들은 서로 평행하도록 연장하는 제1 제1 개구 패턴과 서로 평행하도록 연장하며 상기 제1 제1 개구 패턴과 교차하는 제2 제1 개구 패턴을 포함할 수 있다. 상기 제1 제1 개구 패턴과 상기 제2 제1 개구 패턴은 직교하거나 직교하지 않을 수 있다.
상기 제1 개구(124a)들이 일자 형태인 경우, 상기 제1 개구(124a)들은 서로 평행하도록 연장한다.
상기 제1 개구(124a)들이 도트 형태인 경우, 상기 제1 개구(124a)들은 다수개의 점들이 배열된 도트 형태를 갖는다. 상기 제1 개구(124a)들은 행렬 형태로 배치되거나, 동심원 형태로 배치될 수 있다.
도 7d를 참조하면, 상기 포토레지스트 패턴(124)을 식각 마스크로 상기 투명 전극층(120)을 식각하여 상기 투명 전극층(120)에 상기 기판(110)을 노출하는 다수의 제2 개구(120a)들을 형성한다. 상기 포토레지스트 패턴(124)을 식각마스크로 사용하므로, 상기 제2 개구(120a) 각각의 폭과 상기 제2 개구(120a)들 사이의 폭은 상기 제1 개구(124a) 각각의 폭과 상기 제1 개구(124a)들 사이의 폭과 실질적으로 동일하다.
상기 투명 전극층(120)은 습식 식각 공정에 의해 식각될 수 있다. 상기 습식 식각 공정에 사용되는 식각액의 예로는 옥살산 용액을 들 수 있다.
도 7e를 참조하면, 상기 제2 개구(120a)를 도전성 물질로 채워 상기 투명 전극층(120)을 보강하는 보강 패턴(130)을 형성한다.
상기 도전성 물질로는 Ag, PEDOT(poly 3,4-ethylenedioxythiophene), PSS(poly styrene sulfonate) 등이 사용될 수 있다. 상기 보강 패턴(130)은 증착 공정에 의해 형성될 수 있다.
상기 보강 패턴(130)의 폭은 상기 제1 개구(124a)들 및 상기 제2 개구(120a)들의 폭과 실질적으로 동일하다. 따라서, 상기 보강 패턴(130)의 폭과 상기 보강 패턴(130) 사이의 투명 전극층(120)의 폭의 비는 약 1 : 5 내지 33 일 수 있다. 또한, 상기 보강 패턴(130)의 폭은 약 3 내지 15 ㎛ 이고, 상기 투명 전극층(120)의 폭은 약 80 내지 100 ㎛ 일 수 있다. 그리고, 상기 보강 패턴(130)은 격자형, 일자형, 도트형 등을 가질 수 있다.
상기 보강 패턴(130)은 상기 투명 전극층(120)을 보강하여 외부 압력에 의해 상기 투명 전극층(120)이 깨어지는 것을 방지할 수 있다. 또한, 상기 보강 패턴(130)의 폭이 상대적으로 작아 상기 보강 패턴(130)의 영향으로 상기 투명 전극층(120)의 광 투과도가 감소하는 것을 최소화할 수 있다.
도 7f를 참조하면, 상기 투명 전극층(120)으로부터 상기 포토레지스트 패턴(124)을 제거한다.
일 예로, 상기 포토레지스트 패턴(124)은 리프트 오프(lift off) 방식에 의해 제거될 수 있다. 상기 포토레지스트 패턴(124)과 상기 투명 전극층(120)을 분리하기 위한 용액으로 아세톤이 사용될 수 있다. 다른 예로, 상기 포토레지스트 패턴(124)은 식각 용액에 식각되어 제거될 수 있다. 상기 식각 용액으로 수산화칼륨, 수산화나트륨 등을 들 수 있다. ,
상기 포토레지스트 패턴(124)의 제거가 완료되면, 상기 투명 전극(120) 내부에 상기 보강 패턴(130)이 구비된 전극 구조(100)를 완성한다.
도 8은 본 발명의 일 실시예에 따른 트랜지스터를 설명하기 위한 단면도이다.
도 8을 참조하면, 상기 트랜지스터(200)는 액정표시장치, 전계발광 표시장치 등의 평판 표시 장치에서 각 화소의 동작을 제어하는 스위칭 소자나 각 화소의 구동 소자로 사용되며, 기판(210), 소스 전극(220), 드레인 전극(230), 절연층(240), 액티브층(250), 게이트 절연층(260) 및 게이트 전극(270)을 포함한다.
상기 기판(210)은 쉽게 휘어질 수 있는 연성 기판일 수 있다. 상기 연성 기판은 PET(Polyethylene terephthalate), PES(Polyether Sulfone), PC, PE, PI, Acryl 중 어느 하나의 재질로 이루어질 수 있다.
상기 소스 전극(220)과 상기 드레인 전극(230)은 상기 기판(210) 상에 서로 이격되어 구비된다.
상기 절연층(240)은 상기 소스 전극(220) 및 상기 드레인 전극(230)을 덮도록 상기 기판(210) 상에 구비되며, 상기 소스 전극(220)과 드레인 전극(230)에서 서로 마주보는 단부들 및 상기 소스 전극(220)과 상기 드레인 전극(230) 사이를 노출한다.
상기 액티브 층(250)은 상기 절연층(240)에 의해 노출된 소스 전극(220)과 드레인 전극(230)의 단부들 및 기판(210) 상에 구비된다. 상기 액티브 층(250)은 반도체 층일 수 있다.
상기 게이트 절연층(260)은 상기 액티브 층(250) 상에 구비되며, 상기 게이트 전극(270)은 상기 게이트 절연층(260) 상에 구비된다.
상기 소스 전극(220), 드레인 전극(230) 및 상기 게이트 전극(270)은 각각 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수 있다.
상기 투명 전극층 및 상기 보강 패턴에 대한 구체적인 설명은 도 1 내지 도 4를 참조한 투명 전극층(120) 및 보강 패턴(130)에 대한 설명과 실질적으로 동일하므로 생략한다.
상기 소스 전극(220), 드레인 전극(230) 및 상기 게이트 전극(270)이 각각 투명 전극층과 보강 패턴을 포함하므로, 상기 소스 전극(220), 드레인 전극(230) 및 상기 게이트 전극(270)에 반복적으로 압력이 가해지더라도 상기 소스 전극(220), 드레인 전극(230) 및 상기 게이트 전극(270)이 손상되는 것을 방지할 수 있다. 상기 소스 전극(220), 드레인 전극(230) 및 상기 게이트 전극(270)이 전기적 특성을 유지할 수 있으므로, 상기 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 9를 참조하면, 상기 표시 장치(300)는 어레이 기판(302), 대향 기판(304) 및 액정층(307)을 포함한다.
상기 어레이 기판(302)은 하부 기판(310), 트랜지스터(320), 차폐전극(335) 및 화소 전극(345)을 포함한다.
상기 하부 기판(310)은 유리 또는 플라스틱 등으로 이루어질 수 있다. 또한, 상기 하부 기판(310)은 투명 재질로 이루어질 수 있다.
상기 트랜지스터(320)는 상기 하부 기판(310) 상에 구비되며, 게이트 전극(311), 게이트 절연막(313), 액티브 전극(315), 소스 전극(317) 및 드레인 전극(319)을 포함한다.
상기 게이트 전극(311)은 상기 하부 기판(310) 상에 구비된다. 상기 게이트 전극(311)은 게이트 라인(미도시)과 연결된다. 일 예로, 상기 게이트 전극(311)은 알루미늄(Al) 및 몰리브덴(Mo)의 2중층일 수 있다.
상기 게이트 절연막(313)은 상기 게이트 전극(311)을 덮도록 상기 하부 기판(310) 상에 구비된다. 일 예로, 상기 게이트 절연막(313)은 질화 실리콘(SiNx)을 포함할 수 있다.
상기 액티브 전극(315)은 상기 게이트 절연막(313) 상에 구비되며, 반도체 물질로 이루어진다. 예를 들면, 상기 액티브 전극(315)은 비정질 실리콘(a-Si)층 과 상기 아몰퍼스실리콘층 상에 구비되는 고농도의 n+로 도핑된 비정질 실리콘(n+ a-Si)층을 포함할 수 있다. 상기 액티브 전극(315)은 상기 게이트 전극(311) 상에 위치하는 게이트 절연막(313) 부위에 구비될 수 있다.
상기 소스 전극(317) 및 상기 드레인 전극(319)은 상기 게이트 절연막(313) 상에 구비되며, 상기 액티브 전극(315) 상으로 연장한다. 상기 소스 전극(317)과 상기 드레인 전극(319)은 이격되어 서로 마주보도록 배치된다. 상기 드레인 전극(319)은 상기 하부 기판(310) 상에 정의된 화소 영역(PA)에 일부가 배치된다. 일 예로, 상기 소스 전극(317) 및 상기 드레인 전극(319)은 몰리브덴-알루미늄-몰리브덴으로 이루어지는 3중층일 수 있다. 상기 소스 전극(317)은 데이터 라인(미도시)과 연결될 수 있다.
한편, 상기 게이트 전극(311), 소스 전극(317) 및 드레인 전극(319)은 각각 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수도 있다.
제1 패시베이션막(325)은 상기 트랜지스터(320)가 구비된 하부 기판(310)을 덮는다. 예를 들면, 상기 제1 패시베이션막(325)은 질화실리콘(SiNx)을 포함할 수 있다.
유기 절연막(330)은 상기 제1 패시베이션막(325) 상에 구비된다. 상기 유기 절연막(330)은 상기 화소 전극(345)과 상기 데이터 라인과의 기생용량을 감소시킨다. 상기 화소 전극(345)을 상기 데이터 라인과 오버랩되지 않게 형성하는 경우, 상기 유기절연막(330)은 생략될 수도 있다.
상기 차폐 전극(335)은 상기 유기 절연막(330) 상에 구비된다. 상기 차폐 전극(335)은 상기 데이터 라인 및 상기 게이트 라인과 상기 화소 전극과의 사이에 기생 용량의 형성을 차단한다. 또한, 상기 차폐 전극(335)은 상기 화소 전극(345)과 스토리지 캐패시터를 형성하여 한 프레임 동안 상기 화소 전극(345)에 인가된 화소 전압을 유시킨다. 일 예로, 상기 차폐 전극(335)은 ITO 또는 IZO와 같은 투명한 전도성 물질로 이루어질 수 있다.
제2 패시베이션막(340)은 상기 차폐 전극(335)이 구비된 유기 절연막(330) 상에 구비된다. 상기 제2 패시베이션막(340)은 상기 제1 패시베이션막(325)과 동일한 물질로 이루어질 수 있다.
콘택홀(341)은 상기 제2 패시베이션막(340), 유기 절연막(330) 및 제1 패시베이션막(325)을 관통하여 형성되며, 상기 드레인 전극(319)의 일부를 노출한다.
상기 화소 전극(345)은 상기 제2 패시베이션막(340) 상에 구비되며, 상기 콘택홀(341)을 통해 상기 드레인 전극(223)과 연결된다. 상기 화소 전극(345)은 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수 있다.
상기 투명 전극층 및 상기 보강 패턴에 대한 구체적인 설명은 도 1 내지 도 4를 참조한 투명 전극층(120) 및 보강 패턴(130)에 대한 설명과 실질적으로 동일하므로 생략한다.
상기 화소 전극(345)이 투명 전극층과 보강 패턴을 포함하므로, 상기 화소 전극(345)에 반복적으로 압력이 가해지더라도 상기 화소 전극(345)이 손상되는 것을 방지하여 상기 화소 전극(345)의 전기적 특성을 유지할 수 있다.
상기 하부 배향막(350)은 상기 화소 전극(345)을 덮도록 상기 제2 패시베이션막(340) 상에 구비된다. 상기 하부 배향막(350)은 상기 액정층(306)의 액정 분자를 수직 방향, 즉 상기 어레이 기판(302)으로부터 상기 대향 기판(304)을 향하는 방향으로 초기 배향한다.
한편, 상기 어레이 기판(302)은 하부 편광판(미도시)을 더 포함할 수 있다. 상기 하부 편광판은 상기 하부 기판(310)의 하부면에 부착될 수 있다.
상기 대향 기판(304)은 상부 기판(360), 차광패턴(365), 컬러필터 패턴(370), 오버 코팅층(375), 공통 전극(380) 및 상부 배향막(385)을 포함할 수 있다.
상기 상부 기판(360)은 플라스틱으로 이루어지며, 투명할 수 있다. 상기 상부 기판(360)의 두께는 상기 하부 기판(310)의 두께보다 얇은 것이 바람직하다. 상기 상부 기판(360)은 두께가 얇고 유연성을 갖는 플라스틱으로 이루어지므로, 작은 힘이 가해지더라도 접촉을 감지할 수 있으며, 상기 접촉 부위에서만 접촉을 인식할 수 있다.
상기 차광패턴(365)은 상기 게이트 라인, 상기 데이터 라인 및 상기 트랜지스터(320) 에 대응하여 상기 상부 기판(360)의 하면에 구비된다.
상기 컬러필터 패턴(370)은 상기 차광패턴(365)이 형성된 영역을 제외한 영역, 즉 상기 화소 영역(PA)에 대응하는 상기 상부 기판(360)의 하면에 구비된다. 상기 컬러필터 패턴(370)은 예를 들어, 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다.
상기 오버 코팅층(375)은 상기 컬러필터 패턴(370) 및 차광패턴(365)을 덮고, 공통 전극(380)은 상기 오버 코팅층(375) 상에 구비된다.
상기 공통 전극(380)은 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수 있다.
상기 투명 전극층 및 상기 보강 패턴에 대한 구체적인 설명은 도 1 내지 도 4를 참조한 투명 전극층(120) 및 보강 패턴(130)에 대한 설명과 실질적으로 동일하므로 생략한다.
상기 공통 전극(380)이 투명 전극층과 보강 패턴을 포함하므로, 상기 공통 전극(380)에 반복적으로 압력이 가해지더라도 상기 공통 전극(380)이 손상되는 것을 방지하여 상기 공통 전극(380)의 전기적 특성을 유지할 수 있다.
상기 상부 배향막(385)은 상기 공통 전극(380) 상에 구비되며, 상기 액정층(306)을 수직 배향시킨다.
상기 대향 기판(304)은 상부 편광판을 더 포함할 수 있다. 상기 상부 편광판은 상기 상부 기판(360)의 상면에 부착되며, 상기 상부 편광판의 편광축은 상기 하부 편광판의 편광축과 실질적으로 직교하게 배치될 수 있다.
상기 표시 장치(300)는 사용자의 접촉에 의해 휘어지더라도 상기 공통 전극(380) 또는 화소 전극(345)에 포함된 보강 패턴이 투명 전극층을 보강하므로, 상기 공통 전극(380) 또는 화소 전극(345)이 손상되는 것을 방지할 수 있다.
상기에서 표시 장치(300)는 액정 표시 장치를 기준으로 설명하였지만, 투명 전극을 사용하는 다른 표시 장치에서도 본 발명을 적용할 수 있다.
도 10은 본 발명의 일 실시예에 따른 터치 스크린을 설명하기 위한 단면도이다.
도 10을 참조하면, 상기 터치 스크린(400)은 하부 전극 구조(410), 상부 전극 구조(420) 및 절연 부재(430)를 포함한다.
상기 하부 전극 구조(410)는 하부 기판(412) 및 하부 전극(414)을 포함한다.
상기 하부 기판(412)은 절연 물질로 이루어지며, 일정한 경도를 갖거나 유연한 연성을 가질 수 있다. 상기 하부 기판(412)은 유리 또는 플라스틱으로 이루어질 수 있다.
상기 하부 전극(414)은 상기 하부 기판(412) 상에 배치되며, 여러 신호선(미도시)과 연결될 수 있다.
상기 하부 전극 구조(410) 하부에 디스플레이가 배치되는 경우, 상기 하부 기판(412)과 상기 하부 전극(414)은 투명한 재질로 이루어질 수 있다.
상기 상부 전극 구조(420)는 상기 하부 전극 구조(420)와 마주보도록 배치되며, 상부 기판(422), 상부 전극(424) 및 보강 패턴(426)을 포함한다.
상기 상부 기판(422)은 상기 하부 기판(412)과 이격되어 배치되며, 상기 하부 기판(412)과 평행하다. 상기 상부 기판(422)의 두께는 상기 하부 기판(412)의 두께보다 얇은 것이 바람직하다.
상기 상부 전극(424)은 상기 하부 기판(412)과 마주보는 상부 기판(422) 상에 배치된다. 상기 상부 전극(424)은 투명한 도전성 물질로 이루어진다.
상기 보강 패턴(426)은 상기 상부 전극(424) 내부에 배치되며, 상기 상부 전극(424)을 보강한다.
상기 상부 기판(422), 상부 전극(424) 및 보강 패턴(426)에 대한 구체적인 설명은 도 1 내지 도 4를 참조한 기판(110), 투명 전극층(120) 및 보강 패턴(130)에 대한 설명과 실질적으로 동일하므로 생략한다.
상기 절연 부재(430)는 상기 하부 전극 구조(410)와 상기 상부 전극 구조(420) 사이에 배치되며, 상기 하부 전극(414)과 상기 상부 전극(424)을 절연시킨다.
상기 상부 전극 구조(420)의 상부 기판(422)이 얇으며 연성을 가지므로, 상기 상부 전극 구조(420)에 작은 압력을 가하더라도 상기 상부 전극 구조(420)가 휘어져 상기 상부 전극(424)이 상기 하부 전극(414)과 접촉할 수 있다. 또한, 상기 상부 기판(422)의 유연성으로 상기 압력이 가해지는 부분에서만 상기 상부 전극(424)이 상기 하부 전극(414)과 접촉할 수 있다.
상기 상부 전극(424)은 상기 보강 패턴(426)에 의해 보강되므로, 상기 상부 전극(424)에 반복적으로 압력이 가해지더라도 상기 상부 전극(424)이 깨어지는 것을 방지할 수 있다. 상기 상부 전극(424)이 전기적 특성을 유지할 수 있으므로, 상기 터치 스크린(400)의 신뢰성을 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 비정질 실리콘 태양 전지를 설명하기 위한 단면도이다.
도 11을 참조하면, 상기 태양 전지(500)는 입사된 빛을 이용하여 전기 에너지를 생성한다. 상기 태양 전지(500)는 하부 기판(510), 금속층(520), 제1 전극(530), 반도체층(540), 제2 전극(550) 및 상부 기판(560)을 포함한다.
상기 하부 기판(510)은 절연 물질을 포함한다. 상기 하부 기판(510)은 투명 기판, 유연 기판일 수 있다.
상기 금속층(520)은 상기 하부 기판(510) 상에 구비된다. 상기 금속층(520)은 유리 기판(510)의 후면으로부터 빛이 입사되더라도 상기 빛을 차단한다. 또한, 상기 금속층(520)은 상부로부터 빛을 반사시켜 금속층(520) 상부에 형성된 반도체층(540)으로 다시 입사되도록 하여 태양 전지(500)의 효율을 향상시키는 역할을 수행한다. 이때, 금속층(520)은 상부로부터 입사되는 빛을 분산시킨 후 반도체층(540)으로 입사시키기 위하여 피라미드 요철 구조 등 다양한 표면 구조를 가질 수 있다. 상기 금속층(520)으로는 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 알루미늄(Al) 등이 사용될 수 있다.
한편, 상기 하부 기판(510)이 투명 기판인 경우, 상기 금속층(520)은 상기 하부 기판(510)의 하부면에 구비될 수도 있다.
상기 제1 전극(530)은 상기 금속층(520) 상에 구비되며, 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수 있다.
상기 투명 전극층 및 상기 보강 패턴에 대한 구체적인 설명은 도 1 내지 도 4를 참조한 투명 전극층(120) 및 보강 패턴(130)에 대한 설명과 실질적으로 동일하므로 생략한다.
상기 제1 전극(530)은 상기 보강 패턴이 상기 투명 전극층을 보강하므로, 상기 제1 전극(530)에 반복적으로 압력이 가해지더라도 상기 제1 전극(530)이 손상되는 것을 방지할 수 있다.
상기 금속층(520)과 제1 전극(530)은 태양 전지 단위 셀의 일측 전극의 역할을 수행하므로 외부와 연결되는 콘택은 상기 금속층(520) 또는 상기 제1 전극(530) 중 어느 하나와 연결될 수 있다.
또한, 상기 제1 전극(440)은 일측면에 피라미드 요철 구조 등 다양한 표면 구조를 가질 수 있다. 상기 제1 전극(440)은 상기 금속층(520)에 반사된 빛을 분산하여 상기 반도체층(540)으로 입사되도록 할 수도 있다.
한편, 상기 제1 전극(530)은 금속층을 포함할 수 있다. 일 예로, 상기 금속층은 Al, Cu, Ag, GZO, Ti 등을 포함할 수 있다.
상기 반도체층(540)은 상기 제1 전극(530) 상에 구비되며, 비정질의 실리콘을 포함할 수 있다. 상기 반도체층(540)은 제1 반도체층(541), 제2 반도체층(543) 및 제3 반도체층(545)을 포함할 수 있다.
상기 제1 반도체층(541)은 P형 불순물이 고농도로 도핑된 반도체층이고, 상기 제2 반도체층(543)은 P형 불순물이 저농도로 도핑된 반도체층이거나 진성(intrinsic) 반도체층이며, 상기 제3 반도체층(545)은 N형 불순물이 고농도로 도핑된 반도체층일 수 있다. 여기서 제2 반도체층(543)은 광흡수층의 역할을 수행하며, 광을 흡수하여 발생된 전자 또는 전공이 제1 및 제3 반도체층(541, 445)으로 이동되면서 전기 에너지가 발생된다. 여기서, P형 불순물은 붕소(B)와 같은 III족 화합물일 수 있고, N형 불순물은 인(P)과 같은 V족 화합물일 수 있다.
또한, 제1 반도체층(541)과 제3 반도체층(545)의 위치는 서로 반대로 형성될 수도 있으며, 이때 제2 반도체층(543)은 N형 분술문이 저농도로 도핑된 다결정 반도체층이거나, 진성반도체층일 수 있다.
상기 제2 전극(550)은 상기 반도체층(540) 상에 구비되며, 투명한 도전 물질로 이루어지는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극을 보강하기 위한 보강 패턴을 포함할 수 있다.
상기 제2 전극(550)은 상기 보강 패턴이 상기 투명 전극층을 보강하므로, 상기 제2 전극(550)에 반복적으로 압력이 가해지더라도 상기 제2 전극(550)이 손상되는 것을 방지할 수 있다.
또한, 상기 제2 전극(550)은 금속층(520) 및 제1 전극(530)에 대응하는 태양 전지 단위셀의 일측 전극의 역할을 수행한다. 그리고, 상기 제2 전극(550)은 상부로부터 입사되는 빛의 효율을 향상시키기 위하여 상부면에 반사 방지(anti-reflect) 처리가 되어 있을 수 있다.
상기 제2 전극(550)의 일부 영역상에는 은 등의 금속으로 형성되는 배선이 형성될 수 있다. 배선은 실시예에 따라서 생략될 수 있으며, 배선은 제2 전극(550)의 상부면에 그리드(grid) 패턴으로 다수의 배선이 형성될 수도 있다.
상기 상부 기판(560)은 상기 제2 전극(550) 상에 구비된다. 상기 상부 기판(560)은 투명 기판 또는 연성 기판일 수 있다. 상기 상부 기판(560)은 PET, PES, PC, PE, PI, Acryl 중 어느 하나로 이루어질 수 있다.
상기 태양 전지(500)에서 상기 반도체층(540)은 비정질 실리콘을 포함하지만, 다결정 실리콘을 포함할 수 있다. 상기 반도체층(540)이 다결정 실리콘을 포함하는 경우, 비정질 실리콘을 결정화하면서 하부 기판(510)에 영향을 주는 것을 방지하기 위하여 금속층(520)과 하부 기판(510)의 사이에 버퍼층(미도시)을 형성할 수 있다. 상기 버퍼층은 산화 규소(SiO2) 등으로 이루어질 수 있다.
상기 태양 전지(500)는 상기 제1 전극(530) 및 상기 제2 전극(550)이 각각 투명 전극층 및 보강 패턴을 포함하므로, 외부 충격이나 압력에도 상기 제1 전극(530) 및 상기 제2 전극(550)이 손상되지 않는다. 따라서, 상기 태양 전지(500)의 신뢰성을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 화합물 반도체 태양 전지를 설명하기 위한 단면도이다.
도 12를 참조하면, 상기 태양 전지(600)는 하부 기판(610), 제1 전극(620), 광흡수층(630), 버퍼층(640), 제2 전극(650), 상부 기판(660)을 포함한다.
상기 하부 기판(610), 제1 전극(620), 제2 전극(650), 상부 기판(660)에 대한 설명은 도 11을 참조한 하부 기판(510), 제1 전극(530), 제2 전극(550), 상부 기판(560)에 대한 설명과 실질적으로 동일하다.
상기 광흡수층(630)은 상기 제1 전극(620) 상에 구비되며, 화합물 반도체로 이루어진다. 일 예로, 상기 화합물 반도체는 CdTe, Cu(In,Ga)Se2 등으로 이루어질 수 있다.
상기 버퍼층(640)은 상기 광흡수층(630)과 상기 제2 전극(650) 사이에 구비되며, 상기 광흡수층(630)과 상기 제2 전극(650) 사이의 격자부정합을 막는다. 일 예로, 상기 버퍼층(640)은 CdS를 포함할 수 있다.
상기 태양 전지(600)는 상기 제1 전극(620) 및 상기 제2 전극(650)이 각각 투명 전극층 및 보강 패턴을 포함하므로, 외부 충격이나 압력에도 상기 제1 전극(620) 및 상기 제2 전극(650)이 손상되지 않는다. 따라서, 상기 태양 전지(600)의 신뢰성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 전극 구조는 투명 전극층에 보강 패턴이 삽입되므로, 반복적인 압력에도 상기 투명 전극층이 깨지는 현상을 방지할 수 있고, 상기 보강 패턴으로 인한 상기 투명 전극의 광 투과도 저하를 최소화할 수 있다.
또한, 상기 전극 구조를 채용할 수 있는 트랜지스터, 터치 스크린, 표시 장치, 태양 전지 등의 불량을 방지하고 품질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (13)
- 투명한 도전 물질을 포함하는 투명 전극층; 및
상기 투명 전극층 내부에 배치되며, 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함하고,
상기 보강 패턴은 격자형 또는 일자형 형태를 가지며,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 전극 구조.
- 삭제
- 제1항에 있어서, 상기 투명 전극층은 ITO(Indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), FTO(Flourine doped tin oxide) 중 어느 하나를 포함하고, 상기 보강 패턴은 Ag, PEDOT(poly 3,4-ethylenedioxythiophene), PSS(poly styrene sulfonate) 중 어느 하나를 포함하는 것을 특징으로 하는 전극 구조.
- 제1항에 있어서, 상기 투명 전극층과 상기 보강 패턴을 지지하는 연성 기판을 더 포함하는 것을 특징으로 하는 전극 구조.
- 제4항에 있어서, 상기 연성 기판은 PET(Polyethylene terephthalate), PES(Polyether Sulfone), PC, PE, PI, Acryl 중 어느 하나를 포함하는 것을 특징으로 하는 전극 구조.
- 기판 상에 투명 전극층을 형성하는 단계;
상기 투명 전극층을 격자 형태 또는 일자 형태로 선택적으로 제거하는 단계; 및
상기 투명 전극층이 제거된 부위를 도전성 물질로 채워 상기 투명 전극층을 보강하는 보강 패턴을 형성하는 단계를 포함하고,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 전극 구조 제조 방법.
- 삭제
- 제6항에 있어서, 상기 투명 전극층은 ITO, IZO, ZnO, FTO 중 어느 하나를 포함하고, 상기 보강 패턴은 Ag, PEDOT, PSS 중 어느 하나를 포함하는 것을 특징으로 하는 전극 구조 제조 방법.
- 기판;
상기 기판 상에 구비되는 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극에서 서로 마주보는 단부들, 상기 소스 전극과 드레인 전극 사이의 기판이 노출되도록 상기 소스 전극, 드레인 전극 및 기판을 덮는 절연층;
상기 절연층에 의해 노출된 소스 전극, 드레인 전극 및 기판 상에 구비되며, 상기 소스 전극 및 드레인 전극과 접촉하는 액티브층;
상기 액티브층 상에 구비되는 게이트 절연막; 및
상기 게이트 절연막 상에 구비되는 게이트 전극을 포함하고,
상기 소스 전극, 드레인 전극 및 게이트 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함하고,
상기 보강 패턴은 격자형 또는 일자형 형태를 가지며,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 트랜지스터. - 하부 기판;
상기 하부 기판 상에 구비되는 박막 트랜지스터;
상기 박막 트랜지스터와 연결되는 화소 전극;
상기 하부 기판과 마주보도록 배치되는 상부 기판; 및
상기 상부 기판 하부면에 구비되는 공통 전극을 포함하고,
상기 화소 전극 및 상기 공통 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함하고,
상기 보강 패턴은 격자형 또는 일자형 형태를 가지며,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 표시 장치. - 하부 기판과 상기 하부 기판 상에 배치되는 하부 전극을 포함하는 하부 전극 구조;
상기 하부 기판과 대향하는 상부 기판, 상기 상부 기판에 배치되며 투명한 도전 물질을 포함하는 상부 전극 및 상기 상부 전극 내부에 배치되며 상기 상부 전극을 보강하기 위한 보강 패턴을 포함하는 상부 전극 구조; 및
상기 하부 전극 구조와 상기 상부 전극 구조 사이에 배치되는 절연 부재를 포함하고,
상기 보강 패턴은 격자형 또는 일자형 형태를 가지며,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 터치 스크린. - 하부 기판;
상기 하부기판의 상부에 구비되는 제1 전극;
상기 제1전극의 상부에 구비되는 광흡수층;
상기 광흡수층의 상부에 구비되는 제2 전극; 및
상기 제2 전극의 상부에 구비되는 상부 기판을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 투명한 도전 물질을 포함하는 투명 전극층 및 상기 투명 전극층 내부에 배치되며 상기 투명 전극층을 보강하기 위한 보강 패턴을 포함하고,
상기 보강 패턴은 격자형 또는 일자형 형태를 가지며,
상기 보강 패턴의 폭과 상기 투명 전극층의 폭의 비는 1:5 내지 1:33인 것을 특징으로 하는 태양 전지. - 제12항에 있어서, 상기 광흡수층은 비정질 실리콘 반도체를 포함하거나, 화합물 반도체를 포함하는 것을 특징으로 하는 태양 전지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110092782A KR101304036B1 (ko) | 2011-09-15 | 2011-09-15 | 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110092782A KR101304036B1 (ko) | 2011-09-15 | 2011-09-15 | 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130029503A KR20130029503A (ko) | 2013-03-25 |
KR101304036B1 true KR101304036B1 (ko) | 2013-09-04 |
Family
ID=48179373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110092782A KR101304036B1 (ko) | 2011-09-15 | 2011-09-15 | 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101304036B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102609510B1 (ko) * | 2016-11-30 | 2023-12-04 | 엘지디스플레이 주식회사 | 폴더블 표시 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306486A (ja) * | 1995-04-28 | 1996-11-22 | Seikosha Co Ltd | El表示装置 |
-
2011
- 2011-09-15 KR KR1020110092782A patent/KR101304036B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306486A (ja) * | 1995-04-28 | 1996-11-22 | Seikosha Co Ltd | El表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20130029503A (ko) | 2013-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101305378B1 (ko) | 터치인식 횡전계형 액정표시장치 및 이의 제조 방법 | |
US9052550B2 (en) | Thin film transistor liquid crystal display | |
JP4935963B2 (ja) | アクティブマトリクス基板及びその製造方法並びに画像表示装置 | |
US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
US20150333115A1 (en) | Flexible display substrate and a manufacturing method thereof, as well as a flexible display device | |
CN103295959B (zh) | 阵列基板及其制造方法、液晶显示面板 | |
KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
US8310613B2 (en) | Active matrix substrate and liquid crystal device | |
CN110707098B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
US8969875B2 (en) | Thin film transistor substrate and method for fabricating the same | |
US10473965B2 (en) | Array substrate and its manufacturing method and display panel | |
KR20100028367A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2011253921A (ja) | アクティブマトリックス基板及び液晶装置 | |
CN210325749U (zh) | 一种阵列基板及显示面板 | |
US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
KR20150019427A (ko) | 표시 패널 및 표시 패널의 제조 방법 | |
US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
KR101304036B1 (ko) | 전극 구조, 전극 구조 제조 방법, 전극 구조를 포함하는 트랜지스터, 표시장치, 터치 스크린 패널 및 태양 전지 | |
KR20030026088A (ko) | 기판 흡착용 진공 척 구조 | |
KR101717648B1 (ko) | 표시장치 및 그 제조방법 | |
TWM591259U (zh) | 薄膜太陽能電池 | |
JP2009252962A (ja) | 半導体装置,半導体装置の製造方法及び表示装置 | |
KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
CN111383998A (zh) | 阵列基板及其制作方法 | |
CN110648965A (zh) | 阵列基板的制造方法及阵列基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |