KR101296265B1 - Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same - Google Patents

Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same Download PDF

Info

Publication number
KR101296265B1
KR101296265B1 KR1020120062396A KR20120062396A KR101296265B1 KR 101296265 B1 KR101296265 B1 KR 101296265B1 KR 1020120062396 A KR1020120062396 A KR 1020120062396A KR 20120062396 A KR20120062396 A KR 20120062396A KR 101296265 B1 KR101296265 B1 KR 101296265B1
Authority
KR
South Korea
Prior art keywords
light emitting
type
emitting device
nanowires
semiconductor
Prior art date
Application number
KR1020120062396A
Other languages
Korean (ko)
Inventor
곽준섭
박민주
손광정
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020120062396A priority Critical patent/KR101296265B1/en
Application granted granted Critical
Publication of KR101296265B1 publication Critical patent/KR101296265B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A semiconductor light emitting device, a semiconductor light emitting device package, and a method for manufacturing the same are provided to improve a surface scattering effect by forming nanowires. CONSTITUTION: A gallium nitride semiconductor stacked structure consists of an n-type semiconductor layer, an active layer, and a p-type semiconductor layer. A p-type electrode (150) is connected to the p-type semiconductor layer and the n-type semiconductor layer. An n-type electrode (160) is connected to the p-type semiconductor layer and the n-type semiconductor layer. Nanowires (170) are formed on the semiconductor stacked structure, and the p-type electrode and the n-type electrode.

Description

반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법{Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same}Semiconductor light emitting device, semiconductor light emitting device package and method for manufacturing the same {Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same}

본 발명은 질화갈륨계 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 발광 소자의 광 추출효율을 증가시킬 수 있는 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a gallium nitride-based semiconductor light emitting device, a semiconductor light emitting device package and a method for manufacturing the same, and more particularly, a semiconductor light emitting device, a semiconductor light emitting device package and a manufacturing method which can increase the light extraction efficiency of the semiconductor light emitting device It is about.

일반적으로, 질화갈륨(GaN)계 반도체 발광 다이오드(LED: light-emitting diodes)는 비교적 높은 에너지 밴드갭을 갖는 질화갈륨계 물질을 사용하며 녹색, 청색 등의 단파장광을 생성하기 위한 발광소자에 적극적으로 채용되고 있다. 이러한 질화갈륨계 반도체 물질로는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 물질이 널리 사용되고 있다.In general, gallium nitride (GaN) -based semiconductor light emitting diodes (LEDs) use gallium nitride-based materials having relatively high energy band gaps and are active in light emitting devices for generating short wavelength light such as green and blue light. It is adopted. As the gallium nitride-based semiconductor material, a material having an Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1) is widely used.

그러나, 질화갈륨계 반도체 물질을 이용하는 종래의 질화갈륨계 반도체 발광 소자의 경우 상기 질화갈륨계 반도체 물질이 그 주변을 둘러싸고 있는 물질에 비해 높은 굴절률(n=2.3∼2.8)을 갖는 것으로 인해 활성층에서 생성된 광자(photon)의 외부 추출 효율이 저하되는 문제점이 발생하고 있다. However, the conventional gallium nitride-based semiconductor light emitting device using the gallium nitride-based semiconductor material is generated in the active layer because the gallium nitride-based semiconductor material has a higher refractive index (n = 2.3 ~ 2.8) than the material surrounding the surrounding There is a problem in that the external extraction efficiency of the photon is reduced.

상기의 문제점을 자세하게 설명하면, 반도체 발광 다이오드의 활성층으로부터 방출되는 광자가 공기의 굴절률(n=1) 보다 더 높은 굴절률을 가지는 질화갈륨층(n=2.4)을 통과하여 공기 중으로 탈출하기 위해서는 상기 질화갈륨층으로부터 공기 중으로 입사하는 상기 광자의 입사각(θ1)이 임계각(θc=23.6˚) 미만이 되어야 하는데, 통상 상기 광자의 입사각(θ1)이 임계각(θc) 이상이 되므로 이러한 이유로 인하여 상기 광자는 상기 질화갈륨층과 공기의 계면에서 전반사되어 다시 소자의 내부로 돌아가서 소멸됨으로써, 광 추출효율이 매우 감소하게 되는 문제가 발생하게 된다.The above problem is described in detail. In order for the photon emitted from the active layer of the semiconductor light emitting diode to escape through the gallium nitride layer (n = 2.4) having a refractive index higher than that of air (n = 1), the nitride is The incident angle θ 1 of the photons incident into the air from the gallium layer should be less than the critical angle θ c = 23.6 °. For this reason, since the incident angle θ 1 of the photons is greater than or equal to the critical angle θ c , The photons are totally reflected at the interface between the gallium nitride layer and the air, and then disappear back to the inside of the device, thereby causing a problem in that light extraction efficiency is greatly reduced.

이에, 종래에서는 반도체 발광 다이오드의 광 추출효율을 향상시키기 위한 방법으로, 광이 방출하는 질화갈륨층의 상면에 주기적인 패턴 또는 비주기적인 거칠기(roughness)를 형성하여 질화갈륨층으로부터 공기 중으로 입사하는 광자의 입사각을 임계각 미만으로 낮추어 광자들이 공기 중으로 고투과 되도록 하는 방법을 사용하고 있다. Therefore, in the related art, as a method for improving the light extraction efficiency of a semiconductor light emitting diode, a periodic pattern or an aperiodic roughness is formed on the upper surface of the gallium nitride layer to which light is emitted to enter the air from the gallium nitride layer. A method of reducing the incident angle of the photons below the critical angle allows the photons to penetrate into the air.

상기와 같이 반도체 발광 다이오드의 광 추출효율을 향상시키기 위한 반도체 발광 소자에 관련된 기술은 한국공개특허 제10-2011-0130204호, 한국공개특허 10-2005-0097076호 및 한국공개특허 제10-2010-0104769호 등과 같은 여러 특허에 이미 공지되어 있으며, 상기 한국공개특허 제10-2010-0104769호는 활성층에서 발생되는 빛이 발광출사층을 통하여 외부로 출사되는 Ⅲ-Ⅴ족 화합물 반도체 발광소자에 관한 기술로서, 발광출사층과 공기 사이의 굴절률 값 및 빛 투과성을 가지는 파우더를 형성하고, 상기 파우더를 식각마스크로 이용하여 발광출사층을 식각함으로써 표면 거칠기가 부여된 발광출사층을 형성하는 방법을 제시하고 있다. As described above, a technology related to a semiconductor light emitting device for improving light extraction efficiency of a semiconductor light emitting diode is disclosed in Korean Patent Application Laid-Open No. 10-2011-0130204, Korean Patent Publication No. 10-2005-0097076 and Korean Patent Publication No. 10-2010- It is already known in a number of patents, such as 0104769, the Korean Patent Publication No. 10-2010-0104769 discloses a technique for the III-V compound semiconductor light emitting device that the light emitted from the active layer is emitted to the outside through the light emitting layer As a method, forming a powder having a refractive index value and light transmittance between the light emitting layer and air, and using the powder as an etching mask to etch the light emitting layer to form a light emitting layer having a surface roughness have.

상기의 한국공개특허 제10-2006-0008049호와 같이 공기 중으로 광을 방출하는 질화갈륨층의 상면에 비주기적인 거칠기를 형성하는 기술은 광자가 외부로 빠져나갈 수 있는 확률을 증가시켜 발광 소자의 외부양자효율 특성을 높일 수 있는 장점을 주게 된다. 그러나, 상기의 한국공개특허 제10-2006-0008049호와 같이 식각 공정으로 표면 거칠기를 부여하는 공정은 패턴의 크기를 빛의 파장과 비슷한 나노 크기로 형성하기 어렵다는 단점이 있고, 더욱이 건식 식각을 통해 패턴을 형성할 경우, 다중양자우물 구조의 활성층에 플라즈마 손상이 일어나 휘도가 저하될 수 있다는 문제가 있을 수 있다.As described in Korean Patent Laid-Open No. 10-2006-0008049, a technique for forming an aperiodic roughness on the upper surface of the gallium nitride layer that emits light into the air increases the probability that photons can escape to the outside, This gives the advantage of increasing the external quantum efficiency characteristics. However, the process of imparting surface roughness by an etching process as described in Korean Patent Laid-Open No. 10-2006-0008049 has a disadvantage in that it is difficult to form a pattern having a nano size similar to the wavelength of light, and moreover, through dry etching. When the pattern is formed, there may be a problem that plasma damage occurs in the active layer of the multi-quantum well structure, and thus the luminance may be lowered.

따라서, 당 기술분야에서는 상기와 같은 문제점이 발생하지 않으면서 광자가 외부로 빠져나갈 수 있는 확률을 증가시켜 발광 소자의 외부양자효율 특성을 향상시킬 수 있는 새로운 방안이 요구되고 있다.
Accordingly, there is a need in the art for a new method for improving the external quantum efficiency characteristics of light emitting devices by increasing the probability that photons can escape to the outside without the above problems.

본 발명은 반도체 발광 소자의 표면에 대해 소정의 각도를 가지며 성장된 나노와이어가 형성된 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a semiconductor light emitting device, a semiconductor light emitting device package having a predetermined angle with respect to the surface of the semiconductor light emitting device, a semiconductor light emitting device package and a method of manufacturing the same.

또한, 본 발명은 반도체 발광 소자를 포함하여 상기 반도체 발광 소자에 외부의 전류를 인가하는 본딩 와이어의 표면 상에 나노와이어가 형성된 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법을 제공하는데 그 다른 목적이 있다.
The present invention also provides a semiconductor light emitting device, a semiconductor light emitting device package, and a method of manufacturing the same, in which a nanowire is formed on a surface of a bonding wire including a semiconductor light emitting device to apply an external current to the semiconductor light emitting device. There is this.

본 발명은 n형 반도체층과 활성층 및 p형 반도체층이 적층된 질화갈륨계 반도체 적층 구조; 상기 p형 반도체층 및 상기 n형 반도체층에 각각 접속되는 p형 전극 및 n형 전극; 및 상기 질화갈륨계 반도체 적층 구조, p형 전극 및 n형 전극 표면 상에 형성된 나노와이어;를 포함하는 것을 특징으로 한다.The present invention provides a gallium nitride based semiconductor stacked structure in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked; A p-type electrode and an n-type electrode connected to the p-type semiconductor layer and the n-type semiconductor layer, respectively; And nanowires formed on surfaces of the gallium nitride based semiconductor stacked structure, the p-type electrode, and the n-type electrode.

상기 나노와이어는 ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 성장되고, The nanowires are grown with any one material selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3 and GaAs,

상기 나노와이어는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 성장되고, The nanowires are grown by any one method selected from chemical vapor deposition, co-precipitation, sol-gel, and hydrothermal synthesis.

상기 나노와이어는 1∼100㎚의 직경으로 성장되고, The nanowires are grown to a diameter of 1 to 100 nm,

상기 나노와이어는 10∼100㎚의 높이로 성장되고, The nanowires are grown to a height of 10-100 nm,

상기 나노와이어는 상기 표면에 대해 소정의 각도를 가지면서 성장된다. The nanowires are grown at an angle to the surface.

또한, 본 발명은 제 1 항 내지 제 6 항의 반도체 발광 소자; 상기 반도체 발광 소자의 p형 전극 및 n형 전극과 연결되는 본딩 와이어; 및 상기 반도체 발광 소자를 수용하는 패키지 본체;를 포함하고, 상기 본딩 와이어의 표면에 나노와이어가 형성된 것을 특징으로 한다. In addition, the present invention is the semiconductor light emitting device of claim 1; Bonding wires connected to p-type electrodes and n-type electrodes of the semiconductor light emitting device; And a package body accommodating the semiconductor light emitting device, wherein the nanowires are formed on a surface of the bonding wire.

게다가, 본 발명은 n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계; 상기 질화갈륨계 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 컨택하는 p형 전극 및 n형 전극을 형성하는 단계; 및 상기 질화갈륨계 반도체 적층 구조, p형 전극 및 n형 전극 표면 상에 나노와이어를 형성하는 단계;를 포함하는 것을 특징으로 한다. In addition, the present invention comprises the steps of forming a gallium nitride-based semiconductor laminated structure consisting of a stack of n-type semiconductor layer, active layer and p-type semiconductor layer; Forming a p-type electrode and an n-type electrode in contact with the p-type semiconductor layer and the n-type semiconductor layer of the gallium nitride based semiconductor stacked structure, respectively; And forming nanowires on surfaces of the gallium nitride based semiconductor stacked structure, the p-type electrode and the n-type electrode.

상기 나노와이어는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 나노 물질을 성장시켜 형성하고, The nanowires are formed by growing nanomaterials by any one method selected from chemical vapor deposition, coprecipitation, sol-gel, and hydrothermal synthesis.

상기 나노와이어는 ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질을 사용하여 수열합성법으로 형성하고, The nanowires are formed by hydrothermal synthesis using any one material selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3 and GaAs,

상기 나노와이어는 1∼100㎛의 직경을 갖도록 형성하고, The nanowires are formed to have a diameter of 1 to 100㎛,

상기 나노와이어는 10∼100㎛의 높이를 갖도록 형성하고, The nanowires are formed to have a height of 10 to 100㎛,

상기 나노와이어는 상기 표면 상에 소정의 각도를 가지면서 형성한다. The nanowires are formed at a predetermined angle on the surface.

아울러, 본 발명은 n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계; 상기 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 접촉하는 p형 전극 및 n형 전극을 형성하는 단계; 상기 p형 전극 및 n형 전극이 형성된 반도체 적층 구조를 패키지 본체에 배치시키는 단계; 및 상기 p형 전극 및 n형 전극과 연결되는 본딩 와이어를 형성하는 단계; 및 상기 질화갈륨계 반도체 적층 구조, p형 전극, n형 전극 및 상기 본딩 와이어의 표면 상에 나노와이어를 형성하는 단계;를 포함하는 것을 특징으로 한다.
In addition, the present invention comprises the steps of forming a gallium nitride-based semiconductor laminated structure consisting of a stack of n-type semiconductor layer, active layer and p-type semiconductor layer; Forming a p-type electrode and an n-type electrode in contact with the p-type semiconductor layer and the n-type semiconductor layer, respectively, of the semiconductor stacked structure; Disposing a semiconductor stacked structure in which the p-type electrode and the n-type electrode are formed on a package body; And forming a bonding wire connected to the p-type electrode and the n-type electrode. And forming nanowires on surfaces of the gallium nitride-based semiconductor stacked structure, the p-type electrode, the n-type electrode, and the bonding wire.

본 발명은 반도체 발광 소자의 전 표면 상에 수열합성법으로 수직 방향으로 성장되는 나노와이어를 형성함으로써, 상기 나노와이어로 인하여 외부로 빛이 빠져나가는 경로 상에 존재하는 물질들의 굴절률 차이를 최소화할 수 있어 외부로 방출되는 빛을 증가시킬 수 있게 되고, 그래서, 소자의 광 추출효율을 개선시킬 수 있는 효과를 가진다. According to the present invention, by forming nanowires grown in a vertical direction by hydrothermal synthesis on the entire surface of a semiconductor light emitting device, the difference in refractive index of materials existing on a path through which light escapes due to the nanowires can be minimized. It is possible to increase the light emitted to the outside, and thus has the effect of improving the light extraction efficiency of the device.

또한, 본 발명은 반도체 발광 소자 및 상기 반도체 발광 소자의 p형 전극과 n형 전극에 각각 연결되는 본딩 와이어의 표면에 나노와이어가 형성된 반도체 발광 소자 패키지를 제공함으로써, 표면 스캐터링(scattering) 효과가 증대되어 그 표면에 나노와이어가 형성된 상기 본딩 와이어 부분에서는 발광 소자 외부로 방출되어 본딩 와이어로 향하는 빛이 나노와이어에 의해서 반사 또는 산란되어 빛의 흡수가 억제되므로, 종래의 기술에 따른 문제점, 즉, 외부로 추출되는 광자의 일부가 상기 본딩 와이어로 흡수되면서 광 추출효율이 저하되는 문제점을 해결할 수 있는 효과를 가진다. In addition, the present invention provides a semiconductor light emitting device and a semiconductor light emitting device package in which nanowires are formed on surfaces of bonding wires respectively connected to p-type electrodes and n-type electrodes of the semiconductor light emitting device, thereby providing a surface scattering effect. In the bonding wire portion having the nanowires formed on the surface thereof, the light emitted from the outside of the light emitting device and directed toward the bonding wires is reflected or scattered by the nanowires, thereby suppressing the absorption of light. As a portion of the photons extracted to the outside is absorbed by the bonding wire, the light extraction efficiency may be reduced.

게다가, 본 발명은 반도체 발광 소자를 패키지에 마운트(mount)하고, 본딩 와이어 공정이 끝난 후에 수열합성법을 통해 나노와이어를 형성함으로써, 나노와이어의 손상 방지 효과로 인한 높은 양산성을 기대할 수 있고, 그래서, 소자의 수율이 향상되는 효과를 가질 수 있다.
In addition, the present invention can be expected to have a high mass productivity due to the damage prevention effect of the nanowires by mounting the semiconductor light emitting device in the package and forming the nanowires by the hydrothermal synthesis method after the bonding wire process is finished, so , The yield of the device can be improved.

도 1은 본 발명의 실시예 1에 따른 나노와이어가 형성된 반도체 발광 소자를 설명하기 위한 도면.
도 2는 본 발명의 실시예 1에 따른 반도체 발광 소자에 형성된 나노와이어의 밀도와 주입 전류에 따른 광 추출량을 측정한 결과를 나타낸 도면.
도 3a 내지 도 3d는 본 발명의 실시예 1에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시예 2에 따른 나노와이어가 형성된 반도체 발광 소자 패키지를 설명하기 위한 도면.
도 5는 본 발명의 실시예 1에 따른 반도체 발광 소자의 생성되는 나노와이어를 관찰한 사진.
도 6a 내지 도 6c는 본 발명의 실시예 2에 따른 반도체 발광 소자 패키지의 제조 방법을 설명하기 위한 도면.
1 is a view for explaining a semiconductor light-emitting device formed with a nanowire according to the first embodiment of the present invention.
2 is a view showing a result of measuring the light extraction amount according to the density and the injection current of the nanowires formed in the semiconductor light emitting device according to Example 1 of the present invention.
3A to 3D are views for explaining a method for manufacturing a semiconductor light emitting device according to Embodiment 1 of the present invention.
4 is a view for explaining a semiconductor light emitting device package formed with a nanowire according to a second embodiment of the present invention.
5 is a photograph observing the resulting nanowires of the semiconductor light emitting device according to Example 1 of the present invention.
6A to 6C are views for explaining a method of manufacturing a semiconductor light emitting device package according to Embodiment 2 of the present invention.

이하, 첨부된 도면을 참조하여 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법에 대한 바람직한 실시의 예를 상세히 설명한다.Hereinafter, exemplary embodiments of a semiconductor light emitting device, a semiconductor light emitting device package, and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

본 발명은, n형 반도체층과 활성층 및 p형 반도체층이 적층으로 형성된 질화갈륨계 반도체 적층 구조와 상기 질화갈륨계 반도체 적층 구조의 상기 p형 반도체층 및 상기 n형 반도체층에 각각 접속되는 p형 전극 및 n형 전극의 전면 상에 소정의 각도를 가지는 나노와이어가 형성된 반도체 발광 소자를 제공한다.The present invention provides a gallium nitride based semiconductor stacked structure in which an n type semiconductor layer, an active layer and a p type semiconductor layer are laminated, and a p connected to the p type semiconductor layer and the n type semiconductor layer of the gallium nitride based semiconductor stacked structure, respectively. Provided is a semiconductor light emitting device in which nanowires having predetermined angles are formed on front surfaces of a type electrode and an n-type electrode.

여기서, 상기 나노와이어는 ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 구성되며, 화학 기상 증착법(CVD, Chemical Vapor Deposition)과 같은 화학 증착법 또는 공침(coprecipitation)법, 졸-겔(sol-gel)법, 수열합성법(hydrothermal method)과 같은 용액법(solution synthesis method)으로 형성될 수 있다. Here, the nanowires are made of any one material selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3, and GaAs, and chemical vapor deposition or co-precipitation such as chemical vapor deposition (CVD). It may be formed by a solution synthesis method such as a coprecipitation method, a sol-gel method, and a hydrothermal method.

이처럼, 본 발명은 반도체 발광 소자를 구성하는 질화갈륨계 반도체층의 표면 상에 화학기상증착법 또는 수열합성법, 바람직하게, 수열합성법을 통해 나노와이어가 형성됨으로써, 상기 나노와이어로 인하여 외부로 빛이 빠져나가는 경로 상에 존재하는 물질들의 굴절률 차이를 최소화할 수 있어 외부로 방출되는 빛을 증가시킬 수 있게 되고, 그래서, 반도체 발광 소자의 활성층에서 방출되는 광을 더욱 효과적으로 추출할 수 있게 된다.
As such, the present invention forms a nanowire on the surface of the gallium nitride-based semiconductor layer constituting the semiconductor light emitting device by chemical vapor deposition or hydrothermal synthesis, preferably hydrothermal synthesis, so that the light escapes to the outside due to the nanowire. It is possible to minimize the difference in the refractive index of the materials present on the outgoing path to increase the light emitted to the outside, so that it is possible to more effectively extract the light emitted from the active layer of the semiconductor light emitting device.

또한, 본 발명은 n형 반도체층과 활성층 및 p형 반도체층이 적층으로 형성된 질화갈륨계 반도체 적층 구조와 p형 전극 및 n형 전극으로 구성된 반도체 발광 소자에 본딩 와이어 및 패키지 본체가 연결된 반도체 발광 소자 패키지에 있어서, 상기 반도체 발광 소자 및 상기 본딩 와이어의 표면에 대해 소정의 각도를 가지는 나노와이어가 형성된 반도체 발광 소자 패키지를 제공한다. The present invention also provides a semiconductor light emitting device in which a bonding wire and a package body are connected to a gallium nitride-based semiconductor stacked structure in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked, and a semiconductor light emitting device including a p-type electrode and an n-type electrode. The package provides a semiconductor light emitting device package in which nanowires having a predetermined angle with respect to surfaces of the semiconductor light emitting device and the bonding wire are formed.

이처럼, 본 발명은 상기 반도체 발광 소자에 형성된 모든 질화갈륨계 반도체층을 포함하여 본딩 와이어의 표면에 나노와이어가 형성된 반도체 발광 소자 패키지를 제공함으로써, 상기 나노 와이어로 인하여 표면 스캐터링(scattering) 효과가 증대되어, 그 표면에 나노와이어가 형성된 상기 본딩 와이어 부분에서는 발광 소자 외부로 방출되어 본딩 와이어로 향하는 빛이 나노와이어에 의해서 반사 또는 산란되어 빛의 흡수가 억제되므로, 종래의 기술에 따른 문제점, 즉, 외부로 추출되는 광자의 일부가 상기 본딩 와이어로 흡수되면서 광 추출효율이 저하되는 문제점을 해결할 수 있게 된다.
As such, the present invention provides a semiconductor light emitting device package in which nanowires are formed on a surface of a bonding wire including all gallium nitride-based semiconductor layers formed in the semiconductor light emitting device, whereby a surface scattering effect is generated due to the nanowires. In the bonding wire portion in which the nanowires are formed on the surface thereof, the light emitted from the outside of the light emitting device and directed toward the bonding wires is reflected or scattered by the nanowires, thereby suppressing the absorption of light. As a part of the photons extracted to the outside is absorbed by the bonding wires, the light extraction efficiency may be reduced.

나노와이어가Nanowire is 형성된 발광 Formed luminescence 소자 device 및 그 제조 방법 And manufacturing method thereof

(실시예 1)(Example 1)

도 1은 본 발명의 실시예 1에 따른 나노와이어가 형성된 반도체 발광 소자를 설명하기 위한 도면으로서, 본 발명의 실시예 1에 따른 반도체 발광 소자는 기판(100) 상에 n형 반도체층(110)과 활성층(120) 및 p형 반도체층(130)이 적층된 질화갈륨계 반도체 적층 구조가 형성되고, 상기 p형 반도체층(130) 및 상기 n형 반도체층(110)에 각각 접속되는 p형 전극(150) 및 n형 전극(160)이 형성되며, 상기 질화갈륨계 반도체 적층 구조(100), 상기 p형 전극 (140,150)및 상기 n형 전극(160)의 표면에 대해 나노와이어(170)가 형성된 구조를 갖는다. 1 is a view illustrating a semiconductor light emitting device in which nanowires are formed according to a first embodiment of the present invention. The semiconductor light emitting device according to the first embodiment of the present invention includes an n-type semiconductor layer 110 on a substrate 100. And a gallium nitride based semiconductor stacked structure in which the active layer 120 and the p-type semiconductor layer 130 are stacked, and the p-type electrode connected to the p-type semiconductor layer 130 and the n-type semiconductor layer 110, respectively. 150 and an n-type electrode 160 are formed, and nanowires 170 are formed on surfaces of the gallium nitride-based semiconductor stacked structure 100, the p-type electrodes 140 and 150, and the n-type electrode 160. Has a formed structure.

상기 기판(100)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로 형성되며, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하거나 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이트(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 중 어느 하나를 이용하여 형성될 수 있다. 한편, 상기 기판 상에 사파이어와 같은 물질로 형성된 기판과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN층 또는 GaN층으로 이루어진 버퍼층이 형성될 수 있으나, 본 발명의 실시예 1에서는 상기 버퍼층을 생략하기로 한다. The substrate 100 is formed of a substrate suitable for growing a nitride semiconductor single crystal, preferably, using a transparent material including sapphire or zinc oxide (ZnO), gallium nitride (GaN), It may be formed using any one of silicon carbide (SiC) and aluminum nitride (AlN). On the other hand, as a layer for improving the lattice matching with the substrate formed of a material such as sapphire on the substrate, a buffer layer consisting of an AlN / GaN layer or a GaN layer can be generally formed, in the first embodiment of the present invention The buffer layer will be omitted.

상기 n형 반도체층(110)과 활성층(120) 및 p형 반도체층(130)은 각 도전형 불순물이 도핑된 InxAlyGa1 -x- yN 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 반도체 물질로 형성될 수 있다. 상기 n형 반도체층(110)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, 상기 n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용할 수 있고, 바람직하게는 Si를 주로 사용한다.The n-type semiconductor layer 110, the active layer 120, and the p-type semiconductor layer 130 may have an In x Al y Ga 1 -x- y N composition formula doped with each conductive dopant (where 0 x 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). The n-type semiconductor layer 110 may be formed of a GaN layer or a GaN / AlGaN layer doped with n-type conductive impurities. For example, Si, Ge, Sn, or the like may be used as the n-type conductive impurities. And preferably Si is mainly used.

상기 활성층(120)은 하나의 양자우물층 또는 더블헤테로(double heterostructure) 구조 또는 InGaN/GaN층으로 구성된 다중양자우물층(Multi-Quantum-Well)으로 형성될 수 있다. The active layer 120 may be formed of one quantum well layer, a double heterostructure, or a multi-quantum well layer composed of an InGaN / GaN layer.

상기 p형 반도체층(130)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, 상기 p형 도전형 불순물 도핑으로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 상기 p형 반도체층과 상기 활성층의 일부는 메사 식각(mesa etching)으로 제거되어, 저면에 n형 반도체층의 일부를 노출시키게 된다. The p-type semiconductor layer 130 may be formed of a GaN layer or a GaN / AlGaN layer doped with a p-type conductive impurity, and the p-type conductive impurity doping may include, for example, Mg, Zn, Be, or the like. It is used, Preferably Mg is mainly used. A portion of the p-type semiconductor layer and the active layer is removed by mesa etching to expose a portion of the n-type semiconductor layer on the bottom.

상기 p형 전극(140,150)은 반도체 발광 소자의 상부에 위치하는 부위이며, 반도체 발광 소자에서 발생되는 광이 방출되는 부위로서, 상기 p형 전극은 투명 전극과 본딩 전극의 적층 구조로 형성될 수 있다. 바람직하게, 상기 p형 전극의 투명 전극(140)은 산화인듐에 Sn, Zn, Mg, Cu, Ag 및 Al으로 이루어진 그룹에서 선택되는 하나 이상의 원소를 첨가하여 형성된 혼합물로 이루어진 것이 바람직하며, 상기 첨가 원소는 전체 혼합물의 중량을 기준으로 1 내지 30 중량%의 양을 첨가되는 것이 바람직하다. 상기 본딩 전극(150)은 골드와이어 본딩을 위한 전극으로서, p형 전극의 전기 전도도를 높이기 위하여 추가적으로 마련할 수 있는 전극이다. The p-type electrodes 140 and 150 are portions located above the semiconductor light emitting device, and the light emitted from the semiconductor light emitting devices is emitted. The p-type electrodes may be formed in a stacked structure of a transparent electrode and a bonding electrode. . Preferably, the transparent electrode 140 of the p-type electrode is preferably made of a mixture formed by adding one or more elements selected from the group consisting of Sn, Zn, Mg, Cu, Ag, and Al to indium oxide, and the addition The element is preferably added in an amount of 1 to 30% by weight based on the weight of the entire mixture. The bonding electrode 150 is an electrode for gold wire bonding, and may be additionally provided to increase electrical conductivity of the p-type electrode.

상기 나노와이어(170)는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 형성되며, ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 이루어진다. 바람직하게, 상기 나노와이어는 수열합성법 또는 화학 기상 증착법으로 형성되며, 더 바람직하게는 상기 수열합성법으로 형성되도록 한다. The nanowires 170 are formed by any one method selected from chemical vapor deposition, coprecipitation, sol-gel, and hydrothermal synthesis, and are selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3, and GaAs. It consists of either substance. Preferably, the nanowires are formed by hydrothermal synthesis or chemical vapor deposition, and more preferably by the hydrothermal synthesis.

상기 나노와이어(170)는 1∼100㎚의 직경과 10∼100㎚의 높이로 성장되게 형성되고, 상기 질화갈륨계 반도체 적층 구조와 상기 p형 전극 및 상기 n형 전극 표면 상에 형성되되, 성장면이 표면에 대해 소정의 각도를 가지면서 성장되도록 한다. The nanowires 170 are formed to grow to a diameter of 1 to 100 nm and a height of 10 to 100 nm, and are formed on the gallium nitride based semiconductor stacked structure and the p-type electrode and the n-type electrode surface, and grow. Allow the face to grow at an angle to the surface.

이때, 상기 나노와이어의 직경 및 높이는 실시예에 따라 여러 가지 값을 가질 수 있으며, 상기 나노와이어로 인하여 빛이 빠져나가는 경로 상에 존재하는 물질들의 굴절률 차이를 최소화하고 반도체 발광 소자의 활성층으로부터 방출되는 빛을 증가시킬 수 있는 범위 내에서 결정되도록 한다. 바람직하게, 상기 나노와이어는 1∼100㎚의 직경과 10∼100㎚의 높이로 형성될 수 있다. 한편, 상기 나노와이어가 상기의 범위에서 벗어난 조건으로 형성하게 되면 광 추출이나 광 산란(광 반사)을 위한 충분한 광 작용이 일어나지 않게 된다.
In this case, the diameter and height of the nanowires may have various values according to embodiments, and minimize the difference in the refractive index of the materials present on the path through which light escapes due to the nanowires and is emitted from the active layer of the semiconductor light emitting device. Try to determine the light within the range that can be increased. Preferably, the nanowires may be formed with a diameter of 1 to 100 nm and a height of 10 to 100 nm. On the other hand, when the nanowires are formed under conditions outside the above range, sufficient light action for light extraction or light scattering (light reflection) does not occur.

여기서, 본 발명의 실시예 1에 따른 반도체 발광 소자의 중요한 특징은, 상기 n형 반도체층과 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조와 상기 p형 전극 및 상기 n형 전극의 표면 상에 수열합성법으로 소정의 각도를 가지는 나노와이어가 형성된 것이다. Here, an important feature of the semiconductor light emitting device according to the first embodiment of the present invention is a gallium nitride-based semiconductor stacked structure consisting of a stack of the n-type semiconductor layer, the active layer and the p-type semiconductor layer, the p-type electrode and the n-type electrode Nanowires having a predetermined angle are formed on the surface of the substrate by hydrothermal synthesis.

이처럼, 본 발명은 반도체 발광 소자의 질화갈륨계 반도체 적층 구조와 상기 p형 전극 및 상기 n형 전극의 표면 상에 수열합성법을 이용하여 액상에서 합성한 나노체 형태의 ZnO 나노와이어를 성장시킴으로써, 상기 나노와이어로 인하여 빛이 빠져나가는 경로 상에 존재하는 물질들의 굴절률 차이를 최소화할 수 있어 반도체 발광 소자의 활성층으로부터 방출되는 빛을 증가시킬 수 있게 된다. As described above, the present invention is to grow the ZnO nanowires in the form of nano-structure synthesized in a liquid phase by using a hydrothermal synthesis method on the gallium nitride-based semiconductor stacked structure of the semiconductor light emitting device and the surface of the p-type electrode and the n-type electrode, Due to the nanowires, it is possible to minimize the difference in the refractive indexes of the materials existing on the path through which light escapes, thereby increasing the light emitted from the active layer of the semiconductor light emitting device.

따라서, 본 발명은 상기 나노와이어의 형성으로 인해 광 추출효율을 효과적으로 높일 수 있으며, 이로 인해 고효율, 고출력의 반도체 발광 소자를 기대할 수 있게 된다. Therefore, the present invention can effectively increase the light extraction efficiency due to the formation of the nanowires, and thus can expect a high efficiency, high output semiconductor light emitting device.

일반적으로, 반도체 발광 소자의 활성층인 다중양자우물 구조층에서 생성된 빛이 외부로 방출되는 경우, 소자와 외부 공기, 사파이어 기판 등과의 경계에서 전반사가 발생하는데, 공기(굴절률=1), 사파이어 기판(굴절률=1.77)에 비해서 질화갈륨계 반도체층의 경우 굴절률이 약 2.4 정도로 큰 값을 가지기 때문에, 활성층에서 생성된 빛이 소자 외부로 빠져 나갈 수 있는 임계각은 매우 한정되며, 이러한 이유로 인하여 광의 소멸률이 증가하게 되고, 나아가 소자의 광 추출효율이 저하되는 현상이 나타나게 된다.In general, when light generated in the multi-quantum well structure layer, which is an active layer of a semiconductor light emitting device, is emitted to the outside, total reflection occurs at the boundary between the device, external air, and sapphire substrate, and the like (air refractive index = 1) and sapphire substrate. Compared to (refractive index = 1.77), the gallium nitride-based semiconductor layer has a large refractive index value of about 2.4, so that the critical angle at which light generated in the active layer can escape to the outside of the device is very limited. The increase in the light extraction efficiency of the device is further reduced.

이에, 본 발명은 반도체 발광 소자의 표면에 나노와이어 형상을 구현함으로써, 소자와 공기 중으로 입사하는 광자의 입사각을 임계각 미만으로 낮추어 소자와 공기의 계면에서 발생하는 빛의 전반사를 줄이고, 외부로 방출되는 광자의 양을 증가시킬 수 있는 반도체 발광 소자를 제공하였다.Accordingly, the present invention implements a nanowire shape on the surface of the semiconductor light emitting device, thereby reducing the total angle of light generated at the interface between the device and the air by lowering the incident angle of photons incident into the device and air below the critical angle, and is emitted to the outside Provided is a semiconductor light emitting device capable of increasing the amount of photons.

도 2는 본 발명의 실시예 1에 따른 나노와이어가 형성된 반도체 발광 소자의 밀도와 주입 전류에 따른 광 추출량을 측정한 결과이다. 도 2에서와 같이, 상기 나노와이어가 형성된 경우에 높은 전류범위까지 광 추출효율이 증가하였고, 상기 나노와이어의 밀도가 증가함에 따라 광 추출효율이 상승하는 것을 알 수 있다.
2 is a result of measuring the light extraction amount according to the density and the injection current of the semiconductor light-emitting device with a nanowire according to the first embodiment of the present invention. As shown in FIG. 2, when the nanowires are formed, the light extraction efficiency increases to a high current range, and as the density of the nanowires increases, the light extraction efficiency increases.

도 3a 내지 도 3d를 참조하여 본 발명의 실시예 1에 따른 반도체 발광 소자의 제조 방법을 설명하도록 한다. A method of manufacturing a semiconductor light emitting device according to Embodiment 1 of the present invention will be described with reference to FIGS. 3A to 3D.

먼저, 도 3a에 도시된 바와 같이, 기판(100) 상에 n형 반도체층(110), 활성층(120) 및 p형 반도체층(130)의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성한 후, 상기 질화갈륨계 반도체 적층 구조의 p형 반도체층(130) 상에 p형 전극으로 투명 전극(140)을 형성한다. First, as shown in FIG. 3A, after forming an n-type semiconductor layer 110, an active layer 120, and a p-type semiconductor layer 130 formed on the substrate 100, a gallium nitride based semiconductor laminate structure is formed. The transparent electrode 140 is formed as a p-type electrode on the p-type semiconductor layer 130 having the gallium nitride based semiconductor stacked structure.

여기서, 상기 기판(100) 상에 사파이어와 같은 물질로 형성된 기판과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN층 또는 GaN층으로 이루어진 버퍼층을 더 형성할 수 있다. Here, as a layer for improving lattice matching with a substrate formed of a sapphire-like material on the substrate 100, a buffer layer generally made of an AlN / GaN layer or a GaN layer may be further formed.

상기 기판(100)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로 형성하며, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성하거나 ZnO, GaN, SiC 및 AlN 중에서 선택되는 어느 하나로 형성할 수 있다. The substrate 100 is formed of a substrate suitable for growing a nitride semiconductor single crystal, and preferably, may be formed using a transparent material including sapphire, or any one selected from ZnO, GaN, SiC, and AlN.

상기 n형 반도체층(110)과 활성층(120) 및 p형 반도체층(130)은 각 도전형 불순물이 도핑된 InxAlyGa1 -x- yN 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 반도체 물질로 형성할 수 있다. 상기 n형 반도체층(110)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성할 수 있으며, 상기 n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용할 수 있고, 바람직하게는 Si를 주로 사용한다.The n-type semiconductor layer 110, the active layer 120, and the p-type semiconductor layer 130 may have an In x Al y Ga 1 -x- y N composition formula doped with each conductive dopant (where 0 x 1, It can be formed from a semiconductor material having 0 ≦ y ≦ 1 and 0 ≦ x + y ≦ 1). The n-type semiconductor layer 110 may be formed of a GaN layer or a GaN / AlGaN layer doped with n-type conductive impurities. For example, Si, Ge, Sn, or the like may be used as the n-type conductive impurities. And preferably Si is mainly used.

상기 활성층(120)은 하나의 양자우물층 또는 더블헤테로(double heterostructure) 구조 또는 InGaN/GaN층으로 구성된 다중양자우물층(Multi-Quantum-Well)으로 형성할 수 있다. The active layer 120 may be formed of one quantum well layer, a double heterostructure, or a multi-quantum well layer composed of an InGaN / GaN layer.

상기 p형 반도체층(130)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성할 수 있으며, 상기 p형 도전형 불순물 도핑으로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. The p-type semiconductor layer 130 may be formed of a GaN layer or a GaN / AlGaN layer doped with a p-type conductive impurity, and the p-type conductive impurity doping may include, for example, Mg, Zn, Be, or the like. It is used, Preferably Mg is mainly used.

상기 p형 전극의 투명 전극(140)은 산화인듐(In2O3)에 Sn, Zn, Mg, Cu, Ag 및 Al으로 이루어진 그룹에서 선택되는 하나 이상의 원소를 첨가하여 형성된 혼합물로 형성하도록 한다.The transparent electrode 140 of the p-type electrode is formed of a mixture formed by adding one or more elements selected from the group consisting of Sn, Zn, Mg, Cu, Ag, and Al to indium oxide (In 2 O 3 ).

다음으로, 도 3b에 도시된 바와 같이, 상기 투명 전극(140)과 상기 p형 반도체층(130) 및 상기 활성층(120)의 일부를 식각하여 상기 n형 반도체층의 일부를 노출시키도록 한다.Next, as shown in FIG. 3B, portions of the transparent electrode 140, the p-type semiconductor layer 130, and the active layer 120 are etched to expose a portion of the n-type semiconductor layer.

이어서, 도 3c에 도시된 바와 같이, 상기 질화갈륨계 반도체 적층 구조가 형성된 기판 결과물 상에 증착 공정 및 패터닝 공정을 수행해서 상기 투명 전극(140) 상에 본딩 전극(150)을 형성하여, 이로써, 상기 투명 전극(130)과 본딩전극(150)으로 구성된 p형 전극을 형성하고, 상기 식각 공정에 의해 노출된 n형 반도체층(110) 상에 n형 전극(160)을 형성한다. 상기 p형 전극을 이루는 본딩 전극(150)은 후속의 회로기판 또는 리드 프레임 등과의 전기적 연결을 해주는 패드이다. 상기 n형 전극(160)은 후속의 회로기판 또는 리드 프레임 등과의 전기적 연결을 해주는 패드로서, Cr, Cu 등과 같은 금속을 이용하여 형성하는 것이 바람직하다.
Subsequently, as illustrated in FIG. 3C, the bonding electrode 150 is formed on the transparent electrode 140 by performing a deposition process and a patterning process on the substrate product on which the gallium nitride based semiconductor laminate structure is formed. A p-type electrode including the transparent electrode 130 and the bonding electrode 150 is formed, and an n-type electrode 160 is formed on the n-type semiconductor layer 110 exposed by the etching process. The bonding electrode 150 constituting the p-type electrode is a pad for electrical connection with a subsequent circuit board or lead frame. The n-type electrode 160 is a pad for electrical connection with a subsequent circuit board or lead frame, and is preferably formed using a metal such as Cr or Cu.

그런 다음, 도 3d에서와 같이 상기 p형 전극 및 n형 전극이 형성된 전체 구조 상에 나노와이어(170)를 형성한다. 바람직하게, 상기 나노와이어(170)는 n형 반도체층(110), 활성층(120) 및 p형 반도체층(130)의 적층으로 형성된 반도체 적층 구조의 표면 부분과 상기 p형 전극(140,150)과 n형 전극(160)의 표면 상에 소정의 각도를 가지면서 형성하도록 한다. 상기 나노와이어는 직경이 1∼100㎚이 되고, 높이는 10∼100㎚이 되도록 형성한다. Then, as shown in FIG. 3d, the nanowire 170 is formed on the entire structure in which the p-type electrode and the n-type electrode are formed. Preferably, the nanowires 170 may include a surface portion of a semiconductor stacked structure formed by lamination of an n-type semiconductor layer 110, an active layer 120, and a p-type semiconductor layer 130, and the p-type electrodes 140 and 150 and n. It is formed to have a predetermined angle on the surface of the type electrode 160. The nanowires are formed to have a diameter of 1 to 100 nm and a height of 10 to 100 nm.

상기 나노와이어의 직경 및 높이는 실시예에 따라 여러 가지 값을 가질 수 있으며, 상기 나노와이어로 인하여 빛이 빠져나가는 경로 상에 존재하는 물질들의 굴절률 차이를 최소화하고 반도체 발광 소자의 활성층으로부터 방출되는 빛의 임계각을 증가시킬 수 있는 범위 내에서 결정되도록 한다. 한편, 상기 나노와이어의 직경 및 높이가 상기의 범위를 벗어난 조건으로 형성하게 되면 광 추출이나 광 산란을 위한 충분한 광 작용이 일어나지 않게 된다. The diameter and height of the nanowires may have various values according to embodiments, and minimize the difference in refractive index of the materials present on the path through which the light exits due to the nanowires, and minimizes the difference of the light emitted from the active layer of the semiconductor light emitting device. It should be determined within the range where the critical angle can be increased. On the other hand, if the diameter and height of the nanowire is formed under the conditions outside the above range, sufficient light action for light extraction or light scattering does not occur.

이러한, 상기 나노와이어는 반도체 발광 소자의 내부와 외부 물질 간의 굴절률 차이를 감소시켜 소자의 광 추출효율을 향상시킬 수 있는 재료를 사용하여 형성하도록 하며, 특히, ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 형성하도록 한다. 그리고, 상기 나노와이어는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 형성하도록 하고, 바람직하게는, 수열합성법 또는 화학 기상 증착법으로 형성하도록 하며, 더 바람직하게는 제작 공정이 간단하고 재현성이 우수하며, 비교적 저온에서 대면적으로 형성할 수 있을 뿐만 아니라 제작비가 낮은 장점이 있는 수열합성법으로 형성하도록 한다. The nanowires may be formed using a material capable of improving the light extraction efficiency of the device by reducing the difference in refractive index between the internal and external materials of the semiconductor light emitting device. In particular, ZnO, TiO 2 , Al 2 O 3 , It is to be formed of any one material selected from Ga 2 O 3 and GaAs. The nanowires may be formed by any one method selected from chemical vapor deposition, coprecipitation, sol-gel, and hydrothermal synthesis, and preferably, hydrothermal synthesis or chemical vapor deposition. The manufacturing process is simple and excellent in reproducibility, and can be formed in a large area at a relatively low temperature, and also by the hydrothermal synthesis method which has the advantage of low manufacturing cost.

이러한 상기 수열합성법을 이용하여 나노와이어를 형성하는 방법은 다음과 같다. The method for forming nanowires using the hydrothermal synthesis method is as follows.

먼저, 0.015M의 zincnberatehexahydrate(Zn(NO3)2·6H2O와 0.015M의 hexamethylene tetramine(HMTyl C6H12N4) 및 0.05 내지 0.3wt%의 SDS(Sodium Dodecyl Sulfate) 등이 혼합된 수용액 안에 테프론 재질의 지그(jig)를 이용하여 성장면이 아래쪽을 향하게 하여 담그고 핫플레이트에서 가열하여 성장시켰다. 이때, 수열합성 반응이 일어나기 위해서 가열 온도는 89∼91℃인 것이 바람직하고, 시간은 2시간인 것이 바람직하다. First, an aqueous solution containing 0.015 M zincnberatehexahydrate (Zn (NO 3 ) 2 .6H 2 O, 0.015 M hexamethylene tetramine (HMTyl C 6 H 12 N 4 ), and 0.05 to 0.3 wt% SDS (Sodium Dodecyl Sulfate) Using a teflon jig inside, the growth surface was immersed downward and heated by heating on a hot plate, where the heating temperature is preferably 89 to 91 ° C., and the time is 2 hours. It is preferable that it is time.

이어서, 잔여물들을 제거하기 위하여 DI water를 이용하여 세척 공정을 진행한 후, 이를 오븐에서 60℃의 온도로 1시간 동안 건조시키고, 그 결과, ZnO으로 이루어진 나노와이어를 제조하였다. Subsequently, a washing process was performed using DI water to remove the residues, which was then dried in an oven at a temperature of 60 ° C. for 1 hour, and as a result, a nanowire made of ZnO was prepared.

상기에 설명한 바와 같이, 본 발명은 수열합성법을 통해 반도체 발광 소자의 표면에 대해 나노와이어를 형성함으로써, 상기 나노와이어가 활성층에서 생성된 빛이 반도체 소자와 공기 간의 높은 굴절률 차이로 인하여 발생하는 내부 전반사를 감소시키는 역할을 하게 되어, 이로 인해 외부로 방출되는 광량을 증가시킬 수 있게 되고, 결과적으로, 소자의 외부 광 추출효율 향상을 기대할 수 있게 된다.
As described above, the present invention forms nanowires on the surface of the semiconductor light emitting device through hydrothermal synthesis, so that the total internal reflection of light generated in the active layer of the nanowires due to the high refractive index difference between the semiconductor device and the air is generated. It serves to reduce the, thereby increasing the amount of light emitted to the outside, as a result, it can be expected to improve the external light extraction efficiency of the device.

반도체 발광 소자 패키지 및 그 제조 방법Semiconductor light emitting device package and manufacturing method thereof

(실시예 2)(Example 2)

본 발명의 실시예 2에서는 반도체 발광 소자 패키지 및 그 제조방법에 대해 설명하도록 한다. In Embodiment 2 of the present invention, a semiconductor light emitting device package and a method of manufacturing the same will be described.

도 4는 본 발명의 실시예 1에 따른 반도체 발광 소자를 적용한 반도체 발광 소자 패키지를 설명하기 위한 도면이다. 4 is a view for explaining a semiconductor light emitting device package to which the semiconductor light emitting device according to the first embodiment of the present invention is applied.

상기 반도체 발광 소자 패키지는 반도체 발광 소자(401)를 수용하는 패키지 본체(480) 및 상기 반도체 발광 소자(401)와 패키지 본체(480)를 전기적으로 연결시키는 본딩 와이어(480)를 포함하며, 상기 반도체 발광 소자 및 상기 본딩 와이어의 표면 상에 소정의 각도를 가지며 형성된 나노와이어(470)를 포함한다. 한편, 도시하지는 않았으나, 상기 본 발명에 따른 반도체 발광 소자의 패키지에 있어서, 상기 반도체 발광 소자와 전기적으로 연결되는 리드프레임, 미러 등이 더 형성될 수 있다. The semiconductor light emitting device package includes a package body 480 for accommodating the semiconductor light emitting device 401, and a bonding wire 480 for electrically connecting the semiconductor light emitting device 401 and the package body 480 to the semiconductor device. It includes a light emitting device and a nanowire 470 formed at a predetermined angle on the surface of the bonding wire. On the other hand, although not shown, in the package of the semiconductor light emitting device according to the present invention, a lead frame, a mirror or the like electrically connected to the semiconductor light emitting device may be further formed.

여기서, 상기 반도체 발광 소자는 본 발명의 실시예 1에 서술된 반도체 발광 소자, 즉, n형 반도체층과 활성층 및 p형 반도체층의 적층으로 형성된 질화갈륨계 반도체 적층 구조, 상기 p형 반도체층과 n형 반도체층에 각각 접속되게 형성된 p형 전극 및 n형 전극, 상기 질화갈륨계 반도체 적층 구조와 상기 p형 전극 및 n형 전극의 표면 상에 수열합성법을 통해 형성된 나노와이어를 포함하는 반도체 발광 소자를 사용하였다. Here, the semiconductor light emitting device is a semiconductor light emitting device described in the first embodiment of the present invention, that is, a gallium nitride-based semiconductor stacked structure formed by laminating an n-type semiconductor layer, an active layer and a p-type semiconductor layer, the p-type semiconductor layer and A semiconductor light emitting device comprising a p-type electrode and an n-type electrode formed to be connected to an n-type semiconductor layer, and nanowires formed by hydrothermal synthesis on surfaces of the gallium nitride-based semiconductor stacked structure and the p-type electrode and the n-type electrode, respectively. Was used.

그리고, 상기 본딩 와이어(490)의 표면 상에 형성된 나노와이어(470)는 본 발명의 실시예 1에 서술된 나노와이어의 제조 방법과 동일한 방법으로 제조하였다. In addition, the nanowires 470 formed on the surface of the bonding wire 490 were manufactured by the same method as the method for manufacturing nanowires described in Embodiment 1 of the present invention.

상기 본딩 와이어(490)는 Au(금)와 같은 금속으로 형성되는 것이 바람직하고, 상기 패키지 본체는 상기 반도체 발광 소자에 구비된 기판의 하면에 부착되어 상기 반도체 발광 소자를 수용 및 지지한다. The bonding wire 490 is preferably formed of a metal such as Au (gold), and the package body is attached to a lower surface of a substrate provided in the semiconductor light emitting device to receive and support the semiconductor light emitting device.

여기서, 본 발명의 실시예 2에 따른 반도체 발광 소자 패키지의 중요한 특징은, 상기 반도체 발광 소자를 포함하여 상기 본딩 와이어의 표면 상에 성장면이 표면에 대해 소정의 각도를 가지는 나노와이어(470)가 형성된 것이다.Here, an important feature of the semiconductor light emitting device package according to the second embodiment of the present invention is that the nanowires 470 having a predetermined angle with respect to the surface of the growth surface on the surface of the bonding wire, including the semiconductor light emitting device, Formed.

이처럼, 본 발명은 n형 반도체층과 활성층 및 p형 반도체층의 적층으로 형성된 질화갈륨계 반도체 적층 구조와 p형 전극 및 n형 전극, 그리고, 상기 본딩 와이어의 표면 상에 하부패턴으로부터 수직방향으로 성장된 나노와이어(470)의 형성으로 인하여 표면 스캐터링(scattering) 효과가 증대되어, 그 표면에 나노와이어가 형성된 상기 본딩 와이어 부분에서는 발광 소자 외부로 방출되어 본딩 와이어로 향하는 빛이 나노와이어에 의해서 반사 또는 산란되어 빛의 흡수가 억제되므로, 종래의 기술에 따른 문제점, 즉, 외부로 추출되는 광자의 일부가 상기 본딩 와이어로 흡수되면서 광 추출효율이 저하되는 문제점을 해결할 수 있게 된다. As described above, the present invention provides a gallium nitride-based semiconductor stacked structure formed by stacking an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, a p-type electrode and an n-type electrode, and a lower pattern on the surface of the bonding wire in a vertical direction. Due to the formation of the grown nanowires 470, the surface scattering effect is increased, and in the bonding wire portion in which the nanowires are formed on the surface, light emitted to the bonding wires by the nanowires is emitted by the nanowires. Since the absorption of light is suppressed by reflection or scattering, it is possible to solve a problem according to the prior art, that is, a part of photons extracted to the outside is absorbed into the bonding wire, thereby degrading light extraction efficiency.

도 5는 본 발명의 실시예 2에 따른 나노와이어가 형성된 반도체 발광 소자를 나타낸 사진이다. (1), (4)는 나노와이어가 p형 전극을 이루는 투명 전극과 가지 전극의 표면에 형성되어 있는 것을 볼 수 있으며, (2)는 나노와이어가 질화갈륨계 n형 반도체층의 표면에 형성되어 있는 것을 불 수 있고, (3)는 나노와이어가 본딩 와이어의 전면에 형성되어 있는 것을 볼 수 있다.
5 is a photograph showing a semiconductor light emitting device on which nanowires are formed according to Example 2 of the present invention. (1) and (4) show that the nanowires are formed on the surface of the transparent electrode and the branch electrode forming the p-type electrode, and (2) the nanowires are formed on the surface of the gallium nitride n-type semiconductor layer. (3), it can be seen that nanowires are formed on the entire surface of the bonding wire.

도 6a 내지 도 6c은 본 발명의 실시예 2에 따른 반도체 발광 소자 패키지 제조방법을 나타낸 도면이다.6A to 6C illustrate a method of manufacturing a semiconductor light emitting device package according to Embodiment 2 of the present invention.

도 6a를 참조하면, 기판(400) 상에 n형 반도체층(410), 활성층(420) 및 p형 반도체층(430)의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성한 후, 상기 반도체 적층 구조의 p형 반도체층(430) 및 상기 n형 반도체층(410)과 각각 접촉하는 p형 전극(440,450) 및 n형 전극(460)을 형성하여, 이로써, 질화갈륨계 반도체 발광 소자의 제조를 완성한다.Referring to FIG. 6A, after forming an n-type semiconductor layer 410, an active layer 420, and a p-type semiconductor layer 430 on a substrate 400, a gallium nitride based semiconductor stacked structure is formed. P-type electrodes 440 and 450 and n-type electrodes 460 in contact with the p-type semiconductor layer 430 and the n-type semiconductor layer 410, respectively, are formed, thereby manufacturing gallium nitride-based semiconductor light emitting devices. Complete

여기서, 상기 n형 반도체층(410), 활성층(420) 및 p형 반도체층(430)의 적층으로 이루어진 질화갈륨계 반도체 적층 구조와, p형 전극(440,450) 및 n형 전극(460)은 본 발명의 실시예 1에서 제조된 n형 반도체층(110), 활성층(120) 및 p형 반도체층(130)의 적층으로 이루어진 질화갈륨계 반도체 적층 구조와, p형 전극(140,150) 및 n형 전극(160)의 제조 방법과 동일한 방법으로 제조하였다. Here, the gallium nitride-based semiconductor stacked structure consisting of a stack of the n-type semiconductor layer 410, the active layer 420 and the p-type semiconductor layer 430, the p-type electrodes 440, 450 and n-type electrode 460 is A gallium nitride based semiconductor stacked structure consisting of a stack of the n-type semiconductor layer 110, the active layer 120 and the p-type semiconductor layer 130 prepared in Example 1 of the invention, the p-type electrodes (140, 150) and n-type electrode It manufactured by the same method as the manufacturing method of (160).

도 6b를 참조하면, 상기 제조방법을 통해 제조된 반도체 발광 소자(401)를 패키지 본체(480)에 배치시키고, 상기 반도체 발광 소자의 p형 전극(440,450)과 n형(460) 각각에 본딩 와이어(490)를 형성한다. 상기 반도체 발광 소자는 상기 본딩 와이어(490)을 통해 외부 전원으로부터 전류를 입력받아 미리 정해진 파장의 빛을 생성하게 된다. Referring to FIG. 6B, a semiconductor light emitting device 401 manufactured by the manufacturing method is disposed on a package body 480, and bonding wires are formed on p-type electrodes 440 and 450 and n-type 460 of the semiconductor light emitting device, respectively. 490 is formed. The semiconductor light emitting device receives light from an external power source through the bonding wire 490 to generate light having a predetermined wavelength.

상기 본딩 와이어(490)는 Au(금)와 같은 금속으로 형성하도록 하고, 상기 패키지 본체(480)는 상기 반도체 발광 소자(401)에 구비된 기판(400)의 하면에 부착되도록 형성한다. The bonding wire 490 is formed of a metal such as Au (gold), and the package body 480 is formed to be attached to the bottom surface of the substrate 400 provided in the semiconductor light emitting device 401.

도 6c를 참조하면, 상기 반도체 발광 소자가 배치된 패키지 본체(480) 및 상기 본딩 와이어(490)의 표면에 대해 나노와이어(470)를 형성하도록 한다.Referring to FIG. 6C, nanowires 470 may be formed on surfaces of the package body 480 and the bonding wires 490 on which the semiconductor light emitting devices are disposed.

상기 나노와이어(470)는 상기 반도체 발광 소자(401) 및 상기 본딩 와이어(490)의 표면 상에 소정의 각도, 즉, 수직 방향으로 성장된 형태로 형성하도록 하고, 그 직경은 1∼100㎚이 되고, 형성 높이는 10∼100㎚이 되도록 형성한다. The nanowires 470 may be formed on a surface of the semiconductor light emitting device 401 and the bonding wire 490 in a shape grown in a predetermined angle, that is, in a vertical direction, and the diameter may be 1 to 100 nm. And forming height is set to 10-100 nm.

이러한, 상기 나노와이어(470)는 반도체 발광 소자의 내부와 외부 물질 간의 굴절률 차이를 감소시켜, 소자의 광 추출효율을 향상시킬 수 있는 재료를 사용하도록 하며, 특히, ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 형성하도록 한다. 그리고, 상기 나노와이어(470)는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 형성하도록 하고, 바람직하게는, 수열합성법 또는 화학 기상 증착법으로 형성하도록 하며, 더 바람직하게는 제작 공정이 간단하고 재현성이 우수하며, 비교적 저온에서 대면적으로 형성할 수 있을 뿐만 아니라 제작비가 낮은 장점이 있는 수열합성법으로 형성하도록 한다. The nanowires 470 reduce the difference in refractive index between the internal and external materials of the semiconductor light emitting device, so that a material capable of improving light extraction efficiency of the device is used. In particular, ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3 and GaAs to form a material of any one selected. In addition, the nanowires 470 may be formed by any one method selected from chemical vapor deposition, coprecipitation, sol-gel, and hydrothermal synthesis, and preferably, hydrothermal synthesis or chemical vapor deposition. Preferably, the manufacturing process is simple and excellent in reproducibility, it can be formed in a large area at a relatively low temperature, as well as by the hydrothermal synthesis method has the advantage of low manufacturing cost.

상기 수열합성법을 이용하여 나노와이어를 형성하는 방법은 본 발명의 실시예 1에서와 동일한 방법으로 진행하였다. The method for forming nanowires using the hydrothermal synthesis method was performed in the same manner as in Example 1 of the present invention.

이처럼, 본 발명은 상기 반도체 발광 소자의 질화갈륨계 반도체 적층 구조와 p형 전극 및 n형 전극을 포함하여 상기 본딩 와이어의 표면에 대해 소정의 각도를 가지는 나노와이어를 형성함으로써, 표면 스캐터링(scattering) 효과가 증대되어, 그 표면에 나노와이어가 형성된 상기 본딩 와이어 부분에서는 발광 소자 외부로 방출되어 본딩 와이어로 향하는 빛이 나노와이어에 의해서 반사 또는 산란되어 빛의 흡수가 억제되므로, 종래의 기술에 따른 문제점, 즉, 외부로 추출되는 광자의 일부가 상기 본딩 와이어로 흡수되면서 광 추출효율이 저하되는 문제점을 해결할 수 있게 된다. As described above, the present invention forms a nanowire having a predetermined angle with respect to the surface of the bonding wire, including a gallium nitride-based semiconductor stacked structure of the semiconductor light emitting device, and a p-type electrode and an n-type electrode, thereby surface scattering ) The effect is increased, and in the bonding wire portion having nanowires formed on the surface thereof, light emitted from outside the light emitting device and directed toward the bonding wires is reflected or scattered by the nanowires, thereby suppressing the absorption of light. The problem, that is, a portion of the photons extracted to the outside is absorbed by the bonding wires to solve the problem that the light extraction efficiency is lowered.

또한, 본 발명은 상기 질화갈륨계 반도체 적층 구조와 p형 전극 및 n형 전극이 형성된 반도체 발광 소자를 상기 패키지 본체에 부착시키고, 상기 패키지 본체와 반도체 발광 소자를 연결시키는 본딩 와이어가 형성된 그 후에, 상기 나노와이어의 형성 공정을 진행하기 때문에, 반도체 발광 소자의 다이싱 공정 또는 절단 공정 등의 후속 공정에서 나노와이어가 손실될 수 있는 문제를 방지할 수 있게 된다.In addition, the present invention, after attaching the semiconductor light emitting element formed with the gallium nitride-based semiconductor stacked structure and the p-type electrode and n-type electrode to the package body, and the bonding wire for connecting the package body and the semiconductor light emitting element is formed, Since the process of forming the nanowires is performed, it is possible to prevent a problem that the nanowires may be lost in a subsequent process such as a dicing process or a cutting process of the semiconductor light emitting device.

즉, 상기 나노와이어가 형성된 반도체 발광 소자에 다이싱 공정을 진행한 후에, 반도체 발광 소자의 패키징 공정을 수행하게 되면, 상기 다이싱 공정시 상기 나노와이어가 손상 되거나 소실되는 문제점이 나타날 수 있게 된다. That is, after the dicing process is performed on the semiconductor light emitting device on which the nanowires are formed, when the packaging process of the semiconductor light emitting device is performed, there may be a problem that the nanowires are damaged or lost during the dicing process.

그러나, 본 발명에서는 반도체 발광 소자에 다이싱 공정을 진행한 후에, 다이싱된 반도체 발광 소자를 패키지 본체에 부착시키고, 본딩 와이어를 형성한 다음에 나노와이어 형성 공정을 진행함으로써, 상기 나노와이어의 손상을 방지할 수 있게 되어, 이로 인해 소자의 효과적인 광 추출효율은 물론 소자의 양산성을 높일 수 있게 되고, 그래서, 소자의 수율 향상을 기대할 수 있게 된다.
However, in the present invention, after the dicing process is performed on the semiconductor light emitting device, the diced semiconductor light emitting device is attached to the package body, the bonding wire is formed, and then the nanowire forming process is performed, thereby damaging the nanowires. This can prevent the effective light extraction efficiency of the device, as well as increase the mass productivity of the device, so that the yield of the device can be expected to be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 경은 기재된 청구범위 내에 있게 된다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the spirit and scope of the invention. The scope of which is set forth in the appended claims.

100,400: 기판 110,410: n형 반도체층
120,420: 활성층 130,430: p형 반도체층
140,440: p형 전극을 이루는 투명 전극
150,450: p형 전극을 이루는 본딩 전극
160,460: n형 전극 170,470: 나노와이어
401: 반도체 발광 소자 480: 패키지 본체
490: 본딩 와이어
100,400: substrate 110,410: n-type semiconductor layer
120,420: active layer 130,430: p-type semiconductor layer
140,440: transparent electrode forming a p-type electrode
150, 450: bonding electrode forming a p-type electrode
160,460: n-type electrode 170,470: nanowire
401: semiconductor light emitting element 480: package body
490: bonding wire

Claims (14)

n형 반도체층과 활성층 및 p형 반도체층이 적층된 질화갈륨계 반도체 적층 구조;
상기 p형 반도체층 및 상기 n형 반도체층에 각각 접속되는 p형 전극 및 n형 전극; 및
상기 질화갈륨계 반도체 적층 구조, p형 전극 및 n형 전극 표면 상에 형성된 나노와이어;를 포함하는 것을 특징으로 하는 반도체 발광 소자.
a gallium nitride-based semiconductor stacked structure in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked;
A p-type electrode and an n-type electrode connected to the p-type semiconductor layer and the n-type semiconductor layer, respectively; And
And a nanowire formed on the gallium nitride based semiconductor stacked structure, the p-type electrode, and the n-type electrode surface.
제 1 항에 있어서,
상기 나노와이어는 ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질로 성장된 반도체 발광 소자.
The method of claim 1,
The nanowire is a semiconductor light emitting device grown with any one material selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3 and GaAs.
제 1 항에 있어서,
상기 나노와이어는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 성장된 반도체 발광 소자.
The method of claim 1,
The nanowires are grown by any one method selected from chemical vapor deposition, co-precipitation, sol-gel method and hydrothermal synthesis method.
제 1 항에 있어서,
상기 나노와이어는 1∼100㎚의 직경으로 성장된 반도체 발광 소자.
The method of claim 1,
The nanowire is a semiconductor light emitting device grown to a diameter of 1 ~ 100nm.
제 1 항에 있어서,
상기 나노와이어는 10∼100㎚의 높이로 성장된 반도체 발광 소자.
The method of claim 1,
The nanowire is a semiconductor light emitting device grown to a height of 10 ~ 100nm.
제 1 항에 있어서,
상기 나노와이어는 상기 표면에 대해 소정의 각도를 가지면서 성장된 반도체 발광 소자.
The method of claim 1,
The nanowires are grown with a predetermined angle with respect to the surface.
제 1 항 내지 제 6 항 중 어느 한 항의 반도체 발광 소자;
상기 반도체 발광 소자의 p형 전극 및 n형 전극과 연결되는 본딩 와이어; 및
상기 반도체 발광 소자를 수용하는 패키지 본체;를 포함하고,
상기 본딩 와이어의 표면에 나노와이어가 형성된 것을 특징으로 반도체 발광 소자 패키지.
The semiconductor light emitting device according to any one of claims 1 to 6;
Bonding wires connected to p-type electrodes and n-type electrodes of the semiconductor light emitting device; And
And a package body accommodating the semiconductor light emitting device.
The semiconductor light emitting device package, characterized in that the nanowire is formed on the surface of the bonding wire.
n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계;
상기 질화갈륨계 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 컨택하는 p형 전극 및 n형 전극을 형성하는 단계; 및
상기 질화갈륨계 반도체 적층 구조, p형 전극 및 n형 전극 표면 상에 나노와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
forming a gallium nitride based semiconductor laminate structure consisting of a stack of an n-type semiconductor layer, an active layer and a p-type semiconductor layer;
Forming a p-type electrode and an n-type electrode in contact with the p-type semiconductor layer and the n-type semiconductor layer of the gallium nitride based semiconductor stacked structure, respectively; And
And forming nanowires on the gallium nitride based semiconductor stacked structure, the p-type electrode and the n-type electrode surface.
제 8 항에 있어서,
상기 나노와이어는 화학 기상 증착법, 공침법, 졸-겔법 및 수열합성법 중에서 선택되는 어느 하나의 방법으로 나노 물질을 성장시켜 형성하는 반도체 발광 소자 제조 방법.
The method of claim 8,
The nanowires are formed by growing a nanomaterial by any one method selected from chemical vapor deposition, coprecipitation, sol-gel, and hydrothermal synthesis.
제 8 항에 있어서,
상기 나노와이어는 ZnO, TiO2, Al2O3, Ga2O3 및 GaAs 중에서 선택되는 어느 하나의 물질을 사용하여 수열합성법으로 형성하는 반도체 발광 소자 제조 방법.
The method of claim 8,
The nanowires are formed by a hydrothermal synthesis method using any one material selected from ZnO, TiO 2 , Al 2 O 3 , Ga 2 O 3 and GaAs.
제 8 항에 있어서,
상기 나노와이어는 1∼100㎛의 직경을 갖도록 형성하는 반도체 발광 소자 제조 방법.
The method of claim 8,
The nanowires are formed to have a diameter of 1 ~ 100㎛ semiconductor manufacturing device.
제 8 항에 있어서,
상기 나노와이어는 10∼100㎛의 높이를 갖도록 형성하는 반도체 발광 소자 제조 방법.
The method of claim 8,
The nanowires are formed to have a height of 10 ~ 100㎛ semiconductor manufacturing device.
제 8 항에 있어서,
상기 나노와이어는 상기 표면 상에 소정의 각도를 가지면서 형성하는 반도체 발광 소자 제조 방법.
The method of claim 8,
The nanowires are formed on the surface having a predetermined angle forming a semiconductor light emitting device.
n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계;
상기 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 접촉하는 p형 전극 및 n형 전극을 형성하는 단계;
상기 p형 전극 및 n형 전극이 형성된 반도체 적층 구조를 패키지 본체에 배치시키는 단계; 및
상기 p형 전극 및 n형 전극과 연결되는 본딩 와이어를 형성하는 단계; 및
상기 질화갈륨계 반도체 적층 구조, p형 전극, n형 전극 및 상기 본딩 와이어의 표면 상에 나노와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지 제조 방법.



forming a gallium nitride based semiconductor laminate structure consisting of a stack of an n-type semiconductor layer, an active layer and a p-type semiconductor layer;
Forming a p-type electrode and an n-type electrode in contact with the p-type semiconductor layer and the n-type semiconductor layer, respectively, of the semiconductor stacked structure;
Disposing a semiconductor stacked structure in which the p-type electrode and the n-type electrode are formed on a package body; And
Forming a bonding wire connected to the p-type electrode and the n-type electrode; And
And forming nanowires on surfaces of the gallium nitride-based semiconductor stacked structure, the p-type electrode, the n-type electrode, and the bonding wire.



KR1020120062396A 2012-06-12 2012-06-12 Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same KR101296265B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120062396A KR101296265B1 (en) 2012-06-12 2012-06-12 Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062396A KR101296265B1 (en) 2012-06-12 2012-06-12 Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101296265B1 true KR101296265B1 (en) 2013-08-14

Family

ID=49220487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062396A KR101296265B1 (en) 2012-06-12 2012-06-12 Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101296265B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679502B1 (en) * 2015-02-05 2016-11-25 울산과학기술원 Fabriction of nanostructure embedded LED device
WO2020022684A1 (en) * 2018-07-24 2020-01-30 서울바이오시스주식회사 Light-emitting diode having zinc oxide layer and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042921A (en) * 2005-09-13 2008-05-15 쇼와 덴코 가부시키가이샤 Light-emitting device
KR20080062550A (en) * 2006-12-29 2008-07-03 서울옵토디바이스주식회사 Light emitting diode having nano wire electrode pad and method of fabricating the light emitting diode thereby
KR20100113876A (en) * 2009-04-14 2010-10-22 금오공과대학교 산학협력단 Preparing methods of light emitting diode comprising zno nanostructures
KR20110138734A (en) * 2010-06-21 2011-12-28 경희대학교 산학협력단 Light emitting diode comprising nanorod made by electrochemical deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042921A (en) * 2005-09-13 2008-05-15 쇼와 덴코 가부시키가이샤 Light-emitting device
KR20080062550A (en) * 2006-12-29 2008-07-03 서울옵토디바이스주식회사 Light emitting diode having nano wire electrode pad and method of fabricating the light emitting diode thereby
KR20100113876A (en) * 2009-04-14 2010-10-22 금오공과대학교 산학협력단 Preparing methods of light emitting diode comprising zno nanostructures
KR20110138734A (en) * 2010-06-21 2011-12-28 경희대학교 산학협력단 Light emitting diode comprising nanorod made by electrochemical deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679502B1 (en) * 2015-02-05 2016-11-25 울산과학기술원 Fabriction of nanostructure embedded LED device
WO2020022684A1 (en) * 2018-07-24 2020-01-30 서울바이오시스주식회사 Light-emitting diode having zinc oxide layer and method for manufacturing same
US11063185B2 (en) 2018-07-24 2021-07-13 Seoul Viosys Co., Ltd. Light emitting diode with zinc oxide layer and method of fabricating the same

Similar Documents

Publication Publication Date Title
US9806227B2 (en) Ultraviolet light-emitting devices incorporating graded layers and compositional offsets
KR102427642B1 (en) Semiconductor light emitting device
JP5952922B2 (en) Optoelectronic semiconductor chip
KR101469979B1 (en) group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
US9099624B2 (en) Semiconductor light emitting device and package
TWI452731B (en) Opto-electronic semiconductor chip and method for its production
CN110085715A (en) Light emitting semiconductor device
JP5038382B2 (en) Semiconductor light emitting device
KR20100099477A (en) Light emitting device and method for fabricating the same
JP2009043764A (en) Semiconductor light-emitting element, and method of manufacturing the same
TW201742266A (en) Deep-ultraviolet light-emitting element and deep-ultraviolet light-emitting element production method
KR20090115906A (en) Methods of surface texture for group 3-nitride semiconductor light emitting diode
EP2682992A1 (en) Light-emitting diode chip
KR20070044099A (en) Nitride-based light emitting diode and manufacturing method of the same
CN101840978A (en) Light emitting device
KR20120039587A (en) Wafer level led package
KR101296265B1 (en) Semiconductor light emitting device, semiconductor light emitting device package and methods for manufacturing the same
JP2012178453A (en) GaN-BASED LED ELEMENT
WO2019079239A1 (en) Electrochemical removal of aluminum nitride substrates for electronic and optoelectronic devices
KR20100044403A (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR102250523B1 (en) Light emitting device and lighting system
JP2012174730A (en) GaN-BASED LED ELEMENT
KR101784815B1 (en) Light emitting device and method for manufacturing the same
KR101333332B1 (en) Light emitting diode and method of manufacturing the same
US20140151630A1 (en) Protection for the epitaxial structure of metal devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 7