JP2012174730A - GaN-BASED LED ELEMENT - Google Patents

GaN-BASED LED ELEMENT Download PDF

Info

Publication number
JP2012174730A
JP2012174730A JP2011032403A JP2011032403A JP2012174730A JP 2012174730 A JP2012174730 A JP 2012174730A JP 2011032403 A JP2011032403 A JP 2011032403A JP 2011032403 A JP2011032403 A JP 2011032403A JP 2012174730 A JP2012174730 A JP 2012174730A
Authority
JP
Japan
Prior art keywords
conductive layer
type conductive
gan
led element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011032403A
Other languages
Japanese (ja)
Inventor
Susumu Hiraoka
晋 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2011032403A priority Critical patent/JP2012174730A/en
Publication of JP2012174730A publication Critical patent/JP2012174730A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an element structure for reducing loss due to light absorption of a metal film formed as an electrode in a GaN-based LED element having a roughened surface formed on a GaN-based semiconductor film by a method such as low temperature growth.SOLUTION: From a GaN-based semiconductor film of a laminate structure including a p-type conductive layer whose upper surface is roughened, a luminescent layer disposed on the lower surface side of the p-type conductor layer, and an n-type conductive layer disposed to hold the luminescent layer between itself and the p-type conductive layer, at least some of the p-type conductive layer and the luminescent layer are removed to obtain a GaN-based LED element having a structure in which a laminate section including the p-type conductive layer, the luminescent layer and the n-type conductive layer, and a flat exposed surface of the n-type conductive layer are adjacent to each other. In the GaN-based LED element, an n-side electrode including a first electrode metal film is formed on the exposed surface, and a translucent electrode composed of a TCO film is formed on the upper surface of the p-type conductive layer.

Description

本発明は、GaN系半導体膜に粗化面(textured surface)を有するGaN系LED(発光ダイオード)素子に関する。 The present invention relates to a GaN-based LED (light-emitting diode) element having a textured surface on a GaN-based semiconductor film.

GaN系半導体は、一般式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、3族窒化物半導体、窒化物系半導体などとも呼ばれる。n型導電層とp型導電層とこれらの層の間に挟まれた発光層とからなるダブルヘテロpn接合型の発光構造を、GaN系半導体を用いて形成してなるGaN系LED素子は、近紫外〜緑の波長域の光を発生させることができる。GaN系LED素子と蛍光体とを組み合わせて構成した白色発光装置が、液晶ディスプレイのバックライトユニット用光源や室内照明用光源として実用化されている。 A GaN-based semiconductor is a compound semiconductor represented by the general formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and is a group III nitride It is also called a semiconductor or a nitride semiconductor. A GaN-based LED element formed by using a GaN-based semiconductor to form a double hetero pn junction light-emitting structure composed of an n-type conductive layer, a p-type conductive layer, and a light-emitting layer sandwiched between these layers, Light in the near ultraviolet to green wavelength range can be generated. A white light emitting device configured by combining a GaN-based LED element and a phosphor has been put into practical use as a light source for a backlight unit of a liquid crystal display or a light source for indoor illumination.

一般的なGaN系LED素子は、サファイア基板上にMOVPE法によりGaN系半導体膜をエピタキシャル成長させる工程を経て製造される。この工程では、サファイア基板上にバッファ層を介してn型導電層が形成され、そのn型導電層の上に発光層とp型導電層が順次形成される。このp型導電層を800℃程度の温度で成長させると、多数のピットが形成された粗化面(textured surface)が形成される(非特許文献1)。 A general GaN-based LED element is manufactured through a process of epitaxially growing a GaN-based semiconductor film on a sapphire substrate by the MOVPE method. In this step, an n-type conductive layer is formed on the sapphire substrate via a buffer layer, and a light emitting layer and a p-type conductive layer are sequentially formed on the n-type conductive layer. When this p-type conductive layer is grown at a temperature of about 800 ° C., a textured surface having a large number of pits is formed (Non-patent Document 1).

非特許文献2には、透明導電性酸化物(TCO:Transparent Conductive Oxide)であるITO(インジウム錫酸化物)からなる透光性電極をp型導電層上に有するGaN系LED素子において、低温成長によりp型導電層に粗化面を形成したときの方が、p型導電層の上面が鏡面の場合よりもフリップチップ実装時の出力が高くなったことが報告されている。このことは、粗化面の光散乱作用が光取出し効率の改善効果をもたらしていることを示唆している。かかる粗化面を有するGaN系半導体膜の透明性が低いのは、光を強く散乱していることの現れであると解される。 Non-Patent Document 2 discloses a GaN-based LED element having a transparent electrode made of ITO (indium tin oxide), which is a transparent conductive oxide (TCO), on a p-type conductive layer. Thus, it has been reported that when the roughened surface is formed on the p-type conductive layer, the output during flip-chip mounting is higher than when the upper surface of the p-type conductive layer is a mirror surface. This suggests that the light scattering action of the roughened surface has an effect of improving the light extraction efficiency. It is understood that the low transparency of the GaN-based semiconductor film having such a roughened surface is a manifestation of strong light scattering.

非特許文献3のFig.1に示された電子顕微鏡像によれば、低温で成長されたGaN系半導体の粗化面上に形成されたITO膜は、膜厚が不均一であり、その表面平滑性は極めて悪い。 FIG. According to the electron microscope image shown in FIG. 1, the ITO film formed on the roughened surface of the GaN-based semiconductor grown at a low temperature has a non-uniform film thickness, and its surface smoothness is extremely poor.

特許文献1には、低温成長によりGaN系半導体膜に形成された粗化面を、エッチバック法によって部分的に平坦化する方法が開示されている。エッチバック法とは、簡単に説明すれば、粗い半導体表面を、該表面の起伏を完全に埋め込むマスク層で被覆したうえで、該マスク層と該半導体のエッチング速度が同等となる条件を用いて該マスク層の表面側から該マスク層が完全に除去されるまでエッチングを行うことによって、平坦な半導体表面を露出させるという平坦化方法である。 Patent Document 1 discloses a method of partially planarizing a roughened surface formed on a GaN-based semiconductor film by low-temperature growth by an etch back method. In brief, the etch-back method is a method in which a rough semiconductor surface is covered with a mask layer that completely embeds the undulations on the surface, and the etching rate of the mask layer and the semiconductor is equal. In this planarization method, a flat semiconductor surface is exposed by etching until the mask layer is completely removed from the surface side of the mask layer.

特開2006−196692号公報JP 2006-196692 A 国際公開WO2010/150809号公報International Publication WO2010 / 150809

L.W. Wu et al., Solid-State Electronics, 47, 2027 (2003)L.W.Wu et al., Solid-State Electronics, 47, 2027 (2003) Chia-En Lee et al., IEEE Photonics Technology Letters, 20, 659 (2008)Chia-En Lee et al., IEEE Photonics Technology Letters, 20, 659 (2008) Yi-Jung Liu et al., Electrochemical and Solid-State Letters, 13, H406 (2010)Yi-Jung Liu et al., Electrochemical and Solid-State Letters, 13, H406 (2010)

非特許文献2に開示されたGaN系LED素子では、p型導電層の粗化面上にITO膜が形成され、そのITO膜の表面に金属製のボンディングパッドが形成されている。このボンディングパッドの裏面は、下地であるp型導電層およびITO膜の表面形状を反映することから、平滑性が極めて悪く、その反射率は著しく低い。反射率の低い金属表面は入射する光の多くの部分を吸収して熱に変換するので、LED素子の発光効率を大きく低下させる。 In the GaN-based LED element disclosed in Non-Patent Document 2, an ITO film is formed on the roughened surface of the p-type conductive layer, and a metal bonding pad is formed on the surface of the ITO film. Since the back surface of this bonding pad reflects the surface shapes of the p-type conductive layer and ITO film which are the base, the smoothness is extremely poor and the reflectance is remarkably low. A metal surface with low reflectance absorbs a large part of incident light and converts it into heat, so that the luminous efficiency of the LED element is greatly reduced.

また、非特許文献2のFig.1では、n側電極(ボンディングパッド)が形成される面(n型導電層の露出面)が平坦に描かれているが、この面はp型導電層の粗化面をドライエッチングすることにより形成されていることからすれば、実際には、p型導電層の表面と類似した粗化面である。従って、この面上に形成されたn側電極の裏面は平滑性が悪く、その反射率は低いと考えられる。 Also, FIG. 1, the surface on which the n-side electrode (bonding pad) is formed (exposed surface of the n-type conductive layer) is drawn flat, but this surface is obtained by dry etching the roughened surface of the p-type conductive layer. If it is formed, it is actually a roughened surface similar to the surface of the p-type conductive layer. Therefore, it is considered that the back surface of the n-side electrode formed on this surface has poor smoothness and low reflectance.

非特許文献2の例に限らず、光取出し効率の改善の目的でGaN系半導体膜に粗化面を設ける試みの多くにおいて、粗化面上に電極金属膜が形成されている。しかし、かかる金属膜の光吸収が問題点として取り上げられることは、これまでなかったように思われる。本発明は、かかる事情に鑑みなされたものであり、低温成長などの方法でGaN系半導体膜に形成された粗化面を有するGaN系LED素子において、電極として形成される金属膜の光吸収に基づく損失を低減するための素子構造を提供することを主たる目的とするものである。 In many attempts to provide a roughened surface on a GaN-based semiconductor film for the purpose of improving the light extraction efficiency, the electrode metal film is formed on the roughened surface. However, it seems that the light absorption of such a metal film has not been taken up as a problem. The present invention has been made in view of such circumstances, and in a GaN-based LED element having a roughened surface formed on a GaN-based semiconductor film by a method such as low-temperature growth, it absorbs light of a metal film formed as an electrode. The main object is to provide an element structure for reducing the loss based on the above.

本発明によれば、次に挙げるGaN系LED素子が提供される。
(1)上面が粗化されたp型導電層と、該p型導電層の下面側に配置された発光層と、該p型導電層とで該発光層を挟むように配置されたn型導電層とを含む、積層構造のGaN系半導体膜から、少なくとも該p型導電層および該発光層の一部を除去することによって、該p型導電性層、該発光層および該n型導電層を含む積層部と、該n型導電層の平坦な露出面とが隣接する構造が形成されており、該露出面上に第1電極金属膜を含むn側電極が形成され、該p型導電性層の上面にTCO膜からなる透光性電極が形成されている、GaN系LED素子。
(2)前記p型導電層は低温成長により形成されたピットを上面に有する、前記(1)に記載のGaN系LED素子。
(3)前記第1電極金属膜の少なくとも一部が前記n型導電層の平坦な露出面に接している、前記(1)または(2)に記載のGaN系LED素子。
(4)前記第1電極金属膜が前記n型導電層の平坦な露出面と接する部分にAl層を有する、前記(3)に記載のGaN系LED素子。
(5)前記n側電極が前記n型導電層の平坦な露出面と接する部分にTCO膜を有し、該TCO膜上に前記第1金属膜を有する、前記(1)または(2)に記載のGaN系LED素子。
(6)前記第1電極金属膜がボンディングパッド部と該ボンディングパッド部から延びる延長部とを有している、前記(1)〜(5)のいずれかに記載のGaN系LED素子。
(7)前記透光性電極上の一部に第2電極金属膜が形成され、該第2電極金属膜の直下に該透光性電極と前記p型導電層とを絶縁する誘電体膜を有する、前記(1)〜(6)のいずれかに記載のGaN系LED素子。
(8)前記第2電極金属膜が、ボンディングパッド部と該ボンディングパッド部から延び
る延長部とを有している、前記(7)に記載のGaN系LED素子。
(9)前記誘電体膜は前記p型導電層よりも表面平滑性が良好である、前記(7)または(8)に記載のGaN系LED素子。
(10)前記誘電体膜が、前記第2電極金属膜の直下から延びる延長部を、前記p型導電層と前記透光性電極との間に有している、前記(9)に記載のGaN系LED素子。
(11)前記n型導電性層の平坦な露出面とは異なる部位に、前記GaN系半導体膜から少なくとも前記p型導電層および前記発光層の一部を除去することにより形成された、前記n型導電層の粗い露出面を有する、前記(1)〜(10)のいずれかに記載のGaN系LED素子。
(12)平面視したとき、前記n型導電層の粗い露出面が環状をなし、前記積層部および前記n型導電層の平坦な露出面を取り囲んでいる、前記(11)に記載のGaN系LED素子。
According to the present invention, the following GaN-based LED elements are provided.
(1) A p-type conductive layer having a roughened upper surface, a light-emitting layer disposed on the lower surface side of the p-type conductive layer, and an n-type disposed so as to sandwich the light-emitting layer between the p-type conductive layer The p-type conductive layer, the light-emitting layer, and the n-type conductive layer are removed by removing at least a part of the p-type conductive layer and the light-emitting layer from the laminated GaN-based semiconductor film including the conductive layer. And a n-side electrode including a first electrode metal film is formed on the exposed surface, and the p-type conductive layer is formed on the exposed surface. A GaN-based LED element in which a translucent electrode made of a TCO film is formed on the upper surface of the conductive layer.
(2) The GaN-based LED element according to (1), wherein the p-type conductive layer has pits formed by low-temperature growth on an upper surface.
(3) The GaN-based LED element according to (1) or (2), wherein at least a part of the first electrode metal film is in contact with a flat exposed surface of the n-type conductive layer.
(4) The GaN-based LED element according to (3), wherein the first electrode metal film has an Al layer in a portion in contact with a flat exposed surface of the n-type conductive layer.
(5) In the above (1) or (2), the n-side electrode has a TCO film in a portion in contact with the flat exposed surface of the n-type conductive layer, and has the first metal film on the TCO film. GaN-type LED element of description.
(6) The GaN-based LED element according to any one of (1) to (5), wherein the first electrode metal film has a bonding pad portion and an extension extending from the bonding pad portion.
(7) A second electrode metal film is formed on a part of the translucent electrode, and a dielectric film that insulates the translucent electrode and the p-type conductive layer immediately below the second electrode metal film. The GaN-based LED element according to any one of (1) to (6).
(8) The GaN-based LED element according to (7), wherein the second electrode metal film has a bonding pad portion and an extension extending from the bonding pad portion.
(9) The GaN-based LED element according to (7) or (8), wherein the dielectric film has better surface smoothness than the p-type conductive layer.
(10) The dielectric film according to (9), wherein the dielectric film has an extension extending from directly below the second electrode metal film between the p-type conductive layer and the translucent electrode. GaN-based LED element.
(11) The n-type conductive layer is formed by removing at least a part of the p-type conductive layer and the light-emitting layer from the GaN-based semiconductor film at a site different from the flat exposed surface of the n-type conductive layer. The GaN-based LED element according to any one of (1) to (10), which has a rough exposed surface of a type conductive layer.
(12) The GaN system according to (11), wherein the rough exposed surface of the n-type conductive layer has a ring shape and surrounds the flat exposed surface of the stacked portion and the n-type conductive layer when viewed in plan. LED element.

本発明の実施形態に係る上記(1)〜(12)の各GaN系LED素子は、p型導電層の粗化された上面の作用により光取出し効率に優れる一方、n側電極形成面として形成されたn型導電層の露出面は平坦であることから、n側電極に含まれる金属膜の光吸収による発光効率の低下が抑制されている。 Each of the GaN-based LED elements (1) to (12) according to the embodiment of the present invention is excellent in light extraction efficiency due to the action of the roughened upper surface of the p-type conductive layer, while being formed as an n-side electrode forming surface. Since the exposed surface of the n-type conductive layer is flat, a decrease in light emission efficiency due to light absorption of the metal film included in the n-side electrode is suppressed.

実施形態に係るGaN系LED素子の構造を示しており、図1(a)は平面図、図1(b)は図1(a)のX−X線の位置における断面図である。The structure of the GaN-type LED element which concerns on embodiment is shown, Fig.1 (a) is a top view, FIG.1 (b) is sectional drawing in the position of the XX line of Fig.1 (a). 。図1に示すGaN系LED素子に含まれるn側電極のみを表示する上面図である。. It is a top view which displays only the n side electrode contained in the GaN-type LED element shown in FIG. n側電極形成面を形成する方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the method of forming an n side electrode formation surface. n側電極形成面を形成する方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the method of forming an n side electrode formation surface. 誘電体膜のみを表示する上面図であり、図5(a)は図1に示すGaN系LED素子に含まれる誘電体膜の上面図、図5(b)は変形例に係る誘電体膜の上面図である。FIG. 5A is a top view showing only a dielectric film, FIG. 5A is a top view of a dielectric film included in the GaN-based LED element shown in FIG. 1, and FIG. 5B is a diagram of a dielectric film according to a modification. It is a top view. 好適な実施形態における、発光層の上面に対する電極金属膜の正射影と誘電体膜の正射影との関係を説明するための図である。It is a figure for demonstrating the relationship between the orthogonal projection of the electrode metal film with respect to the upper surface of a light emitting layer, and the orthogonal projection of a dielectric film in suitable embodiment. 実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment.

実施形態に係るGaN系LED素子100の構造を図1に示す。図1(a)は平面図であり、図1(b)は図1(a)のX−X線の位置における断面図である。GaN系LED素子100は、透光性基板110上に積層されたGaN系半導体膜を有している。このGaN系半導体膜は、透光性基板110側からn型導電層121、発光層122およびp型導電層123が順次積層された積層部120を含んでいる。図1(b)中の拡大図に示すように、積層部120の最上部に設けられたp型導電層123の上面には、断面がV字型を呈するピットが高密度に形成されている。すなわち、p型導電層123の上面は粗化されている。 The structure of the GaN-based LED element 100 according to the embodiment is shown in FIG. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line XX in FIG. The GaN-based LED element 100 has a GaN-based semiconductor film stacked on a light-transmitting substrate 110. The GaN-based semiconductor film includes a stacked portion 120 in which an n-type conductive layer 121, a light-emitting layer 122, and a p-type conductive layer 123 are sequentially stacked from the translucent substrate 110 side. As shown in the enlarged view of FIG. 1B, pits having a V-shaped cross section are formed at a high density on the upper surface of the p-type conductive layer 123 provided at the uppermost portion of the stacked portion 120. . That is, the upper surface of the p-type conductive layer 123 is roughened.

積層部120に隣接して、平坦に形成されたn型導電層121の露出面であるn側電極形成面121Aが設けられている。このn側電極形成面121A上にはn側電極130が形成されている。n側電極130は金属膜のみからなるものであってもよいし、n型導電層121とオーミック接触するTCO膜とその上に積層された金属膜とからなる積層体であってもよい。GaN系LED素子では注入電流の増加とともに発光効率が減少する現象(ドループ現象)が不可避的に生じることを考慮すると、n側電極形成面121Aの面積をn側電極130の形成に必要な最小限度に抑えて、発光構造が含まれる部位である積層部
120の面積をできるだけ大きくすることが好ましい。
An n-side electrode forming surface 121 </ b> A that is an exposed surface of the flat n-type conductive layer 121 is provided adjacent to the stacked unit 120. An n-side electrode 130 is formed on the n-side electrode formation surface 121A. The n-side electrode 130 may be composed of only a metal film, or may be a laminate composed of a TCO film that is in ohmic contact with the n-type conductive layer 121 and a metal film laminated thereon. Considering that a phenomenon (droop phenomenon) in which the light emission efficiency decreases with an increase in injection current inevitably occurs in the GaN-based LED element, the area of the n-side electrode formation surface 121A is the minimum necessary for forming the n-side electrode 130. It is preferable to increase the area of the stacked portion 120, which is a portion including the light emitting structure, as much as possible.

積層部120上には、TCO膜からなる透光性電極141と、その一部上に形成された電極金属膜142とを含むp側電極140が形成されている。電極金属膜142の直下には、p型導電層123と透光性電極141とを絶縁する誘電体膜150が形成されている。素子の周縁領域には、粗く形成されたn型導電層121の露出面である溝底121Bが、積層部120およびn側電極形成面121Aを取り囲むように設けられている。この溝底121Bは、ウェハサイズの基板を用いてGaN系半導体素子100を製造する過程で、素子分離のためにGaN系半導体膜に形成された溝の底面である。 A p-side electrode 140 including a translucent electrode 141 made of a TCO film and an electrode metal film 142 formed on a part thereof is formed on the stacked portion 120. A dielectric film 150 that insulates the p-type conductive layer 123 from the translucent electrode 141 is formed immediately below the electrode metal film 142. In the peripheral region of the element, a groove bottom 121B that is an exposed surface of the rough n-type conductive layer 121 is provided so as to surround the stacked portion 120 and the n-side electrode formation surface 121A. The groove bottom 121B is a bottom surface of a groove formed in the GaN-based semiconductor film for element isolation in the process of manufacturing the GaN-based semiconductor device 100 using a wafer-sized substrate.

図2はn側電極130のみを抜き出して表示した上面図である。n側電極130は、ボンディングパッド部131と、該ボンディングパッド部から延びる延長部132とを有している。ボンディングパッド部131は、ボンディングワイヤあるいは導電性接合材を接合するための部位である。導電性接合材が使用されるのはフリップチップ実装の場合であり、ハンダ、銀ペースト、金属バンプなどが導電性接合材の具体例として挙げられる。延長部132は電流を発光層122に平行な方向に効率よく広げるために設けられており、発光層122で生じる光をできるだけ吸収または遮蔽しないように、細長い形状とされている。図1(a)に示すように、GaN系LED素子100では、p側電極140に含まれる電極金属膜142もボンディングパッド部と延長部とを有している。n側電極130や電極金属膜142に設けるボンディングパッド部の平面形状は矩形に限定されるものではなく、円形、楕円形などであってもよい。 FIG. 2 is a top view showing only the n-side electrode 130 extracted. The n-side electrode 130 has a bonding pad portion 131 and an extension portion 132 extending from the bonding pad portion. The bonding pad 131 is a part for bonding a bonding wire or a conductive bonding material. The conductive bonding material is used in the case of flip chip mounting. Specific examples of the conductive bonding material include solder, silver paste, and metal bumps. The extension 132 is provided in order to efficiently spread current in a direction parallel to the light emitting layer 122, and has an elongated shape so as not to absorb or shield light generated in the light emitting layer 122 as much as possible. As shown in FIG. 1A, in the GaN-based LED element 100, the electrode metal film 142 included in the p-side electrode 140 also has a bonding pad portion and an extension portion. The planar shape of the bonding pad portion provided on the n-side electrode 130 or the electrode metal film 142 is not limited to a rectangle, and may be a circle, an ellipse, or the like.

電極金属膜にボンディングパッド部と延長部を設ける構成は、サイズの大きなGaN系LED素子において特に有用である。GaN系LED素子の形状およびサイズ、ならびにボンディングパッド部の配置に応じて、ひとつのボンディングパッド部から延びる延長部の数は1本にすることもできるし、3本以上とすることもできる。また、延長部が途中で枝分かれする構成や、異なるボンディングパッド部から延びる延長部同士が繋がっている構成なども、適宜採用することができる。なおn側電極とp側電極のいずれにおいても、電極金属膜は少なくともボンディングパッドとして使用可能な部分を有することが必須である一方、延長部を有することは必須ではない。 The configuration in which the bonding pad portion and the extension portion are provided on the electrode metal film is particularly useful in a GaN-based LED element having a large size. Depending on the shape and size of the GaN-based LED element and the arrangement of the bonding pad portions, the number of extensions extending from one bonding pad portion can be one, or three or more. Also, a configuration in which the extension portion branches in the middle, a configuration in which the extension portions extending from different bonding pad portions are connected, and the like can be appropriately employed. In both the n-side electrode and the p-side electrode, it is essential that the electrode metal film has at least a portion that can be used as a bonding pad, but it is not essential to have an extension.

電極金属膜142はp型導電層123の粗化面上に透光性電極141を介して形成されるために、その裏面の反射率は著しく低い。従って、その直下での発光を許した場合、その光は高い確率で電極金属膜142に吸収されるので、大きな損失が生じる。そこで、電極金属膜142の直下における発光を抑制して損失を低減するために、誘電体膜150が形成されている。シート抵抗の大きなp型導電層123の内部では層に平行な方向に電流が十分に拡散しないので、誘電体膜150によって透光性電極141からp型導電層123への電流注入を阻止すれば、誘電体膜150の直下、すなわち電極金属膜142の直下における発光層122への電流注入が実質的に阻止される。 Since the electrode metal film 142 is formed on the roughened surface of the p-type conductive layer 123 via the translucent electrode 141, the reflectance of the back surface thereof is extremely low. Therefore, when light emission is allowed immediately below, the light is absorbed by the electrode metal film 142 with a high probability, resulting in a large loss. Therefore, the dielectric film 150 is formed in order to suppress light emission directly under the electrode metal film 142 and reduce loss. Since the current is not sufficiently diffused in the direction parallel to the layer inside the p-type conductive layer 123 having a large sheet resistance, if the dielectric film 150 prevents the current injection from the translucent electrode 141 to the p-type conductive layer 123. In addition, current injection into the light emitting layer 122 immediately below the dielectric film 150, that is, immediately below the electrode metal film 142 is substantially prevented.

GaN系LED素子100は次に説明する手順により製造することができる。 The GaN-based LED element 100 can be manufactured by the procedure described below.

まず、GaN系半導体のエピタキシャル成長に使用可能なウェハサイズ(例えば、直径2インチ)の透光性基板110を準備する。例えば、サファイア、スピネル、炭化ケイ素、酸化亜鉛、酸化マグネシウム、GaN、AlGaN、AlN、NGO(NdGaO)、LGO(LiGaO)、LAO(LaAlO)などからなる単結晶基板が使用可能である。サファイア基板は好ましい透光性基板のひとつであるが、中でも、GaN系半導体を成長させるべき表面に、光散乱を発生させるための凸部または凹部がエッチング加工により形成されたPSS(Patterned Sapphire Substrate)は、特に好適である。そのPSSの中でも特に好適なのは、凸部が円錐状または半球状に形成されたものである。 First, a translucent substrate 110 having a wafer size (for example, 2 inches in diameter) that can be used for epitaxial growth of a GaN-based semiconductor is prepared. For example, a single crystal substrate made of sapphire, spinel, silicon carbide, zinc oxide, magnesium oxide, GaN, AlGaN, AlN, NGO (NdGaO 3 ), LGO (LiGaO 2 ), LAO (LaAlO 3 ), or the like can be used. A sapphire substrate is one of the preferred translucent substrates. Among them, a PSS (Patterned Sapphire Substrate) in which convex portions or concave portions for generating light scattering are formed by etching on the surface on which a GaN-based semiconductor is to be grown. Is particularly preferred. Particularly suitable among the PSSs are those having convex portions formed in a conical or hemispherical shape.

次に、準備した透光性基板110上に、エピタキシャル成長法によってn型導電層121、発光層122、p型導電層123を順次成長させる。エピタキシャル成長法としては、MOVPE法、HVPE法、MBE法、スパッタリング法、反応性スパッタ法、その他の公知の方法を適宜用いることができる。サファイア基板のようにGaN系半導体との格子定数差の大きな透光性基板を用いる場合には、透光性基板110上にバッファ層を形成してからn型導電層121を成長させる。 Next, an n-type conductive layer 121, a light emitting layer 122, and a p-type conductive layer 123 are sequentially grown on the prepared translucent substrate 110 by an epitaxial growth method. As the epitaxial growth method, a MOVPE method, an HVPE method, an MBE method, a sputtering method, a reactive sputtering method, and other known methods can be appropriately used. When a translucent substrate having a large lattice constant difference from the GaN-based semiconductor, such as a sapphire substrate, is used, the n-type conductive layer 121 is grown after forming a buffer layer on the translucent substrate 110.

GaN系半導体にn型導電性またはp型導電性を付与するために添加することのできる不純物の種類については、公知技術を参照することができる。n型導電層121は、好ましくは、Si(ケイ素)を3×1018〜5×1019cm−3の濃度で添加したAlGa1−xN(0≦x≦0.05)で、2〜6μmの厚さに形成する。発光層122は、好ましくは、InGa1−xN(0<x)井戸層とInGa1−yN(0≦y<x)障壁層とを交互に積層した多重量子井戸層とする。井戸層および障壁層のそれぞれに添加することのできる不純物の種類および濃度については、公知技術を参照することができる。p型導電層123は、好ましくは、Mg(マグネシウム)を5×1019〜1×1021cm−3の濃度で添加したAlGa1−xN(0≦x≦0.05)で、0.3〜2μmの厚さに形成する。p型導電層の膜厚が小さ過ぎる場合、その上面を粗化しても十分な光散乱作用を発生させることができないので注意を要する。 For the types of impurities that can be added to impart n-type conductivity or p-type conductivity to the GaN-based semiconductor, known techniques can be referred to. The n-type conductive layer 121 is preferably Al x Ga 1-x N (0 ≦ x ≦ 0.05) to which Si (silicon) is added at a concentration of 3 × 10 18 to 5 × 10 19 cm −3 . It is formed to a thickness of 2 to 6 μm. The light emitting layer 122 is preferably a multiple quantum well layer in which In x Ga 1-x N (0 <x) well layers and In y Ga 1-y N (0 ≦ y <x) barrier layers are alternately stacked. To do. For the types and concentrations of impurities that can be added to each of the well layer and the barrier layer, known techniques can be referred to. The p-type conductive layer 123 is preferably Al x Ga 1-x N (0 ≦ x ≦ 0.05) to which Mg (magnesium) is added at a concentration of 5 × 10 19 to 1 × 10 21 cm −3 . It is formed to a thickness of 0.3-2 μm. If the thickness of the p-type conductive layer is too small, care must be taken because sufficient light scattering action cannot be generated even if the upper surface is roughened.

透光性基板110とn型導電層121の間、n型導電層121と発光層122の間、発光層122とp型導電層123の間には、公知技術を参照して、様々な機能を有するGaN系半導体層を挿入することができる。例えば、欠陥低減層、歪緩和層、キャリアブロック層などである。挿入するGaN系半導体層は、超格子のように多層構造を有するものであってもよい。 Various functions are known between the light-transmitting substrate 110 and the n-type conductive layer 121, between the n-type conductive layer 121 and the light-emitting layer 122, and between the light-emitting layer 122 and the p-type conductive layer 123 with reference to known techniques. It is possible to insert a GaN-based semiconductor layer having For example, a defect reduction layer, a strain relaxation layer, a carrier block layer, and the like. The GaN-based semiconductor layer to be inserted may have a multilayer structure such as a superlattice.

p型導電層123の上面を粗化する方法は特に限定されない。MOVPE法を用いる場合、p型導電層123の成長温度を700〜900℃とすることによって、上面にピットを発生させることができる。好ましくは深さ0.3μm以上、より好ましくは深さ0.4μm以上のピットが形成されるように、p型導電層123の膜厚および成長条件を設定する。ピットの発生には貫通転位が関与していることから、p型導電層123の上面に好ましいサイズのピットを高密度に発生させるためには、貫通転位が約10/cmの密度で生じるよう、サファイア基板のようなGaN系半導体との間にある程度の格子定数差を有する透光性基板を用いることが好ましい。GaN基板のような窒化物半導体基板を用いる場合には、基板とp型導電層の間に、貫通転位密度を増加させる機能を有する層を設けることが好ましい。かかる機能を有する層については、特許文献2を参照することができる。 A method for roughening the upper surface of the p-type conductive layer 123 is not particularly limited. When the MOVPE method is used, pits can be generated on the upper surface by setting the growth temperature of the p-type conductive layer 123 to 700 to 900 ° C. The film thickness and growth conditions of the p-type conductive layer 123 are set so that pits having a depth of 0.3 μm or more, more preferably 0.4 μm or more are formed. Since threading dislocations are involved in the generation of pits, threading dislocations are generated at a density of about 10 8 / cm 3 in order to generate pits having a preferable size on the upper surface of the p-type conductive layer 123 at a high density. Thus, it is preferable to use a translucent substrate having a certain lattice constant difference with a GaN-based semiconductor such as a sapphire substrate. When a nitride semiconductor substrate such as a GaN substrate is used, a layer having a function of increasing threading dislocation density is preferably provided between the substrate and the p-type conductive layer. Patent Document 2 can be referred to for a layer having such a function.

1000℃以上の成長温度で上面が平坦となるようにp型導電層123を形成した後、ナノマスクを用いたエッチングによって該上面を粗化することもできる。かかる技術については公知文献を適宜参照することができる。 After forming the p-type conductive layer 123 so that the upper surface becomes flat at a growth temperature of 1000 ° C. or higher, the upper surface can be roughened by etching using a nanomask. For such techniques, publicly known documents can be referred to as appropriate.

次に、GaN系半導体膜からドライエッチングによってp型導電層123および発光層122を部分的に除去することにより、n側電極形成面121Aを形成する。この工程では、前述のエッチバック法を用いて、n型導電層121を平坦に露出させる。具体的には、まず、図3(a)に示すようにp型導電層123の上面全体に保護膜Pを形成する。保護膜Pは、金属あるいはSiOのような酸化物で形成することができる。次に、通常のフォトリソグラフィ技法を用いて、図3(b)に示すように、形成すべきn側電極形成面の形状に応じた開口部を保護膜Pに形成する。開口部形成後、図3(c)に示すように、起伏を平坦に埋め込むマスク層Qでウェハ上面を覆う。マスク層Qはフォトレジストを用い
て形成することができる。
Next, the p-type conductive layer 123 and the light emitting layer 122 are partially removed from the GaN-based semiconductor film by dry etching, thereby forming the n-side electrode formation surface 121A. In this step, the n-type conductive layer 121 is exposed flat using the etch back method described above. Specifically, first, as shown in FIG. 3A, a protective film P is formed on the entire top surface of the p-type conductive layer 123. Protective film P may be formed of an oxide such as a metal or SiO 2. Next, using an ordinary photolithography technique, an opening corresponding to the shape of the n-side electrode formation surface to be formed is formed in the protective film P as shown in FIG. After forming the opening, as shown in FIG. 3C, the upper surface of the wafer is covered with a mask layer Q in which the undulations are embedded flat. The mask layer Q can be formed using a photoresist.

次に、マスク層Qの上からウェハをドライエッチする。このとき、保護膜Pのエッチング速度がマスク層Qのエッチング速度よりも小さくなるように、かつ、マスク層QとGaN系半導体(p型導電層123、発光層122、n型導電層121)のエッチング速度が同等となるように、ドライエッチング条件を設定する。かかる条件を用いると、図4(d)に示すように、保護膜Pが形成された領域では、保護膜Pが露出したところでエッチングが止まる。一方、保護膜Pに開口部が形成された領域では、マスク層Qとp型導電層123とが同じ速度でエッチングされる結果、図4(e)に示すように、マスク層Qが完全に除去された時点で、p型導電層123の露出面が平坦となる。更にエッチングを続けることにより、図4(f)に示すように、全域にわたって平坦なn側電極形成面121Aが形成される。その後、図4(g)に示すように、適当なエッチャントを用いて保護膜Pを除去する。 Next, the wafer is dry-etched from above the mask layer Q. At this time, the etching rate of the protective film P is lower than the etching rate of the mask layer Q, and the mask layer Q and the GaN-based semiconductor (p-type conductive layer 123, light-emitting layer 122, n-type conductive layer 121) Dry etching conditions are set so that the etching rates are equal. When such a condition is used, as shown in FIG. 4D, in the region where the protective film P is formed, etching stops when the protective film P is exposed. On the other hand, in the region where the opening is formed in the protective film P, the mask layer Q and the p-type conductive layer 123 are etched at the same rate. As a result, as shown in FIG. When removed, the exposed surface of the p-type conductive layer 123 becomes flat. By continuing the etching, a flat n-side electrode formation surface 121A is formed over the entire area as shown in FIG. Thereafter, as shown in FIG. 4G, the protective film P is removed using an appropriate etchant.

n側電極形成面121Aの形成後、p型導電層123上に誘電体膜150を部分的に形成する。誘電体膜150の材料に特に限定はなく、フッ化マグネシウム、フッ化リチウム、酸化ケイ素、酸化マグネシウム、スピネル、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化チタン、窒化ケイ素、酸窒化ケイ素などといった、各種金属のフッ化物、酸化物、窒化物、酸窒化物を用いることができる。また、PSG(Phospho−Silicate−Glass)、BPSG(Boro−Phospho−Silicate−Glass)、スピンオングラスなどのガラス系材料を用いることもできる。誘電体膜150の平面形状およびサイズは、図5(a)に示すように、その上方に形成する電極金属膜142と略同一とすることができる。ただし、形状とサイズを完全に同一とした場合、製造工程で誘電体膜150と電極金属膜142の平面位置が僅かにずれただけで、誘電体膜150の効果が著しく低下する。そこで、図6に示すように、発光層の上面に対する誘電体膜150の正射影が、電極金属膜142の正射影を包含するように、誘電体膜150の面積を電極金属膜142よりもやや大きくすることが望ましい。例えば、誘電体膜150の面積を電極金属膜142の120〜150%とする。 After the formation of the n-side electrode formation surface 121A, a dielectric film 150 is partially formed on the p-type conductive layer 123. The material of the dielectric film 150 is not particularly limited, and magnesium fluoride, lithium fluoride, silicon oxide, magnesium oxide, spinel, aluminum oxide, zirconium oxide, tantalum oxide, niobium oxide, titanium oxide, silicon nitride, silicon oxynitride, etc. Various metal fluorides, oxides, nitrides, and oxynitrides can be used. Moreover, glass-type materials, such as PSG (Phospho-Silicate-Glass), BPSG (Boro-Phospho-Silicate-Glass), spin-on glass, can also be used. The planar shape and size of the dielectric film 150 can be made substantially the same as the electrode metal film 142 formed thereabove as shown in FIG. However, when the shape and the size are completely the same, the effect of the dielectric film 150 is significantly reduced only by slightly shifting the planar positions of the dielectric film 150 and the electrode metal film 142 in the manufacturing process. Therefore, as shown in FIG. 6, the area of the dielectric film 150 is slightly larger than that of the electrode metal film 142 so that the orthogonal projection of the dielectric film 150 on the upper surface of the light emitting layer includes the orthogonal projection of the electrode metal film 142. It is desirable to enlarge it. For example, the area of the dielectric film 150 is 120 to 150% of the electrode metal film 142.

誘電体膜150をガラス系材料で形成する場合、リフローによって誘電体膜150の表面平坦性をp型導電層123よりも良好なものとすることができる。そうした場合、誘電体膜150の表面に形成されるTCO膜は、p型導電層123の表面に形成されるTCO膜に比べて、面内の膜厚変動が小さくなるので、シート抵抗が低いものとなる。従って、図5(b)に示すように、誘電体膜に、電極金属膜142の直下から直下でない領域に延びる延長部150Aを形成すると、該延長部150A上には透光性電極141のシート抵抗が部分的に低くなった領域が形成される。このとき、透光性電極141内を拡散する電流は、とりわけ延長部150Aの長手方向に沿って拡散し易くなる。このことは、延長部150Aを適切に設けることによって、透光性電極141の内部を流れる電流を所望の方向に拡散し易くすることができることを意味している。 When the dielectric film 150 is formed of a glass-based material, the surface flatness of the dielectric film 150 can be made better than that of the p-type conductive layer 123 by reflow. In such a case, the TCO film formed on the surface of the dielectric film 150 has a lower sheet resistance because the in-plane film thickness variation is smaller than that of the TCO film formed on the surface of the p-type conductive layer 123. It becomes. Accordingly, as shown in FIG. 5B, when an extension 150A extending from a region immediately below the electrode metal film 142 to a region not directly below is formed in the dielectric film, a sheet of the translucent electrode 141 is formed on the extension 150A. A region where the resistance is partially lowered is formed. At this time, the current diffusing in the translucent electrode 141 is easily diffused particularly along the longitudinal direction of the extension 150A. This means that the current flowing through the translucent electrode 141 can be easily diffused in a desired direction by appropriately providing the extension 150A.

誘電体膜150の形成後、p型導電層123上にTCO膜からなる透光性電極141を形成する。ITO、IZO(インジウム亜鉛酸化物)などの酸化インジウムベースのTCO、AZO(アルミニウム亜鉛酸化物)、GZO(ガリウム亜鉛酸化物)などの酸化亜鉛ベースのTCO、FTO(フッ素ドープ酸化錫)などの酸化錫ベースのTCOを好ましく用いることができる。透光性電極141の形成方法に限定はなく、スパッタ法、反応性スパッタ法、真空蒸着法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法、スプレー法、スピンコート法、ディップ法など、公知の方法を適宜用いることができる。透光性電極141は、サブトラクティブな方法とアディティブな方法(リフトオフ法)のいずれによってパターニングしてもよい。 After the formation of the dielectric film 150, a translucent electrode 141 made of a TCO film is formed on the p-type conductive layer 123. Indium oxide based TCO such as ITO and IZO (indium zinc oxide), zinc oxide based TCO such as AZO (aluminum zinc oxide) and GZO (gallium zinc oxide), oxidation such as FTO (fluorine doped tin oxide) Tin-based TCO can be preferably used. There is no limitation on the method for forming the translucent electrode 141, and sputtering, reactive sputtering, vacuum deposition, ion beam assisted deposition, ion plating, laser ablation, CVD, spraying, spin coating, A known method such as a dip method can be used as appropriate. The translucent electrode 141 may be patterned by either a subtractive method or an additive method (lift-off method).

n側電極130と電極金属膜142とは、いずれを先に形成してもよい。また、同時に形成することもできる。同時形成した場合には、n側電極130と電極金属膜142の厚さ(多層構造の場合には、各層の厚さ)が略同じとなる。 Any of the n-side electrode 130 and the electrode metal film 142 may be formed first. Moreover, it can also form simultaneously. In the case of simultaneous formation, the n-side electrode 130 and the electrode metal film 142 have substantially the same thickness (in the case of a multilayer structure, the thickness of each layer).

n側電極130は、少なくともn型導電層121に接する部分を、n型GaN系半導体と良好なオーミック接触を形成する材料で形成する。かかる材料として、Al(アルミニウム)、Ti(チタン)、W(タングステン)、Ni(ニッケル)、Cr(クロム)もしくはV(バナジウム)の単体、または、これらから選ばれる1種以上の金属を含む合金が挙げられる。中でも、近紫外〜青の波長域における反射率が高いことから、AlおよびAl合金は特に好ましい材料である。Al合金としては、Ti、Nd(ネオジム)、Si(ケイ素)、Cu(銅)、Mg(マグネシウム)、Mn(マンガン)、Crなどの添加元素を含むものが例示される。 The n-side electrode 130 is formed of a material that forms good ohmic contact with the n-type GaN-based semiconductor at least at a portion in contact with the n-type conductive layer 121. As such a material, Al (aluminum), Ti (titanium), W (tungsten), Ni (nickel), Cr (chromium) or V (vanadium) alone, or an alloy containing one or more metals selected from these. Is mentioned. Among these, Al and Al alloys are particularly preferred materials because of their high reflectance in the near ultraviolet to blue wavelength region. Examples of the Al alloy include those containing additive elements such as Ti, Nd (neodymium), Si (silicon), Cu (copper), Mg (magnesium), Mn (manganese), and Cr.

n側電極130は、n型導電層121に接する部分にTCO膜、すなわち、酸化インジウム、ITO、IZO、酸化亜鉛、AZO、GZO、酸化錫、FTOなどからなる透光性膜を有していてもよい。このTCO膜は、p型導電層123上に設ける透光性電極142と同時に形成することができる。 The n-side electrode 130 has a TCO film, that is, a translucent film made of indium oxide, ITO, IZO, zinc oxide, AZO, GZO, tin oxide, FTO, or the like, at a portion in contact with the n-type conductive layer 121. Also good. This TCO film can be formed simultaneously with the translucent electrode 142 provided on the p-type conductive layer 123.

n側電極130の表層部分は金属で形成する。ボンディングワイヤとして多用されるAuワイヤのボンダビリティを高くするには、該表層部分をAuで形成することが好ましい。該表層部分をAu、Ptのような酸化し難い金属で形成した場合には、ハンダによる濡れ性が良好となる。該表層部分は、ボンディングに使用されることが予定されているハンダに成分として含まれる金属を用いて形成してもよい。該表層部分に用ける金属層と、その下方に設ける金属層との間には、これらの層の間で所望しない合金化反応が生じることのないように、高融点金属からなるバリア層を設けることができる。 The surface layer portion of the n-side electrode 130 is made of metal. In order to increase the bondability of an Au wire frequently used as a bonding wire, it is preferable to form the surface layer portion with Au. When the surface layer portion is formed of a metal that is difficult to oxidize, such as Au or Pt, the wettability by solder is good. The surface layer portion may be formed using a metal contained as a component in solder that is scheduled to be used for bonding. A barrier layer made of a refractory metal is provided between the metal layer used for the surface layer portion and the metal layer provided therebelow so as not to cause an undesirable alloying reaction between these layers. be able to.

電極金属膜142は、透光性電極141と接する部分を、Al、Ag、白金族(Pt、Pt、Pd、Rh、Ru、Ir)のような反射率の高い金属で形成してもよいし、あるいは、Cr、Ni(ニッケル)、Ti(チタン)、Zr(ジルコニウム)、W(タングステン)のような、TCOに対して強く接着する金属で形成してもよい。電極金属膜142の表層部分はAu、Ptなどで形成できる他、ボンディングに使用されることが予定されているハンダに成分として含まれる金属を用いて形成することができる。 The electrode metal film 142 may be formed of a metal having high reflectivity such as Al, Ag, or a platinum group (Pt, Pt, Pd, Rh, Ru, Ir) at a portion in contact with the translucent electrode 141. Alternatively, it may be formed of a metal that adheres strongly to TCO, such as Cr, Ni (nickel), Ti (titanium), Zr (zirconium), or W (tungsten). The surface layer portion of the electrode metal film 142 can be formed of Au, Pt, or the like, or can be formed using a metal contained as a component in solder that is scheduled to be used for bonding.

前述のように、電極金属膜142は少なくともボンディングパッドとして使用可能な部位を有する。GaN系LED素子100を実装する際、該部位にはボンディングワイヤあるいは導電性接合材が接合される。超音波印加によりボンディングワイヤが接合されるに受ける強い応力に耐え得るように、電極金属膜142はp型導電層123に対し強固に固定されていなくてはならない。あるいは、フリップチップ実装されたGaN系LED素子100が実装面に確実に固定されるために、電極金属膜142とp型導電層123との結合は強固でなくてはならない。 As described above, the electrode metal film 142 has at least a portion that can be used as a bonding pad. When the GaN-based LED element 100 is mounted, a bonding wire or a conductive bonding material is bonded to the portion. The electrode metal film 142 must be firmly fixed to the p-type conductive layer 123 so that it can withstand the strong stress that is applied when the bonding wire is bonded by applying ultrasonic waves. Alternatively, in order for the flip-chip mounted GaN-based LED element 100 to be securely fixed to the mounting surface, the bond between the electrode metal film 142 and the p-type conductive layer 123 must be strong.

そこで、一例では、図7に示すように、誘電体膜150上のTCO膜141に貫通孔を設け、この貫通孔を通して誘電体膜150と電極金属膜142とを直に接合させてもよい。それによって、p型導電層123と電極金属膜142との間に存在する材料間の界面の数が減少するので、両者間の結合強度が改善される。 Therefore, as an example, as shown in FIG. 7, a through hole may be provided in the TCO film 141 on the dielectric film 150, and the dielectric film 150 and the electrode metal film 142 may be directly bonded through the through hole. As a result, the number of interfaces between the materials existing between the p-type conductive layer 123 and the electrode metal film 142 is reduced, so that the bonding strength between the two is improved.

通常は、ウェハを分断してGaN系LED素子100をチップ(ダイともいう)にするダイシング工程の前に、ウェハ上の各素子を電気的に分離させる。具体的には、各LED素子が孤立した積層部120を有するように、エッチングによってGaN系半導体膜にn型層121に達する素子分離溝を形成する。ダイシング工程ではこの素子分離溝の位置でウ
ェハを分割するので、結果として、チップ化されたGaN系LED素子100は、周縁部にこの素子分離溝の底部であった溝底121Bを有することになる。GaN系半導体膜の内側からこの溝底121Bに入射する光を反射させないように、この溝底121Bは粗面とする(平坦化しない)ことが好ましい。そのために、素子分離溝を形成するエッチング工程は、n側電極形成面121Aを形成するエッチング工程とは別工程とすることが好ましい。
Usually, each element on the wafer is electrically separated before a dicing process in which the wafer is divided to make the GaN-based LED element 100 into a chip (also referred to as a die). Specifically, an element isolation groove reaching the n-type layer 121 is formed in the GaN-based semiconductor film by etching so that each LED element has an isolated stacked portion 120. In the dicing process, the wafer is divided at the position of the element isolation groove. As a result, the GaN-based LED element 100 formed into a chip has a groove bottom 121B that is the bottom of the element isolation groove at the peripheral edge. . The groove bottom 121B is preferably rough (not flattened) so as not to reflect light incident on the groove bottom 121B from the inside of the GaN-based semiconductor film. Therefore, it is preferable that the etching process for forming the element isolation trench is a separate process from the etching process for forming the n-side electrode formation surface 121A.

一例では、光取出し効率の改善を図るために、素子の周縁部以外の領域でも、粗いn型層121の露出面を底面とする孔または溝をGaN系半導体膜に形成することができる。 In one example, in order to improve the light extraction efficiency, a hole or a groove having the exposed surface of the rough n-type layer 121 as a bottom surface can be formed in the GaN-based semiconductor film even in a region other than the peripheral portion of the element.

ダイシング工程の前に、n側電極形成面121Aや素子分離溝の形成により露出する発光層122の端面や、薄いTCO膜からなる透光性電極141の表面を保護するために、電極金属膜の表面を除くウェハの表面を覆うパッシベーション膜を形成することが好ましい。パッシベーション膜は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、PSG、BPSG、スピンオングラスなどで形成することができる。 Before the dicing process, in order to protect the end surface of the light emitting layer 122 exposed by the formation of the n-side electrode formation surface 121A and the element isolation groove and the surface of the translucent electrode 141 made of a thin TCO film, It is preferable to form a passivation film that covers the surface of the wafer except the surface. The passivation film can be formed of silicon oxide, silicon nitride, silicon oxynitride, PSG, BPSG, spin-on glass, or the like.

ダイシング工程では、ウェハを分断する前に、透光性基板110の裏面にグラインディング加工またはラッピング加工を行い、その膜厚を低減させてもよい。LEDチップはダイシングブレードを備えたダイサーを用いてウェハから切り出してもよいし、あるいは、ダイヤモンペンでウェハ表面にスクライブ線を形成し、このスクライブ線を起点にしてウェハを割ってチップにしてもよい。スクライブ線の代わりに、レーザ加工によりウェハ表面に形成した溝、あるいは、ウェハ内部に形成した改質領域を起点として、ウェハを割ることも可能である。 In the dicing process, before the wafer is divided, the back surface of the light-transmitting substrate 110 may be subjected to a grinding process or a lapping process to reduce the film thickness. The LED chip may be cut out from the wafer using a dicer equipped with a dicing blade, or a scribe line may be formed on the wafer surface with a diamond pen, and the wafer may be divided into chips from the scribe line as a starting point. . Instead of the scribe line, the wafer can be divided starting from a groove formed on the wafer surface by laser processing or a modified region formed inside the wafer.

上記の手順で得たGaN系LED素子100を実装するときには、LEDチップを固定すべき部材に対し、当該LEDチップが透光性基板110側の面を向けるように固定してもよいし、その反対に、LEDチップを固定すべき部材に対し、当該LEDチップがn側電極130およびp側電極140が形成された側の面を向けるように固定してもよい(フリップチップ実装)。フリップチップ実装する場合には、固定用部材にLEDチップを固定した後で、レーザリフトオフ技法を用いてGaN系半導体膜と透光性基板110とを分離させることができる。 When mounting the GaN-based LED element 100 obtained by the above procedure, the LED chip may be fixed to the member to which the LED chip is fixed so that the surface of the translucent substrate 110 is directed, Conversely, the LED chip may be fixed to a member to which the LED chip is to be fixed so that the surface on which the n-side electrode 130 and the p-side electrode 140 are formed faces (flip chip mounting). In the case of flip chip mounting, after fixing the LED chip to the fixing member, the GaN-based semiconductor film and the translucent substrate 110 can be separated using a laser lift-off technique.

100 GaN系LED素子
110 透光性基板
120 積層部
121 n型導電層
121A n側電極形成面
121B 溝底122 発光層
123 p型導電層
130 n側電極
131 ボンディング部
132 延長部
140 p側電極
141 透光性電極
142 電極金属膜
150 誘電体膜
150A 延長部
P 保護膜
Q マスク層
100 GaN-based LED element 110 Translucent substrate 120 Laminated portion 121 n-type conductive layer 121A n-side electrode formation surface 121B groove bottom 122 light-emitting layer 123 p-type conductive layer 130 n-side electrode 131 bonding portion 132 extension portion 140 p-side electrode 141 Translucent electrode 142 Electrode metal film 150 Dielectric film 150A Extension P Protective film Q Mask layer

Claims (12)

上面が粗化されたp型導電層と、該p型導電層の下面側に配置された発光層と、該p型導電層とで該発光層を挟むように配置されたn型導電層とを含む、積層構造のGaN系半導体膜から、少なくとも該p型導電層および該発光層の一部を除去することによって、該p型導電性層、該発光層および該n型導電層を含む積層部と、該n型導電層の平坦な露出面とが隣接する構造が形成されており、該露出面上に第1電極金属膜を含むn側電極が形成され、該p型導電性層の上面にTCO膜からなる透光性電極が形成されている、GaN系LED素子。 A p-type conductive layer having a roughened upper surface, a light-emitting layer disposed on the lower surface side of the p-type conductive layer, and an n-type conductive layer disposed so as to sandwich the light-emitting layer between the p-type conductive layer, A laminate including the p-type conductive layer, the light-emitting layer, and the n-type conductive layer by removing at least a part of the p-type conductive layer and the light-emitting layer from a GaN-based semiconductor film having a multilayer structure including And a flat exposed surface of the n-type conductive layer are formed adjacent to each other, an n-side electrode including a first electrode metal film is formed on the exposed surface, and the p-type conductive layer A GaN-based LED element in which a translucent electrode made of a TCO film is formed on the upper surface. 前記p型導電層は低温成長により形成されたピットを上面に有する、請求項1に記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein the p-type conductive layer has pits formed on the upper surface by low-temperature growth. 前記第1電極金属膜の少なくとも一部が前記n型導電層の平坦な露出面に接している、請求項1または2に記載のGaN系LED素子。 The GaN-based LED element according to claim 1 or 2, wherein at least a part of the first electrode metal film is in contact with a flat exposed surface of the n-type conductive layer. 前記第1電極金属膜が前記n型導電層の平坦な露出面と接する部分にAl層を有する、請求項3に記載のGaN系LED素子。 4. The GaN-based LED element according to claim 3, wherein the first electrode metal film has an Al layer in a portion in contact with a flat exposed surface of the n-type conductive layer. 前記n側電極が前記n型導電層の平坦な露出面と接する部分にTCO膜を有し、該TCO膜上に前記第1金属膜を有する、請求項1または2に記載のGaN系LED素子。 3. The GaN-based LED element according to claim 1, wherein the n-side electrode has a TCO film in a portion in contact with a flat exposed surface of the n-type conductive layer, and has the first metal film on the TCO film. . 前記第1電極金属膜がボンディングパッド部と該ボンディングパッド部から延びる延長部とを有している、請求項1〜5のいずれか一項に記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein the first electrode metal film has a bonding pad part and an extension part extending from the bonding pad part. 前記透光性電極上の一部に第2電極金属膜が形成され、該第2電極金属膜の直下に該透光性電極と前記p型導電層とを絶縁する誘電体膜を有する、請求項1〜6のいずれか一項に記載のGaN系LED素子。 A second electrode metal film is formed on a part of the translucent electrode, and a dielectric film is provided immediately below the second electrode metal film to insulate the translucent electrode from the p-type conductive layer. Item 7. The GaN-based LED element according to any one of Items 1 to 6. 前記第2電極金属膜が、ボンディングパッド部と該ボンディングパッド部から延びる延長部とを有している、請求項7に記載のGaN系LED素子。 The GaN-based LED element according to claim 7, wherein the second electrode metal film has a bonding pad portion and an extension extending from the bonding pad portion. 前記誘電体膜は前記p型導電層よりも表面平滑性が良好である、請求項7または8に記載のGaN系LED素子。 The GaN-based LED element according to claim 7 or 8, wherein the dielectric film has better surface smoothness than the p-type conductive layer. 前記誘電体膜が、前記第2電極金属膜の直下から延びる延長部を、前記p型導電層と前記透光性電極との間に有している、請求項9に記載のGaN系LED素子。 10. The GaN-based LED element according to claim 9, wherein the dielectric film has an extended portion extending from directly below the second electrode metal film between the p-type conductive layer and the translucent electrode. . 前記n型導電性層の平坦な露出面とは異なる部位に、前記GaN系半導体膜から少なくとも前記p型導電層および前記発光層の一部を除去することにより形成された、前記n型導電層の粗い露出面を有する、請求項1〜10のいずれか一項に記載のGaN系LED素子。 The n-type conductive layer formed by removing at least a part of the p-type conductive layer and the light emitting layer from the GaN-based semiconductor film at a site different from the flat exposed surface of the n-type conductive layer. The GaN-based LED element according to claim 1, which has a rough exposed surface. 平面視したとき、前記n型導電層の粗い露出面が環状をなし、前記積層部および前記n型導電層の平坦な露出面を取り囲んでいる、請求項11に記載のGaN系LED素子。
12. The GaN-based LED element according to claim 11, wherein when viewed in a plan view, a rough exposed surface of the n-type conductive layer has an annular shape and surrounds the laminated portion and a flat exposed surface of the n-type conductive layer.
JP2011032403A 2011-02-17 2011-02-17 GaN-BASED LED ELEMENT Withdrawn JP2012174730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011032403A JP2012174730A (en) 2011-02-17 2011-02-17 GaN-BASED LED ELEMENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032403A JP2012174730A (en) 2011-02-17 2011-02-17 GaN-BASED LED ELEMENT

Publications (1)

Publication Number Publication Date
JP2012174730A true JP2012174730A (en) 2012-09-10

Family

ID=46977409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011032403A Withdrawn JP2012174730A (en) 2011-02-17 2011-02-17 GaN-BASED LED ELEMENT

Country Status (1)

Country Link
JP (1) JP2012174730A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217457A1 (en) * 2011-05-25 2014-08-07 Wavesquare Inc. Light-emitting element chip and manufacturing method therefor
JP2014170815A (en) * 2013-03-01 2014-09-18 Ushio Inc LED element
JP2014183108A (en) * 2013-03-18 2014-09-29 Oki Electric Ind Co Ltd Method of manufacturing semiconductor light-emitting element and semiconductor light-emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217457A1 (en) * 2011-05-25 2014-08-07 Wavesquare Inc. Light-emitting element chip and manufacturing method therefor
JP2014170815A (en) * 2013-03-01 2014-09-18 Ushio Inc LED element
JP2014183108A (en) * 2013-03-18 2014-09-29 Oki Electric Ind Co Ltd Method of manufacturing semiconductor light-emitting element and semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
TWI284431B (en) Thin gallium nitride light emitting diode device
JP5016808B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP5000612B2 (en) Gallium nitride light emitting diode
KR102427642B1 (en) Semiconductor light emitting device
JP6419077B2 (en) Wavelength conversion light emitting device
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method
US20110297914A1 (en) Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof
JP5881689B2 (en) LIGHT EMITTING ELEMENT CHIP AND ITS MANUFACTURING METHOD
JPWO2006082687A1 (en) GaN-based light emitting diode and light emitting device
JP2015039022A (en) Photoelectric element and method of manufacturing the same
JP2012114184A (en) Light-emitting diode
JP2007173465A (en) Manufacturing method of nitride semiconductor light-emitting element
JP2011505699A (en) Gallium nitride thin LED with enhanced light output
JP2013048200A (en) GaN-BASED LED ELEMENT
JP2008112957A (en) GaN-BASED LED CHIP
JP2008218878A (en) GaN BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2008053538A (en) Semiconductor light emitting element, manufacturing method thereof, and compound semiconductor device
CN102714255B (en) There is the iii-v luminescent device of thin n-type region
WO2014141028A1 (en) Method and apparatus for creating a porous reflective contact
JP2008300621A (en) Semiconductor light-emitting element and its manufacturing method
JP2006024701A (en) Semiconductor light-emitting device and manufacturing method thereof
JP2012178453A (en) GaN-BASED LED ELEMENT
KR20090116410A (en) Led having vertical- structured electrodes and manufacturing method thereof
JP2012174730A (en) GaN-BASED LED ELEMENT
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513