KR101293801B1 - 전자 뇌관의 지연시간 제어 방법 - Google Patents

전자 뇌관의 지연시간 제어 방법 Download PDF

Info

Publication number
KR101293801B1
KR101293801B1 KR1020130010655A KR20130010655A KR101293801B1 KR 101293801 B1 KR101293801 B1 KR 101293801B1 KR 1020130010655 A KR1020130010655 A KR 1020130010655A KR 20130010655 A KR20130010655 A KR 20130010655A KR 101293801 B1 KR101293801 B1 KR 101293801B1
Authority
KR
South Korea
Prior art keywords
delay time
counting
seconds
electronic primer
blasting
Prior art date
Application number
KR1020130010655A
Other languages
English (en)
Inventor
이영호
구자춘
Original Assignee
주식회사 한화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 한화 filed Critical 주식회사 한화
Priority to KR1020130010655A priority Critical patent/KR101293801B1/ko
Application granted granted Critical
Publication of KR101293801B1 publication Critical patent/KR101293801B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42D—BLASTING
    • F42D1/00—Blasting methods or apparatus, e.g. loading or tamping
    • F42D1/04—Arrangements for ignition
    • F42D1/045—Arrangements for electric ignition
    • F42D1/05—Electric circuits for blasting
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21D—SHAFTS; TUNNELS; GALLERIES; LARGE UNDERGROUND CHAMBERS
    • E21D9/00—Tunnels or galleries, with or without linings; Methods or apparatus for making thereof; Layout of tunnels or galleries
    • E21D9/006—Tunnels or galleries, with or without linings; Methods or apparatus for making thereof; Layout of tunnels or galleries by making use of blasting methods
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42C—AMMUNITION FUZES; ARMING OR SAFETY MEANS THEREFOR
    • F42C19/00—Details of fuzes
    • F42C19/08—Primers; Detonators
    • F42C19/12—Primers; Detonators electric
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42D—BLASTING
    • F42D1/00—Blasting methods or apparatus, e.g. loading or tamping
    • F42D1/04—Arrangements for ignition
    • F42D1/042—Logic explosive circuits, e.g. with explosive diodes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42D—BLASTING
    • F42D3/00—Particular applications of blasting techniques
    • F42D3/04—Particular applications of blasting techniques for rock blasting
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42D—BLASTING
    • F42D5/00—Safety arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mining & Mineral Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Geology (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

20 Bit의 지연시간 정보를 이용하여 오차 발생을 최소화하면서 정밀하게 지연시간을 카운트하도록 한 전자 뇌관의 지연시간 제어 방법이 제시된다. 제시된 전자 뇌관의 지연시간 제어 방법은 발파기에 의해, 전자 뇌관의 지연시간을 근거로 2초 단위의 지연시간을 카운트하는 영역 및 2초 이하의 지연시간을 카운트하는 영역으로 구성된 지연시간 정보를 생성하는 단계; 발파기에 의해, 생성한 지연시간 정보를 포함하는 발파 지령을 전자 뇌관으로 전송하는 단계; 전자 뇌관에 의해, 지연시간 정보에 따라 지연시간을 카운트하는 단계; 및 전자 뇌관에 의해, 지연시간의 카운트가 완료되면 점화옥을 기폭시키는 단계를 포함한다.

Description

전자 뇌관의 지연시간 제어 방법{METHOD FOR COUNTING DELAY TIME OF ELECTRONIC DETONATOR}
본 발명은 전자 뇌관의 지연시간 제어 방법에 관한 것으로, 더욱 상세하게는 암반, 폐건물 등 발파 대상물에 설치된 복수의 폭발물의 순차적 폭파를 위해 전자 뇌관에 설치되는 마이크로프로세서의 타이머를 이용하여 발진자의 지연시간을 설정하고, 설정된 지연시간을 카운트하는 전자 뇌관의 지연시간 제어 방법에 대한 것이다.
일반적으로, 터널공사를 위한 암반의 폭파, 폐건물 폭파 등의 공사에는 폭발물이 이용된다. 즉, 발파 대상물을 구간별로 구분하여 폭발물이 삽입되는 복수의 구멍들을 천공한다. 천공된 구멍들 각각에 폭발물을 삽입한 후 발파 시스템과 연결한다. 발파 시스템의 조작을 통해 폭발물을 폭파하여 발파 대상물을 폭파한다.
발파 시스템은 폭발물을 기폭시키는 기폭제인 뇌관과, 뇌관의 작동에 필요한 전원 및 지령을 뇌관으로 전송하는 발파기를 포함하여 구성된다. 이때, 발파 시스템의 뇌관으로는 주로 전자 뇌관이 사용된다. 전자 뇌관은 폭발물 측에 설치되며, 하나의 발파기에 복수의 전자 뇌관이 연결된다.
전자 뇌관은 발파기에서 지령이 전달되면 해당 발파기에 연결된 복수의 전자 뇌관이 동시에 작동하여 폭발물을 동시에 기폭시키는 구조와, 복수의 전자 뇌관이 서로 다른 지연시간으로 설정되어 복수의 전자 뇌관이 순차적으로 작동하여 폭발물들은 순차적으로 기폭시키는 구조가 있다.
종래에는 복수의 폭발물을 동시에 기폭시키는 전자 뇌관이 주로 사용되었으나, 최근에는 복수의 폭발물을 순차적으로 기폭시키는 전자 뇌관이 주로 사용되고 있다. 일례로, 한국등록특허 제10-1016538호, 한국등록특허 제10-0665878호, 한국등록특허 제10-0665880호, 한국등록특허 제10-0733346호 및 일본공개특허 제2005-520115 등의 많은 문헌에서 전자 뇌관을 이용한 발파 시스템을 개시하고 있다.
전자 뇌관에서 요구되는 시간은 최대 25초 정도이며, 전자 뇌관의 시한설정 단위(단차)는 대략 0.1ms 정도이다. 이를 구현하기 위해 전자 뇌관의 크기 및 성능 고려 시 통상 프로세서와 정밀한 32.768KHz의 발진자를 적용하여 회로를 구성하고 정밀한 시한제어를 수행한다.
이를 위해, 전자 뇌관에 내장되는 프로세서에서는 정밀한 시한(즉, 지연시간)을 카운트하기 위해 8Bit/16Bit/32Bit 등의 내부 타이머를 포함하고 있다. 이때, 16Bit 타이머를 가장 정밀하게 사용하기 위해서 16Bit 타이머의 스케일을 1:1로 설정해야 한다. 즉, 발진자의 1 사이클 작동 시 타이머 변수가 1 증가할 수 있도록 설정한다.
16Bit 타이머에서 처리가능한 수는 아래 수학식 1에 개시된 바와 같이 총 65,536개가 된다. 그에 따라, 16Bit 타이머 구동 시 정밀한 시한 제어가 가능한 것은 최대 2초가 한계이다.
Figure 112013009128929-pat00001
이때, 2초 이상의 지연시간의 카운트시에는 타이머의 스케일을 아래 표 1과 같이 조절하여 제어 가능한 시간을 증가시킨다.
Figure 112013009128929-pat00002
이때, 타이머의 스케일을 1:2로 조절 시에는 발진자의 2 클럭 입력 시 타이머 변수가 1 증가하고, 스케일을 1:4로 조절시에는 4 클럭 입력 시 타이머 변수가 1 증가한다. 따라서, 16Bit 타이머가 최대로 카운터 할 수 있는 수는 65,536개로 동일하지만 스케일 변경을 통해 최대 카운터 수를 증가할 수 있다.
하지만, 타이머의 스케일이 1:4의 경우에는 0 사이클, 1 사이클, 2 사이클, 3 사이클에서의 타이머 변수는 동일함으로 정밀도 측면에서는 최대 3 사이클까지 오차가 발생한다.
따라서, 프로세서의 타이머 스케일을 증대를 통해 최대 카운터 할 수 있는 시간범위를 증가시킬 수 있지만, 시간범위가 증가하는 만큼 오차 발생 범위도 같이 증가하여 장초시에 있어서 정밀한 시한 제어가 불가능한 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 전자 뇌관의 마이크로프로세서에 포함된 타이머의 스케일을 1:1로 유지하면서 장초시(즉, 2초 이상의 지연시간)를 카운트하는 경우에도 오차 발생을 최소화하도록 한 전자 뇌관의 지연시간 제어 방법을 제공하는 것을 목적으로 한다.
2초 단위의 지연시간을 카운트하는 4Bit와, 2초 이하의 지연시간을 카운트하는 16Bit로 구성되는 시한 데이터를 이용하여 전자 뇌관의 지연시간을 설정하여 장초시에서도 정밀하게 시한을 제어하도록 한 전자 뇌관의 지연시간 제어 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 2초 단위의 시한을 카운트하는 4Bit와, 2초 이하의 시한을 카운트하는 16Bit로 구성되는 시한 데이터를 이용하여 전자 뇌관의 지연시간을 설정하여 장초시(즉, 2초 이상의 지연시간)에서도 정밀하게 지연시간을 카운트하도록 한 전자 뇌관의 지연시간 제어 방법을 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법은, 발파기에 의해, 전자 뇌관의 지연시간을 근거로 2초 단위의 지연시간을 카운트하는 영역 및 2초 이하의 지연시간을 카운트하는 영역으로 구성된 지연시간 정보를 생성하는 단계; 발파기에 의해, 생성한 지연시간 정보를 포함하는 발파 지령을 전자 뇌관으로 전송하는 단계; 전자 뇌관에 의해, 지연시간 정보에 따라 지연시간을 카운트하는 단계; 및 전자 뇌관에 의해, 지연시간의 카운트가 완료되면 점화옥을 기폭시키는 단계를 포함한다.
지연시간 정보를 생성하는 단계에서는, 발파기에 의해, 20Bit로 구성된 지연시간 정보를 생성한다.
지연시간 정보는, 0 Bit 내지 3 Bit에는 2초 단위의 지연시간이 설정되고, 4 Bit 내지 19 Bit에는 2초 이하의 지연시간이 설정된다.
발파 지령을 전자 뇌관으로 전송하는 단계에서는, 발파기에 의해, 지연시간 정보 중에서 2초 이하의 지연시간을 카운트하는 영역을 보수형태로 변환하여 전송한다.
발파 지령을 전자 뇌관으로 전송하는 단계는, 발파기에 의해, 지연시간 정보 중에서 2초 이하의 지연시간을 카운트하는 영역을 보수형태로 변환하는 단계; 및 발파기에 의해, 보수형태로 변환된 2초 이하의 지연시간을 카운트하는 영역을 지연시간 정보에 적용하는 단계를 포함한다.
지연시간을 카운트하는 단계에서는, 2초 이하의 지연시간을 카운트하는 영역을 카운트한 후에 2초 단위의 지연시간을 카운트하는 영역을 카운트한다.
지연시간을 카운트하는 단계에서는, 2초 이하의 지연시간을 카운트하는 영역을 업카운트하여 발생하는 타이머 오버플로우를 근거로 2초 단위의 지연시간을 카운트하는 영역을 카운트한다.
작업자 단말에 의해, 전자 뇌관에 부착된 이미지 코드를 촬영하는 단계; 작업자 단말에 의해, 촬영한 이미지 코드 영상으로부터 전자 뇌관 정보 및 지연시간을 검출하는 단계; 및 작업자 단말에 의해, 검출한 전자 뇌관 정보 및 지연시간을 발파기로 전송하는 단계를 더 포함한다.
본 발명에 의하면, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에서 20 Bit의 지연시간 정보를 이용하여 지연시간을 카운트함으로써, 대략 34초 정도까지 오차 발생을 최소화하면서 정밀하게 지연시간을 카운트할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 지연시간의 카운트시 타이머 변수에 초기 2초 이하의 지연시간 카운트를 위해 필요한 변수를 1회만 저장함으로써, 타이머 구동 중 타이머 변수값 변경에 의한 오차가 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 시간 지연을 위해 16 Bit의 내장 타이머만 구동시킨 상태에서 저전력을 유지하면서 타이머 오버플로우만 확인하는 방식을 채택하고 있음으로 시스템 전체를 저전력으로 구동 가능한 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 20 Bit로 구성된 지연시간 정보 중에서 4~19Bit까지의 영역을 보수형태로 변환하여 업카운트 방식에 의한 타이머 오버플로우를 확인함으로써, 종래의 전자 뇌관에 비해 지연시간을 정확하게 카운트할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 지연시간 정보에 따른 지연시간 카운트 시 2초 이하의 데이터를 먼저 카운트한 후 2초 이상의 데이터를 카운트하도록 함으로써, 타이머 변수에는 초기 2초 이하의 지연시간 카운트를 위해 필요한 변수를 1회만 저장하게 되어 타이머 구동 중 타이머 변수값 변경에 의한 오차가 발생하는 것을 방지할 수 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에 전원을 인가하지 않고도 지연시간의 설정이 가능하고, 기폭 커패시터 충전 전까지는 뇌관이 기폭할 수 없는 전원을 이용하여 운용이 가능함에 따라 폭발물에 대한 안전성을 극대화할 수 있는 효과가 있다.
또한, 또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에 안전회로를 내장함으로써 이상전압에 대한 안전성도 확보할 수 있다.
또한, 또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관의 지연시간을 최소 0.122usec로 정밀하게 구현할 수 있음으로 폭발효과를 극대화할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 전자 뇌관이 적용되는 발파 시스템을 이용한 발파 대상물의 발파 방법을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 실시예에 따른 전자 뇌관의 구조를 설명하기 위한 도면.
도 5는 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법을 설명하기 위한 흐름도.
도 6 및 도 7은 도 5의 지연시간 정보를 생성하는 단계를 설명하기 위한 흐름도.
도 8은 도 7의 발파 지령을 전자 뇌관들에게 전송하는 단계를 설명하기 위한 흐름도.
도 9 내 도 11은 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법에 따른 지연시간 정보의 생성 및 지연시간 정보의 카운트에 의한 오차 발생을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
먼저, 본 발명의 실시예에 따른 전자 뇌관이 적용되는 발파 시스템을 이용한 발파 대상물의 발파 방법을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다. 도 1 및 도 2는 본 발명의 실시예에 따른 전자 뇌관이 적용되는 발파 시스템을 이용한 발파 대상물의 발파 방법을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 작업자는 발파 대상물(100)을 폭파하기 위해 폭발물(300)이 삽입되는 복수의 삽입 구멍(110)을 발파 대상물(100)에 천공한다. 작업자는 전자 뇌관(200)이 부착된 폭발물(300)들을 복수의 삽입 구멍(110)에 각각 삽입한다.
이후, 작업자는 발파기(500)와 전자 뇌관(200)이 연결되지 않은 상태에서 스캐너, 스마트 폰 등의 작업자 단말을 이용하여 전자 뇌관(200)의 보조 모선(210)에 부착된 이미지 코드(400; 예를 들면, QR 코드, 바코드 등)를 촬영한다.
작업자 단말은 촬영된 이미지 코드(400) 영상으로부터 전자 뇌관(200)의 전자 뇌관 정보 및 지연시간 정보를 검출하여 발파기(500)로 전송한다. 발파기(500)는 전자 뇌관 정보 및 지연시간 정보를 연계하여 저장한다.
작업자는 전자 뇌관(200)들의 지연시간 설정이 완료되면 발파기(500)의 모선(520)과 전자 뇌관(200)의 보조 모선(210)을 연결한다(도 2 참조).
작업자는 발파기(500) 조작하여 발파 지령을 발생시켜 발파 대상물(100)의 폭파를 개시한다. 발파기(500)는 기생성된 발파 지령을 복수의 전자 뇌관(200)들에게로 전송한다. 이때, 발파기(500)는 각각의 전자 뇌관(200)에 지연시간을 포함하는 발파 지령을 전송한다.
발파 지령을 수신한 전자 뇌관(200)들은 발파 지령에 포함된 지연시간의 카운트를 개시한다. 전자 뇌관(200)은 기설정된 지연시간의 카운트가 완료되면 연결된 폭발물(300)을 기폭시킨다. 그에 따라, 복수의 폭발물(300)이 시간간격을 두고 순차적으로 기폭하여 발파 대상물(100)을 폭파시킨다.
이하, 본 발명의 실시예가 적용되는 전자 뇌관을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다. 도 3 및 도 4는 본 발명의 실시예가 적용되는 전자 뇌관의 구조를 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 전자 뇌관(200)은 폭발물(300)에 부착되어 보조 모선(210)을 통해 발파기(500)로부터 입력되는 발파 지령을 수신한다. 전자 뇌관(200)은 발파 지령을 수신한 후 회로기판(230)에 구현된 회로들에서 지연시간을 카운트 한우 점화옥(270)을 기폭시켜 폭발물(300)을 폭발시킨다. 이를 위해, 전자 뇌관(200)은 보조 모선(210), 회로기판(230), 점화옥(270)을 포함하여 구성된다.
보조 모선(210)은 발파기(500)의 모선(520)과 연결되어 발파기(500)로부터 발생하는 발파 지령을 수신한다. 이를 위해, 보조 모선(210)은 한 쌍의 입력선(즉, 제1입력선 및 제2입력선)으로 구성된다. 제1입력선의 일측은 회로기판(230)에 연결되고, 타측은 발파기(500)의 모선(520)에 연결된다. 제2입력선의 일측은 회로기판(230)에 연결되고, 타측은 발파기(500)의 모선(520)에 연결된다. 이때, 제1입력선 및 제2입력선은 일측이 회로기판(230)에 형성된 한 쌍의 입력부에 각각 연결되고, 타측이 발파기(500)의 제1모선(520) 및 제2모선(520)에 각각 연결된다.
보조 모선(210)에는 전자 뇌관(200)의 지연시간을 포함하는 이미지 코드(400; 예를 들면, QR 코드, 바코드 등)가 부착된다. 이때, 복수의 전자 뇌관(200)에 연결된 보조 모선(210)들 각각은 미리 계획된 발파 시간에 따라 서로 다른 지연시간 정보를 갖는 이미지 코드(400)가 부착된다.
회로기판(230)은 모선(520)을 통해 발파 지령이 입력되면 기설정된 지연시간을 카운트 한후에 점화옥(270)으로 전원을 인가한다. 즉, 회로기판(230)은 입력부에 연결된 보조 모선(210)을 통해 발파기(500)로부터 지연시간을 포함하는 발파 지령을 수신한다. 회로기판(230)은 수신한 지연시간의 카운트를 개시한다. 회로기판(230)은 지연시간의 카운트가 종료되면 폭발물(300)의 기폭을 위해 점화옥(270)으로 전원을 인가한다. 회로기판(230)의 구성을 첨부된 도 4를 참조하여 더욱 상세하게 설명하면 아래와 같다.
입력부를 구성하는 입력 단자(231, 232)는 보조 모선(210)과 연결되어 발파기(500)로부터 전원 및 발파 지령을 입력받는다. 이를 위해, 입력 단자(231, 232)는 제1입력선과 연결되는 제1입력 단자(231) 및 제2입력선과 연결되는 제2입력 단자(232)로 구성된다.
스파크 갭 스위치(233)는 일측이 제1입력 단자와 연결되고, 타측이 제2입력 단자와 연결된다. 스파크 갭 스위치(233)는 입력 단자를 통해 입력되는 높은 전압(예를 들면, 1000V 이상의 낙뢰 등)으로부터 전자 뇌관(200)의 회로를 보호한다. 이때, 스파크 갭 스위치(233)는 입력 단자측에서 접지선과 전자 뇌관(200)의 하우징을 통해 입력 단자로 유입된 높은 전압을 방전하여 전자 뇌관(200)의 회로를 보호한다.
입력 배리스터(234)는 일측이 제1입력 단자와 연결되고, 타측이 제2입력 단자와 연결된다. 입력 배리스터(234)는 입력 단자를 통해 유입되는 수십 V에서 1000V 사이의 이상 전압으로부터 전자 뇌관(200)의 회로를 보호한다. 이때, 입력 배리스터(234)는 입력 단자를 통해 유입되는 이상 전압을 통전시켜 전자 뇌관(200)의 회로를 보호한다.
출력 배리스터(235)는 점화옥(270)과 병렬로 연결되어, 이상 전압의 유입으로 인한 점화옥(270)의 기폭을 방지한다. 즉, 출력 배리스터(235)는 유입되는 이상 전압을 통전시켜 기폭화약인 점화옥(270)의 기폭을 방지한다.
발파기(500)와 전자 뇌관(200)의 통신 시에 기폭 커패시터(236)의 충전 이전 수행되는 지령 및 시한값 설정에서는 마이크로프로세서(237)의 출력단과 트랜지시터(238), FET(239)를 이용하여 기폭 커패시터(236)의 충전을 차단한다.
제너 다이오드(240, 241)는 기폭 커패시터(236)의 충전 시점부터 발파기(500)로부터 유입되는 높은 전압에 의해 마이크로프로세서(237) 및 기타 전자부품이 파괴되는 것을 방지한다. 이때, 제너 다이오드(240)는 기폭 커패시터의 충전 전에 입력되는 신호와 기폭 커패시터의 충전 후에 입력되는 각기 다른 전압 입력에 대해서도 마이크로프로세서(237)에서의 통신을 원활하게 유지한다.
다이오드 4개로 구성된 브릿지 회로(242)는 발파기(500)의 보조 모선(210)으로부터 입력되는 신호에 대해 방향성 없이 전자 뇌관(200)을 작동시킨다.
발파기(500)로의 출력을 위해 트랜지스터(243)가 구성된다. 기폭회로의 구성은 FET(239, 245)를 적용하여 발파기(500)로부터의 전압 강하를 최소화하여 점화옥(270)에 전달될 수 있도록 구성된다. 비정상 종료상황에서 기폭 커패시터(236)에 충전된 전압의 방전을 위해 저항(246)이 구성되며, 기폭 화약의 안전 확보를 위해 블리드 저항(247)이 구성된다.
발파기(500)로부터 발파 지령이 수신 이후 이웃한 폭발물(300)의 기폭에 의해 발파기(500)의 모선(520) 및 전자 뇌관(200)의 보조 모선(210)이 단락되면 전원 공급이 차단되어 전자 뇌관(200)의 동작이 정지할 수 있다. 이를 방지 하기 위해, 32.768KHz의 정밀 발진자(248)와 30초 지연작동이 가능한 200uF 이상의 전원 커패시터(249)를 통해 발파 지령을 수신하기 전까지 확보한 전원을 이용하여 전체 작동시간인 30초를 정밀하게 작동할 수 있도록 구성한다.
이와 같이 32.768KHz의 정밀 발진자는 저전력을 유지하면서 지연시간을 카운트하는 할 수 있는 점에서 유용하지만, 지연시간의 카운트가 완료되기 전 수행되어야 할 발파기(500)와 전자 뇌관(200) 사이의 각종 지령 및 지연시간 설정에 있어서는 많은 시간이 소요되는 문제점이 있다. 이에 초기 지령 전달 및 시한 값 설정시에는 마이크로프로세서(237)에 내장된 MHz RC 발진자(250)를 이용하여 통신할 수 있도록 구성한다. 여기서, MHz RC 발진자(250)는 발파 지령과 함께 수신된 지연시간을 카운트한다.
이때, 마이크로프로세서(237)의 최소 작동 시간은 아래의 수학식 2에 따른다.
Figure 112013009128929-pat00003
본 발명에서는 32.768KHz의 정밀 발진자를 이용함으로, 마이크로프로세서(237)의 최소 작동 시간은 아래 수학식 3과 같이 대략 0.122usec 정도가 된다.
Figure 112013009128929-pat00004
점화옥(270)은 폭발물(300)을 기폭시키는 기폭제이다. 점화옥(270)은 회로기판(230)에서 지연시간이 지난 후에 인가되는 전원에 의해 기폭하여 폭발물(300)을 기폭시킨다.
여기서, 도 4에 도시되었으나 도면부호로 부여되지 않은 소자들은 회로의 구성에 따라 제외될 수도 있으며, 본 발명의 실시예에 따른 전자 뇌관(200)의 주요 구성에 해당하지 않으므로 상세한 설명을 생략한다.
이하, 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다. 도 5는 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법을 설명하기 위한 흐름도이다. 도 6 및 도 7은 도 5의 지연시간 정보를 생성하는 단계를 설명하기 위한 흐름도이고, 도 8은 도 7의 발파 지령을 전자 뇌관들에게 전송하는 단계를 설명하기 위한 흐름도이다.
먼저, 발파기(500)는 발파 대상물(100)에 설치된 복수의 전자 뇌관(200)들 각각에 대해 20 Bit로 구성되는 지연시간 정보를 생성한다(S100). 이때, 지연시간 정보를 생성하는 단계를 첨부된 도 6을 참조하여 더욱 상세하게 설명하면 아래와 같다.
작업자는 작업자 단말을 이용해 전자 뇌관(200)의 보조 모선(210)에 부착된 이미지 코드(400)를 촬영한다(S120). 즉, 작업자는 발파 대상물(100)에 삽입되는 복수의 전자 뇌관(200) 각각의 보조 모선(210)에 부착된 이미지 코드(400)들을 촬영한다.
작업자 단말은 촬영한 이미지 코드(400)들로부터 전자 뇌관 정보 및 지연시간을 검출한다(S140). 즉, 작업자 단말은 이미지 코드(400)를 인식하여 전자 뇌관(200)의 고유 번호, 고유 아이디 중 적어도 하나와 지연시간을 검출한다. 작업자 단말을 검출한 전자 뇌관 정보 및 지연시간을 발파기(500)로 전송한다.
발파기(500)는 작업자 단말로부터 수신한 전자 뇌관 정보 및 지연시간을 근거로 20 Bit로 구성되는 지연시간 정보를 생성한다(S160). 즉, 도 7에 도시된 바와 같이, 발파기(500)는 전자 뇌관(200)의 지연시간을 이용하여 20 Bit로 구성된 지연시간 정보를 생성한다. 이때, 0~3 Bit(즉, 도 6의 "A")는 2초 단위의 지연시간을 카운트하는 영역이며, 4~19 Bit(즉, 도 6의 "B")는 2초 이하의 지연시간을 카운트하는 영역이다.
2초 단위의 지연시간을 카운트하는 A 영역의 4Bit로 나타낼 수 있는 최대 수는 16(즉, 이진수 1111)이다.
2초 이하의 지연시간을 카운트하는 B 영역의 16Bit로 나타낼 수 있는 최대 수는 65,536(즉, 이진수 1111111111111111)이다. 즉, B 영역의 16Bit는 종래와 같이 2초의 지연시간을 카운트하는 부분이다.
이때, B 영역에서 2초의 지연시간 카운트가 완료되면, A 영역이 1 증가하게 된다. 따라서, 2초 단위로 16번 반복이 가능하므로 20 Bit의 지연시간 정보를 이용하여 카운트할 수 있는 지연시간은 총 32초가 된다. 이때, B 영역에서는 32.768KHz의 클럭이 2초 동안 카운트 될 수 있는 부분으로 2초 지연이 추가로 가능함으로 20 Bit의 지연시간 정보로 카운트할 수 있는 지연시간은 최대 34초가 된다.
발파기(500)는 기생성한 지연시간 정보를 포함하는 발파 지령을 복수의 전자 뇌관(200)들에게 전송한다(S200). 이를 첨부된 도 8을 참조하여 더욱 상세하게 설명하면 아래와 같다.
발파기(500)는 기생성한 지연시간 정보 중에서 2초 이하의 지연시간을 카운트하는 영역을 보수형태로 변환한다(S220). 즉, 발파기(500)는 20 Bit로 구성된 지연시간 정보 중에서 4~19Bit까지의 영역을 보수형태로 변환한다. 예를 들어, 지연시간 정보의 4~19Bit까지의 영역이 "0000 0000 0000 0011"이면, 발파기(500)는 보수인 "1111 1111 1111 1100"으로 변환한다.
발파기(500)는 변환된 영역을 지연시간 정보에 적용한다(S240). 즉, 발파기(500)는 기존 지연시간 정보의 4~19Bit까지의 영역을 보수형태로 변환된 정보로 치환한다. 예를 들어, 지연시간 정보가 "0000 0000 0000 0000 0011"이면, 발파기(500)는 지연시간 정보의 4~19Bit를 기변환한 "1111 1111 1111 1100"으로 치환한다. 그에 따라, 지연시간 정보는 "0000 1111 1111 1111 1100"이 된다.
발파기(500)는 지연시간 정보를 전자 뇌관(200)으로 전송한다(S260). 이때, 발파기(500)는 지연시간과 함께 수신된 전자 뇌관 정보를 근거로 지연시간 정보의 대상 전자 뇌관(200)을 검출한다. 발파기(500)는 검출한 전자 뇌관(200)으로 지연시간 정보를 전송한다.
전자 뇌관(200)은 발파 지령과 함께 수신한 지연시간 정보에 따라 지연시간을 카운트한다(S300). 이때, 전자 뇌관(200)은 수신된 지연시간을 마이크로프로세서(237)의 타이머 변수에 직접 대응한 후 업카운트에 의한 타이머 오버플로우를 확인하여 정확한 지연시간을 카운트한다.
전자 뇌관(200)의 마이크로프로세서(237)에서 16Bit 타이머를 이용하여 정밀하게 지연시간은 카운트하도록 구현하는 데 있어, 타이머에서 지연시간을 카운트하는 중에 타이머 변수가 변경될 때 원하지 않는 지연이 발생하여 오차를 발생할 수 있다.
따라서, 전자 뇌관(200)은 지연시간 정보에 따른 지연시간 카운트 시 2초 이하의 데이터를 먼저 카운트한 후, 2초 이상의 데이터를 카운트한다. 이처럼, 오차를 제거하기 위해 2초 이하의 데이터 값을 타이머 변수에 적용하게 되면, 16Bit 타이머에서는 업카운트 형태로 진행되어 2초 이하의 시한 카운트를 완료한 이후 타이머 오버플로우를 생성과 동시에 타이머 변수는 자동으로 FFFF(16진수)에서 1 증가 시 0000(16진수)이 되어 자동으로 초기화되며, 0000(16진수)에서 1씩 증가하여 다시 FFFF(16진수) 될 때까지를 카운트 후 타이머 오버플로우가 생성되는 시점은 2초 후가 된다.
그에 따라, 타이머 변수에는 초기 2초 이하의 지연시간 카운트를 위해 필요한 변수를 1회만 저장함으로써, 타이머 구동 중 타이머 변수값 변경에 의한 오차가 발생하는 것을 방지할 수 있다.
지연시간의 카운트가 완료되면(S400l; 예), 전자 뇌관(200)은 점화옥(270)으로 전원을 공급하여 점화옥(270)을 기폭시킨다(S500). 즉, 전자 뇌관(200)은 지연시간의 카운트가 완료되면 점화옥(270)으로 전원을 공급한다. 점화옥(270)은 전자 뇌관(200)으로부터 전원이 공급됨에 따라 기폭한다. 그에 따라, 발파 대상물(100)에 삽입된 복수의 폭발물(300)이 지연시간을 두고 순차적으로 폭발하여 발파 대상물(100)을 폭파한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 지연시간 정보의 생성 및 지연시간 정보의 카운트에 의한 오차 발생을 예를 들어 더욱 상세하게 설명하기로 한다. 도 9 내 도 11은 본 발명의 실시예에 따른 전자 뇌관의 지연시간 제어 방법에 따른 지연시간 정보의 생성 및 지연시간 정보의 카운트에 의한 오차 발생을 설명하기 위한 도면이다.
1) 2초 이하인 0.1ms의 단차(즉, 지연시간)를 구현하는 경우의 예
0.1ms의 단차(즉, 지연시간)를 구현하기 위해 32.768KHz 클럭의 발진자를 사용하는 전자 뇌관(200)의 마이크로프로세서(237)에서 필요한 카운터 개수는 아래 수학식 4와 같이 3이 된다.
Figure 112013009128929-pat00005
이때, 3은 16Bit로 구성된 마이크로프로세서(237)의 타이머의 카운트 개수인 65,536보다 작은 수이므로, 2초 단위의 지연시간 카운트는 필요 없게 된다. 따라서, 발파기(500)는 "0000 0000 0000 0000 0011"을 지연시간 정보로 생성한다.
하기 표 2에 개시된 바와 같이, 발파기(500)는 지연시간 정보 중에서 4~19Bit까지의 영역을 보수형태로 변환한 후, 기존 지연시간 정보를 치환하여 "0000 1111 1111 1111 1100"(즉, 65,536)을 최종 지연시간 정보로 설정하여 전자 뇌관(200)으로 전송한다.
Figure 112013009128929-pat00006
그에 따라, 전자 뇌관(200)에서는 32.768KHz의 클럭의 발진자를 3 사이클 구동한 후, 16Bit 타이머 변수가 65,536이 될 때 발생하는 마이크로프로세서(237)의 타이머 오버플로우를 확인하여 정확히 3 사이클 구동을 통해 아래 수학식 5와 같이, 91.5528us(즉, 0.0915528ms)의 시간 지연이 가능하게 된다.
Figure 112013009128929-pat00007
이를 통해, 전자 뇌관(200)은 초기 구현하고자한 0.1ms에 대비하여 8.4472us의 오차를 발생시키게 된다.
2) 2초 이상인 5,001.3ms의 단차(즉, 지연시간)를 구현하는 경우의 예
5,001.3ms의 단차(즉, 지연시간)를 구현하기 위해 32.768KHz 클럭의 발진자를 사용하는 전자 뇌관(200)의 마이크로프로세서(237)에서 필요한 카운터 개수는 아래 수학식 6과 같이 3이 된다.
Figure 112013009128929-pat00008
이때, 163,883은 16Bit로 구성된 마이크로프로세서(237)의 타이머의 카운트 개수인 65,536보다 큰 수이므로, 2초 단위의 지연시간 카운트가 2번 필요하다.
따라서, 도 9에 도시된 바와 같이, 발파기(500)는 지연시간 정보 중에서 2초 단위의 지연시간 카운트에 해당하는 0~3Bit에 2(이진수 10)로 설정한다. 이때, 지연시간 정보의 0~3Bit에 설정된 2(이진수 10)는 2초 단위의 클럭수 65,536을 2번 반복시키는 것이므로, 이로 인해 지연되는 카운트는 하기 수학식 7과 같이 131,072가 된다.
Figure 112013009128929-pat00009
이후, 발파기(500)는 총 카운터 개수에서 기산출한 카운트(즉, 131,072)를 감산하면 32,811의 카운터가 남는다. 이는 16 Bit 타이머의 최대 카운터 수인 65,538보다 작은 수이므로, 하기 표 3에 개시된 바와 같이, 보수로 변환하여 지연시간 정보의 4~19Bit에 설정한다.
Figure 112013009128929-pat00010
그에 따라, 도 10에 도시된 바와 같이, 발파기(500)는 "0010 01111 1111 1101 0100"을 최종 지연시간 정보로 설정하여 전자 뇌관(200)으로 전송한다.
그에 따라, 전자 뇌관(200)에서는 32.768KHz의 클럭의 발진자를 이용하여 163,883개의 클럭을 카운트하게 되고, 이는 아래 수학식 8과 같이 5,001.312256ms의 시간 지연이 가능하게 된다. 이를 통해, 전자 뇌관(200)은 초기 구현하고자한 5,001.3ms에 대비하여 12.56us의 오차를 발생시키게 된다.
Figure 112013009128929-pat00011
본 발명의 실시예에 따른 전자 뇌관(200)의 지연시간 제어 방법을 적용시, 전자 뇌관(200)의 마이크로프로세서(237) 내부의 16 Bit 타이머와 외부의 정밀한 32.768KHz 클럭의 발진자를 적용하면, 시간증가 단위는 아래 수학식 9와 같이30.517us가 된다.
Figure 112013009128929-pat00012
이를 바탕으로 0.1ms(즉, 100us) 단위의 단차(지연시간) 부여 시, 도 11에 도시된 바와 같이, 전자 뇌관(200)에서 발생가능한 오차는 장입 시간의 길이에 관계없이 32.768KHz 발진자 주기의 절반인 ±15.2588us가 된다.
본 발명에서 제안하는 프로세서 내장 16Bit 타이머와 32.768KHz 클럭 발진자 연동 작동의 다른 장점은 저전력 구동이 가능하다는 것이다. 통상 프로세서에서 32.768KHz의 클럭을 직접 계수할 수도 있지만, 이러한 경우 프로세서에서는 전력소모가 심해지고 다른 작업을 할 수 없는 문제가 있다.
이런 문제를 해결하기 위해 통상 프로세서에서는 내장 타이머를 제공하고, 타이머 오버플로우를 확인할 수 있도록 하여 프로세서에서는 다른 작업을 수행한다든지, 저전력으로 대기상태에서도 타이머 오버플로우만 확인하면 정확한 시간 계수가 가능하도록 지원하고 있다.
따라서, 본 발명에서는 시간 지연을 위해 16Bit의 내장 타이머만 구동시킨 상태에서 저전력을 유지하면서 타이머 오버플로우만 확인하는 방식을 채택하고 있음으로 시스템 전체를 저전력으로 구동 가능한 효과가 있다.
상술한 바와 같이, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에서 20 Bit의 지연시간 정보를 이용하여 지연시간을 카운트함으로써, 대략 34초 정도까지 오차 발생을 최소화하면서 정밀하게 지연시간을 카운트할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 지연시간의 카운트시 타이머 변수에 초기 2초 이하의 지연시간 카운트를 위해 필요한 변수를 1회만 저장함으로써, 타이머 구동 중 타이머 변수값 변경에 의한 오차가 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 시간 지연을 위해 16 Bit의 내장 타이머만 구동시킨 상태에서 저전력을 유지하면서 타이머 오버플로우만 확인하는 방식을 채택하고 있음으로 시스템 전체를 저전력으로 구동 가능한 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 20 Bit로 구성된 지연시간 정보 중에서 4~19Bit까지의 영역을 보수형태로 변환하여 업카운트 방식에 의한 타이머 오버플로우를 확인함으로써, 종래의 전자 뇌관에 비해 지연시간을 정확하게 카운트할 수 있는 효과가 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 지연시간 정보에 따른 지연시간 카운트 시 2초 이하의 데이터를 먼저 카운트한 후 2초 이상의 데이터를 카운트하도록 함으로써, 타이머 변수에는 초기 2초 이하의 지연시간 카운트를 위해 필요한 변수를 1회만 저장하게 되어 타이머 구동 중 타이머 변수값 변경에 의한 오차가 발생하는 것을 방지할 수 있다.
또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에 전원을 인가하지 않고도 지연시간의 설정이 가능하고, 기폭 커패시터 충전 전까지는 뇌관이 기폭할 수 없는 전원을 이용하여 운용이 가능함에 따라 폭발물에 대한 안전성을 극대화할 수 있는 효과가 있다.
또한, 또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관에 안전회로를 내장함으로써 이상전압에 대한 안전성도 확보할 수 있다.
또한, 또한, 전자 뇌관의 지연시간 제어 방법은 전자 뇌관의 지연시간을 최소 0.122usec로 정밀하게 구현할 수 있음으로 폭발효과를 극대화할 수 있는 효과가 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
100: 발파 대상물 110: 삽입 구멍
200: 전자 뇌관 210: 보조 모선
230: 회로기판 231: 제1입력 단자
232: 제2입력 단자 233: 스파크 갭 스위치
234: 입력 배리스터 235: 출력 배리스터
236: 기폭 커패시터 237: 마이크로 프로세서
238: 트랜지시터 239: FET
240, 241: 제너 다이오드 242: 브릿지 회로
243: 트랜지스터 245: FET
246: 저항 247: 블리드 저항
248: 정밀 발진자 249: 전원 커패시터
250: RC 발진자 270: 점화옥
300: 폭발물 400: 이미지 코드
500: 발파기 520: 모선

Claims (8)

  1. 발파기에 의해, 전자 뇌관의 지연시간을 근거로 2초 단위의 지연시간을 카운트하는 영역 및 2초 이하의 지연시간을 카운트하는 영역으로 구성된 지연시간 정보를 생성하는 단계;
    상기 발파기에 의해, 상기 생성한 지연시간 정보를 포함하는 발파 지령을 전자 뇌관으로 전송하는 단계;
    상기 전자 뇌관에 의해, 상기 지연시간 정보에 따라 지연시간을 카운트하는 단계; 및
    상기 전자 뇌관에 의해, 상기 지연시간의 카운트가 완료되면 점화옥을 기폭시키는 단계를 포함하고,
    상기 발파 지령을 전자 뇌관으로 전송하는 단계에서는,
    상기 발파기에 의해, 상기 지연시간 정보 중에서 2초 이하의 지연시간을 카운트하는 영역을 보수형태로 변환하여 전송하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  2. 청구항 1에 있어서,
    상기 지연시간 정보를 생성하는 단계에서는,
    상기 발파기에 의해, 20Bit로 구성된 지연시간 정보를 생성하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  3. 청구항 1에 있어서,
    상기 지연시간 정보는,
    0 Bit 내지 3 Bit에는 2초 단위의 지연시간이 설정되고, 4 Bit 내지 19 Bit에는 2초 이하의 지연시간이 설정되는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 발파 지령을 전자 뇌관으로 전송하는 단계는,
    상기 발파기에 의해, 상기 지연시간 정보 중에서 2초 이하의 지연시간을 카운트하는 영역을 보수형태로 변환하는 단계; 및
    상기 발파기에 의해, 상기 보수형태로 변환된 2초 이하의 지연시간을 카운트하는 영역을 상기 지연시간 정보에 적용하는 단계를 포함하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  6. 청구항 1에 있어서,
    상기 지연시간을 카운트하는 단계에서는,
    2초 이하의 지연시간을 카운트하는 영역을 카운트한 후에 2초 단위의 지연시간을 카운트하는 영역을 카운트하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  7. 청구항 6에 있어서,
    상기 지연시간을 카운트하는 단계에서는,
    2초 이하의 지연시간을 카운트하는 영역을 업카운트하여 발생하는 타이머 오버플로우를 근거로 2초 단위의 지연시간을 카운트하는 영역을 카운트하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
  8. 청구항 1에 있어서,
    작업자 단말에 의해, 전자 뇌관에 부착된 이미지 코드를 촬영하는 단계;
    상기 작업자 단말에 의해, 상기 촬영한 이미지 코드 영상으로부터 전자 뇌관 정보 및 지연시간을 검출하는 단계; 및
    상기 작업자 단말에 의해, 상기 검출한 전자 뇌관 정보 및 지연시간을 상기 발파기로 전송하는 단계를 더 포함하는 것을 특징으로 하는 전자 뇌관의 지연시간 제어 방법.
KR1020130010655A 2013-01-30 2013-01-30 전자 뇌관의 지연시간 제어 방법 KR101293801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130010655A KR101293801B1 (ko) 2013-01-30 2013-01-30 전자 뇌관의 지연시간 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130010655A KR101293801B1 (ko) 2013-01-30 2013-01-30 전자 뇌관의 지연시간 제어 방법

Publications (1)

Publication Number Publication Date
KR101293801B1 true KR101293801B1 (ko) 2013-08-06

Family

ID=49220003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130010655A KR101293801B1 (ko) 2013-01-30 2013-01-30 전자 뇌관의 지연시간 제어 방법

Country Status (1)

Country Link
KR (1) KR101293801B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354783B1 (ko) 2013-09-24 2014-01-23 주식회사 한화 자탄용 전자식 자폭신관을 검사하는 방법
CN109539910A (zh) * 2018-11-26 2019-03-29 无锡矽微智能科技有限公司 一种高精度电子雷管延时装置和方法
KR102129303B1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 발파 시스템의 작업자 단말기
KR102129300B1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 통신 시스템 및 뇌관 장치
WO2020138797A1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 뇌관 장치, 뇌관 장치의 동작 방법 및 통신 시스템
CN113666795A (zh) * 2020-11-27 2021-11-19 深圳市锐巽自动化设备有限公司 雷管补码系统及雷管补码方法
CN114508976A (zh) * 2021-12-29 2022-05-17 四川艺迪智芯科技有限公司 基于mcu电子雷管掉电延时唤醒定时器的定时校正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272995B1 (en) * 1999-09-14 2001-08-14 Kdi Precision Products, Inc. High precision fuze for a munition
US20070159766A1 (en) 2005-11-30 2007-07-12 Orica Explosives Technology Pty Ltd. Electronic blasting system
US7789153B2 (en) 2006-10-26 2010-09-07 Alliant Techsystems, Inc. Methods and apparatuses for electronic time delay and systems including same
KR101016538B1 (ko) * 2009-09-03 2011-02-24 안병호 마이크로컨트롤러에서 기준시간 설정방법 및 그 방법을 이용한 전자식 뇌관

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272995B1 (en) * 1999-09-14 2001-08-14 Kdi Precision Products, Inc. High precision fuze for a munition
US20070159766A1 (en) 2005-11-30 2007-07-12 Orica Explosives Technology Pty Ltd. Electronic blasting system
US7789153B2 (en) 2006-10-26 2010-09-07 Alliant Techsystems, Inc. Methods and apparatuses for electronic time delay and systems including same
KR101016538B1 (ko) * 2009-09-03 2011-02-24 안병호 마이크로컨트롤러에서 기준시간 설정방법 및 그 방법을 이용한 전자식 뇌관

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354783B1 (ko) 2013-09-24 2014-01-23 주식회사 한화 자탄용 전자식 자폭신관을 검사하는 방법
CN109539910A (zh) * 2018-11-26 2019-03-29 无锡矽微智能科技有限公司 一种高精度电子雷管延时装置和方法
WO2020138795A1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 발파 시스템의 작업자 단말기
KR102129300B1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 통신 시스템 및 뇌관 장치
WO2020138798A1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 통신 시스템 및 뇌관 장치
WO2020138797A1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 뇌관 장치, 뇌관 장치의 동작 방법 및 통신 시스템
KR102129303B1 (ko) * 2018-12-28 2020-07-02 주식회사 한화 발파 시스템의 작업자 단말기
KR20200082156A (ko) * 2018-12-28 2020-07-08 주식회사 한화 뇌관 장치, 뇌관 장치의 동작 방법 및 통신 시스템
KR102168254B1 (ko) * 2018-12-28 2020-10-21 주식회사 한화 뇌관 장치, 뇌관 장치의 동작 방법 및 통신 시스템
AU2019284156B2 (en) * 2018-12-28 2021-06-24 Hanwha Corporation Operator terminal for blasting system
US11359900B2 (en) 2018-12-28 2022-06-14 Hanwha Corporation Detonator, method of operating same, and communication system for same
CN113666795A (zh) * 2020-11-27 2021-11-19 深圳市锐巽自动化设备有限公司 雷管补码系统及雷管补码方法
CN114508976A (zh) * 2021-12-29 2022-05-17 四川艺迪智芯科技有限公司 基于mcu电子雷管掉电延时唤醒定时器的定时校正方法
CN114508976B (zh) * 2021-12-29 2023-11-17 四川艺迪智芯科技有限公司 基于mcu电子雷管掉电延时唤醒定时器的定时校正方法

Similar Documents

Publication Publication Date Title
KR101293801B1 (ko) 전자 뇌관의 지연시간 제어 방법
EP1644692B1 (en) Method of identifying an unknown or unmarked slave device such as in an electronic blasting system
US7107908B2 (en) Firing-readiness diagnostic of a pyrotechnic device such as an electronic detonator
US8176848B2 (en) Electronic blasting system having a pre-fire countdown with multiple fire commands
US7082877B2 (en) Current modulation-based communication for slave device
AU2004256313B2 (en) Detonator utilizing selection of logger mode or blaster mode based on sensed voltages
KR101016538B1 (ko) 마이크로컨트롤러에서 기준시간 설정방법 및 그 방법을 이용한 전자식 뇌관
US20050193914A1 (en) Constant-current, rail-voltage regulated charging electronic detonator
CA3183188A1 (en) Improved communications in electronic detonators
US7086334B2 (en) Staggered charging of slave devices such as in an electronic blasting system
AU2004256303B2 (en) Pre-fire countdown in an electronic detonator and electronic blasting system
US20050190525A1 (en) Status flags in a system of electronic pyrotechnic devices such as electronic detonators

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190621

Year of fee payment: 9