KR101291346B1 - 순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치 - Google Patents

순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치 Download PDF

Info

Publication number
KR101291346B1
KR101291346B1 KR1020117008695A KR20117008695A KR101291346B1 KR 101291346 B1 KR101291346 B1 KR 101291346B1 KR 1020117008695 A KR1020117008695 A KR 1020117008695A KR 20117008695 A KR20117008695 A KR 20117008695A KR 101291346 B1 KR101291346 B1 KR 101291346B1
Authority
KR
South Korea
Prior art keywords
cleaning
meniscus
substrate
chemical
gate structure
Prior art date
Application number
KR1020117008695A
Other languages
English (en)
Other versions
KR20110063832A (ko
Inventor
카트리나 미하일리첸코
이즈하크 사바
드라간 포드레스닉
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20110063832A publication Critical patent/KR20110063832A/ko
Application granted granted Critical
Publication of KR101291346B1 publication Critical patent/KR101291346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Weting (AREA)

Abstract

포스트 식각 세정 공정 동안 기판 표면에 형성된 금속 게이트 구조물 주변으로부터 폴리머 잔류물을 제거하기 위한 시스템 및 방법은 금속 게이트 구조물 및 제거될 폴리머 잔류물과 관련된 복수의 공정 파라미터들을 결정하는 것을 포함한다. 복수의 제조 층들은 금속 게이트 구조물을 정의하고 공정 파라미터들은 제조층들 및 폴리머 잔류물의 특성들을 정의한다. 제 1 세정 화학물 및 제 2 세정 화학물이 식별되고 제 1 및 제 2 세정 화학물과 관련된 복수의 공급 파라미터들은 공정 파라미터들에 기초하여 정의된다. 게이트 구조물의 구조적 무결성을 보존하면서 폴리머 잔류물을 실질적으로 제거하기 위해 제 1 및 제 2 공급 화학물들은 공급 파라미터들을 이용하여 제어된 방식으로 순차적으로 공급된다.

Description

순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치{METHOD AND APPARATUS FOR SURFACE TREATMENT OF SEMICONDUCTOR SUBSTRATES USING SEQUENTIAL CHEMICAL APPLICATIONS}
본 발명은 일반적으로 반도체 기판 프로세싱에 관한 것이고, 더욱 상세하게는, 순차적 화학물 공급을 이용한 반도체 기판 표면 처리 시스템 및 방법에 관한 것이다.
반도체 디바이스들은 다양한 제조 공정들을 통해 획득된다. 제조 공정들은 멀티 레벨을 스팬 (span) 하는 반도체 웨이퍼들 (웨이퍼들 또는 기판들) 상에 게이트 구조물들 등의 복수의 피처들을 정의한다. 다양한 제조 공정들 동안, 기판은 다양한 오염 물질들에 노출된다. 기판이 노출되는 제조 공정들에서 사용되는 임의의 재료 또는 화학물은 잠재적인 오염원이다. 식각, 퇴적 등의 다양한 제조 공정들에서 사용되는 화학물들은 기판 표면에 형성된 게이트 구조물들 등의 피처들 상에 및 주변에 공정 가스들, 식각 화학물들, 퇴적 화학물들 등의 퇴적물을 미립자들 또는 폴리머 잔류 오염 물질들로서 남긴다. 미립자 오염 물질들의 크기는 기판상에 제조되는 피처들의 임계 치수의 단위이다. 이 오염 물질들은 섬세한 피처들을 둘러싸는 트렌치 내에서와 같은 닿기 힘든 영역들 내에서의 피처들의 상면에서, 측벽들을 따라 그리고 피처들 사이에 롯지 (lodge) 하고, 미립자 오염 물질들 근방 내에서 피처들에 손상을 유발할 수도 있다.
기판에 형성된 일반적인 게이트 구조물은 게이트 구조물을 정의하는 상이한 재료들로 이루어진 층들의 스택을 포함할 수도 있다. 게이트 구조물은 게이트 산화물 층을 포함할 수도 있으며, 게이트 산화물 층 상에 텅스텐, 텅스텐 화합물, 기타 등의 금속으로 된 일 이상의 층들을 사용하여 전극이 제조된다. 전극을 제조하는 데 사용될 수도 있는 금속은 텅스텐, 텅스텐 실리사이드, 텅스텐 질화물, 탄탈륨, 폴리실리콘, 실리콘 산화물, 알루미늄 산화물, 하프늄 산화물, 실리콘 산질화물, 탄탈륨 질화물 등을 포함할 수도 있다. 폴리실리콘 층은 금속 층의 상면에 형성되고 하드마스크 층은 폴리실리콘 층의 상면 상에 제조된다. 하드마스크 층은 포토레지스트 층으로서 제조되고 게이트 스택을 패터닝하고 하부 층들을 보존하기 위해 사용된다. 식각 공정 동안, 하드마스크 및 하부 층들을 패터닝하는 데 이용되는 식각 화학물들은 게이트 구조물의 상면에 그리고 측벽을 따라 폴리머 잔류물을 남긴다. 종래의 폴리머 잔류물 세정 방법들은 긴 기간 동안 폴리머 잔류물들을 세정 화학물들에 노출시키는 배치 툴 (batch tool) 들에 의존해 왔다. 적은 공격성의 세정 화학물이 사용될 때, 노출은 폴리머 잔류물들 및 다른 오염 물질들의 비효율적인 제거를 일으킨다. 반면에, 큰 공격성의 화학물이 사용될 때, 배치 툴들을 이용한 노출은 게이트 구조물에서 세정 공정을 바람직하지 않게 만드는 높은 재료 손실률을 야기한다. 재료 손실은 하드마스크 층의 풀백 및/또는 게이트 산화물 및 기판상에 형성된 게이트 구조물의 다른 층들의 언더컷을 포함한다. 도 1 은 일반적인 게이트 구조물을 나타내고 도 2 는 다양한 게이트 구조물 층들에서 경험되는 부정적인 효과들의 일부 예시를 나타낸다.
도 1 은 다양한 제조 공정들에 의해 기판 (100) 에 형성된 일반적인 금속 게이트 구조물을 나타낸다. 다양한 게이트 구조물 층들을 형성으로써 게이트 스택을 정의하기 위해 식각 공정이 이용된다. 게이트 구조물은 기판 (100) 에 형성된 게이트 산화물 층 (115) 을 포함한다. 기판 (100) 은 소스/드레인 영역 (105) 을 포함하며, 기판 (100) 위에 게이트 산화물 층 (115; 보통 고유전율) 이 형성된다. 일 이상의 금속 층들을 이용하여 게이트 산화물 층 (115) 상에 금속 전극이 제조된다. 도 1 에 나타낸 금속 게이트 구조물에서, 금속 전극은 금속 1 층 (120) 및 금속 2 층 (122) 을 이용하여 형성된다. 폴리실리콘 층 (125) 은 금속 층 상에 형성되고 하드마스크 층은 폴리실리콘 층 상에 형성된다. 하드마스크 층은 일 이상의 하드마스크 층들을 더 포함할 수도 있다. 도 1 에 도시한 바와 같이, 하드마스크 층은 마스크 1 (130), 마스크 2 (132), 및 마스크 3 (134) 의 3 개의 하드마스크 층을 포함한다. 식각 공정에서 스택을 정의하기 위해 사용되는 식각된 재료들 및 식각 화학물들은 게이트 구조물의 상부 및 측벽상에 금속성 또는 폴리머 오염 물질들을 퇴적한다. 일반적인 오염 물질들은 폴리머 잔류물들 (140) 및 금속 함유 폴리머 잔류물들 (142) 을 포함한다.
도 2 는 종래의 배치 툴을 이용한 세정 공정의 결과로서 게이트 구조물에서 경험되는 잠재적 문제들 중 일부를 나타낸다. 게이트 구조물이 배치 툴에서 이용되는 공격성 세정 화학물에 긴 기간 동안 노출되는 것은, 하드마스크 풀백이라고도 알려진 하드마스크의 부식을 야기한다. 하드마스크 부식은 잠재적 손상 및/또는 게이트 피처들의 추가 오염을 일으키는, 하부 층들의 너무 이른 노출을 야기한다. 세정 화학물에 대한 장기적인 노출은 게이트 산화물 상에 금속 전극을 형성하는 데 이용되는 텅스텐, 텅스텐 실리사이드 등의 금속 층의 언더컷을 더 야기할 수도 있어, 결국 게이트 산화물을 세정 화학물에 노출시킨다. 하드마스크의 풀백 및 게이트 구조물의 금속 층 및 게이트 산화물을 포함하는 다른 층들의 언더컷은 세정 공정에서 가장 큰 문제들을 제시한다. 게이트 스택의 다양한 층들이 이후의 제조 공정들에 이용되는 화학물들에 너무 빨리 노출되는 것은 게이트 구조물을 동작 불가능하게 만드는, 층들의 추가 손상을 야기할 수도 있다. 제조 동안 효율적이고 손상을 주지 않는 오염 물질들의 제거는 세정 공정에서 큰 과제를 제시한다.
상술한 관점에서, 게이트 구조물의 구조적 무결성을 보존하면서 기판 표면으로부터 오염 물질들을 제거하는 더욱 효과적인 세정 기술이 필요하다. 이는 본 발명이 제시하는 실시형태들에 나타난다.
본 발명은 기판 표면상의 금속 게이트 구조물 주변에 형성된 폴리머 잔류 오염 물질들을 효율적으로 제거하기 위한 개선된 방법 및 장치를 제공함으로써 그 필요성을 충족시킨다. 본 발명은 장치 및 방법을 포함하는 다양한 방식들로 구현될 수 있다는 것을 인식해야 한다. 본 발명의 수개의 실시형태들이 이하 서술된다.
일 실시형태에서, 포스트 식각 세정 공정 동안 금속 게이트 구조물 주변으로부터 폴리머 잔류물들을 제거하기 위한 방법이 개시된다. 이 방법은 금속 게이트 구조물 및 게이트 구조물 주변에 형성된 폴리머 잔류물과 관련된 복수의 공정 파라미터들을 결정하는 단계를 포함한다. 게이트 구조물은 일 이상의 제조 층들을 포함한다. 공정 파라미터들은 게이트 구조물을 포함하는 일 이상의 제조 층들 및 게이트 구조물 주변에 형성된 폴리머 잔류물의 일 이상의 특성들을 정의한다. 기판 표면을 처리하기 위한 제 1 및 제 2 세정 화학물이 식별된다. 제 1 및 제 2 세정 화학물 각각에 대한 일 이상의 공급 파라미터들이 공정 파라미터들에 기초하여 정의된다. 기판 표면 일부에 최적의 기간 동안 제 1 및 제 2 세정 화학물에 대한 최적의 노출을 제공하기 위해 제 1 및 제 2 화학물이 제어된 방식으로 공급 파라미터들을 이용하여 기판 표면 일부에 순차적으로 공급되어, 게이트 구조물의 일 이상의 층들의 구조적 무결성을 보존하면서 게이트 구조물 주변으로부터 폴리머 잔류물들이 실질적으로 제거되도록 한다.
다른 실시형태에서, 포스트 식각 세정 공정 동안 기판 표면상에 형성된 금속 게이트 구조물 주변으로부터 폴리머 잔류물을 제거하기 위한 시스템이 정의된다. 시스템은 이 시스템을 통해 디바이스를 수용하고, 지지하고 수송하기 위한 기판 지지 디바이스를 포함한다. 제 1 근접 헤드는 기판 표면 일부에 제 1 세정 화학물을 메니스커스로서 도입하도록 구성된다. 제 2 근접 헤드는 기판 표면의 일부에 제 2 세정 화학물을 메니스커스로서 도입하도록 구성된다. 제 1 및 제 2 근접 헤드들을 통한 순차적인 제 1 및 제 2 화학물의 도입은 기판 표면 일부에 제어된 방식으로 제 1 및 제 2 세정 화학물의 공급을 가능하게 하여 기판 표면의 일부가 게이트 구조물의 일 이상의 층들의 구조적 무결성이 유지되는 동안 금속 게이트 구조물 주변에 형성된 폴리머 잔류물의 실질적 제거를 위한 최적의 기간 동안 제 1 및 제 2 세정 화학물에 최적으로 노출되도록 한다.
본 발명의 다른 양태들 및 장점들이 본 발명을 예시하는 방식으로 나타내는 이하 상세한 설명 및 첨부 도면들로부터보다 명백해질 것이다.
본 발명은 첨부 도면들과 함께 이하 설명을 참조하여 가장 잘 이해될 수도 있다. 이 도면들은 본 발명의 범위를 바람직한 실시형태로 한정하는 것이 아니라 단지 설명 및 이해를 위한 것임을 인지해야 한다.
도 1 은 본 발명의 일 실시형태에서, 통상의 포스트 식각 금속 게이트 구조물의 간략화된 개략도를 나타낸다.
도 2 는 본 발명의 일 실시형태에서, 세정 공정 동안 도 1 에 나타낸 포스트 식각 금속 게이트 구조물에서 경험되는 잠재적 문제들 및 손상들의 간략화된 개략도를 나타낸다.
도 3a 내지 도 3d 는 식각 공정 후 다양한 게이트 구조물들의 간략화된 개략도들을 나타낸다. 도 3a 는 본 발명의 일 실시형태에서, 완전 식각 후의 간략화된 DRAM 게이트 구조물을 나타낸다. 도 3b 는 본 발명의 다른 실시형태에서, 일부 식각 후의 간략화된 DRAM 게이트 구조물을 나타낸다. 도 3c 는 본 발명의 다른 실시형태에서, 식각 공정 후의 간략화된 플래쉬 (Flash) 텅스텐 게이트 구조물을 나타낸다. 도 3d 는 본 발명의 다른 실시형태에서, 식각 공정 후의 간략화된 텅스텐 게이트 로직 (Logic) 구조를 나타낸다.
도 3e 는 본 발명의 일 실시형태에서, 일반적인 탱크 세정 공정 후의 텅스텐 금속 게이트 구조물의 간략화된 개략도를 나타낸다.
도 4a 내지 도 4c 는 세정 공정 후 도 3a 내지 도 3c 에 나타낸 다양한 게이트 구조물들에서 예상되는 바람직한 세정 결과들의 간략화된 개략도를 나타낸다.
도 4d 는 본 발명의 일 실시형태에서, 제 1 세정 화학물 및 제 2 세정 화학물을 이용한 세정 공정 후 결과의 금속 게이트 구조물을 나타낸다.
도 5 는 본 발명의 일 실시형태에서, 기판 표면에 제 1 및 제 2 공급 화학물의 공급에 사용되는 시스템의 간략화된 개략도를 나타낸다.
도 6a 및 6b 는 본 발명의 일 실시형태에서, 제 1 및 제 2 세정 화학물을 이용한 폴리머 잔류물의 효과적인 제거 속도를 식별하는 그래프들을 나타낸다.
도 7 은 본 발명의 일 실시형태에서, 금속 함유 폴리머 잔류물의 효과적인 제거에 필요한 최적의 노출 시간 및 캐리어 속도를 나타낸다.
도 8 은 본 발명의 일 실시형태에서, 효과적인 금속 함유 폴리머 잔류물 제거 속도를 위한 최적의 농도를 나타낸다.
도 9 는 본 발명의 일 실시형태에서, 포스트 식각 세정 공정 동안 금속 게이트 구조물 주변으로부터 폴리머 잔류물을 제거하는 데 수반되는 다양한 방법의 공정들을 나타낸다.
기판 표면에 형성된 금속 게이트 구조물로부터, 금속 함유 폴리머 잔류물을 포함하는 폴리머 잔류물들을 효과적으로 제거하기 위한 수개의 실시형태들이 이하 서술될 것이다. 그러나, 본 발명이 이러한 특정 상세들 중 일부 또는 전부 없이도 실행될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예로, 본 발명을 불필요하게 모호하게 하지 않기 위해 주지된 공정 동작들은 서술되지 않는다.
기판 표면으로부터 폴리머 잔류물들 및 금속 함유 폴리머 잔류물 등의 오염 물질들을 효과적으로 제거하는 것은 기판상에 형성되는 피처들 및 마이크로칩들과 같은 결과의 디바이스들의 기능성을 유지하는 것을 돕는다. 본 발명의 일 실시형태에서, 금속 게이트 구조물 주변에 형성된 폴리머 잔류물들은 기판 표면에 공격성 화학물들을 순차적으로 공급함으로써 제거된다. 게이트 구조물의 구조적 무결성을 보존하면서 게이트 구조물 주변으로부터 폴리머 잔류 오염 물질들의 최적의 제거를 가능하게 하기 위해 공격성 화학물들은 매우 제어된 방식으로 공급된다. 공격성 화학물들을 매우 제어된 방식으로 공급하기 위해, 게이트 구조물 및 폴리머 잔류물과 관련된 복수의 공정 파라미터들이 결정된다. 공정 파라미터들은 게이트 구조물을 형성하는 복수의 제조 층들 및 게이트 구조물 피처 주변에 형성된 다양한 종류의 폴리머 잔류물들을 분석함으로써 얻어진다. 공정 파라미터들은 게이트 구조물의 상이한 층들 및 폴리머 잔류물과 관련된 일 이상의 특성들을 정의한다. 제 1 및 제 2 공격성 화학물이 식별되고 일 이상의 공급 파라미터들은 식별된 공격성 화학물들을 위해 공정 파라미터들에 기초하여 정의된다. 공급 파라미터들은 공격성 화학물들을 제어된 방식으로 순차적으로 공급하는 데 이용되어 게이트 구조물의 구조적 무결성을 상실하지 않으면서 폴리머 잔류물들의 최적의 제거가 가능해진다.
다양한 실시형태들의 장점들은 원하지 않는 폴리머 잔류물을 효과적으로 제거하여 실질적으로 청결한 디바이스를 만드는 간단하고 일반적인 화학물들의 사용을 포함한다. 공격성 화학물들의 제어된 공급은 임계 치수를 정확하게 제어하여 폴리머 잔류물의 제거를 유발한다.
공격성 화학물들의 제어된 공급의 효율성을 이해하기 위해, 게이트 구조물에서 경험되는 부정적인 효과들이 도 1 및 도 2 를 참조하여 처음으로 서술될 것이다. 도 1 은 본 발명의 일 실시형태에서, 게이트 구조물의 간략화된 개략도를 나타낸다. 게이트 구조물은 제조 재료들이 퇴적되는 복수의 제조 층들을 이용하여 기판 (100) 의 표면상에 형성된다. 제조 층들은 기판 (100) 의 표면의 게이트 산화물 층 (115) 상에 형성된 일 이상의 금속 층들 (120, 122) 을 포함할 수도 있다. 게이트 산화막 층 (115) 은 보통 소스/드레인 (105) 상에 형성된 고유전율 필름 층이다. 금속 층들은 금속 전극을 형성하는 데 이용된다. 도 1 에서, 금속 1 (120) 및 금속 2 (122) 의 두 금속 층이 금속 전극을 형성하는 데 이용된다. 일부 금속들은 텅스텐 (W), 텅스텐 실리사이드, 텅스텐 질화물, 탄탈륨, (도핑되거나 또는 도핑되지 않은) 폴리실리콘, 실리콘 산화물 (SiO2), 탄탈륨 질화물 (TaN), 하프늄 산화물, 알루미늄 산화물, 나이트라이디드 하프늄-실리케이트 (HfSiON) 등을 포함하는 금속 전극을 형성하는 데 이용된다. 폴리실리콘 층 (125) 은 금속들 상에 형성된다. 하드마스크 층 (130) 은 폴리실리콘 층 (130) 상에 형성된다. 하드마스크 층 (130) 은 복수의 하드마스크 층 (130, 132, 134) 으로 구성될 수도 있다. 통상의 재료들은 하드마스크 층들을 형성하는 데 이용되는 실리콘 질화물, 실리콘 산화물 등을 포함한다. 하드마스크 층은 포토레지스트 층으로서 형성되고 식각 공정 동안 하부 층들을 보호하는 데 이용된다. 식각 공정 동안, 금속 게이트 구조물을 정의하는 데 이용되는 식각 화학물들은 폴리머 잔류 오염 물질들 (140) 및 금속 함유 폴리머 잔류 오염 물질들 (142) 을 금속 게이트 구조물의 상면에 그리고 측벽들을 따라 남길 것이다. 금속 게이트 구조물의 특성들을 보존하면서 원하지 않는 폴리머 잔류 오염 물질들 (140, 142) 을 제거하는 것이 필수적이다.
도 1 에 나타낸 게이트 구조물은 기판상에 형성된 게이트 구조물의 일 예이다. 게이트 구조물의 변형물들이 가능하다. 도 3a 내지 도 3d 는 도 1 에 나타낸 게이트 구조물의 변형물들 중 일부를 나타낸다. 도 3a 는 완전 식각 후의 DRAM 게이트 구조물을 나타낸다. 게이트 구조물의 게이트 스택은 실리콘 기판 (100) 상에 형성된 게이트 산화물 (115) 을 포함한다. 폴리실리콘 층 (125) 이 게이트 산화물 (115) 상에 형성된 후 금속 1 층 (120) 및 금속 2 층 (122) 이 형성된다. 하드마스크 층 (130) 은 금속 2 층 상에 형성된다. 도시된 바와 같이, 식각 공정 후 포스트 식각 폴리머 잔류물들 (140) 및 금속 함유 폴리머 잔류물 (142) 이 게이트 구조물 주변에 형성된다. 실제로 게이트 구조물의 다양한 층들을 손상시키지 않고 게이트 구조물 주변에 형성된 폴리머 잔류물들을 제거하는 것이 과제이다.
도 3b 는 도 3a 에 나타낸 게이트 구조물의 변형물을 예시한다. 도 3b 의 게이트 구조물은 전체 게이트 산화물 (115) 상에 형성된 폴리실리콘 층 (125) 에 대한 오픈 식각 공정의 결과로 형성되고 게이트 스택은 폴리실리콘 층 (125) 일부 상에 형성된다.
도 3c 는 실리콘 기판 (100) 상에 형성된 플래쉬 텅스텐 금속 게이트 구조물의 일 실시형태를 나타낸다. 게이트 구조물의 게이트 스택은 기판상에 형성된 게이트 산화물 (115) 을 포함한다. 게이트 산화물 (115) 상에 실리콘 질화물의 보호 층 (152) 이 형성된다. 금속 1 층 (120), 금속 2 층 (122), 및 금속 3 층 (124) 은 실리콘 질화물 층 (152) 의 상면에 형성된다. 하드마스크 층 (130) 은 금속 층 (124) 의 상면에 형성된다.
도 3d 는 본 발명의 일 실시형태에서, 실리콘 기판 (100) 상에 형성된 포스트 식각 게이트 구조물을 나타낸다. 다른 게이트 구조물들에 대해 상술한 바와 같이, 고유전율 필름 층 (115) 이 실리콘 기판상에 형성되고, 금속 2 층 (122), 금속 1 층 (120) 등의 복수의 금속 층들이 고유전율 필름 층 (115) 상에 형성된다. 금속 층들은 텅스텐, 텅스텐 실리사이드, 탄탈륨, 탄탈륨 질화물 등의 텅스텐 또는 탄탈륨계 금속 층들일 수도 있다. 금속 층들 상면에, 폴리실리콘 층(125) 이 형성된다. 폴리실리콘 층 (125) 상면에, 하드마스크 층이 형성된다. 식각 공정에서 사용되는 다양한 화학물들이 게이트 피처들 주변에 폴리머 잔류물들 (140) 을 퇴적시킨다. 금속 함유 폴리머 잔류물 (142) 을 포함하는 포스트 식각 폴리머 잔류물들 (140) 의 제거는, 세정 공정 동안 이 잔류물들을 제거하는 데 사용되는 화학물들이 게이트 구조물의 일 이상의 층들을 손상시키는 경향이 있기 때문에 문제가 된다. 도 2 는 종래의 세정 툴들이 사용되었을 때, 잠재적 세정 문제들의 일 예로서 마스크 풀백 및 금속 부식에 따른 금속 층들의 언더컷을 나타낸다.
도 3e 는 세정 공정 동안 배치 툴이 사용될 때의 다른 잠재적 세정 문제를 나타낸다. 침지 탱크 툴 (예를 들어, POR (Process of Record) 탱크 툴) 등의 배치 툴은 폴리머 잔류 오염 물질들을 효과적으로 제거하기 위해 이용된다. 배치 툴은 폴리머 잔류물의 효과적인 제거를 위해 기판을 관련된 게이트 구조물과 함께 세정 화학물에 노출시킨다. 탱크 툴에서 공격성이 적은 화학물을 이용하는 것은 비효율적인 세정 공정을 일으킨다. 탱크 툴에서 공격성이 큰 화학물이 사용될 때, 게이트 구조물은 도 3e 에 나타낸 바와 같이 높은 재료 손실을 경험한다. 금속 함유 폴리머 잔류 오염 물질을 용해시키는 데 이용되는 공격성 화학물은 또한 하드마스크 층과 반응하여 하드마스크 층을 심각하게 침식함으로써 게이트 구조물의 하부 층들을 세정 및 포스트 세정 공정 동안 공격성 세정 화학물들에 노출시킨다. 노출된 게이트 구조물 층들은 공격성 세정 및 다른 제조 화학물들로부터 심각한 손상을 겪고 결국 게이트 구조물이 손상되거나 동작할 수 없게 될 수도 있다.
종래의 방법들은 기판 표면을 세정 화학물들에 노출시키기 위해 침지 툴을 사용했다. 공격성이 적은 세정 화학물이 침지 툴에서 사용될 때, 세정은 매우 열악한 프로파일 제어에 의해 비효율적이었다. 반면에, 기판 표면을 처리하기 위해 공격성이 큰 화학물이 사용될 때, 도 2 에 나타낸 바와 같이 하드마스크 층의 풀백 및 다양한 제조 층들의 언더컷을 포함한 제조 층들의 실질적인 손상이 발생한다. 이는 게이트 구조물의 측벽 및 상면의 폴리머 잔류물들이 금속을 함유한다는 사실에 기인한다. 금속 포함 폴리머 잔류물을 효과적으로 제거하기 위해, 공격성 화학물들이 선택되어 공격성 화학물들이 세정 공정 동안 금속 함유 폴리머 잔류물 용해 및/또는 제거가 가능하도록 한다. 그러나, 이 공격성 화학물들은 또한 금속 함유 제조 층들 및 하드마스크 층들과 반응하여 하드마스크 층들의 일부를 제거하고 (하드마스크 풀백) 게이트 구조물의 금속 함유 제조 층들의 일부를 제거한다. 하드마스크 층에 풀백이 있을 때, 게이트 구조물을 형성하는 하부 제조 층들은 이후의 제조 공정들에서 사용되는 화학물들을 포함하는 주변 환경에 너무 빨리 노출되어, 하부 층들의 오염 또는 손상이 야기된다. 오염된/손상된 하부 층들은 결과의 디바이스를 동작 불가능하게 할 수도 있다. 이에 따라, 하드마스크 풀백을 방지하면서, 그렇게 하지 않으면 너무 빨리 게이트 산화물 층을 제조 화학물들에 노출시킬 수도 있는 하부 제조 층들을 보존하는 것이 유익하다.
도 4a 내지 4c 는 도 3a 내지 3c 에 도시된 다양한 게이트 구조물들을 위한 세정 공정으로부터의 바람직한 세정 결과들을 나타낸다. 예상되는 바람직한 결과는 게이트 구조물 주변으로부터 폴리머 잔류 오염 물질들을 효과적으로 제거하면서 게이트 구조물의 다양한 제조 층들을 보존한다. 이러한 결과를 위해, 도 4a 는 도 3a 에 나타낸 완전 식각 게이트 구조물을 위한 세정 공정 후 예상되는 바람직한 결과를 나타내고, 도 4b 는 도 3b 에 나타낸 오픈 식각 게이트 구조물을 위한 세정 공정 후 예상되는 바람직한 결과를 나타내고, 도 4c 는 도 3c 에 나타낸 텅스텐 금속 게이트 구조물을 위한 세정 공정 후 기대되는 바람직한 결과를 나타낸다. 도시한 바와 같이, 바람직한 결과들은 임의의 제조 층들의 손상 없이 금속 함유 잔류물들을 포함하는 폴리머 잔류 오염 물질들의 효과적인 제거를 필요로 한다.
도 5 는 발명의 일 실시형태에서, 금속 게이트 구조물들 주변에 퇴적된 폴리머 잔류물들을 실질적으로 제거하기 위해 제 1 세정 화학물 및 제 2 세정 화학물을 기판 (100) 의 표면에 제어된 방식으로 도입하는 데 사용되는 세정실 내의 시스템 (500) 을 나타낸다. 시스템 (500) 은, 선택된 평면상에 하우징 챔버 (510) 를 통해 기판을 수용하고, 지지하고 수송하기 위해, 캐리어 (550) 등의 기판 지지 디바이스를 갖는, 하우징 챔버 (510) 를 포함한다. 기판 (100) 은 기판 유입 영역 (515) 에서 수용되고, 일 이상의 근접 헤드 세트들 (545 및 555) 을 가진 영역을 통해 수송되고 기판 유출 영역 (560) 으로 전달된다. 도 5 의 실시형태는 기판 (100) 이 수송되는 선택된 평면 중 어느 일 측에 위치하여 제 1 및 제 2 세정 화학물들을 기판 (100) 의 양측 모두에 전달하는 한 쌍의 근접 헤드를 나타낸다. 근접 헤드들의 이러한 구성은 예시적이고, 한정하는 것으로 해석되지 않아야 한다는 것이 인식되어야 한다. 결과적으로, 근접 헤드들의 다른 조합들 및 구성들이 기판 (100) 의 효과적인 세정을 위해 고려될 수도 있다.
포스트 식각 세정 공정 동안 기판 표면에 메니스커스로서, 각각 제 1 세트의 근접 헤드들 (545) 은 제 1 화학물을 공급하는 데 사용되고 제 2 세트의 근접 헤드들 (555) 은 제 2 화학물을 공급하는 데 사용된다. 본 명세서에서 사용된 "메니스커스" 라는 용어는 액체의 표면 장력에 의해 부분적으로 바운드되고 컨테인된 액체의 체적을 지칭한다. 컨테인된 화학적 영역을 정의하는 메니스커스는, 제어 가능하고, 컨테인된 형상으로 표면상에서 이동될 수 있다. 또한, 메니스커스 형상은 근접 헤드들 (545 및 555) 에 연결된 컴퓨팅 시스템 (505) 을 통해 제어될 수 있다. 시스템 (510) 은 제 1 및 제 2 세정 화학물들을 수용하고, 유지하고 근접 헤드들 (545 및 555) 로 공급하기 위한 저장소들 (525 및 530) 을 포함한다. 저장소들 (525 및 530) 에 연결된 화학물 공급 메커니즘 (520) 은 제 1 및 제 2 세정 화학물들의 근접 헤드들 (545 및 555) 을 통한 흐름을 제어한다. 화학물 공급 메커니즘 (520) 은 제 1 및 제 2 세정 화학물들의 근접 헤드들 (545 및 555) 로의 제어된 전달을 가능하게 하도록 제어하는 일 이상의 정확한 제어들을 포함할 수도 있다. 정확한 제어들은 컴퓨팅 시스템 (505) 에 의해 원격으로 제어될 수도 있다. 컴퓨팅 시스템 (505) 내의 소프트웨어는 정확한 제어들을 조작하여 적절한 양의 제 1 및 제 2 공급 화학물들이 세정 공정의 적절한 단계들에서 근접 헤드들에 제공되도록 하는 데 사용될 수도 있다. 다양한 제조 층들 및 폴리머 잔류 오염 물질들과 관련된 복수의 공정 파라미터들이 전달 제어를 조작하여 적절한 양의 제 1 및 제 2 세정 화학물들이 근접 헤드들에 전달하도록 하는 데 사용된다.
제 1 및 제 2 세정 화학물들의 공급은 복수의 공정 파라미터들에 기초한다. 공정 파라미터들은 게이트 구조물을 형성하는 다양한 제조 층들 및 제거될 필요가 있는 폴리머 잔류물들을 분석함으로써 얻어진다. 공정 파라미터들은 각 제조 층들 및 폴리머 잔류물의 특성들을 정의한다. 게이트 구조물에서 각 제조 층들과 관련된 공정 파라미터들 중 일부는 일 이상의 종류, 크기, 및 구성을 포함한다. 폴리머 잔류물 제거와 관련된 공정 파라미터들 중 일부는 게이트 제조 공정에서 사용되는 반도체 재료들 상에서의 화학물 종류, 농도, 온도, 노출 시간, 및 타겟 제거 속도를 포함할 수도 있다. 게이트 제조 공정에서 사용되는 반도체 재료들 중 일부는 실리콘 산화물 (SiO2), 텅스텐 (W), 텅스텐 실리사이드, 텅스텐 질화물, 탄탈륨 질화물, 탄탈륨 등을 포함할 수도 있다. 제 1 세정 화학물 및 제 2 세정 화학물은 공정 파라미터들에 기초하여 선택되어 게이트 구조물 피처의 손상 없이 폴리머 잔류 오염 물질들이 효과적 및 실질적으로 제거되도록 한다. 제조 층들 및 폴리머 잔류물들과 관련된 공정 파라미터들은 일 기판에서 다음 기판에 따라 달라질 수도 있다. 세정 공정 동안 기판 표면에 형성된 게이트 구조물을 보존하여 게이트 구조물의 기능성 및 반도체 디바이스의 기능성이 유지되도록 하는 것은 필수적이다.
공정 파라미터들에 기초하여 선택된 제 1 및 제 2 화학물들은 일반적으로 세정 공정 동안 종래의 툴들에서 사용되지 않는 공격성 화학물들이다. 긴 기간을 넘어서 노출될 때 이 공격성 화학물들은 기판 (100) 에 형성된 피처들에 상당한 손상을 유발한다고 알려져 있다. 그러나, 이 공격성 화학물들은 제한된 시간 동안 제어된 방식으로 공급될 때 게이트 구조물 주변에 형성된 폴리머 잔류물들의 효과적인 제거를 용이하게 한다. 일 실시형태에서, 제 1 세정 화학물은 APM (ammonium peroxide mixture) 이고 제 2 세정 화학물은 묽은 플루오르화 수소산 (dHF) 이다. APM 은 금속 포함 폴리머 잔류물들과 상호 작용하여 기판에 형성된 피처들 주변으로부터 이들을 효과적으로 제거하는 것으로 알려져 있는 바와 같이, 효과적인 세정 화학물이다. 그러나, 상술한 바와 같이, APM 은 또한 텅스텐 및 텅스텐 함유 화합물들에 대해 높은 제거 속도를 갖는 공격성 화학물이기 때문에 종래의 배치 세정 툴들에서 게이트 구조물들과 같은 텅스텐 함유 디바이스 스택 (stack) 들의 세정을 위한 효과적인 세정 화학물으로 사용하기는 어렵다. 게이트 구조물의 제조 층들, 특히 텅스텐/텅스텐 화합물들을 포함하는 층들에 대한 손상을 피하기 위해, 제 1 및 제 2 세정 화학물들이 근접 헤드들 (545 및 555) 에 매우 제어된 방식으로 각각 공급되어, 기판 표면의 세정 화학물들에 대한 노출을 제한한다. 근접 헤드들을 이용하는 정확한 노출 시간 및 길이는 APM 공급 동안 피처의 제조 층들 내의 금속 필름 손실의 허용량을 정의할 수 있도록 하기 위해 폴리머 잔류물의 원하는 타겟 제거 속도에 의해 드라이브 (drive) 될 수도 있다.
세정 화학물들에 대한 기판 표면의 노출 제한을 돕기 위해, 게이트 구조물들과 같은 피처들의 다양한 제조 층들, 및 폴리머 잔류 오염 물질들과 관련된 공정 파라미터들에 기초하여 일 이상의 공급 파라미터들이 제 1 및 제 2 세정 화학물 각각을 위해 정의된다. 제 1 및 제 2 세정 화학물 각각을 위해 정의될 수도 있는 일부 공급 파라미터들은 화학물 종류, 제 1 및 제 2 세정 화학물의 공급 순서, 농도, 노출 시간, 온도, 압력, 및 흐름 속도를 포함할 수도 있다. 일 실시형태에서, 노출 시간은 또한 기판이 근접 헤드들 아래로 수송되는 선형 속도 (linear speed) 및 기판 표면에 공급될 수도 있는 메니스커스의 폭의 함수로서 정의될 수도 있다. 따라서, F(t노출 시간)=f(메니스커스 폭/표면 면적, 기판 선형 속도) 이다. 웨이퍼의 선형 속도는 모터 등의 기계적 디바이스들을 이용하여 제어될 수도 있다. 예를 들어, 근접 헤드 (545) 가 약 20 mm 폭의 메니스커스를 공급할 수 있으면, 기판의 선형 속도는 제 1 세정 화학물 공급을 위한 노출 시간을 1 초로 주기 위해 약 20 mm/sec 로 조정될 수도 있다. 제 1 및 제 2 세정 화학물 각각에 대한 바람직한 노출 시간에 따라, 근접 헤드들 아래의 기판의 선형 속도는 이에 부응하여 모터를 이용하여 조정될 수도 있다.
세정 화학물들에 대한 공급 파라미터들을 확립하면, 제 1 및 제 2 세정 화학물들은 이 공급 파라미터들에 기초하여, 기판 표면에 제 1 및 제 2 근접 헤드들 (545 및 555) 를 이용하여 순차적으로 제어된 방식으로 공급된다. 세정 화학물들의 공급 순서는 엄격하지 않다. 일 실시형태에서, 제 1 세정 화학물 (APM) 은 제 1 근접 헤드 (545) 를 이용하여 공급된 후 제 2 근접 헤드 (555) 를 이용한 제 2 세정 화학물 (dHF) 이 공급된다. 다른 실시형태에서, 제 1 근접 헤드 (545) 를 이용한 제 2 세정 화학물 (dHF) 의 공급 후 제 1 세정 화학물 (APM) 이 제 2 근접 헤드 (555) 를 이용하여 순차적으로 공급된다. 세정 화학물들의 공급 순서는 보존될 금속 산화물의 양 등의 바람직한 결과들에 기초할 수도 있다. 제 1 및 제 2 세정 화학물들의 제어된 순차적 공급은 게이트 구조물들 등의 피처들 주변으로부터 피처들을 손상시키지 않고 폴리머 잔류물의 실질적 제거를 돕는다. 상술한 바와 같이, 각 세정 화학물들에 대한 노출 시간은 해당하는 근접 헤드들 아래의 기판의 선형 속도를 제어함으로써 제어된다.
제 1 및 제 2 세정 화학물들의 공급 후 린싱 화학물을 이용한 린싱 공정이 수행될 수도 있다. 린싱 화학물은 각각의 세정 공정 후에 기판 표면에 공급된 임의의 잔여 세정 화학물을 제거하는 데 이용된다. 결과적으로, 발명의 일 실시형태에서, 다양한 화학물들의 처리 순서는, 제 1 세정 화학물의 공급, 린싱 화학물을 이용한 린싱 공정, 제 2 화학물의 공급 및 린싱 화학물을 이용한 린싱 공정을 포함할 수도 있다. 제 1 및 제 2 화학물 각각의 공급 다음의 린싱 공정은 동일한 린싱 화학물 또는 상이한 린싱 화학물들을 이용할 수도 있다.
제 1 및 제 2 근접 헤드들 (545, 555) 은 기판 표면을 세정하고 헹구기 위해 세정 화학물 및 린싱 화학물을 메니스커스로서 전달하도록 구성된다. 세정 화학물 및 린싱 화학물 메니스커스들은 연결되거나 분리될 수도 있다. 일 실시형태에서, 세정 화학물들 및 린싱 화학물 메니스커스들은 연결된다. 근접 헤드들 (545, 555) 은 세정 화학물 메니스커스와 린싱 화학물 메니스커스 사이의 연결을 가능하게 하도록 구성된다. 이 실시형태에서, 공급된 세정 화학물들은 한번 사용되고 공급 후 재생되지 않는다. 다른 실시형태에서, 세정 화학물들 및 린싱 화학물 메니스커스들은 별개이다. 이 실시형태에서, 각각의 근접 헤드들 (545, 555) 은 세정 화학물 메니스커스가 린싱 화학물 메니스커스로부터 구별되어 유지되도록 구성된다. 따라서, 이 실시형태에서, 공급된 세정 화학물이 공급 후 이후의 세정 공정들에서 재사용되도록 재생될 수 있다.
발명의 일 실시형태에서, 제 1 및 제 2 근접 헤드들 (545, 555) 각각은 세정 및 린싱 공정들 후 기판 표면을 건조시키는 건조 공정을 제공하도록 더 구성된다. 건조 공정은 IPA (isopropyl alcohol) 증기 등의 건조 화학물의 기판 표면에 대한 공급을 포함할 수도 있다. 일 실시형태에서, 건조 공정은 제 1 세정 및 린싱 공정 후 선택적이다. 제 1 화학물 및 린싱 화학물의 공급 후 건조 공정이 수행되지 않는 실시형태에서, DIW (de-ionized water) 필름은 너무 이른 건조 및/또는 추가 오염을 방지하기 위해 기판 표면에 남겨진다. 그러나, 제 2 세정 및 린싱 공정 후에는 건조 공정이 포함된다.
세정 공정 동안, 기판은 근접 헤드들 (545, 555) 아래에서 방사상으로 이동하여, 기판 표면의 모든 부분에 대한 다양한 화학물들의 균일한 공급을 보장하게 된다. 이 실시형태에서, 근접 헤드들의 크기는 기판의 폭보다 작다. 근접 헤드들 아래에서 기판의 회전 속도는 바람직한 노출 시간 및 폴리머 잔류물에 대한 타겟 제거 속도에 기초하여 조정된다.
다른 실시형태에서, 근접 헤드들은 보다 국지적인 세정 화학물들의 공급을 짧은 노출 시간과 함께 제공하기 위해 기판의 지름보다 약간 더 큰 헤드를 갖도록 구성된다. 이 실시형태에서, 기판은 근접 헤드들 아래에서 선형으로 이동한다.
근접 헤드들을 이용하는 짧은 노출 시간은 세정 공정에서 농축되고 공격성인 화학물들을 사용하도록 허용한다. 공격성 화학물들의 높은 흐름 조건들 및 린싱 화학물들에 의한 이동 (displacement) 은 폴리머 잔류 오염 물질들과의 더 빠른 반응 및 그 반응의 더 빠른 서스펜션을 가능하게 하여 피처들의 공격성 화학물들에 대한 노출을 최소화하면서 폴리머 잔류 오염 물질들의 최적의 제거를 가능하게 하고, 따라서 세정 공정 동안 게이트 구조물들 등의 피처들의 제조 층들의 풀백 및 언더컷을 방지한다. 그러므로, 예를 들어, APM 이 텅스텐/텅스텐 화합물이 사용된 금속 게이트 구조물 주변의 금속 폴리머 잔류물들을 제거하는 데 사용될 수 있다. APM 이 텅스텐을 매우 빠르게 용해시킨다고 알려져 있음에도 불구하고, 제어된 노출 시간은 폴리머 잔류물들이 주변에 형성된 피처들을 보존하면서 폴리머 잔류물의 효율적인 제거를 가능하게 한다. 도 6a, 도 6b 및 도 7 은 각각 최소한의 산화물 층 손실을 갖는 잔류물 세정을 도시하는 차트 1, 2, 및 3 을 나타낸다. 도 6a 에서 알 수 있는 바와 같이, 예를 들어, APM 의 농도는 약 1 Å/sec 에서 10 Å/sec 의, 최적은 약 5 Å/sec 인 식각 속도를 제공하기 위해 조정될 수도 있다. 게이트 구조물에서의 재료 손실은 약 5 초의 노출 시간 동안 약 5 Å 에서 10 Å 사이일 수 있다. APM 의 농도 및 노출 시간은 게이트 구조물 재료의 낮은 재료 손실을 유지하면서 허용될 수 있는 범위의 폴리머 잔류물 제거를 획득하기 위해 조정될 수도 있다. 노출 시간은 노출 시간을 약 ±0.1 초 단위로 미세 튜닝하기 위해 정확한 제어들을 이용하여 조정될 수 있다. 예를 들어, APM의 일반적인 구성 범위는 농축된 측의 약 1:1:1 에서 희석된 측의 약 1:4:50 이고, 표준 농도는 약 1:4:10 이다. dHF 에 대해, 농도의 범위는 농축된 측의 약 1:10 과 희석된 측의 약 1:1000 사이이고, 표준 농도는 약 1:100 이다. 표준 노출 시간은 약 1 초에서 약 20 초 사이의 범위에서 약 2 초이다. 근접 헤드의 크기에 따라, 기판의 속도는 필요한 노출 시간을 제공하기 위해 조정될 수도 있다. 근접 헤드의 폭은 약 10 mm 에서 약 40 mm 사이이고 기판의 속도는 필요한 노출 시간에 따라 조정될 수 있다. 도 8 은 폴리머 잔류 오염 물질들의 효과적인 제거를 위한 캐리어 속도에 대한 타겟 노출 시간의 그래프를 나타낸다.
도 8 에 나타낸 그래프는 두 개의 상이한 폭을 가진 근접 헤드들에서, 폴리머 잔류 오염 물질들의 효과적인 제거를 위한 노출 시간에 대한 스캐닝 속도를 도시한다. 그래프는 폴리머 잔류물의 타겟 제거 속도를 식별한다. 바람직한 제거 속도에 기초하여, 제 1 및 제 2 공급 화학물들의 농도, 근접 헤드들 아래의 기판의 속도 및 노출 시간이 조정될 수 있다. 예를 들어, 5 Å 의 텅스텐계 잔유물을 제거하는 것이 바람직하면, 그래프는 이 목표를 달성하기 위한 최적의 노출 시간 및 기판의 속도를 식별한다.
상술한 바와 같이, 도 3d, 도 3e 및 도 4d 는, 발명의 일 실시형태에서 세정 공정이 수행되기 전 또는 후 결과의 금속 게이트 구조물을 나타낸다. 도 3d 에서 알 수 있듯이, 게이트 구조물 주변에 형성된 폴리머 잔류 오염 물질들을 갖는 일반적인 게이트 구조물을 나타낸다. 도 3e 는 종래의 공격성 화학물들을 사용하는 세정 공정의 결과를 나타낸다. 하드마스크 층 상면의 폴리머 잔류물은 하드마스크 층의 심각한 침식과 함께 박리됨으로써, 하부 층들을 노출시킨다. 도 4d 는 본 발명의 제 1 및 제 2 세정 화학물들을 사용하는 세정 공정 후의 결과를 나타낸다. 제 1 및 제 2 세정 화학물들의 기판에 대한 정확한 전달 및 제어된 노출은 하드마스크 층에 임의의 부정적인 효과들을 유발하지 않고 하드마스크 상면에 형성된 폴리머 잔류물의 효율적인 제거를 가능하게 한다. 또한, 세정 화학물들에 대한 제어된 노출은 게이트 구조물의 금속 층들을 실질적으로 보존하면서 금속 게이트 구조물의 측벽들에 형성된 폴리머 잔류물의 제거를 가능하게 한다.
도 9 는, 발명의 일 실시형태에서 포스트 식각 세정 공정 동안 금속 게이트 구조물 주변으로부터의 폴리머 잔류물을 제거하는 데 수반되는 공정 공정들을 나타낸다. 공정은 금속 게이트 구조물 및 금속 게이트 구조물 주변에 형성된 폴리머 잔류물과 관련된 복수의 공정 파라미터들이 결정되는 공정 (910) 에서 시작된다. 금속 게이트 구조물은 다양한 제조 공정들을 이용하여 형성된 다층 구조일 수도 있다. 공정 파라미터들은 게이트 구조물을 형성하는 제조 층들을 분석하고 게이트 구조물 주변에 형성된 폴리머 잔류물을 분석함으로써 획득된다. 공정 파라미터들은 각각의 제조 층들 및 폴리머 잔류물 각각과 관련된 종류, 크기, 조성, 온도 및 제거될 폴리머 잔류물과 관련된 타겟 제거 속도를 포함할 수도 있다. 공정 파라미터들은 게이트 구조물을 구성하는 제조 층들 각각 및 제거될 폴리머 잔류물의 특성들을 정의한다.
제 1 세정 화학물 및 제 2 세정 화학물은 공정 (920) 에 나타낸 바와 같이, 공정 파라미터들에 기초하여 식별된다. 제 1 및 제 2 세정 화학물은 공격성 세정 화학물들일 수도 있고 APM (Ammonium peroxide mixture) 및 묽은 플루오르화 수소산 (dHF) 를 포함할 수도 있다. 제 1 및 제 2 세정 화학물의 예들은 예시적이고 APM 및 dHF 에 한정되지 않으며 금속 폴리머 잔류물들을 실질적으로 제거하도록 용해시키거나 효과적으로 반응한다고 알려진 다른 공격성 화학물들을 포함할 수도 있다. 세정 화학물들로서 이용될 수도 있는 다른 공격성 화학물들의 일부는 예를 들어, 불산 및 염산 (HF/HCL) 의 혼합물을 포함할 수도 있다.
제 1 및 제 2 세정 화학물들과 관련된 복수의 공급 파라미터들은 공정 (930) 에 나타낸 바와 같이, 복수의 공정 파라미터들에 기초하여 정의된다. 제 1 및 제 2 세정 화학물 각각에 관련된 공급 파라미터들 중 일부는 종류, 농도, 노출 시간, 온도, 압력, 및 흐름 속도를 포함할 수도 있다. 또한, 공급 파라미터들은 제 1 및 제 2 근접 헤드들 세트 아래의 기판의 속도 및 각각의 근접 헤드에서 메니스커스의 폭을 포함할 수도 있다. 노출 시간은 기판의 속도 및 각각의 근접 헤드에서 메니스커스의 폭의 함수로서 계산될 수도 있다. 공급 파라미터들은 금속 게이트 주변으로부터의 폴리머 잔류물의 타겟 제거 속도에 기초하여 정의된다.
공정 (940) 에 나타낸 바와 같이, 공정은 제 1 및 제 2 세정 화학물들의 공급 파라미터들을 이용한 제어된 방식으로의 순차적인 공급으로 끝난다. 제 1 및 제 2 세정 화학물들의 공급은 금속 게이트 구조물의 구조적 무결성을 실질적으로 보존하면서 금속 게이트 구조물 주변으로부터 폴리머 잔류물의 실질적인 제거를 가능하게 한다. 제 1 및 제 2 세정 화학물들의 공급은 제 1 및 제 2 근접 헤드들에 통신 가능하게 연결된 컴퓨팅 시스템을 통해 달성될 수도 있다. 근접 헤드들에 통신 가능하게 연결된 화학물 공급 메커니즘에서 이용 가능한 일 이상의 정확한 제어들은, 제 1 및 제 2 화학물들의 제어된 공급을 가능하게 하여 게이트 구조물을 구성하는 일 이상의 제조 층들의 구조적 무결성을 실질적으로 보존하면서 기판 표면의 금속 게이트 구조물 주변으로부터 폴리머 잔류물을 최적으로 제거하기 위해 컴퓨팅 시스템 내의 소프트웨어를 이용하여 조정될 수도 있다. 공급된 세정 화학물들은 재생되어 이후의 세정 공정들에서 재사용됨으로써 단순하지만 고가인 세정 화학물들의 최적의 사용을 가능하게 할 수도 있다. 그러므로, 본 발명의 다양한 실시형태들은 금속 게이트 구조물에서 사용되는 금속을 용이하게 용해시키는 것으로 알려진 공격성 화학물들을 이용하여 금속 게이트 구조물의 구조적 무결성을 보존하면서 금속 게이트 구조물들 주변으로부터 폴리머 잔류물들을 제거하는 방법들을 제공한다.
웨이퍼 캐리어 등의 기판 지지 디바이스에 대한 더 많은 정보에 대해, 2007년 5월 2일 출원되고 본 출원의 양수인에게 양도된 발명의 명칭이 "HYBRID COMPOSITE WAFER CARRIER FOR WET CLEAN EQUIPMENT" 인 미국 특허출원 제 11/743,516 호를 참조할 수 있다.
근접 헤드에 관한 추가적인 정보에 대해, 2003년 9월 9일 등록된 발명의 명칭이 "METHODS FOR WAFER PROXIMITY CLEANING AND DRYING" 인 미국 특허 제 6,616,772 호에 서술된 예시적인 근접 헤드를 참조할 수 있다. 이 특허는, 본 출원의 양수인인 Lam Research Corporation 에 양도되었다.
메니스커스에 대한 추가적인 정보에 대해, 2005년 1월 24일 등록된 발명의 명칭이 "METHODS AND SYSTEMS FOR PROCESSING A SUBSTRATE USING A DYNAMIC LIQUID MENISCUS" 인 미국 특허 제 6,998,327 호 및 2005년 1월 24일 등록된 발명의 명칭이 "PHOBIC BARRIER MENISCUS SEPARATION AND CONTAINMENT" 인 미국 특허 제 6,998,326 호를 참조할 수 있다. 본 출원의 양수인에게 양도된 이 미국 특허들은, 모든 목적을 위해 전체로서 통합된다.
상부 및 하부의 메니스커스에 대한 추가적인 정보에 대해, 2002년 12월 24일에 출원된 발명의 명칭이 "MENISCUS, VACUUM, IPA VAPOR, DRYING MANIFOLD" 인 미국 특허출원 제 10/330,843 호에 개시된 예시적인 메니스커스를 참조할 수 있다. 이 미국 특허는, 본 출원의 양수인인 Lam Research Corporation 에 양도되었다.
본 발명이 명확한 이해를 위한 목적으로 일부 상세하게 설명되었음에도 불구하고, 첨부된 청구항들의 범위 내에서 특정 변경들 및 변형들이 실행될 수 있다는 것은 명백하다. 따라서, 본 실시형태들은 제한적인 것이 아니라 예시적인 것으로 해석되고, 본 발명은 본 명세서에 기재된 상세들에 제한되는 것이 아니라, 첨부된 청구항들의 사상 및 균등물 내에서 변형될 수도 있다.

Claims (23)

  1. 포스트 식각 세정 공정 동안 기판 표면상의 적어도 하나의 텅스텐 금속 층으로부터 형성된, 게이트 구조물 주변으로부터 폴리머 잔류물을 제거하기 위한 방법으로서,
    상기 게이트 구조물의 일 이상의 층들 및 상기 폴리머 잔류물과 관련된 복수의 공정 파라미터들에 기초하여 제 1 및 제 2 세정 화학물들을 식별하는 단계로서, 상기 제 1 세정 화학물은 APM (ammonium peroxide mixture) 이고, 상기 제 2 세정 화학물은 묽은 플루오르화 수소산 (dHF) 인, 상기 제 1 및 제 2 세정 화학물들을 식별하는 단계; 및
    제어된 방식으로 순차적으로 상기 기판 표면의 일부에 상기 제 1 및 상기 제 2 세정 화학물들을 일 이상의 근접 헤드들을 이용하여 메니스커스로서 공급하는 단계로서, 상기 제어된 공급은 상기 게이트 구조물의 상기 일 이상의 층들의 구조적 무결성을 보존하면서 상기 폴리머 잔류물을 실질적으로 제거하기 위해 상기 기판 표면의 상기 일부가 상기 제 1 및 상기 제 2 세정 화학물들에 노출되는 최적 노출 시간을 정의하는, 상기 공급하는 단계를 포함하는, 폴리머 잔류물을 제거하기 위한 방법.
  2. 제 1 항에 있어서,
    각 게이트 구조물 층과 관련된 상기 복수의 공정 파라미터들은 일 이상의 종류, 크기, 조성을 포함하고, 상기 폴리머 잔류물 제거와 관련된 상기 복수의 공정 파라미터들은 상기 게이트 구조물과 관련된 일 이상의 제조층들 상에서의 화학물 종류, 농도, 온도, 노출 시간, 및 타겟 제거 속도를 포함하는, 폴리머 잔류물을 제거하기 위한 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 세정 화학물은 제 1 근접 헤드를 통해 공급되고 상기 제 2 세정 화학물은 제 2 근접 헤드를 통해 공급되고, 상기 제 1 및 제 2 근접 헤드들은 상기 기판 표면에 상기 제 1 및 상기 제 2 세정 화학물 각각을 공급한 다음 린싱 공정을 수행하도록 구성되는, 폴리머 잔류물을 제거하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 세정 화학물들을 공급하는 단계는 상기 제 2 세정 화학물의 공급 및 린싱 공정 다음에 건조 공정을 수행하는 단계를 더 포함하는, 폴리머 잔류물을 제거하기 위한 방법.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 제 1 및 상기 제 2 세정 화학물들의 공급은 상기 기판 표면으로의 공급 후 상기 제 1 및 제 2 화학물들의 재생을 더 포함하고, 상기 재생된 제 1 및 제 2 세정 화학물은 이후의 세정 공정들에서 재순환되는, 폴리머 잔류물을 제거하기 위한 방법.
  10. 제 1 항에 있어서,
    상기 게이트 구조물은 텅스텐, 텅스텐 실리사이드, 텅스텐 질화물, 폴리실리콘, 텅스텐 산화물, 알루미늄 산화물, 하프늄 산화물, 실리콘 질화물, 탄탈륨 질화물 또는 이들의 조합 중 일 이상을 포함하는 금속들의 일 이상의 층들로 제조되는, 폴리머 잔류물을 제거하기 위한 방법.
  11. 포스트 식각 세정 공정 동안 기판 표면상의 적어도 하나의 텅스텐 금속 층으로부터 형성된, 게이트 구조물 주변으로부터 폴리머 잔류물을 제거하기 위한 시스템으로서,
    상기 기판을 수용, 지지 및 수송하기 위한 기판 지지 디바이스;
    상기 기판 표면의 일부에 APM (ammonium peroxide mixture)인 제 1 세정 화학물을 메니스커스로서 도입하도록 구성되는 제 1 근접 헤드; 및
    상기 기판 표면의 상기 일부에 묽은 플루오르화 수소산 (dHF) 인 제 2 세정 화학물을 메니스커스로서 도입하도록 구성되는 제 2 근접 헤드를 포함하고,
    상기 제 1 및 제 2 세정 화학물은 순차적으로 도입되고,
    상기 제 1 및 제 2 근접 헤드들은 상기 제 1 및 제 2 세정 화학물을 제어된 방식으로 상기 기판 표면의 상기 일부에 공급하는 것을 가능하게 하고, 상기 공급은 상기 게이트 구조물 주변으로부터 상기 폴리머 잔류물의 실질적인 제거를 가능하게 하기 위해 상기 기판 표면의 상기 일부가 상기 제 1 및 제 2 세정 화학물에 노출되는 최적 노출 시간을 정의하는, 폴리머 잔류물을 제거하기 위한 시스템.
  12. 제 11 항에 있어서,
    상기 제 1 및 제 2 근접 헤드들 각각은 상기 기판 표면에 린싱 화학물을 공급하도록 더 구성되고,
    상기 린싱 화학물은 상기 기판 표면에 상기 제 1 및 상기 제 2 세정 화학물 각각의 공급 후 공급되는, 폴리머 잔류물을 제거하기 위한 시스템.
  13. 제 12 항에 있어서,
    상기 제 1 및 상기 제 2 근접 헤드들은 이후의 세정 공정에 이용되는 대응하는 제 1 또는 제 2 세정 화학물의 재생을 가능하게 하기 위해 상기 린싱 화학물 및 상기 대응하는 세정 화학물을 구별되는 메니스커스들로서 공급하도록 더 구성되는, 폴리머 잔류물을 제거하기 위한 시스템.
  14. 제 12 항에 있어서,
    상기 제 1 근접 헤드 또는 상기 제 2 근접 헤드 중 하나는 린싱 공정 다음에 건조 공정을 수행하도록 더 구성되고, 상기 건조 공정은 상기 기판 표면으로의 상기 제 1 및 제 2 세정 화학물의 공급 순서에 기초하여 상기 세정 공정의 마지막에서 수행되는, 폴리머 잔류물을 제거하기 위한 시스템.
  15. 제 12 항에 있어서,
    상기 제 1 및 상기 제 2 근접 헤드들 각각은 상기 기판 표면으로의 상기 제 1 세정 화학물, 상기 제 2 세정 화학물, 상기 린싱 화학물 각각의 공급 및 건조 공정을 제어하기 위한 일 이상의 정확한 제어들을 더 포함하는, 폴리머 잔류물을 제거하기 위한 시스템.
  16. 제 15 항에 있어서,
    상기 제 1 및 제 2 근접 헤드들에 통신 가능하게 접속된 컴퓨팅 시스템을 더 포함하고, 상기 컴퓨팅 시스템은 상기 정확한 제어들을 제어하기 위한 소프트웨어를 갖는, 폴리머 잔류물을 제거하기 위한 시스템.
  17. 적어도 하나의 텅스텐 금속 층으로부터 형성된 게이트 구조물을 정의하는 식각된 표면으로부터 포스트 식각 폴리머 잔류물을 제거함으로써 기판 표면을 처리하기 위한 방법으로서,
    식각 속도가 1 Å/sec 에서 10 Å/sec 범위에서, 텅스텐 금속을 포함하는 포스트 식각 폴리머 잔류물의 양을 식각하기 위하여, 미리 결정된 제 1 노출 시간 동안 상기 기판 표면에 제 1 메니스커스로서 APM (ammonium peroxide mixture)인 제 1 세정 화학물을 공급하는 단계로서, 상기 미리 결정된 제 1 노출 시간은 상기 제 1 메니스커스 아래로 이동하는 상기 기판의 선형 속도 및 상기 기판의 지름보다 작은 상기 제 1 메니스커스의 제 1 폭에 의해 결정되는, 상기 제 1 세정 화학물을 공급하는 단계; 및
    일 이상의 제조 공정에 의해 남겨진 실리콘 금속 잔류물을 포함하는 포스트 식각 폴리머 잔류물을 실질적으로 제거하기 위하여, 제 1 메니스커스 후에 순차적으로 상기 기판 표면에 제 2 메니스커스로서 묽은 플루오르화 수소산 (dHF) 인 제 2 세정 화학물을 공급하는 단계로서, 상기 제 2 세정 화학물은 상기 제 2 메니스커스 아래로 이동하는 상기 기판의 선형 속도 및 상기 기판의 지름보다 작은 상기 제 2 메니스커스의 폭에 의해 결정된, 미리 결정된 제 2 노출 시간동안 공급되며, 상기 dHF의 공급은 실리콘 옥사이드를 포함하는 상기 포스트 식각 폴리머 잔류물을 실질적으로 제거하기 위하여 이용되는, 상기 제 2 세정 화학물을 공급하는 단계를 포함하며,
    상기 제 1 및 제 2 메니스커스는 상기 기판의 일부를 덮는 일 이상의 근접 헤드들을 이용하여 제어된 방식으로 공급되며,
    상기 제 1 및 제 2 메니스커스 각각은 적어도 상기 기판의 지름까지 연장되는 길이를 갖으며, 각각 화학적 영역을 정의하며,
    상기 제 1 및 제 2 메니스커스로 덮인 상기 기판 표면의 부분은 각각 제 1 및 제 2 세정 화학물에 노출되며,
    상기 제 2 메니스커스는 상기 제 1 메니스커스의 선형 속도에서 상기 제 1 메니스커스와 함께 이동하는, 기판 표면을 처리하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 기판의 선형속도는 상기 제 1 세정 화학물을 공급하는 일 이 상의 근접 헤드들의 사이즈 및 상기 제 1 메니스커스의 제 1 폭에 기초하여 조절되는, 기판 표면을 처리하기 위한 방법.
  19. 제 17 항에 있어서,
    상기 APM의 구성 범위는 Ammonium hydroxide:Hydrogen peroxide:Deionized water의 부피비가 1:1:1 에서 1:4:50 사이이며,
    상기 dHF의 구성 범위는 1:10 에서 1:1000 사이인, 기판 표면을 처리하기 위한 방법.
  20. 적어도 하나의 텅스텐 금속 층으로부터 형성된 게이트 구조물을 정의하는 식각된 표면으로부터 포스트 식각 폴리머 잔류물을 제거함으로써 기판 표면을 처리하기 위한 방법으로서,
    일 이상의 제조 공정에 의해 남겨진 실리콘 금속 잔류물을 포함하는 포스트 식각 폴리머 잔류물을 실질적으로 제거하기 위하여, 미리 결정된 제 1 노출 시간동안 상기 기판 표면에 제 1 메니스커스로서 묽은 플루오르화 수소산 (dHF) 인 제 1 세정 화학물을 공급하는 단계로서, 상기 미리 결정된 제 1 노출 시간은 상기 제 1 메니스커스 아래로 이동하는 상기 기판의 선형 속도 및 상기 기판의 지름보다 작은 상기 제 1 메니스커스의 폭에 의해 결정되는, 상기 제 1 세정 화학물을 공급하는 단계; 및
    식각 속도가 1 Å/sec 에서 10 Å/sec 범위에서, 텅스텐 금속을 포함하는 포스트 식각 폴리머 잔류물의 양을 식각하기 위하여, 미리 결정된 제 2 노출 시간 동안 상기 기판의 표면에 제 2 메니스커스로서 APM (ammonium peroxide mixture)인 제 2 세정 화학물을 공급하는 단계로서, 상기 제 2 세정 화학물은 상기 제 1 세정 화학물의 공급 후에 순차적으로 공급되고, 상기 미리 결정된 제 2 노출 시간은 상기 제 2 메니스커스 아래로 이동하는 상기 기판의 선형 속도 및 상기 기판의 지름보다 작은 상기 제 2 메니스커스의 제 2 폭에 의해 결정되는, 상기 제 2 세정 화학물을 공급하는 단계를 포함하며,
    상기 제 1 및 제 2 메니스커스는 일 이상의 근접 헤드들을 이용하여 제어된 방식으로 공급되며,
    상기 제 1 메니스커스 및 상기 제 2 메니스커스 각각은 적어도 상기 기판의 지름까지 연장되는 길이를 갖으며, 각각 화학적 영역을 정의하며,
    상기 제 1 및 제 2 메니스커스로 덮인 상기 기판 표면의 부분은 각각 제 1 및 제 2 세정 화학물에 노출되며,
    상기 제 2 메니스커스는 상기 제 1 메니스커스의 선형 속도에서 상기 제 1 메니스커스와 함께 이동하는, 기판 표면을 처리하기 위한 방법.
  21. 제 20 항에 있어서,
    상기 기판의 선형속도는 상기 제 2 세정 화학물을 공급하는 상기 일 이상의 근접헤드들의 사이즈 및 상기 제 2 메니스커스의 제 2 폭에 기초하여 조절되는, 기판 표면을 처리하기 위한 방법.
  22. 제 20 항에 있어서,
    상기 APM의 구성 범위는 Ammonium hydroxide:Hydrogen peroxide:Deionized water의 부피비가 1:1:1 에서 1:4:50 사이이며,
    상기 dHF의 구성 범위는 1:10 에서 1:1000 사이인, 기판 표면을 처리하기 위한 방법.
  23. 적어도 하나의 텅스텐 금속 층으로부터 형성된 게이트 구조물을 정의하는 식각된 표면으로부터 포스트 식각 폴리머 잔류물을 제거함으로써 기판 표면을 처리하기 위한 방법으로서,
    식각 속도가 1 Å/sec 에서 10 Å/sec 범위에서, 텅스텐 금속을 포함하는 포스트 식각 폴리머 잔류물의 양을 식각하기 위하여, 5 초까지의 미리 결정된 노출 시간 동안 상기 기판의 표면에 제 1 메니스커스로서, Ammonium hydroxide:Hydrogen peroxide:Deionized water의 부피비가 1:1:1에서 1:4:50 사이인 구성 범위를 갖는 APM (ammonium peroxide mixture)인 제 1 세정 화학물을 공급하는 단계로서, 상기 미리 결정된 노출시간은 상기 제 1 메니스커스 아래로 이동하는 상기 기판의 선형 속도 및 상기 제 1 메니스커스의 정의된 폭에 의해 정의되는, 상기 제 1 세정 화학물을 공급하는 단계; 및
    상기 제 1 메니스커스 후에 순차적으로, 상기 기판 표면에 제 2 메니스커스로서 1:10 에서 1:1000 사이인 구성범위를 갖는 묽은 플루오르화 수소산 (dHF) 인 제 2 세정 화학물을 공급하는 단계로서, 상기 dHF의 공급은 실리콘 옥사이드를 포함하는 상기 포스트 식각 폴리머 잔류물을 제거하기 위하여 이용되는, 상기 제 2 세정 화학물을 공급하는 단계를 포함하며,
    상기 제 1 및 제 2 메니스커스는 일 이상의 근접 헤드들을 이용하여 제어된 방식으로 공급되며,
    상기 제 1 메니스커스 및 상기 제 2 메니스커스 각각은 적어도 상기 기판의 지름까지 연장되며, 상기 기판 전체 표면 보다 작은 상기 기판 표면의 부분을 덮는 정의된 폭을 갖으며,
    상기 제 1 메니스커스 및 상기 제 2 메니스커스 각각은 화학적 영역을 정의하며,
    상기 제 1 및 제 2 메니스커스로 덮인 상기 기판 표면의 부분은 각각 제 1 및 제 2 세정 화학물에 노출되는, 기판 표면을 처리하기 위한 방법.
KR1020117008695A 2008-09-17 2009-07-13 순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치 KR101291346B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/212,559 US8652266B2 (en) 2008-07-24 2008-09-17 Method and apparatus for surface treatment of semiconductor substrates using sequential chemical applications
US12/212,559 2008-09-17
PCT/US2009/004080 WO2010033144A1 (en) 2008-09-17 2009-07-13 Method and apparatus for surface treatment of semiconductor substrates using sequential chemical applications

Publications (2)

Publication Number Publication Date
KR20110063832A KR20110063832A (ko) 2011-06-14
KR101291346B1 true KR101291346B1 (ko) 2013-07-30

Family

ID=41567545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008695A KR101291346B1 (ko) 2008-09-17 2009-07-13 순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치

Country Status (5)

Country Link
US (2) US8652266B2 (ko)
JP (1) JP5331888B2 (ko)
KR (1) KR101291346B1 (ko)
CN (1) CN102160150B (ko)
WO (1) WO2010033144A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092501A (ko) * 2009-06-25 2012-08-21 램 리서치 아게 반도체 웨이퍼의 처리 방법
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US8394667B2 (en) 2010-07-14 2013-03-12 Micron Technology, Inc. Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks
DE102010042229B4 (de) * 2010-10-08 2012-10-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
US20120260517A1 (en) * 2011-04-18 2012-10-18 Lam Research Corporation Apparatus and Method for Reducing Substrate Pattern Collapse During Drying Operations
JP2013080904A (ja) * 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
US8603837B1 (en) * 2012-07-31 2013-12-10 Intermolecular, Inc. High productivity combinatorial workflow for post gate etch clean development
KR20140018746A (ko) * 2012-08-03 2014-02-13 삼성전자주식회사 기판 처리방법 및 그 처리장치
US8871107B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
US20150079786A1 (en) * 2013-09-17 2015-03-19 Lam Research Corporation Method and solution for cleaning metal residue
DE102015221646A1 (de) * 2015-11-04 2017-05-04 Gebr. Schmid Gmbh Behandlungsfluid-Absaugvorrichtung und diese enthaltende Ätzvorrichtung
EP3443376B1 (en) * 2016-04-15 2020-09-16 Denso Corporation System for establishing real-time location
CN109585315B (zh) * 2017-09-29 2020-11-03 联华电子股份有限公司 半导体结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000262995A (ja) 1999-03-17 2000-09-26 Sumitomo Heavy Ind Ltd エアロゾル洗浄装置、及び、これを用いた多段階洗浄方法
US6129091A (en) * 1996-10-04 2000-10-10 Taiwan Semiconductor Manfacturing Company Method for cleaning silicon wafers with deep trenches
US20060124153A1 (en) * 2002-09-30 2006-06-15 Lam Research Corp. Enhanced wafer cleaning method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173598B2 (ja) * 1998-12-14 2001-06-04 日本電気株式会社 半導体基板の洗浄方法および洗浄装置
US7000622B2 (en) * 2002-09-30 2006-02-21 Lam Research Corporation Methods and systems for processing a bevel edge of a substrate using a dynamic liquid meniscus
US6584989B2 (en) * 2001-04-17 2003-07-01 International Business Machines Corporation Apparatus and method for wet cleaning
JP2005183937A (ja) * 2003-11-25 2005-07-07 Nec Electronics Corp 半導体装置の製造方法およびレジスト除去用洗浄装置
JPWO2007058286A1 (ja) * 2005-11-18 2009-05-07 三菱瓦斯化学株式会社 基板の洗浄方法及び洗浄装置
JP2008028175A (ja) * 2006-07-21 2008-02-07 Fujifilm Corp ウエハ洗浄装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129091A (en) * 1996-10-04 2000-10-10 Taiwan Semiconductor Manfacturing Company Method for cleaning silicon wafers with deep trenches
JP2000262995A (ja) 1999-03-17 2000-09-26 Sumitomo Heavy Ind Ltd エアロゾル洗浄装置、及び、これを用いた多段階洗浄方法
US20060124153A1 (en) * 2002-09-30 2006-06-15 Lam Research Corp. Enhanced wafer cleaning method

Also Published As

Publication number Publication date
KR20110063832A (ko) 2011-06-14
US20140116476A1 (en) 2014-05-01
US8652266B2 (en) 2014-02-18
JP2012503328A (ja) 2012-02-02
CN102160150B (zh) 2014-08-20
CN102160150A (zh) 2011-08-17
JP5331888B2 (ja) 2013-10-30
WO2010033144A1 (en) 2010-03-25
US20100018553A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
KR101291346B1 (ko) 순차적 화학물 공급을 이용한 반도체 기판 표면 처리 방법 및 장치
TWI458010B (zh) Etching method, etching system and recording medium
CN101802983B (zh) 蚀刻后聚合物残留除去方法
JP2005183937A (ja) 半導体装置の製造方法およびレジスト除去用洗浄装置
US20060199370A1 (en) Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR102534571B1 (ko) 실리콘 함유 기판의 에칭 방법
US20080000495A1 (en) Apparatus and method for single substrate processing
US20080053486A1 (en) Semiconductor substrate cleaning apparatus
US20080194116A1 (en) Treatment Solution and Method of Applying a Passivating Layer
US20110294301A1 (en) Method of Preventing Premature Drying
JP2004172573A (ja) 基板処理装置及び基板処理方法
KR20030093186A (ko) 비아를 형성하는 과정에서 나온 에칭 잔여물을 제거하기위한 방법
KR20100015359A (ko) 경사진 진공 도관을 갖는 근접 헤드 시스템, 장치 및 방법
KR100867086B1 (ko) 반도체 장치 제조 방법 및 장치
JP2004006819A (ja) 半導体装置の製造方法
US20050158473A1 (en) Proximity substrate preparation sequence, and method, apparatus, and system for implementing the same
JP2008147434A (ja) 半導体装置の製造方法
US8277675B2 (en) Method of damaged low-k dielectric film layer removal
JP7142461B2 (ja) 基板処理方法、基板処理装置および基板処理システム
KR102522272B1 (ko) 반도체 웨이퍼 세정 방법 및 장치
TWI421919B (zh) 藉由順序施加化學品以進行半導體基板之表面處理的方法與設備
KR101133697B1 (ko) 반도체소자 가공방법
KR100646413B1 (ko) 기판 가장자리 식각 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee