KR101290950B1

KR101290950B1 - Ｏｆｄｍ 송신장치, ｏｆｄｍ 송신방법, ｏｆｄｍ 수신장치 및 ｏｆｄｍ 수신방법

Info

Publication number: KR101290950B1
Application number: KR1020117020853A
Authority: KR
Inventors: 요시노부 마츠무라; 도모히로 기무라; 미키히로 오우치
Original assignee: 파나소닉 주식회사
Priority date: 2010-01-08
Filing date: 2010-12-13
Publication date: 2013-07-29
Also published as: AU2018208655A1; JP5290434B2; US9042365B2; CN104639494A; US11621879B2; RU2567851C1; KR20110124285A; EP2523373A4; KR101290959B1; KR20130038939A; JPWO2011083535A1; WO2011083535A1; US20110317682A1; CN104618301B; JP5543639B2; KR101290874B1; US11968071B2; EP2523373B1; AU2016203652A1; AU2018208655B2

Abstract

OFDM 송신장치와 OFDM 수신장치는 N(N은 2 이상의 정수)개의 제어심벌과 복수으 데이터 심벌을 송수신하고, 각 제어심벌에서 가드인터벌구간의 시간 축 상의 신호는 예를 들어 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트한 신호 또는 유효심벌구간의 시간 축 상의 신호 중의 다른 제어심벌과 다른 개소 또는 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트한 신호와 같다.

Description

ＯＦＤＭ 송신장치, ＯＦＤＭ 송신방법, ＯＦＤＭ 수신장치 및 ＯＦＤＭ 수신방법{OFDM TRANSMITTER DEVICE, OFDM TRANSMISSION METHOD, OFDM RECEIVER DEVICE, AND OFDM RECEPTION METHOD}

본 발명은 복수의 서브 캐리어를 다중화해서 신호를 송신하는 기술 및 복수의 서브 캐리어를 다중화해서 송신된 신호를 수신하는 기술에 관한 것이다.

현재 지상 디지털방송을 비롯하여 IEEE802.11a라고 하는 다양한 디지털 통신에서 직교 주파수분할 다중(OFDM:Orthogonal Frequency Division Multiplexing) 방식이 전송방식으로 널리 채용되고 있다. OFDM 방식은 복수의 협대역 디지털 변조신호를 서로 직교하는 복수의 서브 캐리어에 의해 주파수 다중화하여 송신하는 방식이므로 주파수의 이용 효율이 우수한 전송방식이다.

또, OFDM 방식에서는 1 심벌구간이 유효심벌구간과 가드인터벌구간으로 구성되어 있고, 심벌 내에서 주기성을 갖도록 유효심벌구간의 신호의 일부를 가드인터벌구간에 복사해서 삽입하고 있다. 이 때문에, 멀티패스 간섭에 의해 발생하는 심벌 간의 간섭의 영향을 삭감할 수 있으며, 멀티패스 간섭에 대해서도 우수한 내성을 갖고 있다.

향후 각국에서 아날로그 TV 방송이 정지될 예정이고, 세계적으로 주파수 재편의 움직임이 활발해지고 있으며, 유럽에서는 DVB-T(Digital Video Broadcasting for Terrestrial broadcasting)에 의한 SD(Standard Definition) 방송에 더하여 HD(High Definition) 서비스에 대한 수요가 높아지고 있다. 이들을 받아들여서 제 2 세대의 유럽 지상 디지털방송인 DVB-T2 전송방식의 규격화가 진행되어 왔다. 또, DVB-T2 전송방식에 관해서는 비 특허문헌 1에 상세히 기재되어 있다.

DVB-T2 전송방식에서는 도 50에 나타내는 것과 같은 DVB-T2 프레임이 이용되고, DVB-T2 프레임은 P1 심벌(P1신호), P2 심벌과 데이터 심벌로 구성되어 있다.

P1 심벌은 FFT(Fast Fourier Transform) 사이즈가 1k로 설정되어 있고, 도 51에 나타내는 것과 같이 유효심벌의 전후에 가드인터벌이 설치되어 있다. 또, 도 51은 P1 심벌을 시간 축으로 나타낸 것이다. 이하, 유효심벌구간보다 앞에 설치된 가드인터벌구간을 적당히 「앞쪽 가드인터벌구간」이라고 하고, 유효심벌구간보다 뒤에 설치된 가드인터벌구간을 적당히 「뒤쪽 가드인터벌구간」이라고 한다.

P1 심벌의 가드인터벌은 지금까지의 ISDB-T(Integrated Services Digital Broadcasting for Terrestrial) 전송방식이나 DVB-T 전송방식에서의 가드인터벌과 다르다. P1 심벌에서는 유효심벌구간보다 앞에 설치된 가드인터벌(앞쪽 가드인터벌구간)에는 유효심벌구간(Ta=112μs) 내의 앞쪽 부분(Tc=59μs)의 신호가 복사되어서 삽입되고, 유효심벌구간보다 뒤에 설치된 가드인터벌구간(뒤쪽 가드인터벌구간)에는 유효심벌구간(Ta=112μs) 내의 뒤쪽 부분(Tb=53μs)의 신호가 복사되어서 삽입되고 있다. 이와 같이 복사해서 삽입할 때에는 도 51 및 특허문헌 1에 나타낸 것과 같이 복사 원의 신호를 소정의 주파수 시프트량 f_SH(P1 심벌의 1 서브 캐리어 간격 분)만큼 주파수 시프트 시킨 후에 가드인터벌구간에 삽입하고 있다. 이것을 수학 식으로 나타내면 아래의 (수학식 1)과 같이 된다.

단, P1 심벌을 p1(t)로 나타내고, 그 유효심벌을 p1_A(t)로 나타내며, 주파수 시프트량을 +f_SH로 하고, IFFT 후의 1 샘플 시간을 T로 하고 있다. t는 시간이고, P1 심벌의 개시 시간을 0으로 하고 있다. 또, DVB-T2 전송방식에서 대역폭 8MHz의 경우, T=7/64μs가 되고, 유효심벌구간의 시간폭(이하, 간단하게 「유효심벌길이」라고 한다)는 1024T=112μs가 된다.

또, P1 심벌을 주파수 축으로 나타내면, 도 52에 나타내는 것과 같이 P1 심벌은 복수의 Active 캐리어와 복수의 Null 캐리어(Unused 캐리어)로 구성되어 있고, Active 캐리어에 정보가 부가된다. 또, 도 52에서는 편의상 Null 캐리어도 점선의 화살표로 나타내고 있지만, 실제는 Null 캐리어에는 정보는 부가되지 않아서 Null 캐리어는 진폭을 갖지 않는다. Active 캐리어의 위치는 특허문헌 2에 나타낸 것과 같이 소정의 계열, 즉 CSS(Complementary Sets of Sequence)에 의거하여 지정되고 있다.

도 53은 비 특허문헌 1에 개시되어 있는 일반적인 P1 심벌의 복조를 실행하는 P1 심벌 복조부(10001)의 구성을 나타낸다. P1 심벌 복조부(10001)는 P1 위치 검출부(10101), FFT부(10102)와 P1 디코드부(10103)를 구비한다.

P1 위치 검출부(10101)는 P1 위치 검출부(10101)의 입력신호(즉, P1 심벌 복조부(10001)의 입력신호)에서의 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 P1 심벌의 위치 정보를 FFT부(10102)에 출력하는 것이며, 그 구성을 도 54에 나타낸다.

P1 위치 검출부(10101)는 승산기(10201), 지연기(10202), 복소공역(複素共役) 연산기(10203), 승산기(10204), 구간 적분 연산기(10205), 지연기(10206), 복소공역 연산기(10207), 승산기(10208), 구간 적분 연산기(10209), 지연기(10210), 승산기(10211), 피크 검출기(10212)를 구비한다.

P1 위치 검출부(10101)의 입력신호는 승산기(10201)에 입력된다. 승산기(10201)는 송신 측에서 유효심벌구간의 전후의 가드인터벌구간의 신호에 실시된 주파수 시프트량 +f_SH의 주파수 시프트와는 역 특성의 주파수 시프트(주파수 시프트량 -f_SH의 주파수 시프트)를 P1 위치 검출부(10101)의 입력신호에 대해서 실시하기 위하여 P1 위치 검출부(10101)의 입력신호에 대하여 exp(-j2πf_SHt)를 곱하고, 곱한 결과를 지연기(10202)와 승산기(10208)에 출력한다. 지연기(10202)는 승산기(10201)의 출력신호를 앞쪽 가드인터벌구간의 시간폭(이하, 간단하게 「앞쪽 가드인터벌 길이」라고 한다)에 상당하는 길이 Tc(=59μs)만큼 지연시켜서 복소공역 연산기(10203)에 출력한다. 복소공역 연산기(10203)는 지연기(10202)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(10204)에 출력한다. 승산기(10204)는 P1 위치 검출부(10101)의 입력신호와 복소공역 연산기(10203)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(10205)에 출력한다. 구간 적분 연산기(10205)는 앞쪽 가드인터벌 길이(Tc)를 구간 적분 폭으로 승산기(10204)의 출력신호에 대해서 구간 적분을 실시하고, 구간 적분 결과를 지연기(10210)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 55(a)~(c)에 나타낸다. 도 55(a)에 나타내는 것과 같이 P1 위치 검출부(10101)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 시킨 후에 앞쪽 가드인터벌 길이(Tc) 지연시킨 신호(도 55(a)의 아래쪽의 신호)의 앞쪽 가드인터벌구간의 신호는 P1 위치 검출부(10101)의 입력신호(도 55(a)의 위쪽의 신호)의 유효심벌구간 내의 앞쪽 부분의 신호와 동일한 신호가 되며, 그 부분에 도 55(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양자의 신호는 같아지지 않으므로 상관이 나타나지 않는다. 도 55(b)에 나타내는 상관값을 앞쪽 가드인터벌 길이(Tc)의 구간 적분 폭으로 구간 적분함으로써 도 55(c)에 나타내는 것과 같이 피크가 생긴다.

또, P1 위치 검출부(10101)의 입력신호는 지연기(10206)에 입력되고, 지연기(10206)는 P1 위치 검출부(10101)의 입력신호를 뒤쪽 가드인터벌구간의 시간폭(이하, 간단하게 「뒤쪽 가드인터벌 길이」라고 한다)에 상당하는 길이 Tb(=53μs)만큼 지연시켜서 복소공역 연산기(10207)에 출력한다. 복소공역 연산기(10207)는 지연기(10206)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(10208)에 출력한다. 또, 승산기(10208)에는 승산기(10201)로부터 P1 위치 검출부(10101)의 입력신호에 대해서 exp(-j2πf_SHt)를 곱한 곱셈 결과가 입력되고 있다. 승산기(10208)는 승산기(10201)의 출력신호(P1 위치 검출부(10101)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 한 신호)와 복소공역 연산기(10207)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(10209)에 출력한다. 구간 적분 연산기(10209)는 뒤쪽 가드인터벌 길이(Tb)를 구간 적분 폭으로 승산기(10208)의 출력신호에 대해서 구간 적분을 하고, 구간 적분 결과를 승산기(10211)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 56(a)~(c)에 나타낸다. 도 56(a)에 나타내는 것과 같이 P1 위치 검출부(10101)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 시킨 신호(도 56(a)의 위쪽의 신호)의 뒤쪽 가드인터벌구간의 신호는 P1 위치 검출부(10101)의 입력신호를 뒤쪽 가드인터벌 길이(Tb) 지연시킨 신호(도 56(a)의 아래쪽의 신호)의 유효심벌구간 내의 뒤쪽 부분의 신호와 동일한 신호가 되므로 그 부분에 도 56(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양자의 신호는 같아지지 않으므로 상관이 나타나지 않는다. 도 56(b)에 나타내는 상관값을 뒤쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분함으로써 56(c)에 나타내는 것과 같이 피크가 생긴다.

구간 적분 연산기(10205)의 출력신호는 지연기(10210)에 입력되고, 지연기(10210)는 구간 적분기(1025)의 출력신호에 대해서 구간 적분 연산기(10209)의 출력신호와의 지연 조정을 실시하여 승산기(10211)에 출력한다. 승산기(10211)는 구간 적분 연산기(10209)의 출력신호와 지연기(10210)의 출력신호의 곱셈을 실시하고, 곱셈 결과를 피크 검출기(10212)에 출력한다. 이와 같이 앞쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크와 뒤쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크를 맞춤으로써 피크를 더 현저한 것으로 할 수 있다. 피크 검출기(10212)는 승산기(10211)의 출력신호의 피크 위치를 검출함으로써 P1 위치 검출부(10101)의 입력신호(즉, P1 심벌 복조부(10001)의 입력신호)에서의 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 P1 심벌의 위치 정보를 도 53의 FFT부(10102)에 출력한다. 또, 지연파가 존재하면 지연파의 개소에도 그 지연파의 레벨에 대응한 상관의 피크가 출현하게 된다.

도 53의 FFT부(10102)는 P1 심벌의 위치 정보를 기초로 P1 심벌 복조부(10001)의 입력신호(시간 축 상의 신호)에 대해서 고속 푸리에 변환(FFT)을 실시하여 주파수 축 상의 신호로 변환하고, 주파수 축 상의 신호를 P1 디코드부(10103)에 출력한다. P1 디코드부(10103)는 주파수 축 상의 신호 중의 Active 캐리어를 이용하여 P1 심벌의 디코드 처리를 하고, P1 심벌에 부가된 S1 신호의 값 및 S2 신호의 값을 구해서 S1 신호의 값 및 S2 신호의 값을 기초로 FFT 사이즈나 MISO/SISO 등의 정보를 인출한다.

그런데 DVB-T2 전송방식에서는 장래의 다른 전송방식을 시간 다중으로 송신할 수 있도록 FEF(Future Extension Frames)가 존재한다. 이에 의해, DVB-T2 전송방식과는 다른 전송방식의 송신이 가능해진다. FEF와 DVB-T2 프레임과의 배치의 관계를 도 57에 나타낸다. FEF의 선두 부분에는 DVB-T2 프레임과 마찬가지로 P1 심벌이 존재한다. 단, DVB-T2 전송방식의 P1 심벌과는 부가되어 있는 정보가 다르다. 따라서 DVB-T2 전송방식에 준거한 수신기(이하, 「DVB-T2 수신기」라고 한다)는 P1 심벌 복조부(10001)에 의해 FEF 구간의 P1 심벌을 복조하고, 거기에 부가되어 있는 정보를 이용하여 FEF 구간을 인식하는 것이 가능해지고 있다.

특허문헌 1 : 국제공개 제 2009/060183호 특허문헌 2 : 국제공개 제 2009/074693호

비 특허문헌 1 : DVB Blue book Document A133, Implementation guidelines for a second generation digital terrestrial television broadcasting system(DVB-T2)

요즈음 DVB-S2나 상기의 DVB-T2의 흐름을 받아서 새로운 차세대 방식의 논의가 시작되고 있다. 이에 있어서 FEF 구간을 이용한 서비스도 생각할 수 있다. 그 중에서 FEF 구간의 선두에 있는 P1 심벌에서 송신할 수 있는 정보가 7 비트로 적고, 또 FEF 구간인 것을 표시할 필요가 있어서 정보량은 상당히 제약을 받으므로 새로운 전송방식으로 FEF 구간 중에 다른 하나의 P1 심벌을 송신한다고 하는 것을 생각할 수 있다. 그러나 FEF 구간 중에 P1 심벌을 동일한 송신 포맷으로 복수 송신하면 이하의 과제가 있다. 여기에서는 간단하게 2개의 P1 심벌을 송신하는 것을 생각한다.

P1 심벌을 복조하기 위해서는 상술한 것과 같이 송신 측에서 부가된 주파수 시프트를 원래대로 되돌린 후에 가드상관을 얻어서 피크를 검출한다. 이때, 2개의 P1 심벌에 대하여 가드상관이 나타나므로 가드상관에서는 검출된 피크가 각각의 P1 심벌에 의한 것인지 동일한 P1 심벌의 지연파에 의하는 것인지의 구별이 어려워서 P1 심벌의 복조가 어려워지는 과제가 있다. DVB-T2 전송방식에서는 P2 심벌이나 데이터 심벌의 최대의 가드인터벌 길이가 4864 샘플(FFT 사이즈가 32k, 가드인터벌 비가 19/128일 때)의 경우도 있으며, 가드인터벌에 의해 허용할 수 있는 지연파로는 P1 심벌의 2098 샘플을 크게 상회하는 것을 생각할 수 있다. 따라서 검출된 피크가 동일한 P1 심벌의 지연파에 의한 것인지 각각의 P1 심벌에 의한 것인지를 분별하는 것은 중요하다. 또, 기존의 DVB-T2 수신기는 1 프레임당 1개의 P1 심벌의 수신을 전제로 해서 복조하는 구조로 만들어져 있으므로 DVB-T2 수신기가 2번째의 P1 심벌을 수신해 버림으로써 복조 동작에 악영향을 미쳐서 DVB-T2 전송방식 자체 수신 불능에 빠져 버린다고 하는 과제가 있다.

또, 2개의 P1 심벌이 동일한 서브 캐리어 배치(Active 캐리어가 배치되는 서브 캐리어가 동일)로 송신되고, 지연파가 존재하는 경우, P1 심벌의 Active 캐리어에 전력이 집중하고 있으므로 지연파에 의한 2개의 P1 심벌끼리의 간섭이 P1 심벌과 통상의 데이터 심벌의 간섭에 비해 커진다. 예를 들어 P1 심벌과 통상의 데이터 심벌의 지연파의 간섭의 경우는 데이터 심벌에는 Null 캐리어가 거의 없으므로 도 58에 나타내는 것과 같이 P1 심벌에서는 Null 캐리어도 Active 캐리어도 영향을 받는다. 이에 대하여 P1 심벌끼리의 간섭의 경우는 도 59에 나타내는 것과 같이 Active 캐리어만 간섭을 받는다. P1 심벌은 Null 캐리어가 많이 존재하므로 통상의 데이터 심벌의 1 서브 캐리어보다 Active 캐리어의 전력이 크게 되어 있으며,동일한 지연파 전력에서도 Active 캐리어 단위에서의 간섭을 받는 쪽은 데이터 심벌에 의한 간섭보다는 큰 것이 된다. 이와 같이, 2개의 P1 심벌을 동일한 서브 캐리어 배치로 송신하면 지연 환경하에서 P1 심벌의 복조 오류가 일어나서 올바르게 수신할 수 없게 되어 버린다고 하는 과제가 있다.

이에, 본 발명은 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고, 복수의 제어심벌(예를 들어 P1 심벌)의 구별을 쉽게 하거나 또는 지연 환경에서도 안정된 제어심벌의 복조를 가능하게 하는 복수의 제어심벌을 생성하는 OFDM 송신장치, OFDM 송신방법, 집적회로 및 OFDM 송신프로그램 및 이것들에 의해 송신된 제어심벌을 포함하는 신호를 적확하게 수신할 수 있는 OFDM 수신장치, OFDM 수신방법, 집적회로 및 OFDM 수신 프로그램을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서 본 발명의 OFDM 송신장치는, 각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 생성하며, 상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 제 1 심벌 생성부와, 상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성부와, 상기 제 1 제어심벌 및 상기 제 2 제어심벌을 상기 복수의 심벌에 삽입하는 삽입부를 구비한다.

또, 본 발명의 OFDM 수신장치는, OFDM 송신장치로부터 송신된 신호를 수신하는 OFDM 수신장치로, 상기 OFDM 송신장치로부터 송신된 신호를 수신하며, 상기 OFDM 송신장치로부터 송신된 신호는 각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌에 삽입하여 생성되어 있고, 상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 수신부와, 상기 제 1 제어신호를 검출하는 제 1 검출부와, 상기 제 2 제어신호를 검출하는 제 2 검출부를 구비한다.

이것들에 의하면, N개의 제어심벌을 송신하는 경우에 수신 측에서 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 용이하게 하여 안정된 수신이 가능해진다. 또, FEF 구간에 N개의 제어심벌을 송신할 때에는 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고, 안정된 수신이 가능해진다.

도 1은 본 발명의 제 1 실시 예에서의 OFDM 송신장치(1)의 구성을 나타내는 블록도이다.
도 2는 도 1의 P1 심벌 생성부(11)의 구성을 나타내는 블록도이다.
도 3은 도 2의 제 1 P1 심벌 생성부(100)의 구성을 나타내는 블록도이다.
도 4는 Active 캐리어의 서브 캐리어 번호를 나타내는 도면이다.
도 5는 S1 신호의 값 및 S2 신호의 값에 대한 MSS 시그널링 변환의 변환계열(시퀀스 계열)을 나타내는 도면이다.
도 6은 도 3의 가드인터벌 부가부(107)에 의한 제 1 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도(시간 축)이다.
도 7은 도 2의 제 2 P1 심벌 생성부(200)의 구성을 나타내는 블록도이다.
도 8은 도 7의 가드인터벌 부가부(207)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도(시간 축)이다.
도 9는 제 1 P1 심벌과 제 2 P1 심벌을 이용한 전송방식의 프레임의 구조를 나타내는 모식도이다.
도 10은 본 발명의 제 1 실시 예에서의 OFDM 수신장치(2)의 구성을 나타내는 블록도이다.
도 11은 도 10의 P1 심벌 복조부(26)의 구성을 나타내는 블록도이다.
도 12는 도 11의 제 1 P1 심벌 복조부(300)의 구성을 나타내는 블록도이다.
도 13은 도 12의 P1 위치 검출부(301)의 구성을 나타내는 블록도이다.
도 14는 도 11의 제 2 P1 심벌 복조부(400)의 구성을 나타내는 블록도이다.
도 15는 도 14의 P1 위치 검출부(401)의 구성을 나타내는 블록도이다.
도 16은 도 15의 P1 위치 검출부(401)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 17은 도 15의 P1 위치 검출부(401)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 18은 도 13의 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 19는 도 13의 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 20은 제 2 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11A)의 구성을 나타내는 블록도이다.
도 21은 도 20의 제 2 P1 심벌 생성부(200A)의 구성을 나타내는 블록도이다.
도 22는 도 21의 가드인터벌 부가부(207A)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도(시간 축)이다.
도 23은 제 2 실시 예에서의 OFDM 수신장치의 P1 심벌 복조부(26A)의 구성을 나타내는 블록도이다.
도 24는 도 23의 제 2 P1 심벌 복조부(400A)의 구성을 나타내는 블록도이다.
도 25는 도 24의 P1 위치 검출부(401A)의 구성을 나타내는 블록도이다.
도 26은 도 25의 P1 위치 검출부(401A)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 27은 도 25의 P1 위치 검출부(401A)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 28은 도 23의 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)(도 13)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 29는 도 23의 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)(도 13)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.
도 30은 제 3 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11B)의 구성을 나타내는 블록도이다.
도 31은 도 30의 제 2 P1 심벌 생성부(200B)의 구성을 나타내는 블록도이다.
도 32는 도 31의 가드인터벌 부가부(207B)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도(시간 축)이다.
도 33은 제 3 실시 예에서의 OFDM 수신장치의 P1 심벌 복조부(26B)의 구성을 나타내는 블록도이다.
도 34는 도 33의 제 2 P1 심벌 복조부(400B)의 구성을 나타내는 블록도이다.
도 35는 도 34의 P1 위치 검출부(401B)의 구성을 나타내는 블록도이다.
도 36은 제 4 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11C)의 구성을 나타내는 블록도이다.
도 37은 도 36의 제 2 P1 심벌 생성부(200C)의 구성을 나타내는 블록도이다.
도 38은 캐리어 배치계열 a[j]와 캐리어 배치계열 b[j]가 직교하는(무상관의) 경우의 제 1 P1 심벌과 제 2 P1 심벌의 서브 캐리어 배치의 예를 나타내는 모식도(주파수 축)이다.
도 39는 제 1 P1 심벌의 Null 캐리어의 일부를 제 2 P1 심벌의 Active 캐리어로 하는 경우의 제 1 P1 심벌의 서브 캐리어 배치와 제 2 P1 심벌의 서브 캐리어 배치의 예를 나타내는 모식도(주파수 축)이다.
도 40은 제 4 실시 예에서의 OFDM 수신장치의 P1 심벌 복조부(26C)의 구성을 나타내는 블록도이다.
도 41은 도 40의 제 2 P1 심벌 복조부(26C)의 구성을 나타내는 블록도이다.
도 42는 지연환경에서의 제 1 P1 심벌과 제 2 P1 심벌의 간섭의 모양을 나타내는 모식도이다.
도 43은 도 9와 다른 프레임의 구조를 나타내는 모식도이다.
도 44는 도 9와는 다른 프레임의 구조를 나타내는 모식도이다.
도 45는 다른 P1 심벌 복조부(26D)의 구성을 나타내는 블록도이다.
도 46은 다른 P1 심벌 복조부(26E)의 구성을 나타내는 블록도이다.
도 47은 도 46의 P1 상관 연산부(301E)의 구성을 나타내는 블록도이다.
도 48은 도 46의 P1 상관 연산부(401E)의 구성을 나타내는 블록도이다.
도 49(a)는 제 1 P1 심벌의 시간 축의 송신 포맷을 나타내는 모식도이며, (b)는 제 2 P1 심벌의 시간 축의 송신 포맷을 나타내는 모식도이다.
도 50은 DVB-T2 전송 포맷의 프레임 구조를 나타내는 모식도이다.
도 51은 P1 심벌의 시간 축의 송신 포맷을 나타내는 모식도이다.
도 52는 P1 심벌의 주파수축의 송신 포맷을 나타내는 모식도이다.
도 53은 비 특허문헌 1의 P1 심벌 복조부(10001)의 구성을 나타내는 블록도이다.
도 54는 도 53의 P1 위치 검출부(10101)의 구성을 나타내는 블록도이다.
도 55는 도 54의 P1 위치 검출부(10101)에서의 P1 심벌의 전반 부분의 상관의 모습을 나타내는 모식도이다.
도 56은 도 54의 P1 위치 검출부(10101)에서의 P1 심벌의 후반 부분의 상관의 모습을 나타내는 모식도이다.
도 57은 DVB-T2 프레임과 FEF 구간의 구조를 나타내는 모식도이다.
도 58은 지연환경에서의 P1 심벌과 데이터 심벌의 간섭의 모양을 나타내는 모식도이다.
도 59는 지연환경에서의 1의 P1 심벌과 다른 P1 심벌의 간섭의 모양을 나타내는 모식도이다.

본 발명의 한 형태인 제 1의 OFDM 송신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성부와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성부와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입부를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 1의 OFDM 송신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축의 신호와 가드인터벌구간의 시간 축의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 1의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성회로와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성회로와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입회로를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 1의 OFDM 송신프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축의 신호와 가드인터벌구간의 시간 축의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 OFDM 송신장치에 실행시키는 OFDM 송신프로그램이며, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같은 것을 특징으로 한다.

이것들에 의하면, N개의 제어심벌을 송신하는 경우에 수신 측에서 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 용이하게 안정된 수신이 가능해진다. 또, FEF 구간에 N개의 제어심벌을 송신할 때에는 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고, 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 2의 OFDM 송신장치는 제 1의 OFDM 송신장치에서 상기 제 1 심벌 생성부는 상기 N개의 제어심벌의 각각에 관해서 주파수 축 상의 신호를 시간 축 상의 신호에 역 직교변환함으로써 상기 유효심벌구간의 시간 축 상의 신호를 생성하는 역 직교변환부와, 상기 N개의 제어심벌의 각각에 관해서 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 함으로써 상기 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 상기 가드인터벌구간의 시간 축 상의 신호를 상기 유효심벌구간의 시간 축 상의 신호에 부가하는 가드인터벌 부가부를 갖는다.

이에 의하면 N개의 제어심벌의 생성을 간단하고 쉽게 실시할 수 있다.

본 발명의 한 형태인 제 3의 OFDM 송신장치는 제 2의 OFDM 송신장치에서 상기 가드인터벌 부가부는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 상기 주파수 시프트량으로 주파수 시프트함으로써 상기 가드인터벌구간의 시간 축 상의 신호를 생성한다.

이에 의하면, N개의 제어심벌을 송신하는 경우, 수신 측에서 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 보다 용이하게 하여 보다 안정된 수신이 가능해진다. 또, FEF 구간에 N개의 제어심벌을 송신할 때에는 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고 보다 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 4의 OFDM 송신장치는 제 2의 OFDM 송신장치에서 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있고, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르며, 상기 제 1 심벌 생성부는 상기 N개의 제어심벌의 각각에 관해서 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터를 매핑함으로써 상기 주파수 축 상의 신호를 생성하는 캐리어 배치부를 더 갖는다.

이에 의하면, N개의 제어심벌을 송신하는 경우, 수신 측에서 지연 환경하에 서도 지연에 수반하는 제어심벌끼리의 간섭 성분을 적게 하여 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 5의 OFDM 송신장치는 제 1의 OFDM 송신장치에서 상기 N은 2이다.

본 발명의 한 형태인 제 6의 OFDM 송신장치는 제 5의 OFDM 송신장치에서 일방의 상기 제어심벌에 관한 상기 주파수 시프트량과 타방의 제어심벌에 관한 주파수 시프트량은 절대치가 동일하고 부호가 다르다.

이것들은 N의 수의 일 예, 2개의 제어심벌의 각각에서의 주파수 시프트량의 일 예를 제공하는 것이다.

본 발명의 한 형태인 제 7의 OFDM 송신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성부와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성부와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입부를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 2의 OFDM 송신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 2의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성회로와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성회로와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입회로를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태 제 2의 OFDM 송신프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 OFDM 송신장치에 실행시키는 OFDM 송신프로그램이며, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

이것들에 의하면, N개의 제어심벌을 송신하는 경우, 수신 측에서 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 용이하게 하여 안정된 수신이 가능해진다. 또, FEF 구간에 N개의 제어심벌을 송신할 때에는 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고, 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 8의 OFDM 송신장치는 제 7의 OFDM 송신장치에서 상기 제 1 심벌 생성부는 상기 N개의 제어심벌의 각각에 관해서 주파수 축 상의 신호를 시간 축 상의 신호로 역 직교변환함으로써 상기 유효심벌구간의 시간 축 상의 신호를 생성하는 역 직교변환부와, 상기 N개의 제어심벌의 각각에 관해서 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트함으로써 상기 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 상기 가드인터벌구간의 시간 축 상의 신호를 상기 유효심벌구간의 시간 축 상의 신호에 부가하는 가드인터벌 부가부를 갖는다.

이에 의하면, N개의 제어심벌의 생성을 간단하고 쉽게 실시할 수 있다.

본원 발명의 1 형태인 제 9의 OFDM 송신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성부와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성부와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입부를 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 형태인 제 3의 OFDM 송신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 형태인 제 3의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성회로와, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성회로와, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입회로를 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 형태인 제 3의 OFDM 송신프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 생성하는 제 1 심벌 생성스텝과, 상기 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성스텝과, 상기 복수의 심벌에 상기 N개의 제어심벌을 삽입하는 삽입스텝을 OFDM 송신장치에 실행시키는 OFDM 송신프로그램이며, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

이것들에 의하면, N개의 제어심벌을 송신하는 경우, 수신 측에서 지연 환경하에서도 지연에 수반하는 제어심벌끼리의 간섭 성분을 적게 하여 안정된 수신이 가능해진다. 또, N개의 제어심벌을 FEF 구간을 이용해 송신할 때에는 기존의 DVB-T2 수신기의 수신에 영향을 주지 않고, 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 10의 OFDM 송신장치는 제 9의 OFDM 송신장치에서 상기 제 1 심벌 생성부는 상기 N개의 제어심벌의 각각에 관해서 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터를 매핑함으로써 주파수 축 상의 신호를 생성하는 캐리어 배치부와, 상기 N개의 제어심벌의 각각에 관해서 상기 주파수 축 상의 신호를 시간 축 상의 신호로 역 직교변환함으로써 상기 유효심벌구간의 시간 축 상의 신호를 생성하는 역 직교변환부와, 상기 N개의 제어심벌의 각각에 관해서 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 소정의 주파수 시프트량으로 주파수 시프트함으로써 상기 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 상기 가드인터벌구간의 시간 축 상의 신호를 상기 유효심벌구간의 시간 축 상의 신호에 부가하는 가드인터벌 부가부를 갖는다.

본 발명의 한 형태인 제 11의 OFDM 송신장치는 제 9의 OFDM 송신장치에서 상기 N개의 제어심벌의 각각에 관한 상기 캐리어 배치계열은 다른 제어심벌에 관한 상기 캐리어 배치계열과 직교하는 계열이다.

본 발명의 한 형태인 제 12의 OFDM 송신장치는 제 9의 OFDM 송신장치에서 상기 N개의 제어심벌의 각각에 관한 상기 캐리어 배치계열에서의 복수의 Active 캐리어는 다른 제어심벌에 관한 상기 캐리어 배치계열에서는 Null 캐리어이다.

이것들은 N개의 제어심벌의 각각에서의 캐리어 배치계열의 일 예를 제공하는 것이다.

본 발명의 한 형태인 제 1의 OFDM 수신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 심벌 복조부와, 상기 제 1 심벌 복조부에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조부를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 1의 OFDM 수신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 4의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제어심벌 복조회로와, 상기 제 1 심벌 복조회로에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조회로를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 1의 OFDM 수신 프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 OFDM 수신장치에 실행시키는 OFDM 수신 프로그램이며, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호의 적어도 일부를 다른 제어심벌과 다른 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

이것들에 의하면, 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 용이하게 할 수 있어서 안정된 수신이 가능해진다.

본 발명의 한 형태인 제 2의 OFDM 수신장치는 제 1의 OFDM 수신장치에서 상기 제 1 심벌 복조부는 수신 신호에서의 상기 N개의 제어심벌 중에서 미리 정해진 적어도 하나의 제어심벌의 위치를 검출함으로써 상기 N개의 제어심벌의 복조를 실시한다.

이에 의하면, 제어심벌의 위치를 검출하여 제어심벌의 복조가 가능해진다.

본 발명의 한 형태인 제 3의 OFDM 수신장치는 제 2의 OFDM 수신장치에서 상기 제 1 심벌 복조부는 상기 수신 신호와 위치 검출이 이루어지는 상기 제어심벌에 송신 측에서 실시된 상기 주파수 시프트량의 주파수 시프트는 역 특성의 주파수 시프트를 이 수신 신호에 실시한 신호와의 상관을 산출함으로써 이 제어심벌의 위치 검출을 실시한다.

이에 의하면, 송신 측에서 실시된 주파수 시프트를 고려한 제어심벌의 위치 검출을 실시할 수 있다.

본 발명의 한 형태인 제 4의 OFDM 수신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 심벌 복조부와, 상기 제 1 심벌 복조부에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조부를 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 2의 OFDM 수신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 갖고, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 5의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제어심벌 복조회로와, 상기 제 1 심벌 복조회로에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조회로를 갖고, 각 상기 제어심벌에 서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 2의 OFDM 수신 프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 OFDM 수신장치에 실행시키는 OFDM 수신 프로그램이며, 각 상기 제어심벌에서 상기 가드인터벌구간의 시간 축 상의 신호는 상기 유효심벌구간의 시간 축 상의 신호 중 다른 제어심벌과 다른 개소, 시간 폭 또는 개소 및 시간 폭의 신호를 소정의 주파수 시프트량으로 주파수 시프트 한 신호와 같다.

본 발명의 한 형태인 제 5의 OFDM 수신장치는 제 4의 OFDM 수신장치에서 상기 제 1 심벌 복조부는 수신 신호에서의 상기 N개의 제어심벌 중에서 미리 정해진 적어도 하나의 제어심벌의 위치를 검출함으로써 상기 N개의 제어심벌의 복조를 실시한다.

본 발명의 한 형태인 제 6의 OFDM 수신장치는 제 5의 OFDM 수신장치에서 상기 제 1 심벌 복조부는 상기 수신 신호와 위치 검출이 이루어지는 상기 제어심벌에 송신 측에서 실시된 상기 주파수 시프트량의 주파수 시프트와는 역 특성의 주파수 시프트를 이 수신 신호에 실시한 신호와의 상관을 이 제어심벌에서의 상기 개소, 시간 폭 또는 개소 및 시간 폭에 의거하여 실시함으로써 이 제어심벌의 위치 검출을 실시한다.

이에 의하면, 송신 측에서 실시된 주파수 시프트, 가드인터벌구간의 신호의 생성 원을 고려한 제어심벌의 위치 검출을 실시할 수 있다.

본 발명의 한 형태인 제 7의 OFDM 수신장치는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 심벌 복조부와, 상기 제 1 심벌 복조부에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조부를 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 형태인 제 3의 OFDM 수신방법은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 종류인 제 6의 집적회로는 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제어심벌 복조회로와, 상기 제 1 심벌 복조회로에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조회로를 갖고, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있으며, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르고, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

본 발명의 한 형태인 제 3의 OFDM 수신 프로그램은 서로 직교하는 복수의 서브 캐리어를 다중화하여 유효심벌구간의 시간 축 상의 신호와 가드인터벌구간의 시간 축 상의 신호로 구성되는 N(N은 2 이상의 정수)개의 제어심벌을 복조하는 제 1 복조스텝과, 상기 제 1 복조스텝에서의 복조 결과에 의거하여 상기 제어심벌과는 다른 심벌을 복조하는 제 2 심벌 복조스텝을 OFDM 수신장치에 실행시키는 OFDM 수신 프로그램이며, 상기 복수의 서브 캐리어는 복수의 Active 캐리어와 복수의 Null 캐리어로 구성되어 있고, 상기 N개의 제어심벌의 각각에 관한 상기 복수의 서브 캐리어의 각각을 Active 캐리어와 Null 캐리어로 구별하기 위한 캐리어 배치계열이 다른 제어심벌에 관한 캐리어 배치계열과 다르게 되어 있으며, 상기 N개의 제어심벌의 각각에서는 상기 캐리어 배치계열에 의거하여 상기 복수의 Active 캐리어의 각각에 제어정보의 데이터가 매핑 되고 있다.

이것들에 의하면, 서로 다른 제어심벌인지 동일한 제어심벌의 지연파인지의 구별을 쉽게 할 수 있어서 안정된 수신이 가능해진다.

이하, 본 발명의 실시 예에 대하여 도면을 참조해서 설명한다.

≪제 1의 실시 예≫

이하, 본 발명의 제 1 실시 예의 OFDM 송신장치(1) 및 OFDM 수신장치(2)에 대하여 도면을 참조해서 설명한다. 제 1 및 후술하는 제 2에서 제 4 실시 예에서는 일 예로 제 2 세대 유럽 지상 디지털방송규격인 DVB-T2 전송방식 및 FEF 구간의 P1 심벌을 예로 들어서 설명한다.

도 1은 제 1 실시 예에서의 OFDM 송신장치(1)의 구성을 나타내는 블록도로, OFDM 송신장치(1)는 P1 심벌 생성부(11), 데이터 심벌 생성부(12)와 P1 심벌 삽입부(13)를 구비한다. P1 심벌 생성부(11)는 도면을 참조해서 후술하는 것과 같이 2개의 P1 심벌을 생성해서 P1 심벌 삽입부(13)에 출력한다. 데이터 심벌 생성부(12)는 입력 데이터(예를 들어 P1 심벌로 송신하는 데이터 이외의 데이터)에 대해서 부호화, 변조, 파일럿 삽입, 가드인터벌 부가 등의 처리를 실시함으로써 P1 심벌과는 다른 복수의 데이터 심벌을 생성해서 P1 심벌 삽입부(13)에 출력한다. P1 심벌 삽입부(13)는 데이터 심벌 생성부(12)에서 생성된 데이터 심벌의 사이에 P1 심벌 생성부(11)에서 생성된 P1 심벌을 삽입해서 출력한다. P1 심벌 삽입부(13)의 출력신호는 OFDM 송신장치(1)의 도시하지 않은 처리부에 의해 디지털 신호로부터 아날로그 신호로의 변환, 송신 주파수대로의 업 컨버터 등의 처리가 실시된 후에 송신된다. 또, OFDM 송신장치(1)는 P1 심벌 생성부(11)에 특징이 있으며, 그 외의 부분은 필요에 따라서 적당히 변경 또는 삭제하고, 다른 구성을 적당히 추가할 수 있다(다른 본 발명에 관련한 OFDM 송신장치에서도 동일하다). 예를 들어 데이터 심벌 생성부(12)를 P1 심벌과는 다른 심벌을 생성하는 심벌 생성부로 치환해도 좋고, 다른 심벌의 일부가 데이터 심벌이어도 좋다.

[P1 심벌 생성부]

도 2는 도 1의 P1 심벌 생성부(11)의 구성을 나타내는 블록도이며, P1 심벌 생성부(11)는 제 1 P1 심벌 생성부(100)와 제 2 P1 심벌 생성부(200)를 구비한다.

제 1 P1 심벌 생성부(100)는 도면을 참조해서 후술하는 것과 같이 P1 심벌(이하, 「제 1 P1 심벌」이라고 한다)을 생성해서 도 1의 P1 심벌 삽입부(13)에 출력한다. 제 2 P1 심벌 생성부(200)는 도면을 참조해서 후술하는 것과 같이 P1 심벌(이하, 「제 2 P1 심벌」이라고 한다)을 생성해서 도 1의 P1 심벌 삽입부(13)에 출력한다.

[제 1 P1 심벌 생성부]

도 3은 도 2의 제 1 P1 심벌 생성부(100)의 구성을 나타내는 블록도이다. 여기에서는 제 1 P1 심벌은 DVB-T2 전송방식 및 FEF 구간에서 이용되고 있는 P1 심벌로 하지만, 이에 한정되는 것은 아니다.

제 1 P1 심벌 생성부(100)는 캐리어 배치계열 생성부(101), MSS 시그널 링 변환부(102), DBPSK 변환부(103), 데이터 스크램블부(104), 캐리어 배치부(105), IFFT부(106)와 가드인터벌 부가부(107)를 구비한다. 또, MSS란 「Modulation Signaling Sequence」의 약어이다.

캐리어 배치계열 생성부(101)는 도 4에서 나타내는 서브 캐리어 번호 j에서 a[j]=1로 하고(Active 캐리어임을 나타낸다), 그 이외에서는 a[j]=0로 하며(Null 캐리어임을 나타낸다), 캐리어 배치계열 a[j]를 생성하거나 또는 스토어 해 두고, 캐리어 배치계열 a[j]를 캐리어 배치부(105)에 출력한다.

MSS 시그널링 변환부(102)에는 송신 파라미터 정보를 나타내는 S1 신호의 값 및 S2 신호의 값이 입력된다. MSS 시그널링 변환부(102)는 입력된 S1 신호의 값 및 S2 신호의 값을 도 5에 나타내는 계열에 MSS 시그널링 변환하고, 변환의 결과 얻어진 계열을 DBPSK 변환부(103)에 출력한다. 단, 도 5 중의 「값」이 MSS 시그널링 변환부(102)에 입력되는 값, 「시퀀스 계열(16 진수 표시)」가 변환 후의 계열(MSS 시그널링 변환부(102)로부터 출력되는 계열)을 나타낸다.

DBPSK 변환부(103)는 MSS 시그널링 변환부(102)로부터 입력된 계열에 대해서 DBPSK(Differential Binary Phase Shift Keying)를 실시하고, DBPSK의 결과 얻어진 계열을 데이터 스크램블부(104)에 출력한다.

데이터 스크램블부(104)는 유사 랜덤 바이너리 시퀀스(Pseudorandom Binary Sequence:PRBS)를 이용하여 DBPSK 변환부(103)로부터 입력된 계열을 스크럼블하고, 스크럼블의 결과 얻어진 계열을 캐리어 배치부(105)에 출력한다.

캐리어 배치부(105)는 캐리어 배치계열 생성부(101)로부터 입력된 캐리어 배치계열의 값이 「1」인 서브 캐리어 번호의 서브 캐리어(Active 캐리어)에 데이터 스크램블부(104)로부터 입력된 계열의 데이터를 매핑하고, 매핑 결과를 IFFT부(106)에 출력한다.

캐리어 배치부(105)에 의해 Active 캐리어에 데이터가 매핑 된 후, IFFT부(106)는 캐리어 배치부(105)의 출력신호(주파수 축 상의 신호)를 역 푸리에 변환(IFFT:Inverse Fast Fourier Transform)함으로써 유효심벌구간의 시간 축 상의 신호로 변환하고, 유효심벌구간의 시간 축 상의 신호를 가드인터벌 부가부(107)에 출력한다.

가드인터벌 부가부(107)는 IFFT부(106)의 출력신호(유효심벌구간의 시간 축 상의 신호)를 이용하여 유효심벌구간의 시간 축 상의 신호에 대해서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 부가하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 부가하며, 이에 의해 제 1 P1 심벌을 생성해서 도 1의 P1 심벌 삽입부(13)에 출력한다.

도 6에 가드인터벌 부가부(107)에 의한 제 1 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도를 나타낸다(시간 축). 도 6에 나타내는 것과 같이 가드인터벌 부가부(107)는 유효심벌구간(Ta=112μs) 내의 앞쪽 부분(Tc=59μs)의 시간 축 상의 신호를 주파수 시프트량 +f_SH(제 1 P1 심벌의 1 서브 캐리어 간격 분) 주파수 시프트 시켜서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 앞쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 앞에 부가한다. 또, 가드인터벌 부가부(107)는 유효심벌구간 내의 뒤쪽 부분(Tb=53μs)의 시간 축 상의 신호를 주파수 시프트량 +f_SH 주파수 시프트 시켜서 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 뒤에 부가한다. 이와 같이 해서 제 1 P1 심벌이 생성된다. 이것을 수식으로 나타내면 아래의 (수학식 2)과 같이 된다.

단, 제 1 P1 심벌을 p1_1st(t)로 나타내고, 그 유효심벌을 p1_1stA(t)로 나타내며, 주파수 시프트량을 +f_SH로 하고, IFFT 후의 1 샘플 시간을 T로 하고 있다. t는 시간이며, 제 1 P1 심벌의 개시 시간을 0으로 하고 있다. 또, DVB-T2 전송방식에서 대역폭 8MHz의 경우, T=7/64μs가 되고, 유효심벌길이는 1024T=112μs가 된다.

[제 2 P1 심벌 생성부]

도 7은 도 2의 제 2 P1 심벌 생성부(200)의 구성을 나타내는 블록도이다.

제 2 P1 심벌 생성부(200)는 캐리어 배치계열 생성부(201), MSS 시그널링 변환부(202), DBPSK 변환부(203), 데이터 스크램블부(204), 캐리어 배치부(205), IFFT부(206)와 가드인터벌 부가부(207)를 구비한다.

캐리어 배치계열 생성부(201)는 도 4에서 나타내는 서브 캐리어 번호 j에서 a[j]=1로 하고(Active 캐리어임을 나타낸다), 그 이외에서는 a[j]=0로 하며(Null 캐리어임을 나타낸다), 캐리어 배치계열 a[j]를 생성하거나 또는 스토어 해 두고, 캐리어 배치계열 a[j]를 캐리어 배치부(205)에 출력한다. 여기에서는 캐리어 배치계열 생성부(201)는 제 1 P1 심벌 생성부(100)의 캐리어 배치계열 생성부(101)와 동일한 캐리어 배치계열을 출력하는 것으로 하고 있다.

MSS 시그널링 변환부(202)에는 송신 파라미터 정보를 나타내는 S1 신호의 값 및 S2 신호의 값이 입력된다. MSS 시그널링 변환부(202)는 입력된 S1 신호의 값 및 S2 신호의 값을 도 5에 나타내는 계열에 MSS 시그널링 변환하고, 변환의 결과 얻어진 계열을 DBPSK 변환부(203)에 출력한다. 단, 도 5 중의 「값」이 MSS 시그널링 변환부(202)에 입력되는 값, 「시퀀스 계열(16 진수 표시)」가 변환 후의 계열(MSS 시그널링 변환부(202)로부터 출력되는 계열)을 나타낸다. 또, 제 1 P1 심벌 생성부(100)에 입력되는 송신 파라미터 정보와 제 2 P1 심벌 생성부(200)에 입력되는 송신 파라미터 정보는 다른 것으로 하지만(정보량의 증가), 동일한 것이어도 좋다(복수 회 송신하는 것에 의한 정보의 신뢰도의 향상).

DBPSK 변환부(203)는 MSS 시그널링 변환부(202)로부터 입력된 계열에 대해서 DBPSK를 실시하고, DBPSK의 결과 얻어진 계열을 데이터 스크램블부(204)에 출력한다.

데이터 스크램블부(204)는 PRBS를 이용하여 DBPSK 변환부(203)로부터 입력된 계열을 스크럼블하고, 스크럼블의 결과 얻어진 계열을 캐리어 배치부(205)에 출력한다.

캐리어 배치부(205)는 캐리어 배치계열 생성부(201)로부터 입력된 캐리어 배치계열의 값이 「1」인 서브 캐리어 번호의 서브 캐리어(Active 캐리어)에 데이터 스크램블부(204)로부터 입력된 계열의 데이터를 매핑하고, 매핑 결과를 IFFT부(206)에 출력한다.

또, 캐리어 배치계열(201)로부터 캐리어 배치부(205)까지의 구성은 제 1 P1 심벌 생성부(100)와 동일한 구성을 예로 설명을 실시하였으나, 이에 한정되는 것은 아니다. 즉, MSS 시그널링 변환을 이용하지 않고, 그대로 정보를 변조해도 좋고, 변조는 DBPSK가 아니어도 좋다. 또, 캐리어 배치계열을 이용하지 않고, ISDB-T 전송방식이나 DVB-T 전송방식과 같이 중앙의 유효 서브 캐리어 모두를 이용하는 구성으로 해도 좋다.

캐리어 배치부(105)에 의해 Active 캐리어에 데이터가 매핑 된 후, IFFT부(206)는 캐리어 배치부(205)의 출력신호(주파수 축 상의 신호)를 IFFT함으로써 유효심벌구간의 시간 축 상의 신호로 변환하고, 유효심벌구간의 시간 축 상의 신호를 가드인터벌 부가부(207)에 출력한다.

가드인터벌 부가부(207)는 IFFT부(106)의 출력신호(유효심벌구간의 시간 축 상의 신호)를 이용하여 유효심벌구간의 시간 축 상의 신호에 대해서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 부가하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 부가하며, 이에 의해 제 2 P1 심벌을 생성해서 도 1의 P1 심벌 삽입부(13)에 출력한다.

도 8에 가드인터벌 부가부(207)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도를 나타낸다(시간 축). 도 8에 나타내는 것과 같이 가드인터벌 부가부(207)는 유효심벌구간(Ta=112μs) 내의 앞쪽 부분(Tc=59μs)의 시간 축 상의 신호를 주파수 시프트량 -f_SH 주파수 시프트 시켜서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 앞쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 앞에 부가한다. 또, 가드인터벌 부가부(207)는 유효심벌구간 내의 뒤쪽 부분(Tb=53μs)의 시간 축 상의 신호를 주파수 시프트량 -f_SH 주파수 시프트 시켜서 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 뒤에 부가한다. 이와 같이 해서 제 2 P1 심벌이 생성된다. 이것을 수식으로 나타내면 아래의 (수학식 3)와 같이 된다.

단, 제 2 P1 심벌을 p1_2nd(t＇)로 나타내고, 유효심벌을 p1_2ndA(t＇)로 나타내며, 주파수 시프트량을 ―f_SH로 하고, IFFT 후의 1 샘플 시간을 T로 하고 있다. t＇는 시간이며, 제 2 P1 심벌의 개시 시간을 0으로 하고 있다. 또, DVB-T2 전송방식에서 대역폭 8 MHz의 경우, T=7/64μs가 되고, 유효심벌길이는 1024T=112μs가 된다.

상술한 것과 같이, 제 1 P1 심벌에서는 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호는 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트량 +f_SH(≠0) 주파수 시프트 한 것이다(도 6 참조). 이에 대해서, 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호는 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트량 -f_SH(f_SH와 절대치가 같고, 부호가 다르다) 주파수 시프트 한 것이다(도 8 참조). 이와 같이, 제 1 P1 심벌과 제 2 P1 심벌은 가드인터벌구간의 시간 축 상의 신호의 생성시에 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트 하는 주파수 시프트량이 서로 다르다. 또, 제 1 P1 심벌 및 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 사용되는 유효심벌구간의 시간 축 상의 신호의 개소 및 시간폭(길이)은 서로 동일하고, 제 1 P1 심벌 및 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 사용되는 유효심벌구간의 시간 축 상의 신호의 개소 및 시간 폭(길이)은 서로 같다(도 6, 도 8 참조).

상술한 것과 같이 해서 생성된 제 1 P1 심벌과 제 2 P1 심벌은 도 1의 P1 심벌 삽입부(13)에 의해 데이터 심벌 생성부(11)에 의해서 생성된 데이터 심벌 군에 삽입된다. 프레임의 구성으로, 도 9에 나타내는 것과 같이 프레임의 선두에 제 1 P1 심벌(도 9에서는 「1stP1 심벌」이라고 도시)을 배치하고, 그 직후에 제 2 P1 심벌(도 9에서는 「2ndP1 심벌」이라고 도시)을 배치하며, 제 2 P1 심벌에 이어서 데이터 심벌을 배치한 프레임 구성으로 한다. 이에 의해, 제 1 P1 심벌에 부가된 송신 파라미터 정보 및 제 2 P1 심벌에 부가된 송신 파라미터 정보를 기초로 메인 심벌(예를 들어 데이터 심벌)의 복조가 가능해진다.

도 10은 제 1 실시 예에서의 OFDM 수신장치(2)의 구성을 나타내는 블록도이며, OFDM 수신장치(2)는 안테나(21), 튜너(22)와 복조부(23)를 구비한다.

안테나(21)는 도 1의 OFDM 수신장치(1)로부터 발해진 송신파를 수신하고, 수신한 송신파(수신파)를 튜너(22)에 출력한다. 튜너(22)는 안테나(21)로부터 입력된 복수의 수신파 중에서 원하는 수신파를 선택하고, 선택한 수신파를 RF(Radio Frequency) 대(帶)로부터 IF(Intermediate Frequency) 대로 변환하고, IF대가 된 수신파를 복조부(23)에 출력한다.

복조부(23)는 D/A 변환부(24), 직교변환부(25), P1 심벌 복조부(26)와 데이터 심벌 복조부(27)를 구비한다. D/A 변환부(24)는 IF대가 된 수신파를 아날로그 신호로부터 디지털 신호로 변환해서 출력하고, 직교 복조부(25)는 D/A 변환부(24)의 출력신호를 복소 베이스밴드 신호에 직교 복조해서 출력한다. P1 심벌 복조부(26)는 도면을 참조해서 후술하는 것과 같이 직교 복조부(25)의 출력신호에 포함되는 P1 심벌(제 1 P1 심벌, 제 2 P1 심벌)을 복조한다. 데이터 심벌 복조부(27)는 P1 심벌 복조부(26)에 의한 P1 심벌의 복조의 결과에 의거하여, 즉 P1 심벌의 복조에 의해 얻어진 송신 파라미터 정보에 의거하여 직교 복조부(25)의 출력신호에 포함되는 복수의 데이터 심벌을 복조한다. 또, OFDM 수신장치(2)는 P1 심벌 복조부(26)에 특징이 있으며, 그 외의 부분은 필요에 따라서 적당 변경 또는 삭제하고, 다른 구성을 적당히 추가할 수 있다(다른 본 발명에 관련하는 OFDM 수신장치에서도 동일하다). 예를 들어 데이터 심벌 복조부(27)를 P1 심벌과는 다른 심벌을 복조하는 심벌 복조부로 치환해도 좋고, 다른 심벌의 일부가 데이터 심벌이어도 좋다.

[P1 심벌 복조부]

도 11은 도 10의 P1 심벌 복조부(26)의 구성을 나타내는 블록도이며, P1 심벌 복조부(26)는 제 1 P1 심벌 복조부(300)와 제 2 P1 심벌 복조부(400)를 구비한다.

제 1 P1 심벌 복조부(300)는 도면을 참조해서 후술하는 것과 같이 제 1의P1 심벌의 복조를 실시하고, 제 2 P1 심벌 복조부(400)는 도면을 참조해서 후술하는 것과 같이 제 2 P1 심벌의 복조를 실시한다.

[제 1 P1 심벌 복조부]

도 12는 도 11의 제 1 P1 심벌 복조부(300)의 구성을 나타내는 블록도이며, 제 1 P1 심벌 복조부(300)는 P1 위치 검출부(301), FFT부(302)와 P1 디코드부(303)를 구비한다.

P1 위치 검출부(301)는 시간 축 상의 신호인 P1 위치 검출부(301)의 입력신호(즉, 제 1 P1 심벌 복조부(300)의 입력신호)에서의 제 1 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 1 P1 심벌의 위치 정보를 FFT부(302)에 출력하는 것이며, 그 구성을 도 13에 나타낸다.

P1 위치 검출부(301)는 승산기(311), 지연기(312), 복소공역 연산기(313), 승산기(314), 구간 적분 연산기(315), 지연기(316), 복소공역 연산기(317), 승산기(318), 구간 적분 연산기(319), 지연기(320), 승산기(321)와 피크 검출기(322)를 구비한다.

P1 위치 검출부(301)의 입력신호는 승산기(311)에 입력된다. 승산기(311)는 수신 측에서 제 1 P1 심벌의 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호에 실시된 주파수 시프트량 +f_SH의 주파수 시프트와는 역 특성의 주파수 시프트(주파수 시프트량 -f_SH의 주파수 시프트)를 P1 위치 검출부(301)의 입력신호에 실시하기 위해서 P1 위치 검출부(301)의 입력신호에 대해서 exp(-j2πf_SHt)를 곱하고, 곱셈 결과를 지연기(312)와 승산기(318)에 출력한다. 지연기(312)는 승산기(311)의 출력신호를 제 1 P1 심벌의 앞쪽 가드인터벌 길이에 상당하는 길이 Tc(=59μs)만큼 지연시켜서 복소공역 연산기(313)에 출력한다. 복소공역 연산기(313)는 지연기(312)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(314)에 출력한다. 승산기(314)는 P1 위치 검출부(301)의 입력신호와 복소공역 연산기(313)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(315)에 출력한다. 구간 적분 연산기(315)는 제 1 P1 심벌의 앞쪽 가드인터벌 길이(Tc)를 구간 적분 폭으로 승산기(314)의 출력신호에 대해서 구간 적분을 실시하고, 구간 적분 결과를 지연기(320)에 출력한다. 또, 이러한 신호의 흐름은 도 55(a)~(c)에 나타낸 것과 동일하다.

또, P1 위치 검출부(301)의 입력신호는 지연기(316)에 입력되고, 지연기(316)는 P1 위치 검출부(301)의 입력신호를 제 1 P1 심벌의 뒤쪽 가드인터벌장에 상당하는 길이 Tb(=53μs)만큼 지연시켜서 복소공역 연산기(317)에 출력한다. 복소공역 연산기(317)는 지연기(316)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(318)에 출력한다. 또, 승산기(318)에는 승산기(311)로부터 P1 위치 검출부(301)의 입력신호에 대해서 exp(-j2πf_SHt)를 곱한 곱셈 결과가 입력되고 있다. 승산기(318)는 승산기(311)의 출력신호(P1 위치 검출부(301)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 한 신호)와 복소공역 연산기(317)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(319)에 출력한다. 구간 적분 연산기(319)는 제 1 P1 심벌의 뒤쪽 가드인터벌 길이(Tb)를 구간 적분 폭으로 승산기(318)의 출력신호에 대해서 구간 적분을 실시하고, 구간 적분 결과를 승산기(321)에 출력한다. 또, 이러한 신호의 흐름은 도 56(a)~(c)에 나타낸 것과 동일하다.

구간 적분 연산기(315)의 출력신호는 지연기(320)에 입력되고, 지연기(320)는 구간 적분 연산기(315)의 출력신호에 대해서 구간 적분 연산기(319)의 출력신호와의 지연 조정을 실시하여 승산기(321)에 출력한다. 또, 지연기(320)에 의한 지연량은 2×Tb이다. 승산기(321)는 구간 적분 연산기(319)의 출력신호와 지연기(320)의 출력신호의 곱셈을 실시하고, 곱셈 결과를 피크 검출기(322)에 출력한다. 이와 같이, 앞쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크와 뒤쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크를 맞춤으로써 피크를 더 현저한 것으로 할 수 있다. 피크 검출기(322)는 승산기(321)의 출력신호의 피크 위치를 검출함으로써 P1 위치 검출부(301)의 입력신호(즉, 제 1 P1 심벌 복조부(300)의 입력신호)에서의 제 1 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 1 P1 심벌의 위치 정보를 도 12의 FFT부(302)에 출력한다. 또, 지연파가 존재하면, 지연파의 개소에도 그 지연파의 레벨에 대응한 상관의 피크가 출현하게 된다.

도 12의 FFT부(302)는 제 1 P1 심벌의 위치 정보에 의거하여 제 1 P1 심벌 복조부(300)의 입력신호(시간 축 상의 신호)에 대해서 FFT를 실시해서 주파수 축 상의 신호로 변환하고, 주파수 축 상의 신호를 P1 디코드부(303)에 출력한다. P1 디코드부(303)는 도 4에서 나타내는 서브 캐리어 번호 j에서 a[j]=1로 하고(Active 캐리어임을 나타낸다), 그 이외에서는 a[j]=0로 하며(Null 캐리어임을 나타낸다), 캐리어 배치계열 a[j]를 생성하거나 또는 스토어 해 두고, 캐리어 배치계열 a[j]를 기초로 주파수 축 상의 신호 중의 Active 캐리어를 이용하여 제 1 P1 심벌의 디코드 처리를 실시하고, 제 1 P1 심벌에 부가된 S1 신호의 값 및 S2 신호의 값을 구해서 S1 신호의 값 및 S2 신호의 값을 기초로 송신 파라미터 정보(예를 들어 FFT 사이즈나 MISO/SISO 등의 정보)를 인출한다.

[제 2 P1 심벌 복조부]

도 14는 도 11의 제 2 P1 심벌 복조부(400)의 구성을 나타내는 블록도이며, 제 2 P1 심벌 복조부(400)는 P1 위치 검출부(401), FFT부(402)와 P1 디코드부(403)를 구비한다.

P1 위치 검출부(401)는 시간 축 상의 신호인 P1 위치 검출부(401)의 입력신호(즉, 제 2 P1 심벌 복조부(400)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 FFT부(402)에 출력하는 것이며, 그 구성을 도 15에 나타낸다.

P1 위치 검출부(401)는 승산기(411), 지연기(412), 복소공역 연산기(413), 승산기(414), 구간 적분 연산기(415), 지연기(416), 복소공역 연산기(417), 승산기(418), 구간 적분 연산기(419), 지연기(420), 승산기(421)와 피크 검출기(422)를 구비한다.

P1 위치 검출부(401)의 입력신호는 승산기(411)에 입력된다. 승산기(411)는 수신 측에서 제 2 P1 심벌의 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호에 실시된 주파수 시프트량 -f_SH의 주파수 시프트와는 역 특성의 주파수 시프트(주파수 시프트량 +f_SH의 주파수 시프트)를 P1 위치 검출부(401)의 입력신호에 실시하기 위해서 P1 위치 검출부(401)의 입력신호에 대해서 exp(+j2πf_SHt)를 곱하고, 곱셈 결과를 지연기(412)와 승산기(418)에 출력한다. 지연기(412)는 승산기(411)의 출력신호를 제 2 P1 심벌의 앞쪽 가드인터벌 길이에 상당하는 길이 Tc(=59μs)만큼 지연시켜서 복소공역 연산기(413)에 출력한다. 복소공역 연산기(413)는 지연기(412)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(414)에 출력한다. 승산기(414)는 P1 위치 검출부(401)의 입력신호와 복소공역 연산기(413)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(415)에 출력한다. 구간 적분 연산기(415)는 제 2 P1 심벌의 앞쪽 가드인터벌 길이(Tc)를 구간 적분 폭으로 승산기(414)의 출력신호에 대하여 구간 적분을 실시하고, 구간 적분 결과를 지연기(420)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 16(a)~(c)에 나타낸다. 도 16(a)에 나타내는 것과 같이 P1 위치 검출부(401)의 입력신호를 주파수 시프트량 +f_SH 주파수 시프트 시킨 후에 앞쪽 가드인터벌 길이(Tc) 지연시킨 신호(도 16(a)의 아래쪽의 신호)의 앞쪽 가드인터벌구간의 신호는 P1 위치 검출부(401)의 입력신호(도 16(a)의 위쪽의 신호)의 유효심벌구간 내의 앞쪽 부분의 신호와 같은 신호가 되며, 그 부분에 도 16(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양자의 신호는 동일하게 되지 않으므로 상관이 나타나지 않는다. 도 16(b)에 나타내는 상관값을 앞쪽 가드인터벌 길이(Tc)의 구간 적분 폭으로 구간 적분함으로써 도 16(c)에 나타내는 것과 같이 피크가 생긴다.

또, P1 위치 검출부(401)의 입력신호는 지연기(416)에 입력되고, 지연기(416)는 P1 위치 검출부(401)의 입력신호를 제 2 P1 심벌의 뒤쪽 가드인터벌 길이에 상당하는 길이 Tb(=53μs)만큼 지연시켜서 복소공역 연산기(417)에 출력한다. 복소공역 연산기(417)는 지연기(416)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(418)에 출력한다. 또, 승산기(418)에는 승산기(411)로부터 P1 위치 검출부(401)의 입력신호에 대해서 exp(+j2πf_SHt)를 곱한 곱셈 결과가 입력되고 있다. 승산기(418)는 승산기(411)의 출력신호(P1 위치 검출부(401)의 입력신호를 주파수 시프트량 +f_SH 주파수 시프트 한 신호)와 복소공역 연산기(417)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(419)에 출력한다. 구간 적분 연산기(419)는 제 2 P1 심벌의 뒤쪽 가드인터벌 길이(Tb)를 구간 적분 폭으로 승산기(418)의 출력신호의 구간 적분을 실시하고, 구간 적분 결과를 승산기(421)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 17(a)~(c)에 나타낸다. 도 17(a)에 나타내는 것과 같이 P1 위치 검출부(401)의 입력신호를 주파수 시프트량 +f_SH 주파수 시프트 시킨 신호(도 17(a)의 위쪽의 신호)의 뒤쪽 가드인터벌구간의 신호는 P1 위치 검출부(401)의 입력신호를 뒤쪽 가드인터벌 길이(Tb) 지연시킨 신호(도 17(a)의 아래쪽의 신호)의 유효심벌구간 내의 뒤쪽 부분의 신호와 같은 신호가 되므로 그 부분에 도 17(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양쪽의 신호는 같아지지 않으므로 상관이 나타나지 않는다. 도 17(b)에 나타내는 상관값을 뒤쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분함으로써 도 17(c)에 나타내는 것과 같이 피크가 생긴다.

구간 적분 연산기(415)의 출력신호는 지연기(420)에 입력되고, 지연기(420)는 구간 적분 연산기(415)의 출력신호에 대해서 구간 적분 연산기(419)의 출력신호와의 지연 조정을 실시하여 승산기(421)에 출력한다. 또, 지연기(420)에 의한 지연량은 2×Tb이다. 승산기(421)는 구간 적분 연산기(419)의 출력신호와 지연기(420)의 출력신호와의 곱셈을 실시하고, 곱셈 결과를 피크 검출기(422)에 출력한다. 이와 같이, 앞쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크와 뒤쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크를 맞춤으로써 피크를 더 현저한 것으로 할 수 있다. 피크 검출기(422)는 승산기(421)의 출력신호의 피크 위치를 검출함으로써 P1 위치 검출부(401)의 입력신호(즉, P1 심벌 복조부(400)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 도 14의 FFT부(402)에 출력한다. 또, 지연파가 존재하면, 지연파의 개소에도 그 지연파의 레벨에 대응한 상관의 피크가 출현하게 된다.

도 14의 FFT부(402)는 제 2 P1 심벌의 위치 정보에 의거하여 제 2 P1 심벌 복조부(400)의 입력신호(시간 축 상의 신호)에 대해서 FFT를 실시하여 주파수 축 상의 신호로 변환하고, 주파수 축 상의 신호를 P1 디코드부(403)에 출력한다. P1 디코드부(403)는 도 4에서 나타내는 서브 캐리어 번호 j에서 a[j]=1로 하고(Active 캐리어임을 나타낸다), 그 이외에서는 a[j]=0로 하며(Null 캐리어임을 나타낸다), 캐리어 배치계열 a[j]를 생성하거나 또는 스토어 해 두고, 캐리어 배치계열 a[j]를 기초로 주파수 축 상의 신호 중의 Active 캐리어를 이용해서 제 2 P1 심벌의 디코드 처리를 실시하며, 제 2 P1 심벌에 부가된 S1 신호의 값 및 S2 신호의 값을 구해서 S1 신호의 값 및 S2 신호의 값을 기초로 송신 파라미터 정보를 인출한다.

상술한 것과 같이, 제 1 P1 심벌 복조부(300) 내의 P1 위치 검출부(301)는 제 1 P1 심벌을 검출하기 위해서 입력신호에 주파수 시프트량 -f_SH의 주파수 시프트를 실시하여 상관 연산을 실시한다. 제 2 P1 심벌 복조부(400) 내의 P1 위치 검출부(401)는 제 2 P1 심벌을 검출하기 위해서 입력신호에 주파수 시프트량 +f_SH의 주파수 시프트를 실시하여 상관 연산을 실시한다.

[제 1 P1 심벌 복조부의 P1 위치 검출부에서의 제 2 P1 심벌에 대한 동작]

도 18(a)~(c)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.

송신된 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 유효심벌구간 내의 해당 부분의 신호를 주파수 시프트량 -f_SH 주파수 시프트 한 것이다(도 8 참조). 따라서, 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 입력신호에 대해서 주파수 시프트량 -f_SH 주파수 시프트 시킨 후에 앞쪽 가드인터벌 길이(Tc) 지연시킨 신호(도 18(a)의 아래쪽의 신호)에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 주파수 시프트량 -2f_SH 주파수 시프트 한 상태가 되며, 유효심벌구간의 신호는 주파수 시프트량 -f_SH 주파수 시프트 한 상태가 된다. 따라서, 도 18(a)의 아래쪽의 신호의 앞쪽 가드인터벌구간의 신호는 P1 위치 검출부(301)의 입력신호(도 18(a)의 위쪽의 신호)의 유효심벌구간 내의 앞쪽 부분의 신호와 같은 신호가 되지 않고, 도 18(b)에 나타내는 것과 같이 상관이 나타나지 않는다. 또, 도 18(a)의 아래쪽의 신호에서의 유효심벌구간 내의 뒤쪽 부분의 신호는 도 18(a)의 위쪽의 신호에서의 뒤쪽 가드인터벌구간의 신호와 같은 신호가 되지만, 양자가 승산기(314)에 입력되는 타이밍이 맞지 않으므로 도 18(b)에 나타내는 것과 같이 상관이 나타나지 않는다. 이 때문에, 도 18(b)에 나타내는 상관값을 앞쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분해도 도 18(c)에 나타내는 것과 같이 현저한 피크는 발생하지 않는다.

도 19(a)~(c)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.

송신된 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 유효심벌구간 내의 해당 부분의 신호를 주파수 시프트량 -f_SH 주파수 시프트 한 것이다(도 8 참조). 이 때문에 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 입력신호에 대해서 주파수 시프트량 -f_SH 주파수 시프트 시킨 신호(도 19(a)의 위쪽의 신호)에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 주파수 시프트량 -2f_SH 주파수 시프트 한 상태가 되고, 유효심벌구간의 신호는 주파수 시프트량 -f_SH 주파수 시프트 한 상태가 된다. 따라서, 도 19(a)의 위쪽의 신호의 뒤쪽 가드인터벌구간의 신호는 P1 위치 검출부(301)의 입력신호를 뒤쪽 가드인터벌 길이(Tb) 지연시킨 신호(도 19(a)의 아래쪽의 신호)의 유효심벌구간 내의 뒤쪽 부분의 신호와 같은 신호가 되지 않고, 도 19(b)에 나타내는 것과 같이 상관이 나타나지 않는다. 또, 도 19(a)의 위쪽의 신호에서의 유효심벌구간 내의 앞쪽 부분의 신호는 도 19(a)의 아래쪽의 신호의 앞쪽 가드인터벌구간의 신호와 같은 신호가 되지만, 양자가 승산기(318)에 입력되는 타이밍이 맞지 않으므로 도 19(b)에 나타내는 것과 같이 상관이 나타나지 않는다. 따라서, 도 19(b)에 나타낸 상관값을 뒤쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분해도 도 19(c)에 나타내는 것과 같이 현저한 피크는 발생하지 않는다.

이상과 같이, 제 1 P1 심벌 복조부(300)에서 제 2 P1 심벌에 대한 피크는 발생하지 않고, 제 1 P1 심벌만 검출하는 것이 가능해진다. 마찬가지로 제 2 P1 심벌 복조부(400)에서 제 1 P1 심벌에 대한 피크는 발생하지 않고, 제 2 P1 심벌만 검출하는 것이 가능해진다.

<효과>

상술한 제 1 실시 예에 의하면, 송신 측에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서는 유효심벌구간의 해당 부분의 신호를 주파수 시프트량 +f_SH 주파수 시프트 시키고(도 6 참조), 제 2 P1 심벌에서는 주파수 시프트량 -f_SH(제 1 P1 심벌에서의 주파수 시프트량 +f_SH와 절대치가 같고, 부호가 다른 주파수 시프트량) 주파수 시프트 시키고 있다(도 8 참조). 이에 의해, 수신 측에서는 복수의 피크가 검출되는 경우, 그 피크가 다른 심벌에 의한 것인지 지연파에 의한 것인지를 용이하게 분별할 수 있어서 안정된 수신이 가능해진다. 또, FEF 구간을 이용하여 2개의 P1 심벌(제 1 P1 심벌, 제 2 P1 심벌)을 송신하는 경우, 제 1 P1 심벌이 FEF 구간의 선두 심벌이 되고, 제 1 P1 심벌 복조용의 복조부만을 갖는 DVB-T2 수신기는 제 2 P1 심벌의 영향을 받는 일 없이 기존의 DVB-T2 수신기와의 친화성을 유지할 수 있다.

≪제 2의 실시 예≫

이하, 본 발명의 제 2 실시 예의 OFDM 송신장치 및 OFDM 수신장치에 대해서 도면을 참조하여 설명한다. 또, 본 실시 예에서 제 1 실시 예의 구성요소와 실질적으로 동일한 구성요소에는 동일한 부호를 부여하고, 그 설명을 적용할 수 있으므로 본 실시 예에서는 그 설명을 생략하거나 또는 간단한 기재만 한다.

본 실시 예의 OFDM 송신장치는 제 1 실시 예의 P1 심벌 생성부(11)와 다른 P1 심벌 생성부(11A)를 구비하며, 이하 P1 심벌 생성부(11A)에 대하여 설명한다.

[P1 심벌 생성부]

도 20은 제 2 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11A)의 구성을 나타내는 블록도이며, P1 심벌 생성부(11A)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 생성하는 제 1 P1 심벌 생성부(100)와 제 2 P1 심벌 생성부(200A)를 구비한다. 제 2 P1 심벌 생성부(200A)는 제 2 P1 심벌을 생성해서 출력하는 것이며, 제 1 실시 예의 제 2 P1 심벌 생성부(200)와 제 2 P1 심벌의 가드인터벌의 부가의 방법이 다르다. 이하, 제 2 P1 심벌 복조부(200A)에 대하여 설명한다.

[제 2 P1 심벌 생성부]

도 21은 도 20의 제 2 P1 심벌 생성부(200A)의 구성을 나타내는 블록도이다. 제 2 P1 심벌 생성부(200A)는 제 2 P1 심벌 생성부(200)의 가드인터벌 부가부(207)를 가드인터벌 부가부(207A)로 치환한 구성을 하고 있다.

가드인터벌 부가부(207A)는 IFFT부(206)의 출력신호(유효심벌구간의 시간 축 상의 신호)를 이용하여 유효심벌구간의 시간 축의 신호에 대해서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 부가하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 부가하며, 이에 의해 제 2 P1 심벌을 생성한다.

도 22에 가드인터벌 부가부(207A)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도를 나타낸다(시간 축). 도 22에 나타내는 것과 같이 가드인터벌 부가부(207A)는 유효심벌구간(Ta=112μs) 내의 앞쪽 부분(Tb=53μs)의 시간 축 상의 신호를 주파수 시프트량 +f_SH 주파수 시프트 시켜서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 앞쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 앞에 부가한다. 또, 가드인터벌 부가부(207A)는 유효심벌구간 내의 뒤쪽 부분(Tc=59μs)의 시간 축 상의 신호를 주파수 시프트량 f_SH 주파수 시프트 시켜서 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 뒤에 부가한다. 이것을 수식으로 나타내면 아래의 (수학식 4)와 같이 된다.

단, 제 2 P1 심벌을 p1_2ndA(t＇)로 나타내고, 유효심벌을 p1_2ndA(t＇)로 나타내며, 주파수 시프트량을 f_SH로 하고, IFFT 후의 1 샘플 시간을 T로 하고 있다. t＇는 시간이며, 제 2 P1 심벌의 개시 시간을 0으로 하고 있다. 또, DVB-T2 전송방식에서 대역폭 8MHz의 경우, T=7/64μs가 되고, 유효심벌길이는 1024T=112μs가 된다. 또, 도 6 및 도 22에 나타내는 것과 같이 제 2 P1 심벌의 전후의 가드인터벌의 길이를 제 1 P1 심벌의 그것들과 교체한 포맷(앞 가드인터벌이 Tb, 뒤 가드인터벌이 Tc)으로 하지만, 이에 한정되는 것은 아니다.

상술한 것과 같이, 제 1 P1 심벌 및 제 2 P1 심벌에서는 양쪽 모두에 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호는 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트량 +f_SH(≠0) 주파수 시프트 한 것이며, 주파수 시프트량은 같다(도 6, 도 22 참조). 또, 제 1 P1 심벌 및 제 2 P1 심벌에서는 양쪽 모두에 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에는 유효심벌구간의 시간 축 상의 신호 중 앞쪽의 부분을 이용하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에는 유효심벌구간의 시간 축 상의 신호 중 뒤쪽 부분을 이용하고 있다(도 6, 도 22 참조).

그러나 제 1 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tc(=59μs)이고(도 6 참조), 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tb(=53μs)이며(도 22 참조), 이용하는 유효심벌구간의 해당 부분의 길이가 서로 다르다. 또, 제 1 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tb(=53μs)이고(도 6 참조), 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tc(=59μs)이며(도 22 참조), 이용하는 유효심벌구간의 해당 부분의 길이가 서로 다르다.

본 실시 예의 OFDM 수신장치는 제 1 실시 예의 P1 심벌 복조부(26)와 다른 P1 심벌 복조부(26A)를 구비하며, 이하, P1 심벌 복조부(26A)에 대해 설명한다.

[P1 심벌 복조부]

도 23은 제 2 실시 예에서의 OFDM 수신장치의 P1 심벌 복조부(26A)의 구성을 나타내는 블록도이며, P1 심벌 복조부(26A)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 복조하는 제 1 P1 심벌 복조부(300)와 제 2 P1 심벌 복조부(400A)를 구비한다. 제 2 P1 심벌 복조부(400A)는 제 2 P1 심벌을 복조하는 것이며, 제 1 실시 예의 제 2 P1 심벌 복조부(400)와 구성이 다르다. 이하, 제 2 P1 심벌 복조부(400A)에 대하여 설명한다.

[제 2 P1 심벌 복조부]

도 24는 도 23의 제 2 P1 심벌 복조부(400A)의 구성을 나타내는 블록도이며, 제 2 P1 심벌 복조부(400A)는 P1 위치 검출부(401A), FFT부(402)와 P1 디코드부(403)를 구비한다.

P1 위치 검출부(401A)는 시간 축 상의 신호인 P1 위치 검출부(401A)의 입력신호(즉, 제 2 P1 심벌 복조부(400A)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 FFT부(402)에 출력하는 것이며, 그 구성을 도 25에 나타낸다.

P1 위치 검출부(401A)는 승산기(451), 지연기(452), 복소공역 연산기(453), 승산기(454), 구간 적분 연산기(455), 지연기(456), 복소공역 연산기(457), 승산기(458), 구간 적분 연산기(459), 지연기(460), 승산기(461)와 피크 검출기(462)를 구비한다.

P1 위치 검출부(401A)의 입력신호는 승산기(451)에 입력된다. 승산기(451)는 송신 측에서 제 2 P1 심벌의 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호에 실시된 주파수 시프트량 +f_SH의 주파수 시프트와는 역 특성의 주파수 시프트(주파수 시프트량 -f_SH의 주파수 시프트)를 P1 위치 검출부(401A)의 입력신호에 실시하기 위해서 P1 위치 검출부(401A)의 입력신호에 대해서 exp(-j2πf_SHt)를 곱하고, 곱셈 결과를 지연기(452)와 승산기(458)에 출력한다. 또, 승산기(451)는 입력신호에 대하여 제 1 실시 예의 제 2 P1 심벌 복조부(400)의 승산기(411)(도 15 참조)와 달리 제 1 P1 심벌 복조부(300)의 승산기(311)(도 13 참조)와 같은 주파수 시프트를 실시하고 있다. 지연기(452)는 승산기(451)의 출력신호를 제 2 P1 심벌의 앞쪽 가드인터벌 길이에 상당하는 길이 Tb(=53μs)만큼 지연시켜서 복소공역 연산기(453)에 출력한다. 또, 지연기(452)에서의 지연량 Tb(=53μs)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)의 지연기(312)에서의 지연량 Tc(=59μs) 및 제 1 실시 예의 제 2 P1 심벌 복조부(400)의 P1 위치 검출부(401)의 지연기(412)에서의 지연량 Tc(=59μs)와 다르다. 복소공역 연산기(453)는 지연기(452)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(454)에 출력한다. 승산기(454)는 P1 위치 검출부(401A)의 입력신호와 복소공역 연산기(453)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(455)에 출력한다. 구간 적분 연산기(455)는 제 2 P1 심벌의 앞쪽 가드인터벌 길이(Tb)를 구간 적분 폭으로 승산기(454)의 출력신호에 대해서 구간 적분을 실시하고, 구간 적분 결과를 지연기(460)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 26(a)~(c)에 나타낸다. 도 26(a)에 나타내는 것과 같이 P1 위치 검출부(401A)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 시킨 후에 앞쪽 가드인터벌 길이(Tb) 지연시킨 신호(도 26(a)의 아래쪽의 신호)의 앞쪽 가드인터벌구간의 신호는 P1 위치 검출부(401A)의 입력신호(도 26(a)의 위쪽의 신호)의 유효심벌구간 내의 앞쪽 부분의 신호와 같은 신호가 되고, 그 부분에 도 26(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양자의 신호는 같아지지 않으므로 상관이 나타나지 않는다. 도 26(b)에 나타내는 상관값을 앞쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분함으로써 도 26(c)에 나타내는 것과 같이 피크가 생긴다.

또, P1 위치 검출부(401A)의 입력신호는 지연기(456)에 입력되고, 지연기(456)는 P1 위치 검출부(401A)의 입력신호를 제 2 P1 심벌의 뒤쪽 가드인터벌 길이 Tc(=59μs)만큼 지연시켜서 복소공역 연산기(457)에 출력한다. 또, 지연기(456)에서의 지연량 Tc(=59μs)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)의 지연기(316)에서의 지연량 Tb(=53μs) 및 제 1 실시 예의 제 2 P1 심벌 복조부(400)의 P1 위치 검출부(401)의 지연기(426)에서의 지연량 Tb(=53μs)와 다르다. 복소공역 연산기(457)는 지연기(456)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(458)에 출력한다. 또, 승산기(458)에는 승산기(451)로부터 P1 위치 검출부(401A)의 입력신호에 대해서 exp(-j2πf_SHt)를 곱한 곱셈 결과가 입력되고 있다. 승산기(458)는 승산기(451)의 출력신호(P1 위치 검출부(401A)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 한 신호)와 복소공역 연산기(457)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(459)에 출력한다. 구간 적분 연산기(459)는 제 2 P1 심벌의 뒤쪽 가드인터벌 길이(Tc)를 구간 적분 폭으로 승산기(458)의 출력신호의 구간 적분을 실시하고, 구간 적분 결과를 승산기(461)에 출력한다. 이러한 신호의 흐름을 나타낸 모식도를 도 27(a)~(c)에 나타낸다. 도 27(a)에 나타내는 것과 같이 P1 위치 검출부(401A)의 입력신호를 주파수 시프트량 -f_SH 주파수 시프트 시킨 신호(도 27(a)의 위쪽의 신호)의 뒤쪽 가드인터벌구간의 신호는 P1 위치 검출부(401A)의 입력신호를 뒤쪽 가드인터벌 길이(Tc) 지연시킨 신호(도 27(a)의 아래쪽의 신호)의 유효심벌구간 내의 뒤쪽 부분의 신호와 같은 신호가 되므로 그 부분에 도 27(b)에 나타내는 것과 같이 상관이 나타난다. 또, 그 이외의 부분에서는 양자의 신호는 같아지지 않으므로 상관이 나타나지 않는다. 도 27(b)에 나타내는 상관값을 뒤쪽 가드인터벌 길이(Tc)의 구간 적분 폭으로 구간 적분함으로써 도 27(c)에 나타내는 것과 같이 피크가 생긴다.

구간 적분 연산기(455)의 출력신호는 지연기(460)에 입력되고, 지연기(460)는 구간 적분 연산기(455)의 출력신호에 대해서 구간 적분 연산기(459)의 출력신호와의 지연 조정을 실시하여 승산기(461)에 출력한다. 또, 지연기(460)에 의한 지연량은 2×Tc이다. 승산기(461)는 구간 적분 연산기(459)의 출력신호와 지연기(460)의 출력신호와의 곱을 실시하고, 곱셈 결과를 피크 검출기(462)에 출력한다. 이와 같이 앞쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크와 뒤쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크를 맞춤으로써 피크를 더 현저한 것으로 할 수 있다. 피크 검출기(462)는 승산기(461)의 출력신호의 피크 위치를 검출함으로써 P1 위치 검출부(401A)의 입력신호(즉, P1 심벌 복조부(401A)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 도 24의 FFT부(402)에 출력한다. 또, 지연파가 존재하면, 지연파의 개소에도 그 지연파의 레벨에 대응한 상관의 피크가 출현하게 된다.

도 28(a)~(c)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)(도 13 참조)에서의 제 2 P1 심벌의 앞쪽 부분의 상관의 모습을 나타내는 모식도이다.

송신된 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 유효심벌구간의 해당 부분의 신호를 주파수 시프트량 +f_SH 주파수 시프트 한 것이며, 앞쪽 가드인터벌 길이는 Tb(=53μs), 뒤쪽 가드인터벌 길이는 Tc(=59μs)이다(도 22 참조). 따라서, 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 입력신호에 대해서 주파수 시프트량 -f_SH 주파수 시프트 시킨 후에 제 1 P1 심벌의 앞쪽 가드인터벌 길이 Tc(=59μs) 지연시킨 신호(도 28(a)의 아래쪽의 신호)의 앞쪽 가드인터벌구간의 신호는, P1 위치 검출부(301)의 입력신호(도 28(a)의 위쪽의 신호)의 유효심벌구간 내의 앞쪽 부분의 신호와 주파수 시프트량은 같은 0으로 되어 있지만, 승산기(314)에 입력되는 타이밍이 맞지 않으므로 도 28(b)에 나타내는 것과 같이 상관이 커지지 않는다. 한편, 도 28(a)의 아래쪽의 신호의 유효심벌구간 내의 뒤쪽 부분의 신호는 도 28(a)의 위쪽의 신호의 뒤쪽 가드인터벌구간의 신호와 승산기(314)에 입력되는 타이밍은 맞지만, 주파수 시프트량이 다르므로 도 28(b)에 나타내는 것과 같이 상관은 나타나지 않는다. 이 때문에, 도 28(b)에 나타낸 상관값을 제 1 P1 심벌의 앞쪽 가드인터벌 길이(Tc)의 구간 적분 폭으로 구간 적분해도 도 28(c)에 나타내는 것과 같이 현저한 피크는 존재하지 않는다.

도 29(a)~(c)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌의 뒤쪽 부분의 상관의 모습을 나타내는 모식도이다.

송신된 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호는 유효심벌구간의 해당 부분의 신호를 주파수 시프트량 +f_SH 주파수 시프트 한 것이며, 앞쪽 가드인터벌 길이는 Tb(=53μs), 뒤쪽 가드인터벌 길이는 Tc(=59μs)이다(도 22 참조). 따라서, 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 입력신호에 대해서 주파수 시프트량 -f_SH 주파수 시프트 시킨 신호(도 29(a)의 위쪽의 신호)의 뒤쪽 가드인터벌구간의 신호는, P1 위치 검출부(301)의 입력신호를 제 1 P1 심벌의 뒤쪽 가드인터벌 길이 Tb(=53μs) 지연 시킨 신호(도 29(a)의 아래쪽의 신호)의 유효심벌구간 내의 뒤쪽 부분의 신호와 주파수 시프트량은 같은 0으로 되어 있지만, 승산기(318)에 입력되는 타이밍이 맞지 않으므로 도 29(b)에 나타내는 것과 같이 상관이 커지지 않는다. 한편, 도 29(a)의 위쪽의 신호의 유효심벌구간 내의 앞쪽 부분의 신호는 도 29(b)의 아래쪽의 신호의 앞쪽 가드인터벌구간의 신호와 승산기(318)에 입력되는 타이밍은 맞지만, 주파수 시프트량이 다르다. 따라서, 도 29(b)에 나타내는 것과 같이 상관은 나타나지 않는다. 이 때문에, 도 29(b)에 나타내는 상관값을 제 1 P1 심벌의 뒤쪽 가드인터벌 길이(Tb)의 구간 적분 폭으로 구간 적분해도 도 29(c)에 나타내는 것과 같이 현저한 피크는 존재하지 않는다.

이상과 같이, 제 1 P1 심벌 복조부(300)에서 제 2 P1 심벌에 대한 피크는 발생하지 않고, 제 1 P1 심벌만 검출하는 것이 가능해진다. 마찬가지로 제 2 P1 심벌 복조부(400A)에서 제 1 P1 심벌에 대한 피크는 발생하지 않고, 제 2 P1 심벌만 검출하는 것이 가능해진다.

<효과>

상술한 제 2 실시 예에 의하면, 송신 측에서는 앞쪽 가드인터벌구간의 신호 및 뒤쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서는 앞쪽 가드인터벌 길이를 Tc, 뒤쪽 가드인터벌 길이를 Tb로 한다(도 6 참조). 한편, 제 2 P1 심벌에서는 앞쪽 가드인터벌 길이를 Tb, 뒤쪽 가드인터벌 길이를 Tc로 하고 있다(도 22 참조). 이와 같이, 제 1 P1 심벌과 제 2 P1 심벌에서 서로 다른 길이의 가드인터벌을 이용하여 제 1 P1 심벌 및 제 2 P1 심벌을 구성함으로써 수신 측에서는 제 1 P1 심벌과 제 2 P1 심벌이 지연파인지 여부를 용이하게 분별할 수 있어서 안정된 수신이 가능해진다. 또, FEF 구간을 이용하여 2개의 P1 심벌(제 1 P1 심벌, 제 2 P1 심벌)을 송신하는 경우, 제 1 P1 심벌이 FEF 구간의 선두 심벌이 되고, 제 1 P1 심벌 복조용의 복조부만을 갖는 DVB-T2 수신기는 제 2 P1 심벌의 영향을 받는 일은 없으며, 기존의 DVB-T2 수신기와의 친화성을 유지할 수가 있다.

≪제 3의 실시 예≫

이하, 본 발명의 제 3 실시 예의 OFDM 송신장치 및 OFDM 수신장치에 대하여 도면을 참조해서 설명한다. 또, 본 실시 예에서 제 1 및 제 2 실시 예의 구성요소와 실질적으로 동일한 구성요소에는 동일한 부호를 부여하고, 그 설명을 적용할 수 있으므로 본 실시 예에서는 그 설명을 생략하거나 또는 간단한 기재만 한다.

본 실시 예의 OFDM 송신장치는 제 1 실시 예의 P1 심벌 생성부(11)와 다른 P1 심벌 생성부(11B)를 구비하며, 이하, P1 심벌 생성부(11B)에 대해 설명한다.

[P1 심벌 생성부]

도 30은 제 3 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11B)의 구성을 나타내는 블록도이며, P1 심벌 생성부(11B)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 생성하는 제 1 P1 심벌 생성부(100)와 제 2 P1 심벌 생성부(200B)를 구비한다. 제 2 P1 심벌 생성부(200B)는 제 2 P1 심벌을 생성해서 출력하는 것이며, 제 1 및 제 2 실시 예의 제 2 P1 심벌 생성부(200, 200A)와 제 2 P1 심벌의 가드인터벌의 부가의 방법이 다르다. 이하, 제 2 P1 심벌 복조부(200B)에 대해 설명한다.

[제 2 P1 심벌 생성부]

도 31은 도 30의 제 2 P1 심벌 생성부(200B)의 구성을 나타내는 블록도이다. 제 2 P1 심벌 생성부(200B)는 제 2 P1 심벌 생성부(200)의 가드인터벌 부가부(207)를 가드인터벌 부가부(207B)로 치환한 구성을 하고 있다.

가드인터벌 부가부(207B)는 IFFT부(206)의 출력신호(유효심벌구간의 시간 축 상의 신호)를 이용하여 유효심벌구간의 시간 축의 신호에 대해서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 부가하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 부가하며, 이에 의해 제 2 P1 심벌을 생성한다.

도 32에 가드인터벌 부가부(207B)에 의한 제 2 P1 심벌의 가드인터벌의 부가의 모습을 나타내는 모식도를 나타낸다(시간 축). 도 32에 나타내는 것과 같이 가드인터벌 부가부(207B)는 유효심벌구간(Ta=112μs) 내의 앞쪽 부분(Tb=53μs)의 시간 축 상의 신호를 주파수 시프트량 -f_SH 주파수 시프트 시켜서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 앞쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 앞에 부가한다. 또, 도 32에 나타내는 것과 같이 가드인터벌 부가부(207B)는 유효심벌구간(Ta=112μs) 내의 뒤쪽 부분(Tc=59μs)의 시간 축 상의 신호를 주파수 시프트량 -f_SH 주파수 시프트 시켜서 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 뒤에 부가한다.

상술한 것과 같이, 제 1 P1 심벌 및 제 2 P1 심벌에서는 양쪽 모두에 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에는 유효심벌구간의 시간 축 상의 신호 중 앞쪽의 부분을 이용하고, 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에는 유효심벌구간의 시간 축 상의 신호 중 뒤쪽의 부분을 이용하고 있다(도 6, 도 32 참조).

그러나 제 1 P1 심벌에서는 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호는 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트량 +f_SH(≠0) 주파수 시프트 한 것이다(도 6 참조). 이에 대해서, 제 2 P1 심벌에서는 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호는 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트량 -f_SH(f_SH와 절대치가 같고, 부호가 다르다) 주파수 시프트 한 것이다(도 32 참조). 이와 같이, 제 1 P1 심벌과 제 2 P1 심벌은 가드인터벌구간의 시간 축 상의 신호의 생성시에 유효심벌구간의 해당 부분의 시간 축 상의 신호를 주파수 시프트 하는 주파수 시프트량이 서로 다르다.

또, 제 1 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tc(=59μs)이며(도 6 참조), 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tb(=53μs)이며(도 32 참조), 이용하는 유효심벌구간의 해당 부분의 길이가 서로 차이가 난다. 또, 제 1 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tb(=53μs)이며(도 6 참조), 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용되는 유효심벌구간의 해당 부분의 길이는 Tc(=59μs)이며(도 32 참조), 이용하는 유효심벌구간의 해당 부분의 길이가 서로 다르다.

본 실시 예의 OFDM 수신장치는 제 1 실시 예의 P1 심벌 복조부(26)와 다른 P1 심벌 복조부(26B)를 구비하며, 이하, P1 심벌 복조부(26B)에 대해 설명한다.

[P1 심벌 복조부]

도 33은 제 3 실시 예에서의 OFDM 수신장치의 P1 심벌 복조부(26B)의 구성을 나타내는 블록도이며, P1 심벌 복조부(26B)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 복조하는 제 1 P1 심벌 복조부(300)와 제 2 P1 심벌 복조부(400B)를 구비한다. 제 2 P1 심벌 복조부(400B)는 제 2 P1 심벌을 복조하는 것이며, 제 1 및 제 2 실시 예의 제 2 P1 심벌 복조부(400, 400A)와 구성이 다르다. 이하, 제 2 P1 심벌 복조부(400B)에 대해 설명한다.

[제 2 P1 심벌 복조부]

도 34는 도 33의 제 2 P1 심벌 복조부(400B)의 구성을 나타내는 블록도이며, 제 2 P1 심벌 복조부(400B)는 P1 위치 검출부(401B), FFT부(402)와 P1 디코드부(403)를 구비한다.

P1 위치 검출부(401B)는 시간 축 상의 신호인 P1 위치 검출부(401B)의 입력신호(즉, 제 2 P1 심벌 복조부(400B)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 FFT부(402)에 출력하는 것이며, 그 구성을 도 35에 나타낸다.

P1 위치 검출부(401B)는 승산기(501), 지연기(502), 복소공역 연산기(503), 승산기(504), 구간 적분 연산기(505), 지연기(506), 복소공역 연산기(507), 승산기(508), 구간 적분 연산기(509), 지연기(510), 승산기(511)와 피크 검출기(512)를 구비한다.

P1 위치 검출부(401B)의 입력신호는 승산기(501)에 입력된다. 승산기(501)는 송신 측에서 제 2 P1 심벌의 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호에 실시된 주파수 시프트량 -f_SH의 주파수 시프트와는 역 특성의 주파수 시프트(주파수 시프트량 +f_SH의 주파수 시프트)를 P1 위치 검출부(401B)의 입력신호에 실시하기 위해서 P1 위치 검출부(401B)의 입력신호에 대해서 exp(+j2πf_SHt)를 곱하고, 곱셈 결과를 지연기(502)와 승산기(508)에 출력한다. 또, 승산기(501)는 입력신호에 대해서 제 1 P1 심벌 복조부(300)의 승산기(311)(도 13 참조)와 다른 주파수 시프트를 실시하고 있다. 지연기(502)는 승산기(501)의 출력신호를 제 2 P1 심벌의 앞쪽 가드인터벌 길이에 상당하는 길이 Tb(=53μs)만큼 지연시켜서 복소공역 연산기(503)에 출력한다. 또, 지연기(502)에서의 지연량 Tb(=53μs)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)의 지연기(312)에서의 지연량 Tc(=59μs)와 다르다. 복소공역 연산기(503)는 지연기(502)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(504)에 출력한다. 승산기(504)는 P1 위치 검출부(401B)의 입력신호와 복소공역 연산기(503)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(505)에 출력한다. 구간 적분 연산기(505)는 제 2 P1 심벌의 앞쪽 가드인터벌 길이(Tb)를 구간 적분 폭으로 승산기(504)의 출력신호에 대해서 구간 적분을 실시하고, 구간 적분 결과를 지연기(510)에 출력한다.

또, P1 위치 검출부(401B)의 입력신호는 지연기(506)에 입력되고, 지연기(506)는 P1 위치 검출부(401B)의 입력신호를 제 2 P1 심벌의 뒤쪽 가드인터벌 길이 Tc(=59μs)만큼 지연시켜서 복소공역 연산기(507)에 출력한다. 또, 지연기(506)에서의 지연량 Tc(=59μs)는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)의 지연기(316)에서의 지연량 Tb(=53μs)과 다르다. 복소공역 연산기(507)는 지연기(506)의 출력신호의 복소공역의 신호를 구하고, 구한 복소공역의 신호를 승산기(508)에 출력한다. 또, 승산기(508)에는 승산기(501)로부터 P1 위치 검출부(401B)의 입력신호에 대해서 exp(+j2πf_SHt)를 곱한 곱셈 결과가 입력되고 있다.승산기(508)는 승산기(501)의 출력신호(P1 위치 검출부(401B)의 입력신호를 주파수 시프트량 +f_SH 주파수 시프트 한 신호)와 복소공역 연산기(507)의 출력신호를 곱함으로써 상관을 산출하고, 산출한 상관값을 구간 적분 연산기(509)에 출력한다. 구간 적분 연산기(509)는 제 2 P1 심벌의 뒤쪽 가드인터벌 길이(Tc)를 구간 적분 폭으로 승산기(508)의 출력신호의 구간 적분을 실시하고, 구간 적분 결과를 승산기(511)에 출력한다.

구간 적분 연산기(505)의 출력신호는 지연기(510)에 입력되고, 지연기(510)는 구간 적분 연산기(505)의 출력신호에 대해서 구간 적분 연산기(509)의 출력신호와의 지연 조정을 실시하여 승산기(511)에 출력한다. 또, 지연기(510)에 의한 지연량은 2×Tc이다. 승산기(511)는 구간 적분 연산기(519)의 출력신호와 지연기(510)의 출력신호와의 곱셈을 실시하고, 곱셈 결과를 피크 검출기(512)에 출력한다. 이와 같이, 앞쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크와 뒤쪽 가드인터벌구간에 관한 상관값의 구간 적분 결과의 피크를 맞춤으로써 피크를 더 현저한 것으로 할 수 있다. 피크 검출기(512)는 승산기(511)의 출력신호의 피크 위치를 검출함으로써 P1 위치 검출부(401B)의 입력신호(즉, P1 심벌 복조부(401B)의 입력신호)에서의 제 2 P1 심벌의 위치를 검출하고, 검출 결과에 의거한 제 2 P1 심벌의 위치 정보를 도 34의 FFT부(402)에 출력한다. 또, 지연파가 존재하면, 지연파의 개소에도 그 지연파의 레벨에 대응한 상관의 피크가 출현하게 된다.

<효과>

상술한 제 3 실시 예에 의하면, 제 1 실시 예 및 제 2 실시 예와 같은 효과를 얻을 수 있다. 또, 이 경우에는 예를 들어 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 제 2 P1 심벌에 대한 처리시에 승산기(311)로부터 구간 적분 연산기(315)까지의 상관 연산 및 구간 적분 연산에서 잘못해서 뒤쪽 가드인터벌에서 피크가 생기고, 승산기(311), 지연기(316)에서 구간 적분 연산기(319)까지의 상관 연산 및 구간 적분 연산에서 잘못해서 앞쪽 가드인터벌에서 피크가 생기지만, 승산기(321)의 곱셈 처리에 의해 피크가 없어지므로 제 2 P1 심벌의 위치를 잘못해서 제 1 P1 심벌의 위치로 검출해 버리는 일은 없다. 마찬가지로 제 2 P1 심벌 복조부(400b)의 P1 위치 검출부(401b)에서 제 1 P1 심벌의 위치를 잘못해서 제 2 P1 심벌의 위치로 검출해 버리는 일은 없다.

여기서, 제 3 실시 예에서 제 1 P1 심벌의 앞쪽 가드인터벌 길이를 Tc1 및 그 뒤쪽 가드인터벌 길이를 Tb1, 제 2 P1 심벌의 앞쪽 가드인터벌 길이를 Tc2 및 그 뒤쪽 가드인터벌 길이를 Tb2로 하고, Tc1, Tb1, Tc2, Tb2의 각각을 다른 값이 되도록 변형해도 좋다. 이 경우에는 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서의 제 2 P1 심벌에 대한 처리시에 피크가 발생하는 일이 없고, 제 2 P1 심벌 복조부(400b)의 P1 위치 검출부(401b)에서의 제 1 P1 심벌에 대한 처리시에 피크가 발생하는 일이 없어진다.

≪제 4의 실시 예≫

이하, 본 발명의 제 4 실시 예의 OFDM 송신장치 및 OFDM 수신장치에 대하여 도면을 참조해서 설명한다. 또, 본 실시 예에서 제 1에서 제 3 실시 예의 구성요소와 실질적으로 동일한 구성요소에는 동일한 부호를 교부하고, 그 설명을 적용할 수 있으므로 실시 예에서는 그 설명을 생략하거나 또는 간단한 기재만 한다.

본 실시 예의 OFDM 송신장치는 제 1 실시 예의 P1 심벌 생성부(11)와 다른 P1 심벌 생성부(11C)를 구비하며, 이하, P1 심벌 생성부(11C)에 대해 설명한다.

[P1 심벌 생성부]

도 36은 제 4 실시 예에서의 OFDM 송신장치의 P1 심벌 생성부(11C)의 구성을 나타내는 블록도이며, P1 심벌 생성부(11C)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 생성하는 제 1 P1 심벌 생성부(100)와 제 2 P1 심벌 생성부(200C)를 구비한다. 제 2 P1 심벌 생성부(200C)는 제 2 P1 심벌을 생성해서 출력하는 것이며, 제 1에서 제 3 실시 예의 제 2 P1 심벌 생성부(200,200A, 200B)가 이용하는 서브 캐리어 배치(Active 캐리어 및 Null 캐리어의 배치)와 다른 서브 캐리어 배치를 이용한다. 이하, 제 2 P1 심벌 생성부(200C)에 대해 설명한다.

[제 2 P1 심벌 생성부]

도 37은 도 36의 제 2 P1 심벌 생성부(200C)의 구성을 나타내는 블록도이다. 제 2 P1 심벌 생성부(200C)는 제 2 P1 심벌 생성부(200)의 캐리어 배치계열 생성부(201)를 캐리어 배치계열 생성부(201C)로 치환하는 구성을 하고 있다.

캐리어 배치계열 생성부(201C)는 제 1 P1 심벌 생성부(100)의 캐리어 배치계열 생성부(101)가 캐리어 배치부(105)에 출력하는 캐리어 배치계열 a[j]와 다른 캐리어 배치계열 b[j]를 생성하거나 또는 캐리어 배치계열 b[j]를 스토어 해 두고, 캐리어 배치계열 b[j]를 캐리어 배치부(205)에 출력한다. 단, Active 캐리어의 서브 캐리어 번호 j에서 b[j]=1, Null 캐리어의 서브 캐리어 번호 j에서b[j]=0로 한다. 또, 캐리어 배치부(205)는 캐리어 배치계열 a[j] 대신에 캐리어 배치계열 b[j]를 이용하여 Active 캐리어에의 데이터의 매핑을 실시한다.

여기에서는 캐리어 배치계열 a[j]와 캐리어 배치계열 b[j]가 직교하도록(무상관이 된다) 캐리어 배치계열 a[j]와 캐리어 배치계열 b[j]를 설정한다. 이 일 예를 도 38에 나타낸다. 단, 도 38(a)은 제 1 P1 심벌의 서브 캐리어 배치(캐리어 배치계열 a[j]로 나타나는 서브 캐리어 배치)를 나타내는 모식도(주파수 축)이다. 또, 도 38(b)은 제 2 P1 심벌의 서브 캐리어 배치(캐리어 배치계열 b[j]로 나타나는 서브 캐리어 배치)를 나타내는 모식도(주파수 축)이다.

또, 제 1 P1 심벌용의 캐리어 배치계열 a[j]와 제 1 P1 심벌용의 캐리어 배치계열 b[j]가 서로 직교하는 대신에 다음과 같은 것이어도 좋다. 제 1 P1 심벌의 캐리어 배치계열 a[j]에서의 0을 나타내는 복수의 개소의 일부가 제 2 P1 심벌의 캐리어 배치계열 b[j]로 1을 나타내도록 캐리어 배치계열 a[j]와 캐리어 배치계열 b[j]를 설정해도 좋다. 즉, 제 1 P1 심벌의 복수의 Null 캐리어의 일부(제 2 P1 심벌의 복수의 Active 캐리어 분)를 제 2 P1 심벌의 복수의 Active 캐리어로 해도 좋다. 이 일 예를 도 39에 나타낸다. 단, 도 39(a)는 제 1 P1 심벌의 서브 캐리어 배치(캐리어 배치계열 a[j]로 나타나는 서브 캐리어 배치)를 나타내는 모식도(주파수 축)이다. 또, 도 39(b)는 제 2 P1 심벌의 서브 캐리어 배치(캐리어 배치계열 b[j]로 나타나는 서브 캐리어 배치)를 나타내는 모식도(주파수 축)이다.

본 실시 예의 OFDM 수신장치는 제 1 실시 예의 P1 심벌 복조부(26)와 다른 P1 심벌 복조부(26C)를 구비하며, 이하, P1 심벌 복조부(26C)에 대해 설명한다.

[P1 심벌 복조부]

도 40은 제 4 실시 예에서의 OFDM 수신장치의 P1 복조부(26C)의 구성을 나타내는 블록도이며, P1 심벌 복조부(26C)는 제 1 실시 예에서 설명한 처리를 실시하여 제 1 P1 심벌을 복조하는 제 1 P1 심벌 복조부(300)와 제 2 P1 심벌 복조부(400C)를 구비한다. 제 2 P1 심벌 복조부(400C)는 제 2 P1 심벌을 복조하는 것이며, 제 1에서 제 3 실시 예의 제 2 P1 심벌 복조부(400, 400A, 400B)와 구성이 다르다. 이하, 제 2 P1 심벌 복조부(400C)에 대해 설명한다.

[제 2 P1 심벌 복조부]

도 41은 도 40의 제 2 P1 심벌 복조부(400C)의 구성을 나타내는 블록도이다. 제 2 P1 심벌 복조부(400C)는 제 1 실시 예의 제 2 P1 심벌 복조부(400)의 P1 디코드부(403)를 P1 디코드부(403C)로 치환한 구성을 하고 있다.

P1 디코드부(403C)는 캐리어 배치계열 b[j]를 생성하거나 또는 스토어 해 두고, 캐리어 배치계열 b[j]를 기본으로 주파수 축 상의 신호 중의 Active 캐리어를 이용하여 제 2 P1 심벌의 디코드 처리를 실시하여 제 2 P1 심벌에 부가된 S1 신호의 값 및 S2 신호의 값을 구하고, S1 신호의 값 및 S2 신호의 값을 기초로 송신 파라미터 정보를 인출한다.

<효과>

상술한 OFDM 송신장치 및 OFDM 수신장치에서는 제 1 P1 심벌에서의 Active 캐리어의 배치 개소와 제 2 P1 심벌에서의 Active 캐리어의 배치 개소를 바꾸고 있으므로(제 1 P1 심벌의 Active 캐리어의 일부(전부가 아니다)와 제 2 P1 심벌의 Active 캐리어의 일부(전부가 아니다)가 동일한 서브 캐리어에 배치되는 경우도 있다), 도 42에 나타내는 것과 같이 지연 환경에서의 서로의 간섭 성분을 적게 할 수 있다. 제 1 P1 심벌과 제 2 P1 심벌의 캐리어 배치계열을 직교로 하면, 지연파에 의한 P1 심벌의 간섭의 영향을 받는 캐리어는 거의 절반 수로 할 수 있으며, 제 1 P1 심벌의 Null 캐리어 부분만을 제 2 P1 심벌의 Active 캐리어로 한다고 하는 배치로 하면 영향을 받는 캐리어는 거의 없게 되어 지연 환경에서도 안정된 수신을 가능하게 할 수 있다. 또, FEF 구간을 이용하여 송신하는 경우, 제 1 P1 심벌이 FEF 구간의 선두 심벌이 되고, 제 2 P1 심벌의 캐리어 배치가 제 1 P1 심벌과 다르므로 DVB-T2 수신기가 제 1 P1 심벌과 식별하기 쉬워져서 제 2 P1 심벌에 의해 수신 불가가 되는 것을 억제할 수 있다.

≪변형≫

본 발명은 상기의 실시 예에서 설명한 내용에 한정되는 것은 아니며, 본 발명의 목적과 거기에 관련되거나 또는 부수하는 목적을 달성하기 위한 어떠한 형태에서도 실시 가능하고, 예를 들어 이하여도 좋다.

(1) 제 1 실시 예에서는 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서는 주파수 시프트량을 +f_SH로 하고(도 6 참조), 제 2 P1 심벌에서는 주파수 시프트량을 ―f_SH로 했으나(도 8 참조), 이에 한정되는 것은 아니다. 예를 들어 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서는 주파수 시프트량을 +f_SH로 하고, 제 2 P1 심벌에서는 주파수 시프트량을 +2f_SH로 해도 좋고, 제 1 P1 심벌에서의 주파수 시프트량과 제 2 P1 심벌에서의 주파수 시프트량이 다르면 좋다. 단, 이것에는 일방의 주파수 시프트량이 「0」, 타방의 주파수 시프트량이 「0」과 다른 값의 경우도 포함하고, 주파수 시프트량이 「0」의 경우도 주파수 시프트의 하나로 취급한다. 또, 제 2 P1 심벌에서의 주파수 시프트량이 +2f_SH의 경우, 제 2 P1 심벌 복조부(400)에서는 주파수 시프트량 -2f_SH의 주파수 시프트를 실시하고(승산기(411)가 입력신호에 대해서 exp(-2πf_SHt를 곱해서) 상관을 취하는 구성으로 한다.

(2) 제 1 실시 예에서는 제 1 P1 심벌의 앞쪽 가드인터벌구간의 주파수 시프트량과 그 뒤쪽 가드인터벌구간의 주파수 시프트량을 같게 하고(+f_SH), 제 2 P1 심벌의 앞쪽 가드인터벌구간의 주파수 시프트량과 그 뒤쪽 가드인터벌구간의 주파수 시프트량을 같게 했으나(-f_SH), 이에 한정되는 것은 아니다. 제 1 P1 심벌의 앞쪽 가드인터벌구간의 주파수 시프트량과 그 뒤쪽 가드인터벌구간의 주파수 시프트량이 달라도 좋고, 제 2 P1 심벌의 앞쪽 가드인터벌구간의 주파수 시프트량과 그 뒤쪽 가드인터벌구간의 주파수 시프트량이 달라도 좋다. 이 경우, 앞쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서의 주파수 시프트량과 제 2 P1 심벌에서의 주파수 시프트량이 다르도록 하고, 뒤쪽 가드인터벌구간의 신호의 생성에서 제 1 P1 심벌에서의 주파수 시프트량과 제 2 P1 심벌에서의 주파수 시프트량이 다르도록 하면 좋다. 이 경우에는 도 13의 P1 위치 검출부(301)를 예를 들어 다음과 같이 변형하면 좋다. 승산기(311)는 제 1 P1 심벌의 앞쪽 가드인터벌구간의 신호에 실시된 주파수 시프트와는 역 특성의 주파수 시프트를 입력신호에 대해서 실시하여 지연기(312)에 출력한다(승산기(318)로의 출력은 실시하지 않는다). 또, P1 위치 검출부에 새롭게 승산기를 추가하고, 새롭게 추가된 승산기는 제 1 P1 심벌의 뒤쪽 가드인터벌구간의 신호에 실시된 주파수 시프트와는 역 특성의 주파수 시프트를 입력신호에 대해서 실시하여 승산기(318)에 출력한다. 또, 도 15의 P1 위치 검출부(401)를 예를 들어 다음과 같이 변형하면 좋다. 승산기(411)는 제 2 P1 심벌의 앞쪽 가드인터벌구간의 신호에 실시된 주파수 시프트와는 역 특성의 주파수 시프트를 입력신호에 대해서 실시하여 지연기(412)에 출력한다(승산기(418)로의 출력은 실시하지 않는다). 또, P1 위치 검출부에 새롭게 승산기를 추가하고, 새롭게 추가된 승산기는 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 신호에 실시된 주파수 시프트와는 역 특성의 주파수 시프트를 입력신호에 대해서 실시하여 승산기(418)에 출력한다.

(3) 제 1 실시 예에서는 P1 심벌을 2개(제 1 P1 심벌, 제 2 P1 심벌)로 하였으나, 이에 한정되는 것은 아니며, 3개 이상의 P1 심벌이 존재해도 좋고, 이 경우에는 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 신호의 생성에서 3개 이상의 P1 심벌의 각각의 주파수 시프트량이 서로 다르도록 하면 좋다.

(4) 제 1 실시 예에서는 제 1 P1 심벌 및 제 2 P1 심벌이 DVB-T2 규격의 P1 심벌에 대응한 것으로 한 것으로부터 제 1 P1 심벌 및 제 2 P1 심벌에서의 앞쪽 가드인터벌 길이를 Tc(=59μs) 및 뒤쪽 가드인터벌 길이를 Tb(=53μs)로 하였으나, 이에 한정되는 것은 아니다. 제 1 P1 심벌 및 제 2 P1 심벌에서의 앞쪽 가드인터벌 길이가 Tc(=59μs) 이외라도 좋고, 복수의 P1 심벌에서의 뒤쪽 가드인터벌 길이가 Tb(=53μs) 이외라도 좋으며, P1 심벌이 복수 존재하는 경우에도 동일하다. 예를 들어 제 1 P1 심벌 및 제 2 P1 심벌에서의 앞쪽 가드인터벌 길이를 Tb(=53μs)로 하고 및 뒤쪽 가드인터벌 길이를 Tc(=59μs)로 해도 좋다. 또, 앞쪽 가드인터벌 길이와 뒤쪽 가드인터벌 길이를 같게 해도 좋다. 이 경우에는 예를 들어 제 1 P1 심벌 복조부(300)의 P1 위치 검출부(301)에서 제 2 P1 심벌에 대한 처리시에 승산기(311)로부터 구간 적분 연산기(315)까지의 상관 연산 및 구간 적분 연산에서 잘못해서 뒤쪽 가드인터벌에서 피크가 생기고, 승산기(311), 지연기(316)로부터 구간 적분 연산기(319)까지의 상관 연산 및 구간 적분 연산에서 잘못해서 앞쪽 가드인터벌에서 피크가 생기지만, 승산기(321)의 곱셈 처리에 의해 피크가 없어지므로 제 2 P1 심벌의 위치를 잘못해서 제 1 P1 심벌의 위치로 검출해 버리는 일은 없다.

(5) 제 1에서 제 3 실시 예에서는 제 1 P1 심벌 및 제 2 P1 심벌이 DVB-T2 규격의 P1 심벌에 대응한 것으로 한 것으로부터 서브 캐리어 배치를 나타내는(Active 캐리어가 어느 서브 캐리어에 배치되고 있는지를 나타낸다) 캐리어 배치계열을 도 4에 따른 것으로 하였으나, 이에 한정되는 것은 아니며, 캐리어 배치계열은 어떠한 것이어도 좋다. 또, Active 캐리어는 이산적인 필요는 없고, 전 서브 캐리어를 Active 캐리어로 하는 것이라도 좋고, 중앙 부분의 복수의 서브 캐리어를 Active 캐리어로 하는 것이라도 좋다.

(6) 제 1에서 제 4 실시 예에서 프레임의 구성으로 도 9에 나타내는 것과 같이 제 1 P1 심벌이 프레임의 선두에서 직후에 제 2의 P2 심벌이 계속되는 프레임 구성으로 하였으나, 이에 한정되는 것은 아니며, 도 43에 나타내는 것과 같이 제 1 P1 심벌을 프레임의 선두에 배치하고, 제 2 P1 심벌을 프레임의 도중에 배치하는 프레임 구성이거나, 도 44에 나타내는 것과 같이 제 1 P1 심벌을 프레임의 선두에 배치하고, 제 2 P1 심벌을 프레임의 최후에 배치하는 프레임 구성이어도 좋으며, 프레임 구성은 특별히 한정되지 않는다. 또, 도 43, 도 44 중의 「1 stP1 심벌」은 제 1 P1 심벌, 「2ndP1 심벌」은 제 2 P1 심벌이다. 또, 예를 들어 제 2 P1 심벌은 수 프레임마다 출현하도록 해도 좋다.

(7) 제 1에서 제 4 실시 예에서는 IFFT 후의 유효심벌구간의 일부분의 시간 축 상의 신호에 회전을 실시하여 가드인터벌구간(앞쪽 가드인터벌구간, 뒤쪽 가드인터벌구간)의 시간 축 상의 신호를 생성하도록 하고 있지만, 가드인터벌구간의 시간 축 상의 신호의 생성의 방법은 이에 한정되는 것은 아니고, 예를 들어 다음과 같은 것이어도 좋다. IFFT 전의 주파수 축 상의 신호를 주파수 시프트 해 두고, 주파수 시프트 후의 주파수 축 상의 신호를 IFFT 하며, IFFT 후의 시간 축 상의 신호의 일부를 가드인터벌구간의 시간 축 상의 신호에 이용하도록 해도 좋다.

(8) 제 1에서 제 4 실시 예에서는 각 P1 심벌 복조부는 제 1 P1 심벌 복조부 및 제 2 P1 심벌 복조부에서 각각 P1 위치 검출부를 갖는 구성으로 하였으나, 이에 한정되는 것은 아니고, 각 P1 심벌 복조부는 제 1 P1 심벌 검출용의 P1 위치 검출부 및 제 2 P1 심벌 검출용의 P1 위치 검출부의 일방만(예를 들어 제 1 P1 심벌 검출용의 P1 위치 검출부만) 구비하도록 해도 좋다. 이 경우, P1 위치 검출부는 일방의 P1 심벌의 위치를 검출하고, 이것을 기초로 송신 포맷에서의 제 1 P1 심벌과 제 2 P1 심벌의 위치의 관계로부터 타방의 P1 심벌의 위치를 예측한다. 일방의 FFT부는 검출된 일방의 P1 심벌의 위치에 의거하여 FFT를 실시하고, 타방의 FFT부는 예측된 일방의 P1 심벌의 위치에 의거하여 FFT를 실시한다. 이에 의해, P1 위치 검출부의 수를 줄일 수가 있어서 회로 규모의 억제가 가능해진다.

일 예로, 도 45에 제 1 P1 심벌 검출용의 P1 위치 검출부(301D)만을 갖는 P1 심벌 복조부(26D)의 구성을 나타낸다. 또, 여기에서는 제 1 실시 예의 P1 심벌 복조부(26)의 변형 예로 기재하지만, 제 2에서 제 4 실시 예의 P1 심벌 복조부(26A, 26B, 26C)에 대해서도 동일한 변형이 된다. P1 심벌 복조부(26D)의 P1 위치 검출부(301D)는 도 13에 구성을 나타내는 P1 위치 검출부(301)에 다음의 기능을 부가한 것이다. P1 위치 검출부(301D)는 피크 검출기(322)에 의해 검출되는 제 1 P1 심벌의 위치로부터 송신 포맷에서의 제 1 P1 심벌과 제 2 P1 심벌의 위치의 관계를 이용하여 제 2 P1 심벌의 위치를 예측하고, 예측 결과에 의거한 제 2 P1 심벌의 위치 정보를 FFT부(402)에 출력한다. FFT부(402)는 P1 위치 검출부(301A)로부터의 제 2 P1 심벌의 위치 정보에 의거하여 P1 심벌 복조부(26D)의 입력신호(시간 축 상의 신호)를 FFT 한다.

또, M(M는 3 이상의 정수)개의 P1 심벌이 존재하는 경우에는 M개의 P1 심벌의 각각용의 P1 위치 검출부를 구비하도록 해도 좋고, (M-1)개 미만의 P1 심벌의 각각용의 P1 위치 검출부를 구비하도록 해도 좋다.

(9) 제 1에서 제 4 실시 예에서는 각 P1 심벌 복조부는 제 1 P1 심벌의 위치 및 제 2 P1 심벌의 위치를 별개로 검출하는 구성으로 하였으나, 이에 한정되는 것은 아니며, P1 심벌 복조부는 제 1 P1 심벌에 관한 전반 부분의 구간 적분 결과와 후반 부분의 구간 적분 결과를 곱한 곱셈 결과와, 제 2 P1 심벌에 관한 전반 부분의 구간 적분 결과와 후반 부분의 구간 적분 결과를 곱셈한 곱셈 결과를 지연 조정한 후, 양자를 곱함으로써 피크를 더 현저화해서 제 1 P1 심벌의 위치 및 제 2 P1 심벌의 위치를 찾아내는 구성으로 해도 좋다.

일 예로, 도 46에 P1 심벌 복조부(26E)의 구성을 나타낸다. 또, 여기에서는 제 1 실시 예의 P1 심벌 복조부(26)의 변형 예로 기재하지만, 제 2에서 제 4 실시 예의 P1 심벌 복조부(26A, 26B, 26C)에 대해서도 같은 변형이 된다.

P1 심벌 복조부(26E)는 P1 상관 연산부(301E), P1 상관 연산부(401E), 지연기(601), 승산기(602), 피크 검출기(603), FFT부(302), P1 디코드부(303), FFT부(402)와 P1 디코드부(403)를 구비한다.

P1상관 연산부(301E)는 도 47에 나타내는 구성을 하고 있으며, P1 상관 연산부(301E)의 승산기(321)는 곱셈 결과를 지연기(601)에 출력한다. 또, 도 47에 나타내는 P1 상관 연산부(301E)는 도 13에 구성을 나타내는 P1 위치 검출부(301)로부터 피크 검출기(322)를 제거한 구성을 하고 있다. P1 상관 연산부(401E)는 도 48에 나타내는 구성을 하고 있으며, P1 상관 연산부(401E)의 승산기(421)는 곱셈 결과를 승산기(602)에 출력한다. 또, 도 48에 나타내는 P1 상관 연산부(401E)는 도 15에 구성을 나타내는 P1 위치 검출부(401)로부터 피크 검출기(422)를 제거한 구성을 하고 있다.

지연기(601)는 P1 상관 연산부(301E)의 승산기(321)의 출력신호에 대해서 P1 상관 연산부(401E)의 승산기(421)의 출력신호와의 지연 조정(제 1 P1 심벌과 제 2 P1 심벌의 지연 조정)을 실시하여 승산기(602)에 출력한다. 승산기(602)는 지연기(601)의 출력신호와 P1 상관 연산부(401E)의 승산기(421)의 출력신호를 곱하고, 곱셈 결과를 피크 검출기(603)에 출력한다. 피크 검출기(603)는 승산기(602)의 출력신호의 피크를 검출하고, 검출 결과와 송신 포맷에서의 제 1 P1 심벌과 제 2 P1 심벌의 위치관계에 의거하여 P1 심벌 복조부(27E)의 입력신호에서의 제 1 P1 심벌의 위치와 제 2 P1 심벌의 위치를 얻는다. 그리고, 피크 검출기(603)는 제 1 P1 심벌의 위치 정보를 FFT부(302)에 출력하고, FFT부(302)는 이것을 기초로 FFT를 실시한다. 피크 검출기(603)는 제 2 P1 심벌의 위치 정보를 FFT부(402)에 출력하고, FFT부(402)는 이것을 기초로 FFT를 실시한다. 이에 의해, 제 1 P1 심벌 및 제 2 P1 심벌의 위치의 검출의 정밀도가 향상한다.

(10) 제 1에서 제 4 실시 예의 각 P1 심벌 복조부에서 다중처리 등에 의해 FFT부 및 디코드부의 공통화를 실시하여 회로규모를 억제해도 좋다.

(11) 제 1에서 제 4 실시 예나 변형 예의 각 P1 위치 검출부나 변형 예의 각 P1 상관 연산부에서 송신 측에 부여된 주파수 시프트와는 역 특성(절대치가 같고, 부호가 다르다)의 주파수 시프트를 실시하여 상관을 얻는 구성으로 하였으나, 수학적으로 같은 처리이면 주파수 시프트, 지연 및 상관(복소공역, 곱셈)의 순서 및 거기에 수반하는 주파수 시프트의 방향은 적당히 변경할 수 있다.

(12) 제 1에서 제 4 실시 예에서 송신 측에서는 IFFT(역 직교변환의 1개)를 실시하고, 수신 측에서는 FFT(직교변환의 1개)를 실시한다고 하였으나, 이에 한정되는 것은 아니고, 송신 측에서 역 푸리에 변환, 역 코사인 변환, 역 웨이브렛 변환, 역 아다마르 변환 등의 역 직교변환을 실시하고, 수신 측에서 푸리에 변환, 코사인 변환, 웨이브렛 변환, 아다마르 변환 등의 직교변환을 실시하도록 해도 좋다.

(13) 제 2 실시 예에서 도 6 및 도 22에서 나타낸 제 1 P1 심벌 및 제 2 P1 심벌의 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소의 길이는 일 예로, 이에 한정되는 것은 아니다. 제 1 P1 심벌 및 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소의 길이가 서로 다르면 좋다(앞쪽 가드인터벌 길이의 길이가 다르면 좋다). 또, 제 1 P1 심벌 및 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소의 길이가 서로 다르면 좋다(뒤쪽 가드인터벌 길이의 길이가 다르면 좋다). 이 경우에 제 1 P1 심벌의 앞쪽 가드인터벌 길이와 그 뒤쪽 가드인터벌 길이가 같아도 좋고 달라도 좋으며, 제 2 P1 심벌의 앞쪽 가드인터벌 길이와 그 뒤쪽 가드인터벌 길이가 같아도 좋고 달라도 좋다.

(14) 제 2 실시 예에서는 제 1 P1 심벌 및 제 2 P1 심벌의 가드인터벌 생성시의 주파수 시프트량을 f_SH(제 1 P1 심벌 및 제 2 P1 심벌의 1 서브 캐리어 간격 분)로 하였으나, 이에 한정되는 것은 아니며, 주파수 시프트량은 f_SH 이외의 값( 「0」도 포함한다)이어도 좋다.

(15) 제 1 P1 심벌 및 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소가 서로 다르도록 하고, 제 1 P1 심벌 및 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소가 서로 다르도록 해서 가드인터벌을 생성하도록 해도 좋다. 그 일 예를 도 49(a), (b)에 나타낸다. 도 49(a), (b)의 일 예에서는 가드인터벌 부가부는 제 1 P1 심벌에서는 유효심벌구간 내의 앞쪽 부분의 신호를, 제 2 P1 심벌에서는 유효심벌구간 내의 뒤쪽 부분의 신호를 주파수 시프트량 f_SH만큼 주파수 시프트 시켜서 앞쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 앞쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 앞에 부가한다. 또, 가드인터벌 부가부는 제 1 P1 심벌에서는 유효심벌구간 내의 뒤쪽 부분의 신호를, 제 2 P1 심벌에서는 유효심벌구간 내의 앞쪽 부분의 신호를 주파수 시프트량 f_SH만큼 주파수 시프트 시켜서 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 생성하고, 생성한 뒤쪽 가드인터벌구간의 시간 축 상의 신호를 유효심벌구간의 시간 축 상의 신호의 뒤에 부가한다. 이 경우, 도 25의 P1 위치 검출부(401A)는 상관을 산출하므로 지연기(722), 지연기(728), 지연기(730)에서의 지연량을 각각 송신 포맷에 맞춘 지연량으로 하면 좋다.

또, 앞쪽 가드인터벌 길이나 뒤쪽 가드인터벌 길이는 일 예이며, 이에 한정되는 것은 아니다. 또, 주파수 시프트량은 일 예이며, 이에 한정되는 것은 아니고, 주파수 시프트량은 f_SH(제 1 P1 심벌 및 제 2 P1 심벌의 1 서브 캐리어 간격 분) 이외의 값(「0」도 포함한다)이어도 좋다.

(16) 제 2 실시 예에서의 가드인터벌의 생성의 방법과 상기의 (15)의 가드인터벌의 생성의 방법을 조합해도 좋다. 즉, 제 1 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이와, 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소와 그 개소의 길이의 쌍방을 서로 다르도록 해도 좋다. 또, 제 1 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이와, 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소와 그 개소의 길이의 쌍방을 서로 다르도록 해도 좋다.

(17) 제 2 실시 예 예 및 상기의 (15), (16)에서는 P1 심벌을 2개(제 1 P1 심벌, 제 2 P1 심벌)로 하였으나, 이에 한정되는 것은 아니며, 3개 이상의 P1 심벌이 존재해도 좋고, 이 경우, 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 신호의 생성에서 3개 이상의 P1 심벌의 각각에서 이용하는 유효심벌구간의 개소와 그 개소의 길이가 적어도 일방이 서로 다르면 좋다.

(18) 상기의 제 3 실시 예에서 앞쪽 가드인터벌구간의 시간 축 상의 신호 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에서의 주파수 시프트량 및 유효심벌구간의 생성에 이용하는 개소의 길이에 관해서 제 1 실시 예에 대한 변형에서 설명한 내용 및 제 2 실시 예에 대한 변형에서 설명한 내용을 적용한 변형을 실시하는 것도 가능하다.

(19) 제 1 실시 예에서의 가드인터벌의 생성의 방법과, 제 2 실시 예에서의 가드인터벌의 생성의 방법과, 상기 (15)의 가드인터벌의 생성의 방법을 조합해도 좋다. 환언하면, 제 3 실시 예에서의 가드인터벌의 생성의 방법과 상기의 (15)의 가드인터벌의 생성의 방법을 조합해도 좋다.

즉, 제 1 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이 및 그 개소의 신호에 실시하는 주파수 시프트량과, 제 2 P1 심벌의 앞쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소와 그 개소의 길이와 그 개소의 신호에 실시하는 주파수 시프트량의 전부를 서로 다르도록 해도 좋다. 제 1 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이 및 그 개소의 신호에 실시하는 주파수 시프트량과, 제 2 P1 심벌의 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소와 그 개소의 길이와 그 개소의 신호에 실시하는 주파수 시프트량의 전부를 서로 다르도록 해도 좋다.

P1 심벌을 3개 이상 송신하는 경우, 각 P1 심벌의 가드인터벌구간(앞쪽 가드인터벌구간, 뒤쪽 가드인터벌구간)의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이 및 그 개소의 신호에 실시하는 주파수 시프트량을 서로 다르도록 해도 좋다.

(20) 제 4 실시 예의 가드인터벌의 부가의 방법은 제 1 실시 예에서 설명한 가드인터벌의 부가의 방법(각 P1 심벌에서의 주파수 시프트량을 서로 다르게 한다)이라고 설명하였으나, 이에 한정되는 것은 아니며, 제 2에서 제 4 실시 예에서 설명한 가드인터벌의 부가의 방법이나 제 1에서 제 4 실시 예의 변형에서 설명한 가드인터벌의 부가의 방법이어도 좋다. 또, 각 P1 심벌에서 앞쪽 가드인터벌구간 및 뒤쪽 가드인터벌구간의 시간 축 상의 신호의 생성에 이용하는 유효심벌구간의 개소 및 그 개소의 길이 및 그 개소의 신호에 실시하는 주파수 시프트량은 서로 같아도 좋다.

(21) 제 4 실시 예에서는 P1 심벌을 2개(제 1 P1 심벌, 제 2 P1 심벌)로 하였으나, 이에 한정되는 것은 아니며, 3개 이상의 P1 심벌이 존재해도 좋고, 이 경우에는, 3개 이상의 P1 심벌의 각각의 캐리어 배치계열이 서로 다르도록 하면 좋다.

(22) 제 1에서 제 4 실시 예에서 각 P1 심벌은 DVB-T2 규격의 P1 심벌에 대응한 것으로 하였으나, 이에 한정되는 것은 아니며, DVB-T2 규격의 P1 심벌에 대응한 것이 아니어도 좋다. 예를 들어 IFFT 전의 서브 캐리어 매핑은 다른 구성을 취해도 좋고, 전 서브 캐리어에 정보를 부가해도 좋으며, DBPSK 이외의 차동변조나 차동변조 이외의 변조를 이용해도 좋다. 가드인터벌구간은 유효심벌구간의 전후의 어느 한쪽뿐이어도 좋다(한쪽의 가드인터벌구간의 신호가 유효심벌구간의 신호의 전부에 의거해서 생성되어 있어도 좋고, 그 일부에 의거해서 생성되어 있어도 좋다). 또, 제 1 P1 심벌 및 제 2 P1 심벌의 FFT 사이즈는 1k가 아니어도 좋고, 유효심벌길이가 112μs가 아니어도 좋다. 또, 제 1 P1 심벌과 제 2 P1 심벌의 주파수 축 포맷(MSS 시그널링 변환, DBPSK 변조, 데이터 스크럼블 등)은 서로 동일한 구성이 아니어도 좋다.

(23) 상술한 각 OFDM 송신장치 및 각 OFDM 수신장치의 각 구성요소는 집적회로인 LSI로 실현하여도 좋다. 이때, 각 구성요소는 개별적으로 1 칩화되어도 좋고, 일부 또는 모두를 포함하도록 1 칩화되어도 좋다. 또, 여기에서는 LSI로 하였으나, 집적도의 차이에 의해 IC, 시스템 LSI, 슈퍼 LSI, 울트라 LSI라고 호칭되는 경우도 있다. 또, 집적회로화의 수법은 LSI에 한정되는 것은 아니며, 전용 회로 또는 범용 프로세서로 실현되어도 좋다. 또, 집적회로화의 수법은 LSI에 한정되는 것은 아니며, 전용 회로 또는 범용 프로세서로 실현되어도 좋다. FPGA(Field Programmable Gate Array)나 LSI 내부의 회로 셀의 접속이나 설정을 재구성 가능한 리컨피규러블 프로세서를 이용해도 좋다. 또, 반도체 기술의 진보 또는 파생하는 다른 기술에 의해 LSI로 치환되는 집적회로화의 기술이 등장하면, 당연히 그 기술을 이용하여 기능 블록의 집적화를 실시해도 좋다. 바이오 기술의 적용 등을 가능성으로 들 수 있다.

(24) 상기의 각 OFDM 송신장치의 동작의 순서의 적어도 일부를 송신프로그램에 기재하고, 예를 들어 CPU(Central Processing Unit)가 메모리에 기억된 당해 프로그램을 판독하여 실행하도록 해도 좋고, 상기 프로그램을 기록매체에 보존해서 반포 등을 하도록 해도 좋다. 상기의 각 OFDM 수신장치의 동작의 순서의 적어도 일부를 수신 프로그램에 기재하고, 예를 들어 CPU가 메모리에 기억된 당해 프로그램을 판독하여 실행하도록 해도 좋으며, 상기 프로그램을 기록매체에 보존해서 반포 등을 하도록 해도 좋다.

(25) 상기의 각 OFDM 송신장치는 기재한 송신 처리의 적어도 일부를 실시하도록 해도 좋다. 상기의 각 OFDM 수신장치는 기재한 수신 처리의 적어도 일부를 실시하도록 해도 좋다.

(26) 상기에서 설명한 송신처리 및 수신처리의 일부를 실시하는 어떠한 OFDM 송신장치, OFDM 송신방법, 송신 측의 집적회로, 또는 OFDM 송신프로그램 및 OFDM 수신장치, OFDM 수신방법, 수신 측의 집적회로, 또는 OFDM 수신 프로그램을 어떻게 조합해서 제 1 내지 제 4 실시 예의 내용 및 상기의 변형의 내용을 실현해도 좋다. 예를 들어 상기의 각 실시 예나 그 변형에서 설명한 OFDM 송신장치의 구성의 일부를 OFDM 송신장치 또는 송신 측의 집적회로에서 실현하고, 그 일부를 제외한 구성이 실시하는 동작의 순서를 OFDM 송신프로그램에 기재하며, 예를 들어 CPU가 메모리에 기억된 당해 프로그램을 판독해서 실행함으로써 실현하여도 좋다. 또, 상기의 각 실시 예나 그 변형에서 설명한 OFDM 수신장치의 구성의 일부를 OFDM 수신장치 또는 수신 측의 집적회로에서 실현하고, 그 일부를 제외한 구성이 실시하는 동작의 순서를 OFDM 수신 프로그램에 기재하며, 예를 들어 CPU가 메모리에 기억된 당해 프로그램을 판독해서 실행함으로써 실현하여도 좋다.

(27) 상기에서는 제어심벌을 DVB-T2방식의 명칭인 P1 심벌로 기재하였으나, 이에 한정되는 것은 아니며, 송신하는 제어정보는 송신 파라미터 정보일 필요는 없다. 또, 상기의 내용은 FEF 구간에서의 송신과 관계되지 않고, 향후 P1 심벌과 같은 제어정보를 전송하는 특별한 심벌(제어심벌)을 복수 갖는 OFDM 통신의 분야에 적용할 수 있다.

본 발명은 복수의 특유한 제어심벌을 송수신하는 분야에 있어서 유익하다.

11 P1 심벌 생성부
12 데이터 심벌 생성부
13 P1 심벌 삽입부
26 P1 심벌 복조부
27 데이터 심벌 복조부
100 제 1 P1 심벌
101 캐리어 배치계열 생성부
102 MSS 시그널링 변환부
103 DBPSK 변환부
104 데이터 스크램블부
105 캐리어 배치부
106 IFFT부
107 가드인터벌 부가부
200 제 1 P1 심벌
201 캐리어 배치계열 생성부
202 MSS 시그널링 변환부
203 DBPSK 변환부
204 데이터 스크램블부
205 캐리어 배치부
206 IFFT부
207 가드인터벌 부가부
300 제 1 P1 심벌 복조부
301 P1 위치 검출부
302 FFT부
303 P1 디코드부
400 제 2 P1 심벌 복조부
401 P1 위치 검출부
402 FFT부
403 P1 디코드부

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 생성하며, 상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 제 1 심벌 생성부와,
상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌을 생성하는 제 2 심벌 생성부와,
상기 제 1 제어심벌 및 상기 제 2 제어심벌을 상기 복수의 심벌에 삽입하는 삽입부를 구비하는 OFDM 송신장치.
제 38항에 있어서,
상기 제 1 제어심벌 및 상기 제 2 제어심벌의 가드기간의 각각은 상기 유효기간이 후속하는 전방 가드기간과 상기 유효기간에 후속하는 후방 가드기간을 포함하며,
상기 제 1 제어심벌의 전방 가드기간의 신호는 상기 제 1 제어심벌의 유효기간의 신호의 전방부분을 상기 제 1 주파수 시프트량으로 주파수 시프트시킨 신호이고, 상기 제 1 제어심벌의 후방 가드기간의 신호는 상기 제 1 제어심벌의 유효기간의 신호의 후방부분을 상기 제 1 주파수 시프트량으로 주파수 시프트시킨 신호이며,
상기 제 2 제어심벌의 전방 가드기간의 신호는 상기 제 2 제어심벌의 유효기간의 신호의 전방부분을 상기 제 2 주파수 시프트량으로 주파수 시프트시킨 신호이고, 상기 제 2 제어심벌의 후방 가드기간의 신호는 상기 제 2 제어심벌의 유효기간의 신호의 후방부분을 상기 제 2 주파수 시프트량으로 주파수 시프트시킨 신호인 OFDM 송신장치.
제 38항에 있어서,
상기 제 1 주파수 시프트량은 f_sh(단, f_sh는 상기 제 1 제어심벌 및 상기 제 2 제어심벌의 유효구간의 신호를 구성하는 복수의 서브 캐리어의 인접하는 서브 캐리어 간의 주파수간격)이고, 상기 제 2 주파수 시프트량은 -f_sh인 OFDM 송신장치.
OFDM 송신장치로부터 송신된 신호를 수신하는 OFDM 수신장치로,
상기 OFDM 송신장치로부터 송신된 신호를 수신하며, 상기 OFDM 송신장치로부터 송신된 신호는 각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌에 삽입하여 생성되어 있고, 상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 수신부와,
상기 제 1 제어심벌을 검출하는 제 1 검출부와,
상기 제 2 제어심벌을 검출하는 제 2 검출부를 구비하는 OFDM 수신장치.
각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 생성하는 스텝과,
상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌을 생성하는 스텝과,
상기 제 1 제어심벌 및 상기 제 2 제어심벌을 상기 복수의 심벌에 삽입하는 스텝을 포함하며,
상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 OFDM 송신방법.
OFDM 송신장치로부터 송신된 신호를 수신하는 OFDM 수신방법으로,
상기 OFDM 송신장치로부터 송신된 신호를 수신하는 스텝과,
제 1 제어심벌을 검출하는 스텝과,
제 2 제어심벌을 검출하는 스텝을 포함하며,
상기 OFDM 송신장치로부터 송신된 신호는 각각이 유효기간과 가드기간을 포함하는 제 1 제어심벌과 제 2 제어심벌을 상기 제 1 제어심벌 및 상기 제 2 제어심벌과는 다른 복수의 심벌에 삽입하여 생성되어 있고, 상기 제 1 제어심벌의 가드기간은 상기 제 1 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 1 주파수 시프트량으로 주파수 시프트한 신호를 포함하고, 상기 제 2 제어심벌의 가드기간은 상기 제 2 제어심벌의 유효기간의 신호의 적어도 일부를 0이 아닌 제 2 주파수 시프트량으로 주파수 시프트한 신호를 포함하며, 상기 제 1 주파수 시프트량은 상기 제 2 주파수 시프트량과는 다른 OFDM 수신방법.