KR101290009B1 - liquid crystal display device and fabricating method of the same - Google Patents
liquid crystal display device and fabricating method of the same Download PDFInfo
- Publication number
- KR101290009B1 KR101290009B1 KR1020060042035A KR20060042035A KR101290009B1 KR 101290009 B1 KR101290009 B1 KR 101290009B1 KR 1020060042035 A KR1020060042035 A KR 1020060042035A KR 20060042035 A KR20060042035 A KR 20060042035A KR 101290009 B1 KR101290009 B1 KR 101290009B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- layer
- wiring
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 146
- 239000010408 film Substances 0.000 claims description 126
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 14
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 241001239379 Calophysus macropterus Species 0.000 claims description 5
- -1 MoNb Inorganic materials 0.000 claims description 5
- 229910016024 MoTa Inorganic materials 0.000 claims description 5
- 229910016048 MoW Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000003618 dip coating Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 2
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QVHWOZCZUNPZPW-UHFFFAOYSA-N 1,2,3,3,4,4-hexafluorocyclobutene Chemical compound FC1=C(F)C(F)(F)C1(F)F QVHWOZCZUNPZPW-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 기판; 상기 기판 상에 형성된 게이트 배선; 상기 게이트 배선과 일정 간격을 가지며 형성된 공통배선; 상기 게이트 배선과 교차되어 형성되어 화소영역을 정의하는 데이터 배선; 상기 화소영역에 형성되되, 오믹콘텍층의 일부와 활성층사이에 개재된 채널보호막을 구비하는 박막트랜지스터; 상기 박막트랜지스터의 드레인 전극과 일체로 형성되며, 다수개로 분기된 화소전극; 및 상기 공통배선과 연결되며, 상기 화소전극과 교대로 배치되는 공통전극을 포함함으로써, 화질의 저하 없이 공정을 단순화 시킬 수 있는 액정 표시 장치 및 이의 제조 방법을 제공한다.The present invention relates to a liquid crystal display device, comprising: a substrate; A gate wiring formed on the substrate; A common wiring formed at a predetermined distance from the gate wiring; A data line formed to intersect the gate line to define a pixel area; A thin film transistor formed in the pixel region and having a channel passivation layer interposed between a portion of the ohmic contact layer and an active layer; A pixel electrode formed integrally with the drain electrode of the thin film transistor and branched into a plurality; And a common electrode connected to the common wiring and alternately arranged with the pixel electrode, thereby providing a liquid crystal display and a method of manufacturing the same, which can simplify the process without deteriorating the image quality.
채널보호막, 식각 방지막, 화소전극, 공통전극, 액정 표시 장치 Channel passivation layer, etch stop layer, pixel electrode, common electrode, liquid crystal display device
Description
도 1a 및 도 1b는 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다.1A and 1B are diagrams for describing a liquid crystal display according to an exemplary embodiment of the present invention.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 액정 표시 장치의 제조공정을 설명하기 위해 도시한 공정도들이다. 2A to 2G are flowcharts illustrating a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)DESCRIPTION OF THE REFERENCE NUMERALS (S)
100 : 기판 102 : 게이트 배선 100: substrate 102: gate wiring
103 : 게이트 전극 104 : 공통 배선 103: gate electrode 104: common wiring
105 : 공통 전극 106 : 게이트 패드 105: common electrode 106: gate pad
107 : 데이터 패드 108 : 공통전압 패드 107: data pad 108: common voltage pad
109 : 데이터 링크배선 110 : 게이트 절연막 109
120a : 활성층 130b : 채널 보호막 120a:
152 : 오믹콘텍층 162 : 소오스 전극 152: ohmic contact layer 162: source electrode
163 : 드레인 전극 164 : 화소전극 163: drain electrode 164: pixel electrode
165 : 데이터 배선 165 data wiring
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 구체적으로 공정 수를 줄일 수 있는 액정 표시 장치 및 그의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same which can reduce the number of processes.
오늘날, 액정 표시 장치는 고 해상도 및 저 전력소비와 같은 고 품질화를 실현하기 위한 연구뿐만 아니라, 공정을 단순화시켜, 생산성을 극대화시킴으로써, 가격 경쟁력을 키우기 위한 많은 노력을 하고 있다.Today, the liquid crystal display device has not only researched to realize high quality such as high resolution and low power consumption, but also has made a lot of efforts to increase price competitiveness by simplifying the process and maximizing productivity.
이와 같은 액정 표시 장치는 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판이 서로 일정간격으로 이격되어 배치되며, 상기 두 기판 사이에 액정이 주입되어 있다. 여기서, 상기 두 기판의 내면에는 각각 전극이 형성되어 있으며, 상기 두 전극에 전압을 인가하여 상기 액정을 구동함으로써, 상기 액정을 통과한 광의 투과율을 조절하여 화상을 표현한다.In the liquid crystal display device, the thin film transistor array substrate and the color filter array substrate are spaced apart from each other by a predetermined interval, and liquid crystal is injected between the two substrates. Here, electrodes are formed on the inner surfaces of the two substrates, and the voltage is applied to the two electrodes to drive the liquid crystal, thereby controlling the transmittance of the light passing through the liquid crystal to represent an image.
이러한 액정 표시 장치는 상기 박막트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 각각 형성한 뒤, 상기 두 기판을 합착하고 액정을 주입하는 공정을 수행하여 제조할 수 있다. 이때, 상기 박막트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 각각 형성하기 위해서는 박막 증착 공정, 세정 공정, 포토리소그래피 공정 및 식각공정을 포함하는 공정을 여러 번 반복하여 수행하여 제조할 수 있다.The liquid crystal display may be manufactured by forming the thin film transistor array substrate and the color filter array substrate, and then bonding the two substrates and injecting liquid crystal. In this case, in order to form the thin film transistor array substrate and the color filter array substrate, the thin film transistor array may be manufactured by repeatedly performing a process including a thin film deposition process, a cleaning process, a photolithography process, and an etching process.
이와 같은 공정을 여러 번 수행하여 상기 액정 표시 장치를 제조함에 따라, 공정시간 및 공정비가 증가하여 생산성이 저하될 뿐만 아니라, 불량이 발생할 확률이 높아진다. As the liquid crystal display is manufactured by performing such a process several times, the process time and the process cost are increased, thereby reducing productivity and increasing the probability of defects.
종래에 공정을 단순화하기 위해, 소스전극/드레인 전극과 활성층을 하나의 마스크 공정으로 형성하였는데, 이와 같은 공정에서는 필연적으로 데이터 배선 하측에 데이터 배선폭보다 넓은 활성층이 존재하기 때문에 화면 품위를 저하시키는 문제가 있다.Conventionally, in order to simplify the process, the source electrode / drain electrode and the active layer are formed in one mask process. In this process, there is a problem in that the screen quality is deteriorated because an active layer that is wider than the data wiring width exists inevitably under the data wiring. There is.
이것은 액정 표시 장치 구동시, 데이터 배선을 따라 꼬리 형태의 불량으로 웨이브 노이즈(wavy noise)의 불량을 수반할 수 있다. 또, 상기 데이터 배선하부에 위치하는 상기 활성층으로 후속공정에서 불순물이 주입되거나, 외부의 환경, 특히 온도에 의해서 전기 전도성을 가지게 됨으로써, 고온 수직 크로스 토크(cross talk)와 같은 화질 불량을 일으킬 수 있다. This may be accompanied by a defect of wave noise due to a tail defect along the data line when the liquid crystal display is driven. In addition, impurities may be injected into the active layer under the data line in a subsequent process, or may have electrical conductivity due to an external environment, especially a temperature, thereby causing image quality defects such as high temperature vertical cross talk. .
본 발명은 보호막의 형성공정을 제거함으로써, 공정 수를 절감할 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can reduce the number of steps by removing the protective film forming step.
또한, 웨이브 노이즈(wavy noise) 및 고온 수직 크로스토크(crosstalk)에 의한 화질이 저하되는 것을 방지하며, 공정 수를 저감할 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a liquid crystal display and a method of manufacturing the same, which prevent the degradation of image quality due to wave noise and high temperature vertical crosstalk, and reduce the number of processes.
또한, 상기 보호막의 부재로 인한 채널영역의 오염을 방지하여 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 또 다른 목적이 있다.Further, another object of the present invention is to provide a liquid crystal display and a method of manufacturing the same, which can prevent the contamination of the channel region due to the absence of the protective film, thereby preventing the characteristics of the thin film transistor from deteriorating.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정 표시 장치를 제공한다. 상기 액정 표시 장치는 기판; 상기 기판 상에 형성된 게이트 배선; 상기 게이트 배선과 일정 간격을 가지며 형성된 공통배선; 상기 게이트 배선과 교차되어 형성되어 화소영역을 정의하는 데이터 배선; 상기 화소영역에 형성되되, 오믹콘텍층의 일부와 활성층사이에 개재된 채널보호막을 구비하는 박막트랜지스터; 상기 박막트랜지스터의 드레인 전극과 일체로 형성되며, 다수개로 분기된 화소전극; 및 상기 공통배선과 연결되며, 상기 화소전극과 교대로 배치되는 공통전극을 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides a liquid crystal display device. The liquid crystal display device includes a substrate; A gate wiring formed on the substrate; A common wiring formed at a predetermined distance from the gate wiring; A data line formed to intersect the gate line to define a pixel area; A thin film transistor formed in the pixel region and having a channel passivation layer interposed between a portion of the ohmic contact layer and an active layer; A pixel electrode formed integrally with the drain electrode of the thin film transistor and branched into a plurality; And a common electrode connected to the common wiring and alternately arranged with the pixel electrode.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정 표시 장치의 제조 방법을 제공한다. 상기 액정 표시 장치의 제조 방법은 기판 상에 게이트 전극, 게이트 배선, 공통배선, 공통전극을 동일한 마스크를 사용하여 형성하고; 상기 제 1 게이트 전극상에 게이트 절연막을 형성하고; 상기 게이트 절연막 상에 동일한 마스크를 사용하여 채널보호막과 활성층을 형성하고; 상기 채널 보호막과 일부 중첩된 오믹콘텍층, 소스/드레인 전극, 데이터 배선, 상기 드레인 전극과 일체인 화소전극을 형성하는 것을 포함한다.In order to achieve the above technical problem, another aspect of the present invention provides a method of manufacturing a liquid crystal display device. A method of manufacturing the liquid crystal display device includes forming a gate electrode, a gate wiring, a common wiring, and a common electrode on a substrate using the same mask; Forming a gate insulating film on the first gate electrode; Forming a channel protective film and an active layer on the gate insulating film using the same mask; Forming a pixel electrode integral with the channel protection layer, the ohmic contact layer, the source / drain electrode, the data line, and the drain electrode.
이하, 본 발명에 의한 액정 표시 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the drawings of the liquid crystal display according to the present invention will be described in detail. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 상기 액정 표시 장치의 하나의 단위화소를 한정하여 도시한 평면도이고, 도 1b는 도 1a를 I-I', Ⅱ-Ⅱ'로 취한 단면도이다.1A and 1B are diagrams for describing a liquid crystal display device according to a first embodiment of the present invention. Here, FIG. 1A is a plan view showing one unit pixel of the liquid crystal display in a limited manner, and FIG. 1B is a cross-sectional view of FIG. 1A taken along lines II ′ and II ′.
도 1a 및 도 1b를 참조하여 설명하면, 상기 액정 표시 장치는 기판(100) 상에 서로 교차되어 화소영역을 정의하는 게이트 배선(102)과 데이터 배선(165), 상기 게이트 배선(102)과 일정 간격을 가지며 평행하게 배치된 공통 배선(104)을 포함한다. 또, 상기 액정 표시 장치는 상기 게이트 배선(102)과 상기 데이터 배선(165)에 의해 정의된 상기 화소영역에 형성된 박막트랜지스터(Tr), 상기 박막트랜지스터(Tr)의 드레인 전극(163)과 일체로 형성되며 다수개로 분할된 화소전극(164), 상기 공통배선(104)과 연결되며 상기 화소전극(164)과 교대로 배치되는 공통전극(105)을 포함한다. Referring to FIGS. 1A and 1B, the liquid crystal display is uniform with the
또한, 상기 액정 표시 장치는 상기 기판(100)의 외곽부에 위치하며, 외부회로부와 연결되기 위한 패드를 더 포함한다. 여기서, 상기 패드는 상기 각 게이트 배선(102)이 연장되어 형성된 게이트 패드(106), 상기 각 데이터 배선(165)의 일끝과 전기적으로 연결된 데이터 패드(107), 상기 각 공통 배선(104)이 연장되어 형성 된 공통전압 패드(108)를 포함할 수 있다. 이때, 도면에는 도시되지 않았으나, 상기 각 패드는 외부회로부인 PCB(printed circuit board; 도면에는 도시하지 않음)와 TCP(Tape Carrier Package)를 이용하는 TAB(Tape Automated Bonding) 방식에 의해 서로 전기적으로 연결될 수 있다.The liquid crystal display further includes a pad positioned at an outer portion of the
여기서, 상기 박막트랜지스터(Tr)는 오믹콘텍층(152)의 일부와 활성층(120a)사이에 개재된 채널보호막(130b)을 구비함으로써, 채널영역(b)이 오염되는 것을 방지한다. 상기 채널보호막(130b)은 상기 채널영역을 보호할 뿐만 아니라, 상기 박막트랜지스터(Tr)를 제조하는 공정에서 상기 활성층(120a)이 식각되는 것을 방지하는 식각 방지막의 역할을 수행한다. The thin film transistor Tr includes a
또, 외부에 노출되는 패드, 즉 게이트 패드(106), 데이터 패드(107) 및 공통전압 패드(108)를 게이트 배선(102)과 동일한 도전물질로 형성하되, 상기 게이트 배선(102)은 제 1 도전막(101a)과 제 2 도전막(102)이 순차적으로 적층된 이중막으로 형성한다. 이때, 상기 제 1 도전막(101a)은 저저항성의 도전물질로 형성하고, 상기 제 2 도전막(101b)은 내식성을 가지는 도전물질로 형성한다. 이로써, 상기 게이트 패드(106), 데이터 패드(107) 및 상기 공통전압 패드(108)는 게이트 절연막에 형성된 제 1, 제 2, 제 3 콘텍홀(P1, P2, P3)에 의해 각각 노출되지만, 내식성의 도전물질로 형성된 상기 제 2 도전막(101b)이 외부에 노출되므로, 완성된 액정 표시 장치의 패드가 부식되어 신뢰성이 저하되는 것을 방지할 수 있다. In addition, a pad exposed to the outside, that is, the
자세하게, 상기 액정 표시 장치는 먼저 기판(100)이 위치한다. 상기 기판(100)상에 일방향을 가지는 게이트 배선(102)과, 상기 게이트 배선(102)이 분기 되어 형성된 게이트 전극(103)과, 상기 기판(100)의 일측에 상기 게이트 배선(102)이 연장되어 형성된 게이트 패드(106)가 위치한다. In detail, in the liquid crystal display, the
상기 게이트 배선(102)과 평행하게 배치된 공통 배선(104)과, 상기 공통 배선(104)이 연장되어 형성된 공통전압 패드(108)와, 상기 공통 배선(104)과 일체로 형성되되, 다수개로 분할된 공통전극(105)이 위치한다. 여기서, 상기 공통전극(105)은 스트라이프 형태, 일부가 꺽인 형태 및 지그재그 형태로 이루어진 군에서 여러 형태로 형성될 수 있으며, 본 발명의 실시예에서는 한정하는 것은 아니다. The
상기 기판(100)의 타측에 위치하며, 상기 게이트 배선(102)과 동일한 층에 형성된 데이터 링크배선(109)과, 상기 데이터 링크배선(109)이 연장되어 형성된 데이터 패드(107)가 위치한다. The
여기서, 상기 게이트 배선(102)은 제 1 도전막(101a)과 제 2 도전막(102b)이 적층되어 형성된다. 상기 제 1 도전막(101a)은 저저항 도전물질로, Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 및 AlNd으로 이루어진 군에서 선택된 적어도 하나를 포함하여 형성된다. 상기 제 2 도전막(101b)은 내식성의 도전물질로, ITO 또는 IZO로 형성된다. 이때, 상기 공통전극(105), 상기 게이트 패드(106), 상기 데이터 패드(107) 및 상기 공통전압 패드(108)는 상기 게이트 배선(102)과 동일한 도전 물질로 형성된다. The
상기 게이트 배선(102)을 포함하는 기판 전면에 걸쳐 게이트 절연막(110)이 위치한다. 여기서, 상기 게이트 절연막(110)은 상기 게이트 패드(106), 상기 데이터 패드(107) 및 상기 공통전압 패드(108)를 각각 노출하는 제 1, 제 2, 제 3 콘텍 홀(P1, P2, P3)을 구비한다. 또, 상기 데이터 링크배선(109)의 일부를 노출하여, 상기 데이터 링크배선(109)과 다른 층에 형성된 데이터 배선(165)과의 연결을 위해 형성된 제 4 콘텍홀(P4)이 더 구비될 수 있다.The
상기 게이트 전극(103)에 대응된 상기 게이트 절연막(110)상에 활성층(120a)과 오믹콘텍층(152)이 순차적으로 위치하는 반도체층(155)이 위치한다.The semiconductor layer 155 on which the
여기서, 상기 반도체층(155)은 소스영역(a), 채널 영역(b) 및 드레인 영역(c)으로 정의할 수 있으며, 상기 소스영역(a)과 상기 드레인 영역(c)상에 각각 소스 전극(162)과 드레인 전극(163)이 위치한다. 이때, 상기 활성층(120a)과 상기 소스 전극(162) 사이와, 상기 활성층(120a)과 상기 드레인 전극(163) 사이에 각각 오믹콘텍층(152)이 개재되는 것으로, 상기 반도체층(155)의 소스영역(a)과 드레인 영역(c)은 활성층(120a)과 오믹콘텍층(152)이 적층되어 있으며, 상기 반도체층(155)의 채널 영역(b)은 활성층(120a)으로 형성되어 있다.The semiconductor layer 155 may be defined as a source region (a), a channel region (b), and a drain region (c), and source electrodes on the source region (a) and the drain region (c), respectively. 162 and the
여기서, 상기 채널 영역(b)은 외부에 노출되어, 후속 공정에서 상기 채널 영역(b)의 활성층(120a)을 오염시켜, 박막트랜지스터(Tr)의 특성을 저하시킬 수 있다. 특히, 본 발명에서와 같이 보호막을 형성하지 않았을 때, 상기와 같은 활성층(120a)의 오염은 더욱 과도하게 발생할 수 있다.Here, the channel region b may be exposed to the outside to contaminate the
이로써, 상기 채널 영역(b)상에 위치하는 상기 활성층(120a)을 보호하기 위한 채널보호막(130b)이 위치한다. 여기서, 상기 채널보호막(130b)은 상기 활성층(120a)과 상기 오믹콘텍층(152)사이에 개재되는 것으로, 상기 채널보호막(130b)과 상기 오믹콘텍층(152)은 일부분이 중첩되며, 상기 채널보호막(130b)은 상기 활 성층(120a)의 너비보다 작게 형성되어, 상기 활성층(120a)의 양 단부를 노출하도록 형성된다. 이는 상기 소스 전극(162) 및 드레인 전극(163)과 상기 오믹콘텍층(150a)을 접촉시키기 위함이다.As a result, a
이때, 상기 채널보호막(130b)은 상기 소스 전극(162) 및 상기 드레인 전극(163)의 형성시에 상기 활성층(120a)이 식각되는 것을 방지하는 식각 방지막의 역할을 수행할 수 있다. 이로써, 상기 채널보호막(130b)은 상기 활성층(120a)과 식각 선택비가 다른 절연막으로 형성하는 것이 바람직하다. 여기서, 상기 채널보호막(130b)은 무기 절연막, 유기 절연막 또는 이들의 적층막으로 형성할 수 있다. 상기 무기 절연막은 산화실리콘막 또는 질화실리콘막일 수 있다. 또, 상기 유기 절연막은 폴리이미드계 수지, 아크릴계 수지, 벤조사이클로부텐(BCB) 및 퍼플로로사이클로부텐수지(PFCB)로 이루어진 군에서 선택된 적어도 하나일 수 있다.In this case, the
상기 게이트 절연막(110) 상에 상기 게이트 배선(102)과 수직으로 교차되어 배치된 데이터 배선(165)이 위치한다. 상기 데이터 배선(165)의 일단은 상기 제 4 콘텍홀(P4)에 의해 노출된 상기 데이터 링크배선(109)과 연결되도록 형성된다. 이로써, 상기 데이터 배선(165)과 다른 층에 형성된 데이터 패드(107)는 서로 전기적으로 연결될 수 있다. The
또한, 상기 소스 전극(162)은 상기 데이터 배선(165)에서 분기되어 형성된다.In addition, the
본 발명의 실시예에서는 소스 전극(162)과 드레인 전극(163)이 대응되는 너비를 증가시켜, 박막트랜지스터(Tr)의 특성을 향상시킬 수 있는 U자형 박막트랜지 스터에 대해 설명 및 도면에 도시하였으나, 본 발명의 실시예는 여러 형태의 박막트랜지스터에 적용될 수 있는 것으로 이에 한정되는 것은 아니다.In the exemplary embodiment of the present invention, a U-shaped thin film transistor capable of improving the characteristics of the thin film transistor Tr by increasing the corresponding width of the
상기 게이트 배선(102)과 상기 데이터 배선(165)에 의해 정의된 화소영역내에 상기 드레인 전극(163)과 일체로 화소전극(164)이 위치한다. 여기서, 상기 화소전극(164)은 다수개로 분할하여 형성되며, 상기 분할된 각 화소전극(164)은 상기 공통전극(105)과 교대로 배치된다. 이로써, 상기 공통전극(105)에 하이(high) 전압을 걸어주고 화소전극(164)에 로(low) 전압를 걸어주면 상기 공통전극(105)과 상기 화소전극(164) 사이에 수평 전기장이 형성되고, 상기 공통전극(105)과 상기 화소전극(164)상에는 수직 전기장이 형성되며, 상기 공통전극(105) 및 상기 화소전극(164) 각각의 모서리 부분에서는 수평 및 수직전기장이 복합적으로 형성되고, 이와 같은 전기장에 의해 액정분자들은 다양한 방향으로 배열되어, 각 위치에서의 시야각이 향상될 수 있다.The
더 나아가, 상기 화소전극(164)은 상기 공통배선(104)과 일부분 중첩되도록 형성하여 캐패시터(Cp)를 형성할 수 있다.In addition, the
또, 상기 데이터 배선(165) 및 상기 화소전극(164)의 하부에는 각각 오믹콘텍층(152)이 위치할 수 있다. 이는, 공정상에서 공정수를 절감하기 위해 상기 소스 전극(162), 드레인 전극(163), 상기 데이터 배선(165) 및 화소전극(164)과 상기 오믹콘텍층(152)을 동일한 마스크를 사용해서 형성하기 때문이다. 이때, 상기 활성층은 채널보호막(130b)과 동일한 마스크를 사용해서, 형성하므로 공정은 더 추가되지 않는다. 이로써, 종래에 마스크수를 절감하기 위해, 데이터 배선, 활성층, 오믹콘 텍층이 동일한 마스크를 통해 형성됨에 따라, 상기 데이터 배선 하부로 상기 데이터 배선보다 너비가 넓은 활성층이 위치하여 발생했던 화질 저하문제를 해결할 수 있다. In addition, an
이로써, 상기 액정 표시 장치는 상기 채널영역(b)의 오염을 방지하기 위해, 상기 채널영역(b)을 선택적으로 보호하며, 이와 동시에 식각방지막 역할을 수행함으로써, 보호막을 더 형성하지 않아도 된다. 또, 외부에 노출되는 상기 게이트 패드, 상기 데이터 패드, 상기 공통전압 패드는 내식성을 가지는 제 2 도전막을 상부에 형성함으로써, 부식에 의한 불량을 방지할 수 있다.As a result, the liquid crystal display selectively protects the channel region b in order to prevent contamination of the channel region b, and at the same time serves as an etch stop layer, thereby eliminating the need for forming a protective layer. In addition, the gate pad, the data pad, and the common voltage pad exposed to the outside may form a second conductive film having corrosion resistance thereon, thereby preventing a defect due to corrosion.
도면에는 도시하지 않았으나, 상기 기판(100) 상에 일정 간격으로 이격 되어 배치된 컬러필터 어레이 기판과, 상기 두 기판 사이에 형성된 액정층을 더 포함할 수 있다.Although not shown in the drawing, the substrate may further include a color filter array substrate disposed on the
도 2a 내지 도 2g는 본 발명의 액정 표시 장치의 제조공정을 설명하기 위해 도시한 공정도들이다. 여기서, 도 2a 내지 도 2g는 도 1a를 I-I', Ⅱ-Ⅱ'로 취한 단면도이다.2A to 2G are flowcharts illustrating the manufacturing process of the liquid crystal display of the present invention. 2A to 2G are cross-sectional views of FIG. 1A taken as I-I 'and II-II'.
도 2a를 참조하면, 먼저 기판을 제공한다. 상기 기판(100)은 유리, 석영 또는 플라스틱일 수 있다. Referring to FIG. 2A, a substrate is first provided. The
상기 기판(100)상에 도전물질을 증착한 뒤, 노광 및 현상공정을 거쳐 게이트 배선(102), 게이트 전극(103), 공통 배선(104), 공통 전극(105), 게이트 패드(106), 데이터 패드(107) 및 공통전압 패드(108)를 동시에 형성한다. 여기서, 상 기 데이터 패드(107)와 연장되는 데이터 링크배선(109)이 더 형성될 수 있다. After depositing a conductive material on the
자세하게, 상기 기판(100)상에 제 1 도전막(101a)와 제 2 도전막(101b)을 스퍼터링법 또는 진공증착법을 이용하여 순차적으로 증착한다. 이때, 상기 제 1 도전막(101a)은 저저항 도전물질로서, Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W, AlNd로 이루어진 군에서 선택된 적어도 하나로 형성할 수 있다. 또, 상기 제 2 도전막(101b)은 내식성을 가지는 도전물질로서, ITO 또는 IZO로 형성할 수 있다.In detail, the first
이후, 상기 제 2 도전막(101b)상에 감광성막을 형성한 뒤 노광 및 현상 공정을 거친 후 제 1 감광성막 패턴(도면에는 도시하지 않음.)을 형성한다. 이후, 상기 제 1 감광성막 패턴에 따라, 상기 제 2 도전막(101b)과 상기 제 1 도전막(101a)을 식각한 뒤, 상기 제 1 감광성막 패턴을 제거함으로써, 상기 게이트 배선(102), 상기 게이트 전극(103), 상기 공통 배선(104), 상기 공통 전극(105), 상기 게이트 패드(106), 상기 데이터 패드(107) 및 상기 공통전압 패드(108)를 형성할 수 있다.Subsequently, after the photosensitive film is formed on the second
여기서, 상기 게이트 배선(102), 상기 게이트 전극(103), 상기 게이트 패드(106)는 일체로 형성할 수 있다. 또, 상기 공통 배선(104), 상기 공통 전극(105) 및 상기 공통전압 패드(108)를 일체로 형성할 수 있으며, 상기 공통 전극(105)은 화소영역상에서 다수개로 분할되어 형성한다. 또, 상기 데이터 패드(107)와 상기 데이터 링크배선(109)은 일체로 형성할 수 있다.The
도 2b를 참조하면, 상기 게이트 배선(102), 상기 게이트 전극(103), 상기 공통 배선(104), 상기 공통 전극(105), 상기 게이트 패드(106), 상기 데이터 패드(107) 및 상기 공통전압 패드(108)를 포함하는 기판 전면에 걸쳐, 게이트 절연 막(110), 제 1 반도체층(120), 절연막(130) 및 제 2 감광성막 패턴(140a)을 순차적으로 형성한다. 상기 게이트 절연막(110)과 상기 제 1 반도체층(120)은 화학기상증착법으로 형성할 수 있다. 여기서, 상기 게이트 절연막(110)은 질화 실리콘막 또는 산화 실리콘막일 수 있다. 또, 상기 제 1 반도체층(120)은 비정질 실리콘일 수 있다. 2B, the
상기 절연막(130)은 무기 절연막 또는 유기 절연막으로 형성할 수 있다. 상세하게, 상기 무기 절연막은 산화 실리콘막 또는 질화실리콘막일 수 있다. 또, 상기 유기 절연막은 폴리이미드계 수지, 아크릴계 수지, 벤조사이클로부텐(BCB) 및 퍼플로로사이클로부텐수지(PFCB)로 이루어진 군에서 선택된 적어도 하나일 수 있다.The insulating
여기서, 상기 절연막(130)이 무기 절연막일 경우에는 화학기상증착법을 통하여 형성할 수 있으며, 상기 절연막(130)이 유기 절연막일 경우에는 스핀코팅, 딥코팅, 롤코팅, 바코팅, 스크린 프린팅 또는 잉크젯 프린팅중에 어느 하나의 방식으로 형성할 수 있다Here, when the insulating
상기 제 2 감광성 패턴(140a)은 상기 절연막(130)상에 감광성막을 형성한 뒤, 상기 감광성막 상에 마스크(200)를 정렬한 뒤, 노광 및 현상 공정을 거쳐 형성할 수 있다. 상기 감광성막은 아크릴계 수지, 폴리이미드 수지, 폴리아미드 수지 및 벤조사이클로부텐 수지로 이루어진 군에서 선택된 적어도 하나를 스핀코팅, 딥코팅, 롤코팅, 바코팅, 스크린 프린팅 또는 잉크젯 프린팅중에 어느 하나의 방식으로 형성할 수 있다The second
상기 마스크(200)는 상기 감광성막에 조사되는 광의 세기를 부분별로 조절할 수 있는 회절 마스크일 수 있다. 즉, 상기 마스크는 투과 영역(200a), 반투과 영역(200b) 및 차단영역(200c)을 구비하는 것으로, 상기 반투과 영역(200b)에 다수의 슬릿을 구비하여 투과되는 광의 세기를 조절한다. 여기서, 도면과 달리 상기 마스크(200)는 상기 반투과 영역(200b)에 광을 일부 차단할 수 있는 광차단 물질을 이용하여, 광의 세기를 조절할 수 있는 하프톤 마스크일 수 있다. The mask 200 may be a diffraction mask that can adjust the intensity of light irradiated to the photosensitive layer for each part. That is, the mask includes a
상기 감광성막이 포지티브 감광성수지로 형성될 경우에 상기 마스크(200)의 투과 영역(200a)은 상기 게이트 패드(104), 상기 데이터 패드(107), 상기 공통전압 패드(108)를 각각 노출하는 제 1, 제 2, 제 3 콘텍홀(P1, P2, P3)의 형성영역에 대응되도록 배치하고, 상기 마스크(200)의 차단영역(200c)은 후술할 활성층의 형성영역에 대응되도록 배치한다. 그리고, 상기 마스크(200)의 반투과 영역(200b)은 상기 기판의 남은 영역에 대응되어 배치한다. 여기서, 상기 감광성막이 네가티브 감광성수지로 형성될 경우에는 도면과 달리, 상기 마스크(200)는 상기 차단영역(200c)과 상기 투과영역(200a)이 반대로 대응되도록 배치하는 것이 바람직하다.When the photosensitive layer is formed of a positive photosensitive resin, the
이후, 상기 마스크(200)를 이용하여 노광 및 현상 공정을 거치면, 상기 투과영역(200a)에 대응된 감광성막은 완전하게 제거되고, 상기 반투과 영역(200b)에 대응된 감광성막은 상기 차단 영역(200c)에 대응된 감광성막의 두께보다 작게 잔류하는 제 2 감광성막 패턴(140a)을 형성할 수 있다.Subsequently, when the exposure and development processes are performed using the mask 200, the photosensitive film corresponding to the
상기 제 2 감광성막 패턴(140a)에 따라, 상기 절연막(130), 제 1 반도체층(120) 및 게이트 절연막(110)을 식각하여, 상기 게이트 패드(106), 상기 데이터 패드(107) 및 공통전압 패드(108)의 일부분을 각각 노출하는 제 1, 제 2, 제 3 콘텍홀(P1, P2, P3)을 형성한다. 이와 동시에, 상기 데이터 링크배선(109)의 일부분을 노출하는 제 4 콘텍홀(P4)을 형성할 수 있다.The insulating
상기 제 2 감광성막 패턴(140a)에 에싱(ashing)공정을 수행하여, 도 2c에서와 같이, 제 3 감광성막 패턴(140b)을 형성한다. 여기서, 상기 에싱공정은 상기 마스크(도 2b에서 200)의 반투과 영역(200b)에 대응된 감광성막이 제거될 때까지 수행한다. 이때, 상기 마스크(200)의 차단 영역(200c)에 대응된 감광성막의 두께는 제거된 상기 감광성막의 두께만큼 작아진다.An ashing process is performed on the second
상기 제 3 감광성막 패턴(140b)에 따라 상기 절연막(130), 상기 제 1 반도체층(120)을 건식 식각하여, 도 2d에서와 같이 활성층(120a)과, 상기 활성층(120a)상에 위치하는 절연막 패턴(130a)을 형성한다. Dry etching the insulating
이후, 상기 제 3 감광성막 패턴(140b)의 양측이 각각 일정부분 제거될 때까지 에싱(ashing)공정을 수행하여, 도 2e에서와 같이 제 4 감광성막 패턴(140c)을 형성한다. Thereafter, an ashing process is performed until both sides of the third
상기 제 4 감광성막 패턴(140c)에 따라, 상기 절연막 패턴(130a)을 패터닝하여 채널보호막(130b)을 형성한다.The
이때, 상기 채널보호막(130b)이 유기절연막중 감광성 유기막으로 형성될 경우에 있어서는 상기 절연막(도 2b에서 130)상에 상기 제 2 감광성 패턴(140a)을 형성하지 않고, 상기 절연막(130)상에 상기 마스크(도 2b에서 200)를 정렬한 뒤, 노광 및 현상 공정을 거쳐 상기 절연막(130)을 식각하여, 상기 제 1, 제 2, 제 3, 제 4 콘텍홀(P1, P2, P3, P4), 상기 활성층(120a) 및 상기 채널보호막(130b)을 형성할 수 있다.In this case, when the channel
이후, 상기 제 4 감광성막 패턴(140c)을 도 2f에서와 같이 박리한 후, 상기 채널보호막(130b)을 포함하는 기판 전면에 걸쳐 제 2 반도체층(150)과 제 3 도전막(160) 및 제 5 감광성막 패턴(170)을 순차적으로 형성한다. 상기 제 2 반도체층(150)은 화학기상증착법을 통해 형성할 수 있으며, 상기 제 3 도전막(160)은 진공증착법 또는 스퍼터링법을 통해 형성할 수 있다. 이때, 상기 제 2 반도체층(150)은 불순물이 도핑된 비정질 실리콘으로 형성할 수 있다. 또, 상기 제 3 도전막(160)은 Mo, Ti, Ta, MoTa, MoW 및 MoNb로 이루어진 군에서 선택된 적어도 하나로 형성할 수 있다. 상기 제 5 감광성막 패턴(170)은 감광성막을 형성한 뒤, 노광 및 현상 공정을 거쳐 형성할 수 있다. Thereafter, after peeling the fourth
상기 제 5 감광성막 패턴(170)에 따라, 상기 제 3 도전막(160)과 상기 제 2 반도체층(151)을 일괄적으로 식각하여, 도 2g에서와 같이, 소스 전극(162), 드레인 전극(163), 화소전극(164), 데이터 배선(165) 및 오믹콘텍층(152)을 형성한다.According to the fifth
여기서, 상기 제 2 반도체층(150)은 상기 채널보호막(130b)이 완전하게 노출될때까지 식각한다. 상기 채널보호막(130b)은 상기 활성층(120a)의 채널영역상에 위치하는 상기 제 2 반도체층(150)을 완전하게 제거될 때까지 식각공정을 수행함에 있어, 상기 활성층(120a)이 식각되는 것을 방지하는 식각방지막 역할을 수행할 수 있다. 이는 상기 제 2 반도체층(150)이 상기 채널영역상에 잔류하면, 박막트랜지스터의 온/오프 전류 값(on/off current value) 특성이 저하될 수 있기 때문이다.In this case, the
이때, 상기 데이터 배선(165) 하부에는 상기 오믹콘텍층(152)만이 위치하게 된다. 여기서, 상기 오믹콘텍층(152)은 상기 데이터 배선(163)의 형성시에 등방성의 건식식각으로 일괄적으로 형성함으로, 상기 오믹콘텍층(152)의 너비와 상기 데이터 배선(165)의 너비는 동일하게 형성된다. 이로써, 종래에 4mask 공정에서 상기 활성층(120a), 오믹콘텍층(152), 상기 소스 전극(162), 상기 드레인 전극(163) 및 상기 데이터 배선(165)이 동일한 마스크로 형성함으로써, 상기 데이터 배선(165) 하부에 상기 데이터 배선(165)보다 너비가 넓은 활성층이 형성되어 발생하는 화질 저하 문제를 해결할 수 있다.At this time, only the
이후, 도면으로 도시하지 않았으나, 액정층의 배향을 위한 배향막을 더 형성할 수 있다. 또, 컬러필터 어레이 기판을 상기 기판상으로 제공한 뒤 합착 및 액정 형성공정을 수행하여 액정 표시 장치를 제조할 수 있다.Subsequently, although not shown in the drawings, an alignment layer for alignment of the liquid crystal layer may be further formed. In addition, the liquid crystal display may be manufactured by providing a color filter array substrate on the substrate and then performing a bonding and liquid crystal forming process.
이로써, 상기 보호막의 부재로 인한 상기 채널 영역의 오염을 상기 채널보호막(130b)을 형성함으로써 해결할 수 있다. 이때, 상기 채널보호막(130b)은 상기 활성층의 식각 방지막 역할을 수행하여, 박막트랜지스터의 특성을 향상시키는 역할을 수행한다. 이때, 상기 채널보호막(130b)은 상기 활성층(120a), 상기 제 1, 제 2, 제 3 콘텍홀(P1, P2, P3)을 형성하는 마스크를 사용하여 형성되므로, 상기 채널보호막(130b)을 형성하기 위해, 마스크 공정이 더 추가되지 않는다. 또, 상기 데이터 배선(165)과 상기 오믹콘텍층(152)을 동일한 마스크로 형성하나, 상기 데이터 배선(165) 하부에 상기 오믹콘텍층(152)만이 위치하게 됨으로써, 화질이 저하되는 것을 방지할 수 있다. 이로써, 화질이 저하되는 불량을 방지하면서, 공정 수를 절감 할 수 있다.Thus, the contamination of the channel region due to the absence of the protective film can be solved by forming the channel
또한, 종래의 보호막의 역할을 상기 채널보호막(130b)이 대신 수행함으로써, 보호막 형성공정을 절감할 수 있다. In addition, the channel
또한, 상기 외부에 노출되는 상기 게이트 패드(106), 상기 데이터 패드(107) 및 공통전압 패드(108)를 이중막으로 형성하되, 그 상부를 내식성을 가지는 제 2 도전막으로 형성함으로써, 부식으로 인한 완성된 액정 표시 장치의 신뢰성 저하를 방지할 수 있다. 이때, 상기 게이트 패드(106), 상기 데이터 패드(107) 및 공통전압 패드(108)를 상기 게이트 배선(102)과 동일하게 형성하고, 상기 데이터 패드(107)와 상기 데이터 배선(165)을 제 4 콘텍홀을 통하여 연결함으로써, 공정이 추가되지 않는다. In addition, the
상기한 바와 같이 본 발명에 따르는 액정 표시 장치 및 이의 제조방법에 의하면, 보호막 형성공정을 제거함으로써, 공정을 단순화시킬 수 있어 생산성을 극대화시킬 수 있다.As described above, according to the liquid crystal display device and the manufacturing method thereof according to the present invention, by removing the protective film forming process, the process can be simplified to maximize the productivity.
또한, 상기 보호막 형성공정이 제거됨으로써, 생산 원가를 절감할 수 있어, 가격 경쟁력을 확보할 수 있다.In addition, by removing the protective film forming process, it is possible to reduce the production cost, thereby securing a price competitiveness.
또한, 상기 보호막의 부재로 인한 채널 영역의 오염 및 배선의 부식 문제를 해결할 수 있다.In addition, the contamination of the channel region and the corrosion of the wiring due to the absence of the protective film can be solved.
또한, 상기 보호막의 부재로 인하여 종래보다 박형화된 액정 표시 장치를 제 조할 수 있다.In addition, it is possible to manufacture a liquid crystal display device thinner than the conventional due to the member of the protective film.
또한, 외부에 노출되는 상기 게이트 패드, 상기 데이터 패드, 상기 공통전압 패드를 이중막으로 형성하되, 그 상부를 내식성을 가지는 도전물질로 형성함으로써, 완성된 액정 표시 장치의 신뢰성을 향상시킬 수 있다.In addition, the gate pad, the data pad, and the common voltage pad exposed to the outside may be formed as a double layer, and an upper portion thereof may be formed of a conductive material having corrosion resistance, thereby improving reliability of the completed liquid crystal display device.
또한, 공정을 단순화 시킴으로써 발생했던 화질 저하 문제를 개선할 수 있었다.In addition, it was possible to improve the image quality degradation problem caused by simplifying the process.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060042035A KR101290009B1 (en) | 2006-05-10 | 2006-05-10 | liquid crystal display device and fabricating method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060042035A KR101290009B1 (en) | 2006-05-10 | 2006-05-10 | liquid crystal display device and fabricating method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070109277A KR20070109277A (en) | 2007-11-15 |
KR101290009B1 true KR101290009B1 (en) | 2013-07-30 |
Family
ID=39063809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060042035A KR101290009B1 (en) | 2006-05-10 | 2006-05-10 | liquid crystal display device and fabricating method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101290009B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100964222B1 (en) * | 2008-01-28 | 2010-06-16 | 삼성모바일디스플레이주식회사 | Thin film transistor substrate, organic light emitting display device comprising the thin film transistor and manufacturing method of the same |
KR102014197B1 (en) * | 2012-10-25 | 2019-08-26 | 삼성전자주식회사 | Semiconductor structure and method of manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040022289A (en) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing array substrate of liquid crystal display |
KR20050035661A (en) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
-
2006
- 2006-05-10 KR KR1020060042035A patent/KR101290009B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040022289A (en) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing array substrate of liquid crystal display |
KR20050035661A (en) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20070109277A (en) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
KR101221261B1 (en) | Array substrate for LCD and the fabrication method thereof | |
KR101243824B1 (en) | Liquid Crystal Display Device and method for Manufacturing the same | |
US8298843B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
US7646443B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR101294237B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
KR101473675B1 (en) | Thin film transistor array panel and manufacturing method of the same | |
US20060262244A1 (en) | Array substrate for liquid crystal display device and fabricating method of the same | |
JP2007294851A (en) | Array substrate for liquid crystal display utilizing organic semiconductor substance, and its manufacturing method | |
KR20090077117A (en) | Display substrate and method of manufacturing the same | |
US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
KR101321251B1 (en) | liquid crystal display device and fabricating method of the same | |
US8125585B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR101290009B1 (en) | liquid crystal display device and fabricating method of the same | |
KR100794471B1 (en) | Liquid crystal display device and fabricating method of the same | |
US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
US20130009160A1 (en) | Active matrix substrate | |
US8435722B2 (en) | Method for fabricating liquid crystal display device | |
KR101244584B1 (en) | Array substrate and method of fabricating the same | |
KR20120113430A (en) | Method for fabricating array substrate for fringe field switching mode liquid crystal display device | |
KR20070108970A (en) | Liquid crystal display device and fabricating method of the same | |
KR101215943B1 (en) | The array substrate for liquid crystal display device and method of fabricating the same | |
KR101960052B1 (en) | Aarray substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
KR101225275B1 (en) | Array substrate, method of fabricating the same and flat panel display device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |