KR101288316B1

KR101288316B1 - 선형 조정기 및 그 방법

Info

Publication number: KR101288316B1
Application number: KR1020070036325A
Authority: KR
Inventors: 스테판 더블유. 다우; 프라벤 마나프라가다; 데이빗 에프. 묄러
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2006-04-14
Filing date: 2007-04-13
Publication date: 2013-07-23
Also published as: TW200807214A; TWI408525B; CN101059702A; CN101059702B; US7521909B2; KR20070102421A; US20070241730A1; HK1113513A1

Abstract

일 실시예에서, 조정기에 의해 공급되는 부하 전류에 비례하여 선형 조정기의 영점을 변화시키는 가변 밀러 보상 회로를 갖는 선형 조정기를 형성한다.

선형 조정기, 부하 전류, 영점, 극점, 가변 밀러 보상 회로

Description

선형 조정기 및 그 방법{LINEAR REGULATOR AND METHOD THEREFOR}

도 1은 본 발명에 따른 선형 조정기를 포함하는 시스템 일부의 일 실시예를 개략적으로 도시.

도 2는 본 발명에 따른 도 1의 선형 조정기 시스템 일부에 대한 주파수 도면을 도시한 그래프.

도 3은 본 발명에 따른 도 1의 선형 조정기를 포함하는 반도체 장치의 확대 평면도를 개략적으로 도시.

단순하고 명료한 예시를 위해, 도면 내의 구성 요소는 반드시 일정 비율로 그리지는 않았고, 서로 다른 도면 내의 동일 참조 부호는 동일 구성 요소를 지시한다. 또한, 널리 공지되어 있는 단계와 구성 요소의 설명 및 상세는 설명을 단순화하기 위해 생략된다. 본원에 기재된, 전류 전달 전극은, MOS 트랜지스터의 소스나 드레인 또는 바이폴라 트랜지스터의 이미터나 컬렉터 또는 다이오드의 캐소드나 애노드와 같은 장치를 통해 전류를 전달하는 장치의 한 구성 요소를 의미하고, 제어 전극은, MOS 트랜지스터의 게이트나 바이폴라 트랜지스터의 베이스와 같은 장치를 통해 전류를 제어하는 장치의 한 구성 요소를 의미한다. 본원에서는 이들 장치를 소정의 N형 채널 또는 P형 채널 장치로서 설명하지만, 당업자라면 상보형 장치도 본 발명에 따라 가능하다는 것을 알게 될 것이다. 당업자라면 본원에 개시된 "동 안", "하면서" 및 "할 때"와 같은 단어가 행동을 개시하자마자 행동이 일어나는 것을 의미하는 정확한 용어가 아니라, 초기 행동에 의해 개시되는 반응 간에 전파 지연과 같은 조금 작지만 상당한 지연이 있을 수도 있다는 것을 알게 될 것이다.

본 발명은 일반적으로 전자 장치에 관한 것으로, 더욱 상세하게는, 반도체 장치 및 구조체를 형성하는 방법에 관한 것이다.

종래, 반도체 산업에서는 선형 전압 조정기 회로를 형성하기 위해 여러 가지 방법 및 구조를 이용하였다. 선형 전압 조정기 회로의 한 특정 구현 형태는 로우 드롭아웃(low drop-out; LDO) 조정기로서 지칭되었다. 일반적으로, 이와 같은 LDO 조정기는 조정기 양단 간의 전압 강하가 매우 작았고, 잘 조정된 전압을 LDO 조정기 외부에 있는 부하에 제공하였다. 대부분의 조건 하에서, 부하가 필요로 하는 전류의 양은 부하의 동작 동안 변하였다. 이들 변화는 시스템의 주파수 안정도에 영향을 주었다. 부하 전류가 변함에 따라, 부하에 의해 제공되는 임피던스도 변했다. 이들 부하 임피던스 변동으로 인해 LDO 조정기와 부하에 의해 형성된 폐루프 시스템의 동작이 종종 불안정해졌다.

따라서, 내부 보상을 이용하여 조정기에 의해 제공되는 안정도를 개선하는 조정기를 형성하는 방법을 갖는 것이 바람직하다.

도 1은 선형 조정기(20)를 포함하는 조정기 시스템(10) 일부의 일 실시예를 개략적으로 도시한다. 조정기(20)는 조정기(20)에 의해 공급되는 부하 전류의 변화에 비례하여 주파수가 움직이는 영점 보상(compensation zero)을 형성함으로써 시스템(10)의 안정도를 증가시키도록 구성되는 가변 밀러 보상 회로를 포함한다. 가변 밀러 보상 회로는 부하 전류의 변화에 응답하여 값이 변함으로써 영점 보상을 형성하는 가변 저항을 포함하도록 구성된다. 일반적으로, 조정기(20)는 전압 입력(15)과 전압 리턴(16) 간의 DC 전압원으로부터 전력을 수신한다. 일반적으로, 부하(11)는 조정기(20)의 출력(22)에 접속되어 출력(22)으로부터 조정된 전압과 부하 전류(17)를 수신한다. 부하(11)는 커패시터(12)와 가변 저항(13)으로 나타내지는 임피던스(Z부하)를 나타낸다. 일반적으로, 부하(11)는 리턴(16)과 같은 공통 기준점에 접속되는 리턴(14)을 갖는다. 조정기(20)는 오차 증폭기(23), 버퍼 구동기 또는 버퍼(33), 트랜지스터(24)와 같은 패스 소자, 센스 회로망(28) 및 가변 밀러 보상 회로(40)를 포함한다. 도 1에 도시된 회로(40)의 예시적인 실시예는 증폭기(47), 정합 트랜지스터(48), 및 트랜지스터(45)와 보상 커패시터(44)에 의해 형성되는 가변 저항을 포함하는 가변 밀러 보상 회로망(43)을 포함한다. 일반적으로, 오차 증폭기(23)는, 이득 소자가 접속되어 증폭기(23)를 위한 원하는 이득을 형성하는 상호 증폭기로서 구성된다. 도 1에 도시된 회로망(28)의 예시적인 형태는 출력(22)과 리턴(16) 간에 직렬로 접속된 저항기(29 및 30)를 포함하는 저항 분할기이다. 저항기(29 및 30)는 저항기(29 및 30) 간의 공통 접속에 있는 노드(31) 상에서 출력 전압 센스 신호를 형성한다. 그러나, 회로망(28)의 구현 형태는 출력(22) 상의 출력 전압의 값을 나타내는 출력 전압 센스 신호를 형성하는 한 상기한 것과 다른 구현 형태도 가질 수 있다. 트랜지스터(24)는 메인 트랜지스터와, 트랜지스터(24)의 메인 트랜지스터를 통과하는 전류(25)를 나타내는 센스 전류(26)를 형성하는 센스 트랜지스터를 포함하도록 형성된다. 이와 같은 트랜지스터의 일 예는 SENSEFET 타입 트랜지스터로서 지칭된다. 센스 전류(26)의 값이 메인 트랜지스터를 통과하는 전류의 값에 비례하도록, 센스 트랜지스터의 크기와 메인 트랜지스터의 크기의 비율을 조정한다. SENSEFET는 일리노이주 샤움버그 소재의 모토롤라사의 상표이다. SENSEFET 타입 트랜지스터의 일 예는 본원에서 참조로써 병합하고 있으며 1985년 11월 12일 Robert Wrathall에게 발행된 미국 특허 번호 4,553,084에 개시되어 있다. 당업자라면, 트랜지스터(24)가 메인 트랜지스터를 통과하는 전류를 나타내는 센스 전류를 형성하는 한, 상기한 바와 다른 타입의 비율로 조정된 트랜지스터일 수 있다는 것을 알게 될 것이다.

오차 증폭기(23)는 조정기(20)의 기준 입력(21)으로부터 기준 신호를 수신하고, 또한 노드(31)로부터 전압 센스 신호를 수신한다. 증폭기(23)는 기준 신호로부터 센스 신호의 편차를 나타내는 오차 신호를 증폭기(23)의 출력 상에 형성한다. 버퍼(33)는 오차 신호를 수신하고, 트랜지스터(24)를 제어하여 전류(25)를 제공하는 구동 신호를 형성한다. 바람직한 실시예에서, 버퍼(33)는 이득 저항기(35 및 36)의 값에 의해 선택되는 이득을 갖는 차동 증폭기(34)로서 형성된다. 일반적으로, 버퍼(33)의 이득은 트랜지스터(24)를 구동하기 위해 1보다 크고, 약 5인 것이 바람직하다. 트랜지스터(24)로부터의 전류(25) 일부는 회로망(28)을 통해 전류(18)로서 흘러 전압 센스 신호를 제공하고, 나머지는 출력(22)을 통해 부하 전류(17)로서 흐른다. 회로망(28)을 통해 흐르는 전류의 양이 전류(17)의 값에 비해 매우 작기 때문에, 트랜지스터(24)를 통해 흐르는 전류(25)의 값이 전류(17)의 값과 사실상 같으므로, 센스 전류(26)의 값은 부하 전류(17)의 값에 사실상 비례하게 된다.

조정기(20)와 시스템(10)의 여러 용량과 저항은 조정기(20)와 시스템(10)의 안정도에 영향을 주는 극점과 영점을 형성한다. 트랜지스터(24)는 조정기(20)의 기생 극점을 형성하는 큰 게이트 소스 간 기생 용량을 갖는다. 통상, 버퍼(33)는 증폭기(23)의 출력 임피던스로부터 트랜지스터(24)의 기생 용량을 분리하는 낮은 출력 임피던스와 높은 입력 임피던스를 갖는다. 버퍼(33)의 낮은 출력 임피던스는 시스템(10)의 활성 주파수 범위 외부에 있는 고주파수에 기생 극점을 위치시킨다. 보상 커패시터(44)는 조정기(20)와 시스템(10)의 지배 극점을 형성한다. 커패시터(44)의 지배 극점의 주파수는 증폭기(23)의 출력 저항과 커패시터(44)의 유효 값을 곱한 것에 의해 제어된다. 커패시터(44)가 밀러 구성 내에서 버퍼(33) 및 트랜지스터(24)와 병렬로 접속되기 때문에, 커패시터(44)의 유효 용량은 커패시터(44)의 물리 값과 버퍼(33) 및 트랜지스터(24)에 의해 제공되는 이득을 곱한 것이다. 밀러 구성은 커패시터(44)의 유효 값을 크게 함으로써, 지배 극점을 저주파수에 위치시킨다. 부하 극점은 커패시터(12)에 의해 예시되는 부하(11)의 용량에 의해 형성된다. 부하 극점의 주파수는 저항기(13)에 의해 예시되는 부하 저항과 커패시 터(12)에 의해 결정된다. 부하 전류(17)의 값이 부하(11)의 동작 동안 변하므로, 저항기(13)의 유효 값도 전류(17)의 변화에 따라 변한다. 따라서, 부하 극점의 주파수도 전류(17)의 변화에 따라 변한다. 이하, 더 알 수 있는 바와 같이, 회로(40)가 밀러 구성 내에서 버퍼(33) 및 트랜지스터(24)와 병렬로 접속되므로, 트랜지스터(45)의 가변 저항은 커패시터(44)와 직렬로 접속되고, 그 직렬 조합은 버퍼(33)와 트랜지스터(24)의 이득과 병렬로 접속된다.

도 2는 시스템(10)의 극점 및 영점 일부의 주파수 도면을 예시한 그래프이다. 이 주파수 도면은 1차원으로 도시되어 있으므로, 가로좌표는 증가하는 주파수를 나타내고, 세로좌표는 이용되지 않는다. 지배 극점은 단 하나의 X 마크(X)로 나타내고, 부하 극점은 2개의 X 마크(XX)로 나타내고, 기생 극점은 3개의 X 마크(XXX)로 나타내고, 영점 보상은 원(O)으로 나타내고, 활성 주파수 범위는 심벌 fr로 나타낸다. 극점과 영점의 주파수는 (전류(17) 값이 낮은) 가벼운 부하 조건 하에서 실선 형태의 마크로 나타내고, (전류(17)의 값이 높은) 무거운 부하 조건 하에서는 점선 버전의 마크로 나타낸다. 회로(40)는 가벼운 부하 조건에서 부하 극점의 주파수에 근사한 주파수에 영점 보상을 위치시키고, 시스템(10)의 동작 동안 부하 극점의 주파수 변화를 사실상 추적하여 시스템(10)의 안정도를 유지하도록 구성된다. 트랜지스터(45)의 저항과 커패시터(44)의 용량은 영점 보상을 형성한다. 트랜지스터(45)는 영점 보상의 주파수를 이동시키는 가변 저항기로서 기능을 하도록 구성된다. 증폭기(47)는 증폭기(23)로부터 오차 신호를 수신하고, 오차 신호의 값을 나타내는 버퍼링된 오차 신호를 형성한다. 버퍼링된 오차 신호가 오차 신호와 사실상 같도록 증폭기(47)는 단일 이득 버퍼인 것이 바람직하다. 일반적으로, 증폭기(47)는 증폭기(47)를 위해 이득을 설정하는 이득 소자를 갖는 상호 증폭기로서 구성된다. 다이오드 접속된 트랜지스터(48)는 트랜지스터(48)를 위해 게이트 소스 간 전압 Vgs를 강제하는 센스 전류(26)와 버퍼링된 오차 신호를 수신한다. 트랜지스터(45)의 게이트가 트랜지스터(48)의 게이트에 접속되고 트랜지스터(45)의 소스가 트랜지스터(48)의 소스와 사실상 같은 신호를 수신하기 때문에, 트랜지스터(45)의 게이트 소스 간 전압 Vgs는 트랜지스터(48)의 Vgs와 사실상 같도록 강제된다. 따라서, 트랜지스터(45)는 유한 Vgs를 갖지만, 트랜지스터(45)의 드레인은 커패시터(44)에 접속되므로, 트랜지스터(45)를 통과하는 DC 전류가 없게 된다. 이러한 바이어싱 조건은 트랜지스터(45)의 드레인 소스 간 전압 Vds이 사실상 0이 되도록 강제한다. Vds가 Vgs보다 작기 때문에, 트랜지스터(45)는 저항기로서 기능을 한다. 트랜지스터(45)의 Vgs 값이 변하기 때문에, 트랜지스터(45)의 저항 값도 변한다. 트랜지스터(45)의 Vgs는 전류(26)의 값에 의해 제어되는 트랜지스터(48)의 Vgs에 의해 제어된다. 따라서, 전류(17)의 값이 변함에 따라, 트랜지스터(45)의 저항도 변함으로써, 영점 보상의 주파수를 변화시킨다. 일반적으로, 커패시터(44)에 의해 형성된 지배 극점은 약 10 헤르쯔보다 작은 주파수에 위치하고, 바람직하게는, 약 1 헤르쯔보다 크지 않아야 할 것이다. 통상, 지배 극점 주파수는 조정기(20)의 동작 범위의 약 10배보다 크지 않게 변한다. 또한, 영점 보상은 시스템(10)의 동작 동안 약 5 퍼센트(5%) 내에 있는 부하 극점을 추적할 것이다. 본 발명의 목표는 트랜지스터(45)의 Vgs가 트랜지스터(48)의 Vgs와 같게 되도록 증폭기(23 및 47)와 트랜지스터(45 및 48)를 구성하는 것이다. 그러나, 당해 기술분야에서 널리 공지되어 있는 바와 같이, 이득이 같아지는 것을 방해하는 작은 변화가 항상 존재한다. 약 10 퍼센트(10%)에 달하는 변화는, 정확히 같다고 하는 이상적인 목표로부터 상당히 변화된 것으로 간주된다는 것이 본 기술 분야에서 널리 확립되어 있다.

이러한 기능을 보조하고 제공하기 위해, 증폭기(23, 34 및 47)는 입력(15)과 리턴(16) 간에 전력을 수신하도록 접속된다. 증폭기(23)의 반전 입력은 입력(21)에 접속되고 증폭기(23)의 비반전 입력은 노드(31)에 접속된다. 증폭기(23)의 출력은 증폭기(34)의 비반전 입력, 증폭기(47)의 비반전 입력 및 트랜지스터(45)의 소스에 공통으로 접속된다. 증폭기(34)의 반전 입력은 저항기(35)의 제1 단자와 저항기(36)의 제1 단자에 공통으로 접속된다. 저항기(36)의 제2 단자는 리턴(16)에 접속된다. 저항기(35)의 제2 단자는 증폭기(34)의 출력과 트랜지스터(24)의 게이트에 공통으로 접속된다. 트랜지스터(24)의 소스는 입력(15)에 접속된다. 트랜지스터(24)의 드레인은 출력(22)과 커패시터(44)의 제1 단자에 접속된다. 트랜지스터(24)의 센스 드레인은 트랜지스터(48)의 게이트 및 드레인과 트랜지스터(45)의 게이트에 공통으로 접속된다. 트랜지스터(48)의 소스는 증폭기(47)의 출력 및 반전 입력에 공통으로 접속된다. 트랜지스터(45)의 드레인은 커패시터(44)의 제2 단자에 접속된다. 저항기(29)의 제1 단자는 출력(22)에 접속되고, 제2 단자는 노드(31)와 저항기(30)의 제1 단자에 공통으로 접속된다. 저항기(30)의 제2 단자는 리턴(16)에 접속된다.

도 3은 반도체 다이(56) 상에 형성되는 반도체 장치 또는 집적 회로(55)의 일 실시예의 일부의 확대 평면도를 개략적으로 도시한다. 조정기(20)는 다이(56) 상에 형성된다. 또한, 다이(56)는 도면의 단순함을 위해 도 3에 도시되지 않은 기타 회로를 포함할 수도 있다. 조정기(20)와 장치 또는 집적 회로(55)는 당업자에게 널리 공지되어 있는 반도체 제조 기술에 의해 다이(56) 상에 형성된다. 일 실시예에서, 제어기(20)는 입력(15), 리턴(16), 입력(21) 및 출력(22)에 접속되는 4개의 외부 리드를 갖는 집적 회로로서 반도체 기판 상에 형성된다.

상기 모든 내용을 고려하면, 신규한 장치와 방법이 개시된다는 것을 명확하게 알 수 있다. 기타 특징들 중에서 무엇보다도, 증폭기(34)와 같은, 조정기의 출력 증폭기와 병렬로 연결된 가변 밀러 보상 회로를 갖는 선형 조정기를 형성하는 것이 포함된다. 출력 증폭기와 병렬로 가변 밀러 보상 회로를 구성하여, 유효 용량을 증가시킴으로써 거의 변화가 없는 매우 낮은 주파수에 생성 극점을 위치시킨다. 부하 전류에 비례하여 변하는 저항을 포함하도록 가변 밀러 회로를 구성하여, 부하 전류에 따라 변하는 주파수를 갖도록 생성 영점을 형성한다. 부하 전류에 따라 주파수를 변화시킴으로써, 영점을 부하 극점에 가깝게 유지하고, 선형 조정기를 이용하는 시스템의 안정도를 개선한다.

특정 바람직한 실시예를 참조하여 본 발명의 주요 사항을 설명하였지만, 반도체 기술 분야의 당업자라면 다수의 다른 방법과 변경의 실행을 명확하게 행할 수 있을 것이다. 예를 들어, 조정기(20)가 자립형 회로로서 예시되어 있지만, 당업자라면 반도체 다이 상에 형성될 수도 있는 여러 다른 구성 요소를 갖는 집적 회로의 일부로서 반도체 다이 상에 조정기(20)를 형성할 수 있음을 알게 될 것이다. 또한, 증폭기(47) 및 트랜지스터(48)와 같은 가변 밀러 보상 회로의 제어 구성 요소는, 가변 저항과 용량이 밀러 구성 내에서 연결되는 한, 트랜지스터(45)의 저항을 변화시키도록 연결되는 다른 회로 구성 요소에 의해 구현될 수 있다. 또한, 특정 P형 채널 트랜지스터에 대해 본 발명의 주요 사항을 설명하였지만, 본 발명의 방법은 다른 MOS 트랜지스터뿐만 아니라, BiCMOS, 금속 반도체 FETs(MESFETs), HFETs 및 다른 트랜지스터 구조에도 직접 적용 가능하다. 또한, 명세서의 명료함을 위해 명세서 전체에서 "접속된"이란 단어가 이용되지만, "연결된"이란 단어도 같은 의미를 갖는 것으로 의도된다. 따라서, "접속된"은 직접 접속 또는 간접 접속 중 어느 하나를 포함하는 것으로서 해석되어야 한다.

내부 보상을 이용하여 조정기에 의해 제공되는 안정도를 개선한다.

Claims

선형 조정기에 있어서:

상기 선형 조정기 외부에 있는 부하에 부하 전류를 공급하도록 구성된 출력 증폭기;

오차 신호를 형성하여 상기 출력 증폭기를 제어하고 상기 부하에 공급되는 출력 전압의 값을 조정하도록 접속된 오차 증폭기; 및

상기 출력 증폭기와 병렬로 접속된 밀러 보상 회로를 포함하고,

상기 밀러 보상 회로는, 가변 저항을 포함하고, 상기 부하 전류의 변화에 응답하여 상기 밀러 보상 회로의 저항을 변화시키도록 구성되고, 상기 밀러 보상 회로는 또한 상기 가변 저항과 직렬로 접속된 커패시터를 포함하고, 이 직렬 결합체는 상기 출력 증폭기와 병렬로 접속되고, 상기 커패시터의 제 1 단자는 상기 출력 증폭기의 출력에 접속되는, 선형 조정기.
선형 조정기를 형성하는 방법에 있어서:

상기 선형 조정기의 출력 증폭기와 병렬로 밀러 보상 회로망을 접속하는 단계; 및

상기 선형 조정기의 출력을 통과하는 부하 전류의 변화에 응답하여 상기 밀러 보상 회로망의 저항을 변화시키도록 상기 밀러 보상 회로망을 구성하는 단계로서, 상기 부하 전류를 나타내는 전류를 수신하고, 상기 선형 조정기의 오차 증폭기로부터 오차 신호를 수신하고, 상기 부하 전류의 변화에 응답하여 변하는 제어 신호를 형성하기 위해, 제 1 트랜지스터가 접속되는 단계를 포함하는, 상기 밀러 보상 회로망을 구성하는 단계를 포함하는, 선형 조정기 형성 방법.
삭제
제 2 항에 있어서,

상기 제어 신호를 수신하기 위해 제 2 트랜지스터의 제어 전극이 접속되는 단계, 상기 오차 신호를 수신하기 위해 상기 제 2 트랜지스터의 제 1 전류 전달 전극이 접속되는 단계, 및 상기 제 2 트랜지스터의 제 2 전류 전달 전극을 커패시터에 접속하는 단계를 더 포함하는, 선형 조정기 형성 방법.
선형 조정기에 있어서:

부하에 부하 전류를 공급하도록 구성된 출력 증폭기;

오차 신호를 형성하여 상기 출력 증폭기를 제어하도록 구성된 오차 증폭기;

상기 출력 증폭기의 출력에 접속된 제 1 단자, 및 제 2 단자를 갖는 커패시터; 및

상기 부하 전류에 응답하여 저항이 변화되도록 구성된 가변 저항 - 상기 가변 저항은 상기 커패시터와 직렬로 접속되며 상기 오차 신호를 수신하도록 접속된 제 1 단자를 가짐 - 을 포함하고,

상기 가변 저항과 상기 커패시터의 직렬 결합체가 상기 출력 증폭기와 병렬로 접속되는, 선형 조정기.