KR101287657B1 - 전력 증폭기 - Google Patents

전력 증폭기 Download PDF

Info

Publication number
KR101287657B1
KR101287657B1 KR1020110129134A KR20110129134A KR101287657B1 KR 101287657 B1 KR101287657 B1 KR 101287657B1 KR 1020110129134 A KR1020110129134 A KR 1020110129134A KR 20110129134 A KR20110129134 A KR 20110129134A KR 101287657 B1 KR101287657 B1 KR 101287657B1
Authority
KR
South Korea
Prior art keywords
signal
power
input
stage
power stage
Prior art date
Application number
KR1020110129134A
Other languages
English (en)
Other versions
KR20130062716A (ko
Inventor
김유환
나유삼
황현석
조병학
유현환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110129134A priority Critical patent/KR101287657B1/ko
Priority to US13/705,090 priority patent/US8952755B2/en
Publication of KR20130062716A publication Critical patent/KR20130062716A/ko
Application granted granted Critical
Publication of KR101287657B1 publication Critical patent/KR101287657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/435—A peak detection being used in a signal measuring circuit in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기에 있어서 최종 트랜지스터의 출력 임피던스가 변하더라도 소자가 파괴되는 것을 방지하기 위한 회로에 관한 것으로서, 본 발명의 일 실시예에 따른 전력 증폭기(Power amplifier)는 신호를 증폭시키는 전력 스테이지(Power stage); 상기 전력 스테이지의 출력단과 연결되고, 상기 전력 스테이지로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer); 및 상기 커플링된 신호에 따라 상기 전력 스테이지의 바이어스(Bias) 전압을 제어하는 제어부;를 포함할 수 있다.
이와 같은 본 발명에 의하면, 출력 임피던스가 변하더라도 전력 증폭기의 손상을 방지할 수 있는 효과가 있다. 또한, 출력 임피던스가 정상적인 동작 상태일 때를 감지하여, 전력 증폭기의 성능을 유지하도록 자동으로 제어할 수 있는 효과가 있다.

Description

전력 증폭기{Power amplifier}
본 발명은 전력 증폭기(Power amplifier)에 관한 것으로서, 보다 자세하게는 전력 증폭기에 있어서 최종 트랜지스터의 출력 임피던스가 변하더라도 소자가 파괴되는 것을 방지하기 위한 회로에 관한 것이다.
전력 증폭기에 있어서 출력단 소자의 파괴 원인은 회로의 안정도(Stability)에 있을 수 있지만, 출력단 부하의 변화로 인한 전기적 부하(Load)에 의한 것인 경우가 많다.
이에 따라, 전력 증폭기에 있어서 출력단 소자의 보호를 위한 기술이 필요한데, 종래에는 리플리카(Replica) 회로를 사용함으로써 전류를 센싱(Sensing)하여 그 결과에 따라 출력단에 과전류 발생시 회로를 보호해 주는 기술을 사용하였다. 그러나, 이러한 기술은 정확도가 떨어지고, 회로가 복잡하며, 효율이 낮아지게 되는 단점이 있다.
또한, 전력 증폭기에 있어서 출력단 소자의 보호를 위한 다른 종래의 기술은 출력단 전압을 센싱하여 그 결과에 따라 출력단에 과전압 발생시 회로를 보호해 주는 기술이 있는데, 이러한 기술은 출력단 임피던스의 변화로 인해 정상 동작시에 특성 열화(Performance Degradation)의 원인이 될 수 있는 단점이 있다.
본 발명은 전력 증폭기에 있어서 최종 트랜지스터의 출력 임피던스가 변하더라도 소자가 파괴되는 것을 방지하기 위한 회로에 관한 것으로서, 트랜지스터의 최종 출력단과 트랜스포머 사이에서의 신호, 즉 트랜스포머의 1차측 신호를 커플링(Coupling)시킴으로써 신호의 세기와 동작 상태에 따라 제공되는 바이어스(Bias) 전압을 제어하는 회로에 관한 것이다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 실시예는 출력 임피던스가 변화하더라도 트랜지스터의 손상을 방지하기 위한 것이 목적이다.
또한, 본 발명의 실시예는 출력 임피던스가 정상적인 동작 상태일 때를 감지하여, 성능을 유지하도록 자동으로 제어하기 위한 것이 목적이다.
본 발명의 일 실시예에 따른 전력 증폭기(Power amplifier)는 신호를 증폭시키는 전력 스테이지(Power stage); 상기 전력 스테이지의 출력단과 연결되고, 상기 전력 스테이지로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer); 및 상기 커플링된 신호에 따라 상기 전력 스테이지의 바이어스(Bias) 전압을 제어하는 제어부;를 포함할 수 있다.
상기 변압기는 상기 전력 스테이지의 출력단과 연결되는 입력단; 및 상기 입력단에 대하여 유도결합되어 전체 출력을 제공하는 출력단;을 포함할 수 있다.
상기 전력 스테이지는 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작할 수 있다.
상기 전력 스테이지는 복수개일 수 있다.
상기 복수개의 전력 스테이지 동작은 상기 전력 스테이지 각각의 효율에 의해 특성이 결정될 수 있다.
상기 제어부는 상기 복수개의 전력 스테이지 각각에 대하여 바이어스 전압을 제공할 수 있다.
상기 전력 증폭기에 입력된 신호를 상기 전력 증폭기에 정합(Matching)시키기 위한 입력 매칭부(Input matching); 상기 입력 매칭부와 연결되고, 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작하는 구동 증폭기(Drive amplifier); 상기 전력 스테이지와 상기 구동 증폭기를 정합하는 인터 스테이지(Inter stage);를 더 포함할 수 있다.
상기 입력 매칭부는 발룬(Balun, Balance to unbalance transformer)일 수 있다.
상기 전력 스테이지 및 상기 구동 증폭기는 CMOS(Complementary Metal-Oxide Semiconductor) 또는 BJT(Bipolar Junction Transistor)일 수 있다.
상기 변압기의 입력단에서 커플링된 신호를 입력으로 하여 상기 커플링된 신호의 세기를 검출하는 피크 검출기(Peak detector); 상기 피크 검출기와 연결되어 정상 상태의 신호와 비정상 상태의 신호를 비교하는 비교기(Comparator); 및 상기 비교기와 연결되어 상기 비교기에서 출력된 신호에 응답하여 상태 신호들을 발생하는 스테이트 머신(State machine);을 더 포함할 수 있다.
상기 피크 검출기는 상기 커플링된 신호가 교류 전압에서 직류 전압으로 정류되도록 하는 정류기를 포함할 수 있다.
본 발명의 다른 실시예에 따른 전력 증폭기(Power amplifier)는 신호 입력부; 상기 신호 입력부에서 출력되는 신호를 증폭시키는 전력 스테이지(Power stage); 상기 전력 스테이지로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer); 상기 커플링된 신호를 피드백(Feedback)하는 피드백부; 및 상기 커플링된 신호에 따라 상기 전력 스테이지의 바이어스(Bias) 전압을 제어하는 제어부;를 포함할 수 있다.
상기 전력 스테이지는 복수개일 수 있다.
상기 제어부는 상기 복수개의 전력 스테이지 각각에 대하여 바이어스 전압을 제공할 수 있다.
상기 신호 입력부는 상기 전력 증폭기에 입력된 신호를 상기 전력 증폭기에 정합(Matching)시키기 위한 입력 매칭부(Input matching); 상기 입력 매칭부와 연결되고, 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작하는 구동 증폭기(Drive amplifier); 상기 전력 스테이지와 상기 구동 증폭기를 정합하는 인터 스테이지(Inter stage);를 포함할 수 있다.
상기 피드백부는 상기 변압기의 입력단에서 커플링된 신호를 입력으로 하여 상기 커플링된 신호의 세기를 검출하는 피크 검출기(Peak detector); 상기 피크 검출기와 연결되어 정상 상태의 신호와 비정상 상태의 신호를 비교하는 비교기(Comparator); 및 상기 비교기와 연결되어 상기 비교기에서 출력된 신호에 응답하여 상태 신호들을 발생하는 스테이트 머신(State machine);을 포함할 수 있다.
이와 같은 본 발명에 의하면, 출력 임피던스가 변하더라도 전력 증폭기의 손상을 방지할 수 있는 효과가 있다.
또한, 출력 임피던스가 정상적인 동작 상태일 때를 감지하여, 전력 증폭기의 성능을 유지하도록 자동으로 제어할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 전력 증폭기의 블럭도.
도 2는 본 발명의 실시예에 따른 변압기의 회로도.
도 3은 본 발명의 실시예에 따른 피드백부의 블럭도.
도 4는 본 발명의 실시예에 따른 제어부의 블럭도.
도 5는 본 발명의 실시예에 따른 바이어스 신호의 진리표.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하에서는 첨부된 예시 도면을 참조하여 본 발명에 대해 설명한다.
도 1은 본 발명의 실시예에 다른 전력 증폭기의 블럭도이고, 도 2는 본 발명의 실시예에 따른 변압기의 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 전력 증폭기(Power amplifier, 100)는 신호를 증폭시키는 전력 스테이지(Power stage, 40); 상기 전력 스테이지(40)의 출력단과 연결되고, 상기 전력 스테이지(40)로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer, 50); 및 상기 커플링된 신호에 따라 상기 전력 스테이지(40)의 바이어스(Bias) 전압을 제어하는 제어부(90);를 포함할 수 있다.
상기 전력 증폭기(100)는 신호를 입력시키는 신호 입력부(미도시)를 더 포함할 수 있다. 이 경우 상기 전력 스테이지(40)는 상기 신호 입력부(미도시)에서 출력되는 신호를 증폭시킬 수 있고, 상기 변압기(50)는 상기 전력 스테이지(40)로부터 출력된 신호가 커플링되도록 할 수 있다.
한편, 상기 전력 스테이지(40)는 상기 제어부(90)로부터 입력되는 바이어스 전압에 의하여 동작할 수 있다. 이 경우, 상기 전력 스테이지(40)는 CMOS(Complementary Metal-Oxide Semiconductor) 또는 BJT(Bipolar Junction Transistor)일 수 있다.
또한, 상기 전력 증폭기(100)는 상기 커플링된 신호를 피드백(Feedback)하는 피드백부(미도시)를 더 포함할 수 있고, 상기 제어부(90)는 상기 커플링된 신호에 따라 상기 전력 스테이지(40)의 바이어스 전압을 제어할 수 있다.
따라서, 본 발명에 의한 상기 전력 증폭기(100)는 출력 임피던스의 변화가 있더라도 과대 출력이 발생하여 소자가 파괴되는 것을 방지할 수 있다. 또한, 리플리카(Replica) 회로를 사용하던 종래의 기술에 비해 회로가 간단하고, 효율 및 정확도가 높아지는 효과가 있을 수 있다.
도 2를 참조하면, 상기 변압기(50)는 상기 전력 스테이지(40)의 출력단과 연결되는 입력단; 및 상기 입력단에 대하여 유도결합되어 전체 출력을 제공하는 출력단;을 포함할 수 있다. 이 경우, 상기 변압기(50)의 입력단 신호는 커플링되어 상기 피드백부(미도시)로 피드백될 수 있다. 즉, 상기 피드백부(미도시)는 상기 변압기(50)의 입력단 신호를 그대로 카피(Copy)할 수 있다.
한편, 상기 전력 스테이지(40)는 복수개일 수 있다. 이 경우 상기 복수개의 전력 스테이지 동작은 상기 전력 스테이지 각각의 효율에 의해 특성이 결정될 수 있다. 또한, 상기 제어부(90)는 상기 복수개의 전력 스테이지 각각에 대하여 바이어스 전압을 제공할 수 있다.
이 경우, 상기 복수개의 전력 스테이지 각각에 대하여 연결되는 변압기, 피드백부 및 제어부도 복수개일 수 있다. 따라서, 상기 복수개의 변압기의 입력측 신호 각각을 상기 복수개의 피드백부 각각이 커플링함으로써 상기 복수개의 제어부를 통하여 상기 복수개의 전력 스테이지 각각에 대해 바이어스 전압을 제공할 수 있다.
상기 전력 증폭기(100)는 상기 전력 증폭기(100)에 입력된 신호를 상기 전력 증폭기(100)에 정합(Matching)시키기 위한 입력 매칭부(Input matching, 10); 상기 입력 매칭부(10)와 연결되고, 상기 제어부(90)로부터 입력되는 바이어스 전압에 의하여 동작하는 구동 증폭기(Drive amplifier, 20); 상기 전력 스테이지(40)와 상기 구동 증폭기(20)를 정합하는 인터 스테이지(Inter stage, 30);를 더 포함할 수 있다.
상기 입력 매칭부(10)는 평형 회로와 불평형 회로의 정합에 사용되는 것으로서, 상기 전력 증폭기(100)에 입력된 신호를 상기 전력 증폭기(100)에 정합되도록 사용될 수 있다. 이 경우, 상기 입력 매칭부(10)는 발룬(Balun, Balance to unbalance transformer)일 수 있다.
상기 구동 증폭기(20)는 상기 입력 매칭부(10)와 연결되고, 상기 제어부(90)로부터 입력되는 바이어스 전압에 의하여 동작될 수 있다. 상기 전력 스테이지(40)의 출력단 신호는 높은 전력이 되어야 할 필요가 있는데, 고전력과 고이득을 동시에 만족하기는 어려우므로, 높은 이득을 가진 별도의 증폭기를 별도로 구동할 필요가 있으므로, 상기 구동 증폭기(20)는 상기 전력 스테이지(40)의 전단에 위치하여 동작할 수 있다. 이 경우, 상기 구동 증폭기(20)는 CMOS(Complementary Metal-Oxide Semiconductor) 또는 BJT(Bipolar Junction Transistor)일 수 있다.
상기 인터 스테이지(30)는 상기 구동 증폭기(20)와 상기 전력 스테이지(40) 사이에 연결되고, 상기 구동 증폭기(20)의 출력 신호가 상기 전력 스테이지(40)로 최대 전력으로 전달될 수 있도록 할 수 있다. 이 경우, 상기 인터 스테이지(30)는 R-L-C 소자에 의한 회로로 구현될 수 있다.
도 3은 본 발명의 실시예에 따른 피드백부(미도시)의 블럭도이고, 도 4는 본 발명의 실시예에 따른 제어부의 블럭도이며, 도 5는 본 발명의 실시예에 따른 바이어스 신호의 진리표이다.
도 3을 참조하면, 상기 피드백부(미도시)는 상기 변압기(50)의 입력단에서 커플링된 신호를 입력으로 하여 상기 커플링된 신호의 세기를 검출하는 피크 검출기(Peak detector, 60); 상기 피크 검출기(60)와 연결되어 정상 상태의 신호와 비정상 상태의 신호를 비교하는 비교기(Comparator, 70); 및 상기 비교기(70)와 연결되어 상기 비교기(70)에서 출력된 신호에 응답하여 상태 신호들을 발생하는 스테이트 머신(State machine, 80);을 포함할 수 있다.
상기 피크 검출기(60)는 커플링된 상기 변압기(50)의 1차측 신호를 입력으로 하고, 상기 1차측 신호의 세기를 감지할 수 있다. 상기 피크 검출기(60)는 상기 변압기(50)의 1차측 신호를 커플링함으로써 입력 신호로 받아들이므로, 출력 임피던스의 변화에 상관없이 정확한 신호의 세기를 감지할 수 있다. 즉, 종래의 전력 증폭기는 출력 임피던스의 변화로 인해 변압기의 1차측 신호와 2차측 신호의 차이가 발생할 수 있는데, 본 발명의 실시예에 의한 상기 피크 검출기(60)는 상기 변압기(50)의 1차측 신호의 위상이 반영되므로, 정확한 신호의 세기를 감지할 수 있다.
한편, 상기 피크 검출기(60)는 상기 커플링된 신호가 교류 전압에서 직류 전압으로 정류되도록 하는 정류기(61)를 포함할 수 있다. 또한, 상기 피크 검출기는 저항(62)과 커패시터(63)가 병렬로 연결된 소자를 포함할 수 있다.
상기 비교기(70)는 상기 피크 검출기(60)와 연결되고, 상기 피크 검출기(60)의 출력 신호를 입력으로 할 수 있다. 따라서, 상기 비교기(70)는 상기 정류기(61)로부터 정류된 직류 전압을 입력 신호로 할 수 있고, 정상적인 동작 상태와 비정상적인 동작 상태를 비교할 수 있다. 이 경우, 비정상적인 동작 상태는 상기 전력 증폭기의 출력이 과대한 경우를 의미할 수 있고, 상기 비교기(70)는 제1 비교기(71) 및 제2 비교기(72)를 포함할 수 있다.
상기 스테이트 머신(80)은 상기 비교기(70)와 연결되고, 상기 비교기(70)에서 출력된 신호에 응답하여 상태 신호들을 발생할 수 있다. 이 경우, 상기 상태 신호들은 4가지 신호일 수 있고, 각각 Vup, Vdn, Vpm, Vstop인 신호일 수 있다.
현 상태의 신호를 Vp라 할 때, Vp의 크기가 Vup 및 Vdn 사이에 있으면 상기 스테이트 머신(80)에서 출력되는 Vstop은 하이(High)일 수 있고, Vp의 크기가 Vup보다 높으면 상기 스테이트 머신에서 출력되는 Vpm은 하이일 수 있으며, Vp의 크기가 Vdn보다 낮으면 상기 스테이트 머신에서 출력되는 Vpm은 로우(Low)일 수 있다.
도 5를 참조하면, Vup 및 Vdn이 로우(Low)이거나, Vup 및 Vdn이 하이(High)이면 Vpm은 로우이고, Vstop은 하이이므로, 상기 바이어스 전압은 현재의 상태로 유지될 수 있다. 즉, 이 경우에는 상기 전력 스테이지(40) 및 상기 구동 증폭기(20)에 제공되는 바이어스 전압은 변경됨이 없이 유지될 수 있다.
Vup이 로우이고 Vdn이 하이이면, Vpm이 로우이므로 상기 바이어스 전압은 현재의 상태보다 높은 상태로 제공될 수 있다. 즉, 이 경우에는 상기 전력 스테이지(40) 및 상기 구동 증폭기(20)에 제공되는 바이어스 전압은 현재의 상태보다 높은 전압으로 제공될 수 있다.
Vup이 하이이고 Vdn이 로우이면, Vpm이 하이이므로 상기 바이어스 전압은 현재의 상태보다 낮은 상태로 제공될 수 있다. 즉, 이 경우에는 상기 전력 스테이지(40) 및 상기 구동 증폭기(20)에 제공되는 바이어스 전압은 현재의 상태보다 낮은 전압으로 제공될 수 있다.
도 4를 참조하면, 상기 제어부(90)는 스위치 제어부(91), 비트 제어부(92), 및 바이어스 제어부(93)를 포함할 수 있다.
상기 스위치 제어부(91)는 상기 스테이트 머신(80)과 연결되어 상기 스테이트 머신(80)으로부터 출력되는 신호를 입력 신호로 하고, 상기 바이어스 제어부(93)에 대해 인에이블 신호(VVSWR _ EN)를 제공할 수 있다.
상기 비트 제어부(92)는 상기 스테이트 머신(80)과 연결되어 상기 스테이트 머신(80)으로부터 출력되는 신호를 입력 신호로 하고, 상기 바이어스 제어부(93)에 대해 정상적인 상태의 신호(Vnormal) 및 비정상적인 상태의 신호(VVSWR)를 제공할 수 있다.
상기 바이어스 제어부(93)는 상기 스위치 제어부(91) 및 상기 비트 제어부(92)와 연결되어 상기 스위치 제어부(91) 및 상기 비트 제어부(92)로부터 출력되는 신호를 입력 신호로 하고, 상기 전력 스테이지(40) 및 상기 구동 증폭기(20)에 대해 바이어스 전압을 제공할 수 있다.
상기 바이어스 제어부(93)는 먹스(MUX, Multiplexer)일 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 입력 매칭부 20 : 구동 증폭기
30 : 인터 스테이지 40 : 전력 스테이지
50 : 변압기 60 : 피크 검출기
61 : 정류기 62 : 저항
63 : 커패시터 70 : 비교기
71 : 제1 비교기 72 : 제2 비교기
80 : 스테이트 머신 90 : 제어부
91 : 스위치 제어부 92 : 비트 제어부
93 : 바이어스 제어부 100 : 전력 증폭기

Claims (16)

  1. 신호를 증폭시키는 전력 스테이지(Power stage);
    상기 전력 스테이지의 출력단과 연결되고, 상기 전력 스테이지로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer); 및
    상기 커플링된 신호에 따라 상기 전력 스테이지의 바이어스(Bias) 전압을 제어하는 제어부;
    상기 변압기의 입력단에서 커플링된 신호를 입력으로 하여 상기 커플링된 신호의 세기를 검출하는 피크 검출기(Peak detector);
    상기 피크 검출기와 연결되어 정상 상태의 신호와 비정상 상태의 신호를 비교하는 비교기(Comparator); 및
    상기 비교기와 연결되어 상기 비교기에서 출력된 신호에 응답하여 상태 신호들을 발생하는 스테이트 머신(State machine);을
    포함하는 전력 증폭기.
  2. 제 1 항에 있어서,
    상기 변압기는
    상기 전력 스테이지의 출력단과 연결되는 입력단; 및
    상기 입력단에 대하여 유도결합되어 전체 출력을 제공하는 출력단;
    을 포함하는 전력 증폭기.
  3. 제 2 항에 있어서,
    상기 전력 스테이지는 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작하는 전력 증폭기.
  4. 제 1 항에 있어서,
    상기 전력 스테이지는 복수개인 전력 증폭기.
  5. 제 4 항에 있어서,
    상기 복수개의 전력 스테이지 동작은 상기 전력 스테이지 각각의 효율에 의해 특성이 결정되는 전력 증폭기.
  6. 제 5 항에 있어서,
    상기 제어부는 상기 복수개의 전력 스테이지 각각에 대하여 바이어스 전압을 제공하는 전력 증폭기.
  7. 제 1 항에 있어서,
    상기 전력 증폭기에 입력된 신호를 상기 전력 증폭기에 정합(Matching)시키기 위한 입력 매칭부(Input matching);
    상기 입력 매칭부와 연결되고, 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작하는 구동 증폭기(Drive amplifier);
    상기 전력 스테이지와 상기 구동 증폭기를 정합하는 인터 스테이지(Inter stage);
    를 더 포함하는 전력 증폭기.
  8. 제 7 항에 있어서,
    상기 입력 매칭부는 발룬(Balun, Balance to unbalance transformer)인 전력 증폭기.
  9. 제 8 항에 있어서,
    상기 전력 스테이지 및 상기 구동 증폭기는 CMOS(Complementary Metal-Oxide Semiconductor) 또는 BJT(Bipolar Junction Transistor)인 전력 증폭기.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 피크 검출기는 상기 커플링된 신호가 교류 전압에서 직류 전압으로 정류되도록 하는 정류기를 포함하는 전력 증폭기.
  12. 신호 입력부;
    상기 신호 입력부에서 출력되는 신호를 증폭시키는 전력 스테이지(Power stage);
    상기 전력 스테이지로부터 출력된 신호가 커플링(Coupling)되도록 하는 변압기(Transformer);
    상기 커플링된 신호를 피드백(Feedback)하는 피드백부; 및
    상기 커플링된 신호에 따라 상기 전력 스테이지의 바이어스(Bias) 전압을 제어하는 제어부;를 포함하며,
    상기 피드백부는
    상기 변압기의 입력단에서 커플링된 신호를 입력으로 하여 상기 커플링된 신호의 세기를 검출하는 피크 검출기(Peak detector);
    상기 피크 검출기와 연결되어 정상 상태의 신호와 비정상 상태의 신호를 비교하는 비교기(Comparator); 및
    상기 비교기와 연결되어 상기 비교기에서 출력된 신호에 응답하여 상태 신호들을 발생하는 스테이트 머신(State machine);을
    포함하는 전력 증폭기.
  13. 제 12 항에 있어서,
    상기 전력 스테이지는 복수개인 전력 증폭기.
  14. 제 13 항에 있어서,
    상기 제어부는 상기 복수개의 전력 스테이지 각각에 대하여 바이어스 전압을 제공하는 전력 증폭기.
  15. 제 12 항에 있어서,
    상기 신호 입력부는
    상기 전력 증폭기에 입력된 신호를 상기 전력 증폭기에 정합(Matching)시키기 위한 입력 매칭부(Input matching);
    상기 입력 매칭부와 연결되고, 상기 제어부로부터 입력되는 바이어스 전압에 의하여 동작하는 구동 증폭기(Drive amplifier);
    상기 전력 스테이지와 상기 구동 증폭기를 정합하는 인터 스테이지(Inter stage);
    를 포함하는 전력 증폭기.
  16. 삭제
KR1020110129134A 2011-12-05 2011-12-05 전력 증폭기 KR101287657B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110129134A KR101287657B1 (ko) 2011-12-05 2011-12-05 전력 증폭기
US13/705,090 US8952755B2 (en) 2011-12-05 2012-12-04 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129134A KR101287657B1 (ko) 2011-12-05 2011-12-05 전력 증폭기

Publications (2)

Publication Number Publication Date
KR20130062716A KR20130062716A (ko) 2013-06-13
KR101287657B1 true KR101287657B1 (ko) 2013-07-24

Family

ID=48523549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129134A KR101287657B1 (ko) 2011-12-05 2011-12-05 전력 증폭기

Country Status (2)

Country Link
US (1) US8952755B2 (ko)
KR (1) KR101287657B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767298B1 (ko) 2011-05-13 2017-08-10 스카이워크스 솔루션즈, 인코포레이티드 파워 증폭기들을 바이어스하기 위한 장치 및 방법들
US9362870B2 (en) 2013-08-01 2016-06-07 Skyworks Solutions, Inc. Apparatus and methods for biasing power amplifiers
US9503026B2 (en) 2013-09-19 2016-11-22 Skyworks Solutions, Inc. Dynamic error vector magnitude duty cycle correction
US9660600B2 (en) 2013-12-23 2017-05-23 Skyworks Solutions, Inc. Dynamic error vector magnitude compensation
EP3300257A1 (en) * 2016-09-21 2018-03-28 Intel IP Corporation Method and circuit for determining a setting of an impedance matching circuit
US10263568B2 (en) * 2017-02-23 2019-04-16 Avaga Technologies International Sales PTE. Limited Radio frequency feedback power amplifiers
US10666200B2 (en) 2017-04-04 2020-05-26 Skyworks Solutions, Inc. Apparatus and methods for bias switching of power amplifiers
US10805130B2 (en) 2017-09-12 2020-10-13 Intel IP Corporation Signal cancellation system and method
KR20210039650A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 전자 장치 및 전자 장치의 통신 회로 제어 방법
CN113746440B (zh) * 2021-11-05 2022-02-25 广州慧智微电子股份有限公司 防止末级输入功率过大的功率放大器保护电路及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859967A (en) * 1988-11-09 1989-08-22 Harris Corporation RF power amplifier protection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078420A (en) * 1958-09-05 1963-02-19 Avco Mfg Corp Automatic ferrite loop antenna loading
US3523260A (en) * 1969-08-18 1970-08-04 Bendix Corp Microstrip balun
ZA805415B (en) * 1979-09-14 1981-08-26 Plessey Overseas Digitally controlled wide range automatic gain control
US20060057980A1 (en) 2004-08-04 2006-03-16 Interdigital Technology Corporation Transmitter circuit with modulated power amplifier bias control based on RF carrier envelope tracking
EP1696558A1 (en) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Protection of output stage transistor of an RF power amplifier
US7486137B2 (en) * 2006-09-08 2009-02-03 Axiom Microdevices, Inc. System and method for power amplifier output power control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859967A (en) * 1988-11-09 1989-08-22 Harris Corporation RF power amplifier protection

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I.A. et al. Fully Integrated CMOS Power Amplifier Design Using the Distributed Active-Transformer Architecture, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 3, MARCH 2002, pp. 371-383 *
I.A. et al. Fully Integrated CMOS Power Amplifier Design Using the Distributed Active-Transformer Architecture, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 3, MARCH 2002, pp. 371-383*

Also Published As

Publication number Publication date
KR20130062716A (ko) 2013-06-13
US8952755B2 (en) 2015-02-10
US20130141167A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
KR101287657B1 (ko) 전력 증폭기
US8446700B2 (en) Overcurrent protection in a dimmer circuit
JP5901636B2 (ja) Ａｃ電源のための過電圧保護
US9152197B2 (en) Overcurrent protection circuit and server using the same
US7075373B2 (en) Overcurrent protection circuit with fast current limiting control
EP3406011B1 (en) Circuit for breaking alternating current
CN101930059B (zh) 用于电源的交流检测电路
TWI523359B (zh) 過電壓保護裝置及其操作方法
US20130021701A1 (en) Overvoltage and overcurrent protection circuit
US8508903B2 (en) Network communication device
US9424741B2 (en) Combined sense signal generation and detection
KR101776952B1 (ko) 대용량 전원 공급 장치를 위한 전원차단 감지 방전회로
KR102164860B1 (ko) 절연형 컨버터의 과전압 또는 과전류 보호장치
US10614985B2 (en) 3 phase undervoltage trip device and molded case circuit breaker therewith
EP3716458A1 (en) Processing circuit and power supply device
CN104810785B (zh) 电力采集设备外部负载用试探性过流保护电路
JP2004282959A (ja) 電圧制御型駆動素子の駆動装置
EP4106124A1 (en) Terminal protection voltage circuit and power supply apparatus
JP5331515B2 (ja) 安定化電源回路
WO2017157288A1 (en) Control circuit and high frequency circuit breaker
KR101018120B1 (ko) 전원장치용 교류 검출회로
KR101026019B1 (ko) 전원장치용 교류 검출회로
EP3075047A1 (en) Overcurrent protection circuit
JPH01160361A (ja) スイッチング電源装置
KR101255190B1 (ko) 전원 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7