KR101281985B1 - Output driver performing pre-emphasis and method for compensating skew of the output driver - Google Patents

Output driver performing pre-emphasis and method for compensating skew of the output driver Download PDF

Info

Publication number
KR101281985B1
KR101281985B1 KR1020120021070A KR20120021070A KR101281985B1 KR 101281985 B1 KR101281985 B1 KR 101281985B1 KR 1020120021070 A KR1020120021070 A KR 1020120021070A KR 20120021070 A KR20120021070 A KR 20120021070A KR 101281985 B1 KR101281985 B1 KR 101281985B1
Authority
KR
South Korea
Prior art keywords
signal
time
delay
driver
delay time
Prior art date
Application number
KR1020120021070A
Other languages
Korean (ko)
Inventor
김철우
드바시스 다르
황세욱
정인화
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020120021070A priority Critical patent/KR101281985B1/en
Application granted granted Critical
Publication of KR101281985B1 publication Critical patent/KR101281985B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE: An output driver and a skew compensation method for performing a pre-emphasis are provided to improve the property of a jitter. CONSTITUTION: An output driver (100) performing a pre-emphasis comprises a pre-driver (110), a main driver (120), a sub-driver (130), and a delay time controller (140). The sub-driver performs the pre-emphasis on signals generated from the main driver. The pre-driver supplies a third signal that a first signal is delayed during the first delay time to the main driver. The pre-driver supplies a fourth signal that a second signal is delayed during the second delay time to the sub-driver. The delay time controller transmits a control signal for the first or second delay time to the pre-driver. The delay time controller detects skew between the third and fourth signals, and delays the fourth signal as much as unit time. [Reference numerals] (140) Delay time controller; (141) Skew detection module; (142) Time-digital conversion module; (143) Digital filter module

Description

프리엠퍼시스를 수행하는 출력 드라이버 및 상기 출력 드라이버에서의 스큐 보정 방법{OUTPUT DRIVER PERFORMING PRE-EMPHASIS AND METHOD FOR COMPENSATING SKEW OF THE OUTPUT DRIVER}Output driver performing pre-emphasis and skew correction method in the output driver {OUTPUT DRIVER PERFORMING PRE-EMPHASIS AND METHOD FOR COMPENSATING SKEW OF THE OUTPUT DRIVER}

본 발명의 실시예들은 프리엠퍼시스를 수행하는 출력 드라이버 및 출력 드라이버에서의 스큐 보정 방법에 관한 것으로서, 더욱 상세하게는 프리엠퍼시스를 수행하는 출력 드라이버의 지터(Jitter) 특성을 향상시키기 위한 출력 드라이버에서의 스큐 보정 방법 및 이에 의한 출력 드라이버에 관한 것이다. Embodiments of the present invention relate to an output driver that performs pre-emphasis and a skew correction method in an output driver, and more particularly, to an output driver for improving jitter characteristics of an output driver that performs pre-emphasis. It relates to a skew correction method and an output driver thereby.

고속 데이터 송신을 위해, 송신단에서는 채널의 감쇄특성을 보상해주는 프리엠퍼시스(Pre-Emphasis) 기능을 사용한다. 종래의 프리엠퍼시스를 수행하는 출력 드라이버는 신호를 출력하는 메인 드라이버(Main Driver), 메인 드라이버에서 출력되는 신호에 대한 프리엠퍼시스를 수행하는 서브 드라이버(Sub Driver) 및 메인 드라이버와 서브 드라이버를 구동하는 프리 드라이버(Pre Driver)를 포함한다. For high speed data transmission, the transmitter uses a pre-emphasis function that compensates for the attenuation characteristics of the channel. Conventional output drivers that perform pre-emphasis drive a main driver that outputs signals, a sub-driver that performs pre-emphasis on signals output from the main driver, and a main driver and sub-drivers. It includes a pre-driver (Pre Driver).

그런데, 일반적으로 메인 드라이버를 구성하는 반도체 소자(트랜지스터)의 크기는 서브 드라이버를 구성하는 반도체 소자(트랜지스터) 크기에 비해 크기 때문에, 메인 드라이버를 구동하는 프리 드라이버와 서브 드라이버를 구동하는 프리 드라이버는 서로 다른 크기의 부하 커패시턴스를 구동하게 된다. 이에 따라 프리 드라이버를 통해 공급되는 신호 사이에서는 서로 다른 신호 전달 지연시간(스큐)이 발생하게 되며, 이는 최종 출력 신호에 추가적인 지터를 생성하는 문제를 발생시켰다. However, in general, since the size of the semiconductor device (transistor) constituting the main driver is larger than the size of the semiconductor device (transistor) constituting the sub-driver, the pre-driver driving the main driver and the pre-driver driving the sub-driver are mutually different. It will drive different magnitudes of load capacitance. This results in different signal propagation delay times (skews) between the signals supplied through the predrivers, which creates additional jitter in the final output signal.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 프리엠퍼시스를 수행하는 출력 드라이버의 지터(Jitter) 특성을 향상시키기 위한 출력 드라이버에서의 스큐 보정 방법 및 이에 의한 출력 드라이버를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention proposes a skew correction method in the output driver to improve the jitter characteristics of the output driver performing pre-emphasis and the output driver thereby .

본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.Other objects of the present invention may be derived by those skilled in the art through the following examples.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 메인 드라이버; 상기 메인 드라이버에서 출력되는 신호에 대한 프리엠퍼시스를 수행하는 서브 드라이버; 제1 신호를 제1 지연시간 동안 지연시킨 제3 신호를 상기 메인 드라이버로 공급하고, 제2 신호를 제2 지연시간 동안 지연시킨 제4 신호를 상기 서브 드라이버로 공급하는 프리 드라이버; 및 상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하고, 상기 검출된 스큐에 기초하여 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하여 상기 프리 드라이버로 전송하는 지연시간 제어부를 포함하는 출력 드라이버가 제공된다. According to a preferred embodiment of the present invention to achieve the above object, a main driver; A sub-driver for performing preemphasis on the signal output from the main driver; A pre-driver supplying a third signal delaying a first signal for a first delay time to the main driver, and supplying a fourth signal delaying a second signal for a second delay time to the sub driver; And detecting a skew between the third signal and the fourth signal, and generating a control signal for adjusting at least one of the first delay time and the second delay time based on the detected skew. An output driver is provided that includes a delay time controller for transmitting to the processor.

상기 프리 드라이버는 상기 제1 신호를 상기 제1 지연시간 동안 지연시키기 위한 제1 디지털 시간지연 소자 및 상기 제2 신호를 상기 제2 지연시간 동안 지연시키기 위한 제2 디지털 시간지연 소자를 포함하고, 상기 지연시간 제어부는 상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하는 스큐 검출 모듈, 상기 검출된 스큐의 정도를 디지털 값으로 변환하는 시간-디지털 변환 모듈을 포함하며, 상기 제어신호는 상기 변환된 디지털 값으로부터 생성될 수 있다. The pre-driver includes a first digital time delay element for delaying the first signal for the first delay time and a second digital time delay element for delaying the second signal for the second delay time; The delay time controller includes a skew detection module that detects a skew between the third signal and the fourth signal, and a time-digital conversion module that converts the detected skew degree into a digital value, wherein the control signal includes the conversion signal. Can be generated from digital values.

상기 제2 신호는 상기 제1 신호보다 하나의 단위 시간간격(1 unit interval)만큼 지연된 신호이고, 상기 지연시간 제어부는 상기 제4 신호가 상기 제3 신호보다 상기 하나의 단위 시간간격만큼 지연된 신호가 되도록 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 상기 제어신호를 생성할 수 있다. The second signal is a signal delayed by one unit time interval (1 unit interval) than the first signal, and the delay time controller is a signal delayed by the one unit time interval than the third signal The control signal for adjusting at least one of the first delay time and the second delay time may be generated.

상기 제3 신호는 제3 포지티브 신호 및 제3 네거티브 신호를 포함하고, 상기 제4 신호는 제4 포지티브 신호 및 제4 네거티브 신호를 포함하며, 상기 제3 신호와 상기 제4 신호 사이의 스큐는 상기 제3 네거티브 신호와 상기 제4 포지티브 신호 사이의 스큐일 수 있다. The third signal includes a third positive signal and a third negative signal, and the fourth signal includes a fourth positive signal and a fourth negative signal, and skew between the third signal and the fourth signal includes It may be a skew between a third negative signal and the fourth positive signal.

상기 지연시간 제어부는 상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 어느 하나가 입력되는 제1 포트; 상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 다른 하나가 입력되는 제2 포트; 상기 제1 포트와 직렬로 연결되며 소정의 제3 지연시간 동안 신호를 지연시켜 출력하는 k(2 이상의 정수임)개의 제3 시간지연 소자; 상기 제2 포트와 직렬로 연결되며 상기 제3 지연시간보다 작은 소정의 제4 지연시간 동안 신호를 지연시켜 출력하는 k개의 제4 시간지연 소자; 및 제1 입력단이 상기 k개의 제3 시간지연 소자의 출력단과 연결되고, 제2 입력단이 상기 k개의 제4 시간지연 소자의 출력단과 연결되는 k개의 시간지연 비교기를 포함할 수 있다. The delay time controller may include a first port to which any one of the third negative signal and the fourth positive signal is input; A second port to which the other of the third negative signal and the fourth positive signal is input; K third time delay elements connected in series with the first port and delaying and outputting a signal for a predetermined third delay time; K fourth time delay elements connected in series with the second port and delaying and outputting a signal for a predetermined fourth delay time less than the third delay time; And k time delay comparators having a first input terminal connected to the output terminals of the k third time delay elements, and a second input terminal connected to the output terminals of the k fourth time delay elements.

상기 k개의 시간지연 비교기 중 i번째 시간지연 비교기는 상기 k개의 제3 시간지연 소자 중 i번째 제3 시간지연 소자에서 출력되는 제3 네거티브 신호와 상기 n번째 제4 시간지연 소자 중 i번째 제4 시간지연 소자에서 출력되는 제4 포지티브 신호의 상승 에지의 선후를 비교하고, 상기 비교 결과에 따라 0 또는 1의 값을 출력단을 통해 출력할 수 있다. An i th time delay comparator of the k time delay comparators includes a third negative signal output from an i th time delay element of the k third time delay elements and an i th fourth of the n th time delay elements. The leading and trailing edges of the fourth positive signal output from the time delay element may be compared, and a value of 0 or 1 may be output through the output terminal according to the comparison result.

상기 제어신호는 1의 값을 출력하는 시간지연 비교기가 상기 k개의 시간지연 비교기 중 몇 번째 시간지연 비교기인지 여부 및 상기 제3 지연시간과 상기 제4 지연시간 사이의 차를 이용하여 생성될 수 있다. The control signal may be generated using a time delay comparator that outputs a value of 1, which time delay comparator is among the k time delay comparators, and a difference between the third delay time and the fourth delay time. .

또한, 본 발명의 다른 실시예에 따르면, 제1 포지티브 신호 및 제1 네거티브 신호를 각각 제1 지연시간 동안 지연시킨 제3 포지티브 신호 및 제3 네거티브 신호를 출력하는 제1 프리 드라이버; 상기 제1 포지티브 신호 및 상기 제1 네거티브 신호 보다 하나의 단위 시간간격만큼 지연된 제2 포지티브 신호 및 제2 네거티브 신호를 각각 제2 지연시간 동안 지연시킨 제4 포지티브 신호 및 제4 네거티브 신호를 출력하는 제2 프리 드라이버; 상기 제3 포지티브 신호를 소정의 제5 지연시간 동안 지연시켜 제1 출력단으로 출력하고, 상기 제3 네거티브 신호를 상기 제5 지연시간 동안 지연시켜 제2 출력단으로 출력하는 메인 드라이버; 상기 제4 포지티브 신호를 소정의 제6 지연시간 동안 지연시켜 제1 출력단으로 출력하고, 상기 제4 네거티브 신호를 상기 제6 지연시간 동안 지연시켜 제2 출력단으로 출력하는 서브 드라이버 - 상기 서브 드라이버의 제1 출력단은 상기 메인 드라이버의 제2 출력단과 연결되고, 상기 서브 드라이버의 제2 출력단은 상기 메인 드라이버의 제1 출력단과 연결됨 -; 및 상기 제3 네거티브 신호와 상기 제4 포지티브 신호 사이의 스큐를 검출하고, 상기 검출된 스큐에 기초하여 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하여 상기 프리 드라이버로 전송하는 지연시간 제어부를 포함하는 출력 드라이버가 제공된다. Further, according to another embodiment of the present invention, a first pre-driver for outputting a third positive signal and a third negative signal delaying the first positive signal and the first negative signal for a first delay time, respectively; A fourth positive signal and a fourth negative signal outputting a second positive signal and a second negative signal delayed by one unit time interval from the first positive signal and the first negative signal for a second delay time, respectively; 2 pre-drivers; A main driver delaying the third positive signal for a predetermined fifth delay time and outputting the third positive signal to the first output terminal, and delaying the third negative signal for the fifth delay time and outputting the third negative signal to the second output terminal; A sub driver configured to delay the fourth positive signal for a predetermined sixth delay time and output the fourth positive signal to a first output terminal, and to output the fourth negative signal for the sixth delay time to a second output terminal-a sub driver A first output terminal is connected to a second output terminal of the main driver and a second output terminal of the sub driver is connected to a first output terminal of the main driver; And detecting a skew between the third negative signal and the fourth positive signal, and generating a control signal for adjusting at least one of the first delay time and the second delay time based on the detected skew. An output driver is provided that includes a delay time controller for transmitting to a pre-driver.

또한, 본 발명의 또 다른 실시예에 따르면, 메인 드라이버, 서브 드라이버, 및 제1 신호를 제1 지연시간 동안 지연시킨 제3 신호를 상기 메인 드라이버로 출력하고, 제2 신호를 제2 지연시간 동안 지연시킨 제4 신호를 상기 서브 드라이버로 출력하는 프리 드라이버가 포함된 출력 드라이버에서 발생하는 신호간의 스큐를 보정하는 방법에 있어서, 상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하는 단계; 상기 검출된 스큐에 기초하여 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하는 단계; 및 상기 제어신호에 기초하여 상기 제1 지연시간 및 상기 제2 지연 시간 중 적어도 하나를 조절하여 상기 제3 신호와 상기 제4 신호 사이의 스큐를 보정하는 단계를 포함하는 출력 드라이버에서의 스큐 보정 방법이 제공된다. In addition, according to another embodiment of the present invention, the main driver, the sub-driver, and the third signal delaying the first signal for the first delay time is output to the main driver, and the second signal for the second delay time A method for correcting skew between signals generated in an output driver including a pre-driver for outputting a delayed fourth signal to the sub driver, the method comprising: detecting a skew between the third signal and the fourth signal; Generating a control signal for adjusting at least one of the first delay time and the second delay time based on the detected skew; And adjusting a skew between the third signal and the fourth signal by adjusting at least one of the first delay time and the second delay time based on the control signal. This is provided.

본 발명에 따르면, 프리엠퍼시스를 수행하는 출력 드라이버의 지터(Jitter) 특성을 향상시킬 수 있게 된다. According to the present invention, it is possible to improve the jitter characteristic of the output driver performing pre-emphasis.

도 1은 본 발명의 일 실시예에 따른 프리엠퍼시스(Pre-Emphasis)를 수행하는 출력 드라이버의 개략적인 구성을 도시한 도면이다.
도 2는 프리 드라이버에서 출력되는 신호의 형태의 일례들을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 지연시간 제어부의 일례의 개략적인 구성을 도시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 출력 드라이버에서의 스큐 보정 방법에 관한 전체적인 흐름을 도시한 순서도이다. 1 is a diagram illustrating a schematic configuration of an output driver for performing pre-emphasis according to an embodiment of the present invention.
2 is a diagram showing examples of the form of a signal output from the pre-driver.
3 is a block diagram illustrating a schematic configuration of an example of a delay time controller according to an embodiment of the present invention.
4 is a flowchart illustrating the overall flow of the skew correction method in the output driver according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 프리엠퍼시스(Pre-Emphasis)를 수행하는 출력 드라이버의 개략적인 구성을 도시한 도면이다. 1 is a diagram illustrating a schematic configuration of an output driver for performing pre-emphasis according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 프리엠퍼시스를 수행하는 출력 드라이버(이하, "출력 드라이버"라고 함)(100)는 프리(pre) 드라이버(110), 메인(main) 드라이버(120), 서브(sub) 드라이버(130) 및 지연시간 제어부(140)를 포함한다. 이하, 각 구성 요소 별로 그 기능을 상세하게 설명한다. Referring to FIG. 1, an output driver (hereinafter, referred to as an “output driver”) 100 that performs preemphasis according to an embodiment of the present invention may be a pre driver 110 or a main driver. 120, a sub driver 130, and a delay time controller 140. Hereinafter, the function of each component will be described in detail.

프리 드라이버(110)는 메인 드라이버(120) 및 서브 드라이버(130)로 신호를 공급한다. 즉, 프리 드라이버(110)는 제1 신호(Xin[n])를 제1 지연시간 지연시킨 후 메인 드라이버(120)로 공급하고, 제2 신호(Xin[n-1])를 제2 지연시간 지연시킨 후 서브 드라이버(130)로 공급한다. 여기서, 제2 신호(Xin[n-1])는 제1 신호(Xin[n])보다 하나의 단위 시간간격(1 unit interval)만큼 지연된 신호일 수 있다. 본 명세서에서는 설명의 편의를 위해, 제1 신호(Xin[n])가 제1 지연시간만큼 지연된 신호를 제3 신호(X[n])라 칭하고, 제2 신호(Xin[n-1])가 제2 지연시간만큼 지연된 신호를 제4 신호(X[n-1])라 칭하기로 한다. The pre driver 110 supplies a signal to the main driver 120 and the sub driver 130. That is, the pre-driver 110 delays the first signal X in [n] to the main driver 120 after delaying the first delay time, and supplies the second signal X in [n-1] to the second signal. The delay time is delayed and then supplied to the sub driver 130. Here, the second signal X in [n-1] may be a signal delayed by one unit interval than the first signal X in [n]. In the present specification, for convenience of description, a signal in which the first signal X in [n] is delayed by a first delay time is referred to as a third signal X [n], and the second signal X in [n-1 ]) Is delayed by the second delay time is referred to as a fourth signal (X [n-1]).

보다 상세하게, 프리 드라이버(110)는 메인 드라이버(120)로 제3 신호(X[n])를 공급하기 위한 제1 프리 드라이버(111) 및 서브 드라이버(130)로 제4 신호(X[n-1])를 공급하기 위한 제2 프리 드라이버(112)를 포함한다. 그리고, 도 1에 도시된 바와 같이 제1 프리 드라이버(111)는 제1 지연시간을 가지는 제1 디지털 시간지연 소자를 포함하고, 제2 프리 드라이버(112)는 제2 지연시간을 가지는 제2 디지털 지연 소자를 포함할 수 있다. In more detail, the pre-driver 110 supplies a fourth signal X [n] to the first pre-driver 111 and the sub-driver 130 for supplying the third signal X [n] to the main driver 120. -1]) second pre-driver 112 for supplying the device. As illustrated in FIG. 1, the first pre-driver 111 includes a first digital time delay element having a first delay time, and the second pre-driver 112 has a second digital time having a second delay time. It may include a delay element.

또한, 제1 신호(Xin[n]), 제2 신호(Xin[n-1]), 제3 신호(X[n]) 및 제4 신호(X[n-1]) 각각은 포지티브(positive) 신호 및 네거티브(negative) 신호를 포함한다. 즉, 제1 프리 드라이버(111)는 제1 포지티브 신호(Xin_p[n]) 및 제1 네거티브 신호(Xin_n[n])를 각각 제1 지연시간 동안 지연시킨 제3 포지티브 신호(X_p[n]) 및 제3 네거티브 신호(X_n[n])를 메인 드라이버(120)로 출력하고, 제2 프리 드라이버(112)는 제2 포지티브 신호(Xin_p[n-1]) 및 제2 네거티브 신호(Xin_n[n-1])를 각각 제2 지연시간 동안 지연시킨 제4 포지티브 신호(X_p[n-1]) 및 제4 네거티브 신호(X_n[n-1])를 서브 드라이버(130)로 출력한다. In addition, each of the first signal X in [n], the second signal X in [n-1], the third signal X [n], and the fourth signal X [n-1] is positive. (positive) signals and negative signals. That is, the first pre-driver 111 delays the first positive signal X in _p [n] and the first negative signal X in _n [n] for the first delay time, respectively, X_p. [n]) and the third negative signal X_n [n] are output to the main driver 120, and the second pre-driver 112 outputs the second positive signal X in _p [n-1] and the second. The fourth positive signal X_p [n-1] and the fourth negative signal X_n [n-1], which respectively delay the negative signal X in _n [n-1] for the second delay time, are converted into sub-drivers. 130).

메인 드라이버(120)는 제3 신호(X[n])를 소정의 제5 지연시간 동안 지연시켜 출력한다. 즉, 메인 드라이버(120)는 제3 포지티브 신호(X_p[n])를 제5 지연시간만큼 지연시킨 후 제1 출력단으로 출력하고, 제3 네거티브 신호(X_n[n])를 제5 지연시간만큼 지연시킨 후 제2 출력단으로 출력한다. The main driver 120 delays and outputs the third signal X [n] for a predetermined fifth delay time. That is, the main driver 120 delays the third positive signal X_p [n] by the fifth delay time and outputs the third positive signal X_n [n] by the fifth delay time. After delaying, it outputs to the 2nd output terminal.

그리고, 서브 드라이버(130)는 제4 신호(X[n-1])를 소정의 제6 지연시간 동안 지연시켜 출력한다. 즉, 서브 드라이버(130)는 제4 포지티브 신호(X_p[n-1])를 제6 지연시간만큼 지연시킨 후 제1 출력단으로 출력하고, 제4 네거티브 신호(X_n[n-1])를 제6 지연시간만큼 지연시킨 후 제2 출력단으로 출력한다.The sub driver 130 delays and outputs the fourth signal X [n-1] for a predetermined sixth delay time. That is, the sub driver 130 delays the fourth positive signal X_p [n-1] by the sixth delay time and outputs the fourth negative signal X_n [n-1] to the first output terminal. After delaying by 6 delay time, it outputs to the 2nd output terminal.

이 때, 서브 드라이버(130)의 제1 출력단은 메인 드라이버(120)의 제2 출력단과 연결되고, 서브 드라이버(130)의 제2 출력단은 메인 드라이버(120)의 제1 출력단과 연결된다. 이에 따라, 메인 드라이버(120)가 최종 출력단(out_p/out_n)으로 신호(데이터)를 출력하기 위해 전류를 충전 또는 방전할 때, 서브 드라이버(130)는 기 설정된 비율만큼의 반대 방향의 전류를 충전 또는 방전시킴으로써 하나의 단위 시간간격 이전의 데이터 값과 현재의 데이터 값이 서로 다를 때 더 많은 양의 전류가 최종 출력단으로 충전 또는 방전되도록 하는 역할을 함으로써 메인 드라이버(120)에서 출력되는 신호에 대한 프리엠퍼시스를 수행한다. In this case, the first output terminal of the sub driver 130 is connected to the second output terminal of the main driver 120, and the second output terminal of the sub driver 130 is connected to the first output terminal of the main driver 120. Accordingly, when the main driver 120 charges or discharges a current to output a signal (data) to the final output terminal (out_p / out_n), the sub-driver 130 charges the current in the opposite direction by a preset ratio. Alternatively, when the data value before one unit time interval and the current data value are different from each other by discharging, a larger amount of current is charged or discharged to the final output terminal, thereby freeing the signal output from the main driver 120. Perform an emphasis.

그런데, 앞서 설명한 바와 같이 메인 드라이버(120)로 신호를 공급(구동)하는 제1 프리 드라이버(111)와 서브 드라이버(130)로 신호를 공급(구동)하는 제2 프리 드라이버(112)는 서로 다른 크기의 부하 커패시턴스를 구동하기 때문에, 제1 신호(Xin[n])와 제2 신호(Xin[n-1])가 정확히 하나의 단위 시간지연만큼의 지연차를 가진다 하더라도, 제3 신호(X[n])와 제4 신호(X[n-1])는 하나의 단위 시간지연보다 크거나 작은 지연차, 즉 스큐를 가지게 되며, 이는 최종 출력 신호에 추가적인 지터를 생성하는 문제를 발생시켰다. However, as described above, the first pre-driver 111 that supplies (drives) the signal to the main driver 120 and the second pre-driver 112 that supplies (drives) the signal to the sub-driver 130 are different from each other. Since driving the load capacitance of magnitude, even if the first signal (X in [n]) and the second signal (X in [n-1]) has a delay difference of exactly one unit time delay, the third signal (X [n]) and the fourth signal (X [n-1]) have a delay difference, or skew, that is greater than or less than one unit time delay, which causes a problem of generating additional jitter in the final output signal. I was.

지연시간 제어부(140)는 상기와 같은 스큐로 인한 지터의 생성을 최소화하기 위해 제1 프리 드라이버(111)의 지연시간(제1 지연시간) 및 제2 프리 드라이버의 지연시간(제2 지연시간)을 제어하기 위한 제어신호를 생성하여 프리 드라이버(110)으로 전송한다. In order to minimize the generation of jitter due to the above skew, the delay time controller 140 may include a delay time (first delay time) of the first predriver 111 and a delay time (second delay time) of the second predriver. A control signal for controlling the signal is generated and transmitted to the pre-driver 110.

즉, 지연시간 제어부(140)는 제3 신호(X[n])와 제4 신호(X[n-1])의 스큐를 검출하고, 상기 검출된 스큐에 기초하여 제1 지연시간 및 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하여 프리 드라이버(110)로 전송한다. 다시 말해, 지연시간 제어부(140)는 제4 신호(X[n-1])가 제3 신호(X[n])보다 하나의 단위 시간간격만큼 지연된 신호가 되도록 제1 지연시간 및 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성한다. 그리고, 프리 드라이버(110)는 수신한 제어신호에 기초하여 제1 지연시간 및 제2 지연시간 중에서 적어도 하나를 조절하여 제3 신호(X[n])와 제4 신호(X[n-1])가 하나의 단위 시간지연 차를 가지도록 한다.That is, the delay time controller 140 detects a skew of the third signal X [n] and the fourth signal X [n-1] and based on the detected skew, the first delay time and the second delay. A control signal for adjusting at least one of the delay time is generated and transmitted to the pre-driver 110. In other words, the delay time controller 140 may include the first delay time and the second delay such that the fourth signal X [n-1] is a signal delayed by one unit time interval from the third signal X [n]. Generate a control signal for adjusting at least one of the time. The pre-driver 110 adjusts at least one of the first delay time and the second delay time based on the received control signal to adjust the third signal X [n] and the fourth signal X [n-1]. ) Has a unit time delay difference.

이를 위해, 지연시간 제어부(140)는 제3 신호(X[n])와 제4 신호(X[n-1]) 사이의 스큐를 검출하는 스큐 검출 모듈(141), 검출된 스큐의 정도를 디지털 값으로 변환하는 시간-디지털 변환 모듈(142) 및 변환된 디지털 값에 포함된 고주파 잡음 성분을 제거하기 위한 디지털 필터 모듈(143)을 포함할 수 있다. 그리고, 제어신호는 상기 변환된 디지털 값으로부터 생성되며, 디지털 값의 형태를 가지는 제어신호는 프리 드라이버(110)에 포함된 디지털 시간지연 소자로 전달된다. 이에 따라, 제3 신호(X[n])와 제4 신호(X[n-1]) 사이의 스큐의 정도에 따라 제1 지연시간 및 제2 지연시간이 조절되어 다음 시간에 출력되는 제3 신호(X[n])와 제4 신호(X[n-1])는 하나의 단위 시간간격만큼의 지연차가 발생하게 된다. To this end, the delay time control unit 140 detects the skew between the third signal X [n] and the fourth signal X [n-1], and detects the skew detection module 141. Time-digital conversion module 142 for converting to a digital value and a digital filter module 143 for removing high frequency noise components included in the converted digital value. The control signal is generated from the converted digital value, and the control signal having the form of the digital value is transmitted to the digital time delay element included in the pre-driver 110. Accordingly, according to the degree of skew between the third signal X [n] and the fourth signal X [n-1], the first delay time and the second delay time are adjusted and output to the next time. A delay difference by one unit time interval occurs between the signal X [n] and the fourth signal X [n-1].

한편, 본 발명의 일 실시예에 따르면, 제3 신호(X[n])와 제4 신호(X[n-1]) 사이의 스큐는 제3 네거티브 신호(X_n[n])와 제4 포지티브 신호(X_p[n-1]) 사이의 스큐일 수 있다. Meanwhile, according to an embodiment of the present invention, the skew between the third signal X [n] and the fourth signal X [n-1] is a third negative signal X_n [n] and a fourth positive signal. It may be skew between the signals X_p [n-1].

이하, 도 2 및 도 3을 참조하여, 제3 네거티브 신호(X_n[n])와 제4 포지티브 신호(X_p[n-1]) 사이의 스큐를 이용하여 제어신호를 생성하는 지연시간 제어부(140)의 동작을 보다 상세하게 설명한다.
Hereinafter, referring to FIGS. 2 and 3, a delay time controller 140 generating a control signal by using a skew between the third negative signal X_n [n] and the fourth positive signal X_p [n-1]. Will be described in more detail.

먼저, 도 2는 프리 드라이버(110)에서 출력되는 신호의 형태의 일례들을 도시한 도면이다. First, FIG. 2 is a diagram illustrating examples of a form of a signal output from the pre-driver 110.

보다 상세하게, 도 2 (a)는 + 스큐가 발생하는 경우의 신호의 형태를 도시한 것으로서, + 스큐가 발생하는 경우 제3 네거티브 신호(X_n[n])의 상승 에지가 제3 포지티브 신호(X_p[n])의 상승 에지 보다 앞서게 된다. 그리고, 도 2의 (b)는 - 스큐가 발생하는 경우의 신호의 형태를 도시한 것으로서, - 스큐가 발생하는 경우, 제4 포지티브 신호(X_p[n-1])의 상승 에지가 제3 네거티브 신호(X_n[n])의 상승 에지 보다 앞서게 된다. More specifically, FIG. 2 (a) shows the shape of a signal when + skew occurs, and when the + skew occurs, the rising edge of the third negative signal X_n [n] is the third positive signal ( X_p [n]) before the rising edge. And (b) of FIG. 2 shows the form of the signal when skew occurs, and when the skew occurs, the rising edge of the fourth positive signal X_p [n-1] is the third negative. It is ahead of the rising edge of the signal X_n [n].

다음으로 도 3은 본 발명의 일 실시예에 따른 지연시간 제어부(140)의 일례의 개략적인 구성을 도시한 블록도이다. 3 is a block diagram showing a schematic configuration of an example of the delay time controller 140 according to an embodiment of the present invention.

도 3를 참조하면, 지연시간 제어부(140)는 제1 포트(310), 제2 포트(320), 2개의 스위칭 소자(330, 240), k(3 이상의 정수임)개의 제3 시간지연 소자(350), k개의 제4 시간지연 소자(360) 및 k개의 시간지연 비교기(370)를 포함한다. Referring to FIG. 3, the delay time control unit 140 may include a first port 310, a second port 320, two switching elements 330 and 240, and k (an integer greater than or equal to three) third time delay elements ( 350, k fourth time delay elements 360, and k time delay comparators 370.

제1 포트(310)는 제3 네거티브 신호(X_n[n]) 및 제4 포지티브 신호(X_p[n-1]) 중에서 어느 하나를 입력받고, 제2 포트(320)는 제3 네거티브 신호(X_n[n]) 및 제4 포지티브 신호(X_p[n-1]) 중에서 다른 하나를 입력받으며, 이러한 신호 입력을 위해 2개의 스위칭 소자(330, 240)가 사용된다. The first port 310 receives one of the third negative signal X_n [n] and the fourth positive signal X_p [n-1], and the second port 320 receives the third negative signal X_n. [n]) and the other of the fourth positive signal X_p [n-1] are input, and two switching elements 330 and 240 are used to input the signal.

즉, 제1 포트(310)가 제4 포지티브 신호(X_p[n-1])를 입력받고, 제2 포트(320)가 제3 네거티브 신호(X_n[n])를 입력받는 경우, 스위칭 소자(330)는 A 단자와 연결되고 스위칭 소자(340)는 B 단자와 연결된다. 반대로, 제1 포트(310)가 제3 네거티브 신호(X_n[n])를 입력받고, 제2 포트(320)가 제4 포지티브 신호(X_p[n-1])를 입력받는 경우, 스위칭 소자(330)는 B 단자와 연결되고 스위칭 소자(340)는 A 단자와 연결된다.That is, when the first port 310 receives the fourth positive signal X_p [n-1] and the second port 320 receives the third negative signal X_n [n], the switching element ( 330 is connected to the A terminal and the switching element 340 is connected to the B terminal. On the contrary, when the first port 310 receives the third negative signal X_n [n] and the second port 320 receives the fourth positive signal X_p [n-1], the switching element ( 330 is connected to the B terminal and the switching element 340 is connected to the A terminal.

그리고, k개의 제3 시간지연 소자(350)는 제1 포트(310)와 직렬로 연결되고, k개의 제4 시간지연 소자(360)는 제2 포트(320)와 직렬로 연결된다. 여기서, 제3 시간지연 소자(350)의 지연시간(제3 지연시간)은 제4 시간지연 소자(360)의 지연시간(제4 지연시간)보다 크다. 이하, 제4 지연시간은 "td"로 설정되고, 제3 지연시간은 "td+tres"로 설정된 것으로 가정한다. In addition, the k third time delay elements 350 are connected in series with the first port 310, and the k fourth time delay elements 360 are connected in series with the second port 320. Here, the delay time (third delay time) of the third time delay element 350 is greater than the delay time (fourth delay time) of the fourth time delay element 360. Hereinafter, it is assumed that the fourth delay time is set to "t d " and the third delay time is set to "t d + t res ".

또한, k개의 시간지연 비교기(370) 각각은 제1 입력단이 k개의 제3 시간지연 소자(350) 각각의 출력단과 연결되고, 제2 입력단이 k개의 제4 시간지연 소자(360) 각각의 출력단과 연결된다. In addition, each of the k time delay comparators 370 has a first input terminal connected to an output terminal of each of the k third time delay elements 350, and a second input terminal is output at each of the k fourth time delay elements 360. Connected with

따라서, k개의 시간지연 비교기(370) 중 i번째 시간지연 비교기는 k개의 제3 시간지연 소자(350) 중 i번째 제3 시간지연 소자에서 출력되는 제3 네거티브 신호(X_n[n])와 k개의 제4 시간지연 소자(360) 중 i번째 제4 시간지연 소자에서 출력되는 제4 포지티브 신호(X_p[n-1])의 상승 에지의 선후를 비교하고, 비교 결과에 따라 0 또는 1의 값을 출력단을 통해 출력한다. 그리고, 제어신호는 1의 값을 출력하는 시간지연 비교기가 k개의 시간지연 비교기 중 몇 번째 시간지연 비교기인지 여부 및 제3 지연시간과 제4 지연시간 사이의 차를 이용하여 생성될 수 있다. Accordingly, the i th time delay comparator of the k time delay comparators 370 and k may output the third negative signal X_n [n] output from the i th time delay element of the k third time delay elements 350. A value of 0 or 1 is compared between the rising edges of the fourth positive signal X_p [n-1] output from the i th fourth time delay element among the four fourth time delay elements 360, Is output through the output terminal. The control signal may be generated using a time delay comparator that outputs a value of 1, which time delay comparator is among k time delay comparators, and a difference between the third delay time and the fourth delay time.

일례로서, 제1 포트(310)가 제4 포지티브 신호(X_p[n-1])를 입력받고, 제2 포트(320)가 제3 네거티브 신호(X_n[n])를 입력받는 경우(즉, 스위칭 소자(330)는 A 단자에 연결되고, 스위칭 소자(340)는 B 단자에 연결되는 경우)에 있어, 도 2의 (a)에 도시된 바와 같은 + 스큐가 발생한 신호들이 입력되는 경우, 제4 포지티브 신호(X_p[n-1])는 td+tres의 지연시간을 가지는 지연단을 통과하고 제3 네거티브 신호(X_n[n])는 td의 지연시간을 가지는 지연단을 통과하게 된다. As an example, when the first port 310 receives the fourth positive signal X_p [n-1] and the second port 320 receives the third negative signal X_n [n] (that is, When the switching element 330 is connected to the A terminal and the switching element 340 is connected to the B terminal), when signals having + skew generated as shown in FIG. The four positive signals X_p [n-1] pass through the delay stage having a delay time of t d + t res and the third negative signal X_n [n] pass through the delay stage having a delay time of t d . do.

이 때, 매 지연단을 지날 때 마다 제4 포지티브 신호(X_p[n-1])와 제3 네거티브 신호(X_n[n])의 지연차는 "tres"만큼 줄어들게 되며, 제4 포지티브 신호(X_p[n-1])의 상승 에지가 제3 네거티브 신호(X_n[n])의 상승 에지 보다 앞서는 시점에서 해당 지연단의 시간지연 비교기(370)는 1의 값을 출력하게 된다. At this time, the delay difference between the fourth positive signal X_p [n-1] and the third negative signal X_n [n] decreases by “t res ” every time the delay stage passes, and the fourth positive signal X_p When the rising edge of [n-1]) precedes the rising edge of the third negative signal X_n [n], the time delay comparator 370 of the corresponding delay stage outputs a value of 1.

따라서, 만약 N번째 시간지연 비교기(370)에서 1의 값을 출력하였다면, 제3 네거티브 신호(X_n[n])와 제4 포지티브 신호(X_p[n-1])의 + 스큐는 "N×tres"로 산출되고, 지연시간 제어부(140)는 "N×tres"값을 이용하여 메인 드라이버(120)로 신호를 공급하는 제1 프리 드라이버(111)의 제1 지연시간을 추가하기 위한 제어신호를 생성한다. Therefore, if the Nth time delay comparator 370 outputs a value of 1, the + skew of the third negative signal X_n [n] and the fourth positive signal X_p [n-1] is equal to “N × t. res ", the delay time control unit 140 controls to add a first delay time of the first pre-driver 111 to supply a signal to the main driver 120 using the value" N x t res " Generate a signal.

다른 일례로서, 제1 포트(310)가 제4 포지티브 신호(X_p[n-1])를 입력받고, 제2 포트(320)가 제3 네거티브 신호(X_n[n])를 입력받는 경우(즉, 스위칭 소자(330)는 A 단자에 연결되고, 스위칭 소자(340)는 B 단자에 연결되는 경우)에 있어, 도 2의 (b)에 도시된 바와 같은 - 스큐가 발생한 신호들이 입력되는 경우, 제4 포지티브 신호(X_p[n-1])는 td+tres의 지연시간을 가지는 지연단을 통과하고 제3 네거티브 신호(X_n[n])는 td의 지연시간을 가지는 지연단을 통과하게 된다. As another example, when the first port 310 receives the fourth positive signal X_p [n-1] and the second port 320 receives the third negative signal X_n [n] (that is, , When the switching element 330 is connected to the A terminal, and the switching element 340 is connected to the B terminal), as shown in (b) of FIG. The fourth positive signal X_p [n-1] passes through a delay stage having a delay time of t d + t res and the third negative signal X_n [n] passes through a delay stage having a delay time of t d . Done.

그런데, 입력 시점부터 제4 포지티브 신호(X_p[n-1])의 상승 에지는 제3 네거티브 신호(X_n[n])의 상승 에지보다 앞서게 되므로, 첫번째 지연단의 시간지연 비교기(370)에서부터 1의 값이 출력되며, 이 경우 스큐의 정도를 측정할 수 없게 된다. However, since the rising edge of the fourth positive signal X_p [n-1] is earlier than the rising edge of the third negative signal X_n [n] from the input time point, the rising edge of the fourth negative signal X_p [n-1] is 1 from the time delay comparator 370 of the first delay stage. Is outputted, in which case the degree of skew cannot be measured.

따라서, 상기와 같이 첫번째 지연단의 시간지연 비교기(370)에서 1의 값이 출력되는 경우(즉, - 스큐가 발생한 신호들이 입력되는 경우), 스위칭 소자(330)는 B 단자로, 스위칭 소자(340)는 A 단자로 각각 연결되며, 이 후 상기한 일례에서 설명한 동작과 대응되는 동작이 수행되어 - 스큐의 정도를 산출한다. 그리고, 지연시간 제어부(140)는 산출된 스큐의 정도를 이용하여 서브 드라이버(130)로 신호를 공급하는 제2 프리 드라이버(112)의 제2 지연시간을 추가하기 위한 제어신호를 생성한다.Therefore, when a value of 1 is output from the time delay comparator 370 of the first delay stage as described above (that is, when a signal having a skew is input), the switching element 330 is a B terminal. 340 are connected to the A terminals, respectively, and then an operation corresponding to the operation described in the above example is performed to calculate the degree of skew. In addition, the delay time controller 140 generates a control signal for adding a second delay time of the second pre-driver 112 that supplies a signal to the sub driver 130 using the calculated degree of skew.

이와 같이, 본 발명의 일 실시예에 따른 출력 드라이버는 디지털 제어 지연소자를 이용하여 스큐를 보다 효율적이고 정확하게 보정함으로써 최종 출력 신호에서 발생하는 지터를 최소화한다.
As such, the output driver in accordance with one embodiment of the present invention utilizes a digitally controlled delay element to more efficiently and accurately correct the skew to minimize jitter in the final output signal.

도 4는 본 발명의 일 실시예에 따른 출력 드라이버에서의 스큐 보정 방법에 관한 전체적인 흐름을 도시한 순서도이다. 4 is a flowchart illustrating the overall flow of the skew correction method in the output driver according to an embodiment of the present invention.

도 4에 도시된 스큐 보정 방법은 앞서 도 1에서 설명한 바와 같은 구조를 가지는 출력 드라이버에서의 스큐를 보정하는데 적용될 수 있다. The skew correction method shown in FIG. 4 may be applied to correct skew in an output driver having the structure described with reference to FIG. 1.

이하, 각 단계 별로 수행되는 과정을 설명한다. Hereinafter, a process performed in each step will be described.

먼저, 단계(S410)에서는 제3 신호(X[n])와 제4 신호(X[n-1]) 사이의 스큐를 검출한다. First, in step S410, a skew between the third signal X [n] and the fourth signal X [n-1] is detected.

여기서, 제3 신호(X[n])는 제1 신호(Xin[n])를 제1 지연시간 동안 지연시킨 신호이고, 제4 신호(X[n-1])는 제1 신호(Xin[n])보다 하나의 단위 시간간격만큼 지연된 제2 신호(Xin[n-1])를 제2 지연시간 동안 지연시킨 신호이다. 그리고, 제3 신호(X[n])와 제4 신호(X[n-1]) 사이의 스큐는 제3 네거티브 신호(X_n[n])와 제4 포지티브 신호(X_p[n-1]) 사이의 스큐일 수 있다. Here, the third signal X [n] is a signal obtained by delaying the first signal X in [n] for a first delay time, and the fourth signal X [n-1] is a first signal X. The second signal X in [n-1] delayed by one unit time interval from in [n]) is delayed for a second delay time. The skew between the third signal X [n] and the fourth signal X [n-1] is a third negative signal X_n [n] and a fourth positive signal X_p [n-1]. It can be skew between.

다음으로, 단계(S420)에서는 검출된 스큐에 기초하여 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성한다. Next, in step S420, a control signal for adjusting at least one of the first delay time and the second delay time is generated based on the detected skew.

본 발명의 일 실시예에 따르면, 단계(S420)에서는 제4 신호(X[n-1])(제4 포지티브 신호(X_p[n-1]))가 제3 신호(X[n])(제3 네거티브 신호(X_n[n]))보다 하나의 단위 시간간격만큼 지연된 신호가 되도록 제1 지연시간 및 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성할 수 있다. According to an embodiment of the present invention, in step S420, the fourth signal X [n-1] (fourth positive signal X_p [n-1]) is the third signal X [n] ( A control signal for adjusting at least one of the first delay time and the second delay time may be generated to be a signal delayed by one unit time interval from the third negative signal X_n [n].

마지막으로, 단계(S430)에서는 제어신호에 기초하여 제1 지연시간 및 제2 지연 시간 중 적어도 하나를 조절하여 제3 신호(X[n])(제3 네거티브 신호(X_n[n]))와 제4 신호(X[n-1])(제4 포지티브 신호(X_p[n-1])) 사이의 스큐를 보정한다. Finally, in step S430, at least one of the first delay time and the second delay time may be adjusted based on the control signal to match the third signal X [n] (third negative signal X_n [n]). The skew between the fourth signal X [n-1] (fourth positive signal X_p [n-1]) is corrected.

지금까지 본 발명에 따른 출력 드라이버에서의 스큐 보정 방법의 실시예들에 대하여 설명하였고, 앞서 도 1에서 설명한 출력 드라이버(100)에 관한 구성이 본 실시예에도 그대로 적용 가능하다. 이에, 보다 상세한 설명은 생략하기로 한다.So far, embodiments of the skew correction method in the output driver according to the present invention have been described, and the configuration of the output driver 100 described with reference to FIG. 1 may be applied to the present embodiment as it is. Hereinafter, a detailed description will be omitted.

또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.In addition, embodiments of the present invention may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks, and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Examples of program instructions, such as magneto-optical and ROM, RAM, flash memory and the like, can be executed by a computer using an interpreter or the like, as well as machine code, Includes a high-level language code. The hardware device described above may be configured to operate as one or more software modules to perform the operations of one embodiment of the present invention, and vice versa.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and limited embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Various modifications and variations may be made thereto by those skilled in the art to which the present invention pertains. Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

Claims (13)

메인 드라이버;
상기 메인 드라이버에서 출력되는 신호에 대한 프리엠퍼시스를 수행하는 서브 드라이버;
제1 신호를 제1 지연시간 동안 지연시킨 제3 신호를 상기 메인 드라이버로 공급하고, 상기 제1 신호보다 하나의 단위 시간간격(1 unit interval)만큼 지연된 신호인 제2 신호를 제2 지연시간 동안 지연시킨 제4 신호를 상기 서브 드라이버로 공급하는 프리 드라이버; 및
상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하고, 상기 검출된 스큐에 기초하여 상기 제4 신호가 상기 제3 신호보다 상기 하나의 단위 시간간격만큼 지연된 신호가 되도록 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하여 상기 프리 드라이버로 전송하는 지연시간 제어부를 포함하는 것을 특징으로 하는 출력 드라이버. Main driver;
A sub-driver for performing preemphasis on the signal output from the main driver;
Supply a third signal that delays a first signal for a first delay time to the main driver, and a second signal that is a signal delayed by one unit interval from the first signal for a second delay time. A pre-driver for supplying a delayed fourth signal to the sub-driver; And
Detecting a skew between the third signal and the fourth signal, and based on the detected skew, the first delay time such that the fourth signal is a signal delayed by the unit time interval from the third signal; and And a delay time controller configured to generate a control signal for adjusting at least one of the second delay times and transmit the control signal to the pre-driver. 제1항에 있어서,
상기 프리 드라이버는 상기 제1 신호를 상기 제1 지연시간 동안 지연시키기 위한 제1 디지털 시간지연 소자 및 상기 제2 신호를 상기 제2 지연시간 동안 지연시키기 위한 제2 디지털 시간지연 소자를 포함하고,
상기 지연시간 제어부는 상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하는 스큐 검출 모듈, 상기 검출된 스큐의 정도를 디지털 값으로 변환하는 시간-디지털 변환 모듈을 포함하며,
상기 제어신호는 상기 변환된 디지털 값으로부터 생성되는 것을 특징으로 하는 출력 드라이버. The method of claim 1,
The pre-driver includes a first digital time delay element for delaying the first signal for the first delay time and a second digital time delay element for delaying the second signal for the second delay time,
The delay time controller includes a skew detection module for detecting a skew between the third signal and the fourth signal, and a time-digital conversion module for converting the detected degree of skew into a digital value.
And the control signal is generated from the converted digital value. 삭제delete 제1항에 있어서,
상기 제3 신호는 제3 포지티브 신호 및 제3 네거티브 신호를 포함하고, 상기 제4 신호는 제4 포지티브 신호 및 제4 네거티브 신호를 포함하며,
상기 제3 신호와 상기 제4 신호 사이의 스큐는 상기 제3 네거티브 신호와 상기 제4 포지티브 신호 사이의 스큐인 것을 특징으로 하는 출력 드라이버. The method of claim 1,
The third signal includes a third positive signal and a third negative signal, the fourth signal includes a fourth positive signal and a fourth negative signal,
And the skew between the third signal and the fourth signal is a skew between the third negative signal and the fourth positive signal. 제4항에 있어서,
상기 지연시간 제어부는
상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 어느 하나가 입력되는 제1 포트;
상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 다른 하나가 입력되는 제2 포트;
상기 제1 포트와 직렬로 연결되며 소정의 제3 지연시간 동안 신호를 지연시켜 출력하는 k(2 이상의 정수임)개의 제3 시간지연 소자;
상기 제2 포트와 직렬로 연결되며 상기 제3 지연시간보다 작은 소정의 제4 지연시간 동안 신호를 지연시켜 출력하는 k개의 제4 시간지연 소자; 및
제1 입력단이 상기 k개의 제3 시간지연 소자의 출력단과 연결되고, 제2 입력단이 상기 k개의 제4 시간지연 소자의 출력단과 연결되는 k개의 시간지연 비교기를 포함하는 것을 특징으로 하는 출력 드라이버. 5. The method of claim 4,
The delay time controller
A first port to which any one of the third negative signal and the fourth positive signal is input;
A second port to which the other of the third negative signal and the fourth positive signal is input;
K third time delay elements connected in series with the first port and delaying and outputting a signal for a predetermined third delay time;
K fourth time delay elements connected in series with the second port and delaying and outputting a signal for a predetermined fourth delay time less than the third delay time; And
And k time delay comparators having a first input terminal connected to output terminals of the k third time delay elements, and a second input terminal connected to output terminals of the k fourth time delay elements. 제5항에 있어서,
상기 k개의 시간지연 비교기 중 i번째 시간지연 비교기는 상기 k개의 제3 시간지연 소자 중 i번째 제3 시간지연 소자에서 출력되는 제3 네거티브 신호와 상기 k개의 제4 시간지연 소자 중 i번째 제4 시간지연 소자에서 출력되는 제4 포지티브 신호의 상승 에지의 선후를 비교하고, 상기 비교 결과에 따라 0 또는 1의 값을 출력단을 통해 출력하는 것을 특징으로 하는 출력 드라이버. The method of claim 5,
An i th time delay comparator of the k time delay comparators includes a third negative signal output from an i th time delay element of the k third time delay elements and an i th fourth of the k fourth time delay elements. And comparing the leading edge of the rising edge of the fourth positive signal output from the time delay element and outputting a value of 0 or 1 through the output terminal according to the comparison result. 제6항에 있어서,
상기 제어신호는 1의 값을 출력하는 시간지연 비교기가 상기 k개의 시간지연 비교기 중 몇 번째 시간지연 비교기인지 여부 및 상기 제3 지연시간과 상기 제4 지연시간 사이의 차를 이용하여 생성되는 것을 특징으로 하는 출력 드라이버.The method according to claim 6,
The control signal is generated using a time delay comparator outputting a value of 1, which time delay comparator is among the k time delay comparators, and a difference between the third delay time and the fourth delay time. Output driver. 제1 포지티브 신호 및 제1 네거티브 신호를 각각 제1 지연시간 동안 지연시킨 제3 포지티브 신호 및 제3 네거티브 신호를 출력하는 제1 프리 드라이버;
상기 제1 포지티브 신호 및 상기 제1 네거티브 신호 보다 하나의 단위 시간간격만큼 지연된 제2 포지티브 신호 및 제2 네거티브 신호를 각각 제2 지연시간 동안 지연시킨 제4 포지티브 신호 및 제4 네거티브 신호를 출력하는 제2 프리 드라이버;
상기 제3 포지티브 신호를 소정의 제5 지연시간 동안 지연시켜 제1 출력단으로 출력하고, 상기 제3 네거티브 신호를 상기 제5 지연시간 동안 지연시켜 제2 출력단으로 출력하는 메인 드라이버;
상기 제4 포지티브 신호를 소정의 제6 지연시간 동안 지연시켜 제1 출력단으로 출력하고, 상기 제4 네거티브 신호를 상기 제6 지연시간 동안 지연시켜 제2 출력단으로 출력하는 서브 드라이버 - 상기 서브 드라이버의 제1 출력단은 상기 메인 드라이버의 제2 출력단과 연결되고, 상기 서브 드라이버의 제2 출력단은 상기 메인 드라이버의 제1 출력단과 연결됨 -; 및
상기 제3 네거티브 신호와 상기 제4 포지티브 신호 사이의 스큐를 검출하고, 상기 검출된 스큐에 기초하여 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하여 상기 프리 드라이버로 전송하는 지연시간 제어부를 포함하는 것을 특징으로 하는 출력 드라이버. A first pre-driver outputting a third positive signal and a third negative signal which respectively delay the first positive signal and the first negative signal for a first delay time;
A fourth positive signal and a fourth negative signal outputting a second positive signal and a second negative signal delayed by one unit time interval from the first positive signal and the first negative signal for a second delay time, respectively; 2 pre-drivers;
A main driver delaying the third positive signal for a predetermined fifth delay time and outputting the third positive signal to the first output terminal, and delaying the third negative signal for the fifth delay time and outputting the third negative signal to the second output terminal;
A sub driver configured to delay the fourth positive signal for a predetermined sixth delay time and output the fourth positive signal to a first output terminal, and to output the fourth negative signal for the sixth delay time to a second output terminal-a sub driver A first output terminal is connected to a second output terminal of the main driver and a second output terminal of the sub driver is connected to a first output terminal of the main driver; And
Detecting a skew between the third negative signal and the fourth positive signal, and generating a control signal for adjusting at least one of the first delay time and the second delay time based on the detected skew; An output driver comprising a delay time control unit for transmitting to the driver. 제8항에 있어서,
상기 프리 드라이버는 상기 제1 신호를 상기 제1 지연시간 동안 지연시키기 위한 제1 디지털 시간지연 소자 및 상기 제2 신호를 상기 제2 지연시간 동안 지연시키기 위한 제2 디지털 시간지연 소자를 포함하고,
상기 지연시간 제어부는
상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 어느 하나가 입력되는 제1 포트;
상기 제3 네거티브 신호 및 상기 제4 포지티브 신호 중 다른 하나가 입력되는 제2 포트;
상기 제1 포트와 직렬로 연결되며 소정의 제3 지연시간 동안 신호를 지연시켜 출력하는 k(2 이상의 정수임)개의 제3 시간지연 소자;
상기 제2 포트와 직렬로 연결되며 상기 제3 지연시간보다 작은 소정의 제4 지연시간 동안 신호를 지연시켜 출력하는 k개의 제4 시간지연 소자; 및
제1 입력단이 상기 k개의 제3 시간지연 소자의 출력단과 연결되고, 제2 입력단이 상기 k개의 제4 시간지연 소자의 출력단과 연결되는 k개의 시간지연 비교기를 포함하는 것을 특징으로 하는 출력 드라이버. 9. The method of claim 8,
The pre-driver includes a first digital time delay element for delaying the first signal for the first delay time and a second digital time delay element for delaying the second signal for the second delay time,
The delay time controller
A first port to which any one of the third negative signal and the fourth positive signal is input;
A second port to which the other of the third negative signal and the fourth positive signal is input;
K third time delay elements connected in series with the first port and delaying and outputting a signal for a predetermined third delay time;
K fourth time delay elements connected in series with the second port and delaying and outputting a signal for a predetermined fourth delay time less than the third delay time; And
And k time delay comparators having a first input terminal connected to output terminals of the k third time delay elements, and a second input terminal connected to output terminals of the k fourth time delay elements. 제9항에 있어서,
상기 k개의 시간지연 비교기 중 i번째 시간지연 비교기는 상기 k개의 제3 시간지연 소자 중 i번째 제3 시간지연 소자에서 출력되는 제3 네거티브 신호와 상기 k개의 제4 시간지연 소자 중 i번째 제4 시간지연 소자에서 출력되는 제4 포지티브 신호의 상승 에지의 선후를 비교하고, 상기 비교 결과에 따라 0 또는 1의 값을 출력단을 통해 출력하고,
상기 제어신호는 상기 k개의 시간지연 비교기의 출력단에서 출력되는 k개의 비트를 이용하여 생성되는 것을 특징으로 하는 출력 드라이버.10. The method of claim 9,
An i th time delay comparator of the k time delay comparators includes a third negative signal output from an i th time delay element of the k third time delay elements and an i th fourth of the k fourth time delay elements. Comparing the front and rear of the rising edge of the fourth positive signal output from the time delay element, and outputs a value of 0 or 1 through the output terminal according to the comparison result,
And the control signal is generated using k bits output from the output terminals of the k time delay comparators. 메인 드라이버, 서브 드라이버, 및 제1 신호를 제1 지연시간 동안 지연시킨 제3 신호를 상기 메인 드라이버로 출력하고, 상기 제1 신호보다 하나의 단위 시간간격만큼 지연된 신호인 제2 신호를 제2 지연시간 동안 지연시킨 제4 신호를 상기 서브 드라이버로 출력하는 프리 드라이버가 포함된 출력 드라이버에서 발생하는 신호간의 스큐를 보정하는 방법에 있어서,
상기 제3 신호와 상기 제4 신호 사이의 스큐를 검출하는 단계;
상기 검출된 스큐에 기초하여 상기 제4 신호가 상기 제3 신호보다 상기 하나의 단위 시간간격만큼 지연된 신호가 되도록 상기 제1 지연시간 및 상기 제2 지연시간 중 적어도 하나를 조절하기 위한 제어신호를 생성하는 단계; 및
상기 제어신호에 기초하여 상기 제1 지연시간 및 상기 제2 지연 시간 중 적어도 하나를 조절하여 상기 제3 신호와 상기 제4 신호 사이의 스큐를 보정하는 단계를 포함하는 것을 특징으로 하는 출력 드라이버에서의 스큐 보정 방법. Outputting a second signal delayed by a main driver, a sub-driver, and a first signal for a first delay time to the main driver, and delaying a second signal which is a signal delayed by one unit time interval from the first signal; A method of correcting skew between signals generated in an output driver including a pre-driver for outputting a fourth signal delayed for a time to the sub-driver,
Detecting a skew between the third signal and the fourth signal;
Generate a control signal for adjusting at least one of the first delay time and the second delay time such that the fourth signal is a signal delayed by the unit time interval from the third signal based on the detected skew. Making; And
Adjusting at least one of the first delay time and the second delay time based on the control signal to correct a skew between the third signal and the fourth signal. Skew correction method. 삭제delete 제11항에 있어서,
상기 제3 신호는 제3 포지티브 신호 및 제3 네거티브 신호를 포함하고, 상기 제4 신호는 제4 포지티브 신호 및 제4 네거티브 신호를 포함하며,
상기 제3 신호와 상기 제4 신호 사이의 스큐는 상기 제3 네거티브 신호와 상기 제4 포지티브 신호 사이의 스큐인 것을 특징으로 하는 출력 드라이버에서의 스큐 보정 방법. The method of claim 11,
The third signal includes a third positive signal and a third negative signal, the fourth signal includes a fourth positive signal and a fourth negative signal,
And a skew between the third signal and the fourth signal is a skew between the third negative signal and the fourth positive signal.
KR1020120021070A 2012-02-29 2012-02-29 Output driver performing pre-emphasis and method for compensating skew of the output driver KR101281985B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120021070A KR101281985B1 (en) 2012-02-29 2012-02-29 Output driver performing pre-emphasis and method for compensating skew of the output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021070A KR101281985B1 (en) 2012-02-29 2012-02-29 Output driver performing pre-emphasis and method for compensating skew of the output driver

Publications (1)

Publication Number Publication Date
KR101281985B1 true KR101281985B1 (en) 2013-07-03

Family

ID=48996508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021070A KR101281985B1 (en) 2012-02-29 2012-02-29 Output driver performing pre-emphasis and method for compensating skew of the output driver

Country Status (1)

Country Link
KR (1) KR101281985B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101888786B1 (en) * 2017-03-14 2018-08-14 중앙대학교 산학협력단 Low power output driver for high speed operation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631941B1 (en) * 2003-12-15 2006-10-04 주식회사 하이닉스반도체 Output driver for semiconductor device
KR100862233B1 (en) * 2007-01-04 2008-10-09 한국과학기술원 Pre-emphasis output circuit with adjustable tapped delay line
KR20090090182A (en) * 2008-02-20 2009-08-25 삼성전자주식회사 Skew adjustment citcuit and method thereof
KR101020291B1 (en) 2009-02-03 2011-03-07 주식회사 하이닉스반도체 Predriver and output driver circuit using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631941B1 (en) * 2003-12-15 2006-10-04 주식회사 하이닉스반도체 Output driver for semiconductor device
KR100862233B1 (en) * 2007-01-04 2008-10-09 한국과학기술원 Pre-emphasis output circuit with adjustable tapped delay line
KR20090090182A (en) * 2008-02-20 2009-08-25 삼성전자주식회사 Skew adjustment citcuit and method thereof
KR101020291B1 (en) 2009-02-03 2011-03-07 주식회사 하이닉스반도체 Predriver and output driver circuit using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101888786B1 (en) * 2017-03-14 2018-08-14 중앙대학교 산학협력단 Low power output driver for high speed operation

Similar Documents

Publication Publication Date Title
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
US8013653B2 (en) Method, system and device for eliminating intra-pair skew
US8331513B2 (en) Clock data restoration device
WO2011142139A1 (en) Amplifier
US10666234B2 (en) Transmission circuit and integrated circuit
US9419616B2 (en) LVDS driver
KR100705502B1 (en) Clock generating apparatus and clock receiving apparatus for eliminating the difference of generated clocks
KR101103070B1 (en) Clock signal duty correction circuit
KR101281985B1 (en) Output driver performing pre-emphasis and method for compensating skew of the output driver
US9748934B1 (en) Systems and methods for reducing power supply noise or jitter
CN102594743B (en) Adpative equalizing circuit and method thereof
US7902872B2 (en) Data transmitters and methods thereof
US7148725B1 (en) Voltage clamp
US8861659B2 (en) Data receiving circuit and data receiving method
US20090168941A1 (en) Method and apparatus for duty cycle pre-distortion and two-dimensional modulation
CN113302849B (en) System and method for reducing optical laser output distortion
CN110233806B (en) Circuit driving device
US10374586B2 (en) Slew rate adjusting circuit and slew rate adjusting method
US9614527B2 (en) Differential to single-ended signal conversion
JP4455395B2 (en) Muting judgment circuit and muting circuit
JP4398475B2 (en) Clock duty correction circuit
US20040131128A1 (en) Impedance controlled transmitter with adaptive compensation for chip-to-chip communication
TWI416920B (en) Slicing level and sampling phase adaptation circuitry for data recovery systems
US7656203B2 (en) Receiving circuit and method thereof
US8855178B2 (en) Signal transmitter and signal transmitting method for transmitting specific data bit with different predetermined voltage levels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6