KR101888786B1 - Low power output driver for high speed operation - Google Patents

Low power output driver for high speed operation Download PDF

Info

Publication number
KR101888786B1
KR101888786B1 KR1020170031985A KR20170031985A KR101888786B1 KR 101888786 B1 KR101888786 B1 KR 101888786B1 KR 1020170031985 A KR1020170031985 A KR 1020170031985A KR 20170031985 A KR20170031985 A KR 20170031985A KR 101888786 B1 KR101888786 B1 KR 101888786B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
variable resistor
electrically connected
input signal
Prior art date
Application number
KR1020170031985A
Other languages
Korean (ko)
Inventor
백광현
권혁인
홍요한
윤동현
정동규
김주언
백준현
서인식
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020170031985A priority Critical patent/KR101888786B1/en
Application granted granted Critical
Publication of KR101888786B1 publication Critical patent/KR101888786B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Abstract

Disclosed is a low power output driver for a high speed operation. The output driver comprises: a main driver receiving an input signal; and an active inductor part which receives the input signal, is electrically connected to the main driver, and adjusts a gain of a high frequency signal band in the input signal.

Description

고속 동작을 위한 저전력 출력 드라이버{Low power output driver for high speed operation}[0001] The present invention relates to a low power output driver for high speed operation,

본 발명의 실시예들은 추가적인 회로를 가지지 않고 간단한 구조를 가지면서도 전력 소모가 크지 않는 고속 동작을 위한 출력 드라이버에 관한 것이다. Embodiments of the present invention are directed to an output driver for high speed operation that has no simple circuitry and no power consumption.

최근 SSD, PCIe, USB 3.1 등 데이터 송수신 속도가 고속(10Gbps 이상)으로 동작하는 장치들이 출시되고 있다. 이 때, 상기한 장치들은 채널의 감쇄특성을 보상해주는 프리 엠퍼시스(Pre-Emphasis) 기능을 수행하여야 하며, 이를 위해 출력 드라이버가 사용된다. Recently, SSD, PCIe, and USB 3.1 devices are being released with high-speed (10Gbps or more) data transmission / reception speed. At this time, the above-mentioned devices must perform a pre-emphasis function to compensate the attenuation characteristics of the channel, and an output driver is used for this purpose.

도 1은 종래의 출력 드라이버의 일례를 도시한 도면이다. 1 is a diagram showing an example of a conventional output driver.

도 1의 출력 드라이버는 수동 인덕터(Passive Inductor)를 사용한 전류 모드 로직 방식의 출력 드라이버로서, 인덕터(L)와 캐패시터(CL)의 공진 현상을 이용함으로써 특정 주파수에서 이득(Gain)을 피킹(Peaking)한다. 즉, 전류의 흐름을 방해하는 인덕터(L)의 특성을 이용하여 회로가 개방된 것처럼 동작하며, 따라서 전류는 저항(RD)이 아닌 캐패시터(CL)로 흐르게 되며, 이에 따라 고속으로 동작할 수 있게 된다. The output driver of FIG. 1 is a current-mode logic output driver using a passive inductor. The output driver of the present invention uses a resonance phenomenon of the inductor L and the capacitor C L , )do. That is, the circuit is operated as if the circuit is opened using the characteristic of the inductor L that interrupts the current flow, so that the current flows to the capacitor C L instead of the resistor R D , .

하지만, 도 1의 출력 드라이버는 수동 인덕터를 사용하기 때문에 출력 드라이버의 면적이 커진다. 따라서, 고속으로 동작하는 집적 회로에서는 사용하기 힘들며, 주로 Off-chip으로 신호를 전송할 때 사용되는 드라이버에 주로 사용된다. 또한, 도 1의 출력 드라이버는 전류 모드 로직을 사용하기 때문에 전력 소모 문제가 발생하는 문제점이 있다. However, since the output driver of Fig. 1 uses a passive inductor, the area of the output driver becomes larger. Therefore, it is difficult to use in an integrated circuit that operates at high speed, and it is mainly used for a driver which is mainly used for transmitting an off-chip signal. Also, since the output driver of FIG. 1 uses the current mode logic, there is a problem that a power consumption problem occurs.

도 2는 종래의 출력 드라이버의 다른 일례를 도시한 도면이다. 2 is a diagram showing another example of a conventional output driver.

도 2의 출력 드라이버는 저항(RG)와 트랜지스터(M1)로 구성되는 능동 인덕터(Active Inductor)를 사용하여 특정 주파수에서 Zero의 특성을 보이게 하여 이득을 피킹한다. 또한, 능동 인덕터는 수동 인덕터보다 크기가 작으므로 집적 회로의 면적 문제를 해결할 수 있다. The output driver of FIG. 2 uses the active inductor composed of the resistor R G and the transistor M 1 to peak the gain by showing the characteristic of zero at a specific frequency. In addition, since the active inductor is smaller in size than the passive inductor, the area problem of the integrated circuit can be solved.

그러나, 도 2의 출력 드라이버는 선형성 및 PVT 변화에 민감하여 고속으로 동작하는 집적 회로에서는 사용하기 힘들다. 또한, 능동 인덕터를 구현하기 위해 저항과 트랜지스터를 사용하였기 때문에 전류 모드 로직의 출력이 줄어들어 잡음에 민감한 단점이 있다. 그리고, 주파수 대역에서 높은 피킹 이득을 가지려면 능동 인덕터 내의 저항의 값이 커져야 하는데, 저항 값이 커지게 되면 낮은 주파수 대역의 이득이 생겨서 프리 엠퍼시스 효과가 줄어드는 단점이 있다. 더불어, 능동 소자를 사용하기 때문에 임피던스 매칭이 어렵고, 전류 모드 로직을 사용하기 때문에 전력 소모가 많은 문제점을 가진다. However, the output driver of FIG. 2 is sensitive to linearity and PVT variations, making it difficult to use in an integrated circuit operating at high speed. In addition, since a resistor and a transistor are used to implement an active inductor, the output of the current mode logic is reduced, which is susceptible to noise. Also, in order to obtain a high peaking gain in the frequency band, the resistance value in the active inductor must be large. If the resistance value becomes large, a gain in the low frequency band is generated and the pre-emphasis effect is reduced. In addition, impedance matching is difficult due to the use of active elements, and power consumption is high because current mode logic is used.

도 3은 종래의 출력 드라이버의 또 다른 일례를 도시한 도면이다. 3 is a diagram showing another example of a conventional output driver.

도 3의 출력 드라이버는 SST(Source-Series Terminated) 타입의 드라이버로서, 전류 모드 로직을 사용하는 종래의 출력 드라이버에 비해 전력 소모가 적은 장점이 있다. The output driver of FIG. 3 is a source-series terminated (SST) type driver, which has a power consumption less than that of a conventional output driver using current mode logic.

하지만, 프리 엠퍼시스 동작을 수행하기 위해, SST 드라이버 내에는 플립플롭, 프리 드라이버(Pre-driver) 및 추가적인 디지털 로직들이 포함되어야 하는 구조 상의 문제점이 있다. However, in order to perform the pre-emphasis operation, there is a problem in that the SST driver must include a flip-flop, a pre-driver, and additional digital logic.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 추가적인 회로를 가지지 않고 간단한 구조를 가지면서도 전력 소모가 크지 않는 고속 동작을 위한 출력 드라이버를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention proposes an output driver for a high-speed operation which has a simple structure and does not have any additional circuit, but consumes less power.

본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.Other objects of the invention will be apparent to those skilled in the art from the following examples.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 출력 드라이버에 있어서, 입력 신호를 인가받는 메인 드라이버; 상기 입력 신호를 인가받고, 상기 메인 드라이버와 전기적으로 연결되고, 상기 입력 신호 내의 고주파 신호 대역의 이득을 조절하는 능동 인덕터부;를 포함하는 것을 특징으로 하는 출력 드라이버가 제공된다. To achieve the above object, according to a preferred embodiment of the present invention, there is provided an output driver comprising: a main driver receiving an input signal; And an active inductor part which receives the input signal and is electrically connected to the main driver and adjusts a gain of a high frequency signal band in the input signal.

상기 메인 드라이버는, P 타입인 제1 트랜지스터; 및 N 타입인 제2 트랜지스터;를 포함하되, 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극에는 상기 입력 신호가 인가되고, 상기 제1 트랜지스터의 제2 도통 전극 및 상기 제2 트랜지스터의 제2 도통 전극은 전기적으로 연결될 수 있다. The main driver includes: a first transistor of a P type; And an N-type second transistor, wherein the input signal is applied to a control electrode of the first transistor and a control electrode of the second transistor, and the second conduction electrode of the first transistor and the second transistor of the second transistor The second conduction electrode can be electrically connected.

상기 능동 인덕터부는, 상기 제1 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제3 트랜지스터 및 제1 가변 저항을 포함하는 제1 능동 인덕터; 및 상기 제2 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제4 트랜지스터 및 제2 가변 저항을 포함하는 제2 능동 인덕터;를 포함할 수 있다. A first active inductor connected to a second conducting electrode of the first transistor, the active inductor including a third transistor of a P type and a first variable resistor; And a second active inductor connected to the second conduction electrode of the second transistor and including an N-type fourth transistor and a second variable resistor.

상기 제3 트랜지스터의 제1 도통 전극 및 상기 제1 가변 저항의 일단에는 상기 입력 신호가 인가되고, 상기 제3 트랜지스터의 제2 도통 전극은 상기 제1 트랜지스터의 제2 도통 전극과 전기적으로 연결되며, 상기 제3 트랜지스터의 제어 전극은 상기 제1 가변 저항의 타단과 전기적으로 연결되고, 상기 제4 트랜지스터의 제1 도통 전극 및 상기 제2 가변 저항의 일단에는 상기 입력 신호가 인가되고, 상기 제4 트랜지스터의 제2 도통 전극은 상기 제2 트랜지스터의 제2 도통 전극과 전기적으로 연결되며, 상기 제4 트랜지스터의 제어 전극은 상기 제2 가변 저항의 타단과 전기적으로 연결될 수 있다. The input signal is applied to the first conduction electrode of the third transistor and the one end of the first variable resistor, the second conduction electrode of the third transistor is electrically connected to the second conduction electrode of the first transistor, Wherein the control electrode of the third transistor is electrically connected to the other terminal of the first variable resistor, the input signal is applied to the first conduction electrode of the fourth transistor and one end of the second variable resistor, The second conduction electrode of the second transistor may be electrically connected to the second conduction electrode of the second transistor and the control electrode of the fourth transistor may be electrically connected to the other terminal of the second variable resistance.

상기 입력 신호를 인가받고, 상기 메인 드라이버와 전기적으로 연결되고, 상기 입력 신호 내의 저주파 신호 대역의 이득을 조절하는 레벨 제어부;를 더 포함할 수 있다. And a level controller that receives the input signal and is electrically connected to the main driver, and adjusts a gain of a low frequency signal band in the input signal.

상기 레벨 제어부는, 상기 제1 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제5 트랜지스터 및 제3 가변 저항을 포함하는 제1 레벨 제어기; 및 상기 제2 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제6 트랜지스터 및 제4 가변 저항을 포함하는 제2 레벨 제어기;를 포함할 수 있다. The level control unit includes: a first level controller coupled to the second conduction electrode of the first transistor, the first level controller including an N-type fifth transistor and a third variable resistor; And a second level controller connected to the second conduction electrode of the second transistor and including a p-type sixth transistor and a fourth variable resistor.

상기 제5 트랜지스터의 제1 도통 전극, 상기 제3 가변 저항의 일단 및 상기 제1 트랜지스터의 제2 도통 전극은 전기적으로 연결되고, 상기 제5 트랜지스터의 제2 도통 전극에는 상기 입력 신호가 인가되며, 상기 제5 트랜지스터의 제어 전극과 상기 제3 가변 저항의 타단은 전기적으로 연결되고, 상기 제6 트랜지스터의 제1 도통 전극, 상기 제4 가변 저항의 일단 및 상기 제2 트랜지스터의 제2 도통 전극은 전기적으로 연결되고, 상기 제6 트랜지스터의 제2 도통 전극에는 상기 입력 신호가 인가되며, 상기 제6 트랜지스터의 제어 전극과 상기 제4 가변 저항의 타단은 전기적으로 연결될 수 있다. The first conduction electrode of the fifth transistor, the one end of the third variable resistor, and the second conduction electrode of the first transistor are electrically connected, the input signal is applied to the second conduction electrode of the fifth transistor, The control electrode of the fifth transistor is electrically connected to the other end of the third variable resistor, the first conduction electrode of the sixth transistor, the one end of the fourth variable resistor, and the second conduction electrode of the second transistor are electrically The input signal is applied to the second conduction electrode of the sixth transistor, and the control electrode of the sixth transistor and the other terminal of the fourth variable resistor may be electrically connected.

또한, 본 발명의 다른 실시예에 따르면, 출력 드라이버에 있어서, 입력 신호를 인가받는 복수의 메인 드라이버; 상기 입력 신호를 인가받고, 상기 복수의 메인 드라이버와 병렬로서 전기적으로 연결되고, 상기 입력 신호 내의 고주파 신호 대역의 이득을 조절하는 능동 인덕터부; 및 상기 입력 신호를 인가받고, 상기 능동 인덕터부와 전기적으로 연결되고, 상기 복수의 메인 드라이버와 병렬로서 전기적으로 연결되며, 상기 입력 신호 내의 저주파 신호 대역의 이득을 조절하는 레벨 제어부;를 포함하는 것을 특징으로 하는 출력 드라이버가 제공된다. According to another embodiment of the present invention, there is provided an output driver comprising: a plurality of main drivers receiving an input signal; An active inductor unit receiving the input signal and being electrically connected in parallel with the plurality of main drivers and adjusting a gain of a high frequency signal band in the input signal; And a level control unit that receives the input signal and is electrically connected to the active inductor unit and is electrically connected in parallel with the plurality of main drivers and adjusts a gain of a low frequency signal band in the input signal A featured output driver is provided.

본 발명에 따른 출력 드라이버는 고속으로 데이터를 전송할 수 있고, 구조가 간단하며 저전력으로 동작하는 장점이 있다. The output driver according to the present invention is advantageous in that it can transmit data at a high speed, is simple in structure, and operates at low power.

또한, 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.It should be understood that the effects of the present invention are not limited to the above effects and include all effects that can be deduced from the detailed description of the present invention or the configuration of the invention described in the claims.

도 1 내지 도 3은 종래의 출력 드라이버의 일례들을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 출력 드라이버의 회로도를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 출력 드라이버의 동작 개념을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 출력 드라이버에 포함된 능동 인덕터가 이득을 피킹하는 개념을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 출력 드라이버의 동작을 설명하기 위한 회로도이다.
도 8은 본 발명에 따른 출력 드라이버의 시뮬레이션 결과를 도시한 도면이다. Figures 1 to 3 illustrate examples of conventional output drivers.
4 is a circuit diagram of an output driver according to an embodiment of the present invention.
5 is a diagram for explaining the operation concept of the output driver according to the embodiment of the present invention.
6 is a diagram illustrating a concept in which an active inductor included in an output driver according to an embodiment of the present invention picks up a gain.
7 is a circuit diagram for explaining the operation of the output driver according to an embodiment of the present invention.
8 is a diagram showing a simulation result of an output driver according to the present invention.

본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.As used herein, the singular forms "a", "an" and "the" include plural referents unless the context clearly dictates otherwise. In this specification, the terms "comprising ", or" comprising "and the like should not be construed as necessarily including the various elements or steps described in the specification, Or may be further comprised of additional components or steps. Also, the terms "part," " module, "and the like described in the specification mean units for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software .

이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술한다.
Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 따른 출력 드라이버(400)의 회로도를 도시한 도면이다. 4 is a circuit diagram of an output driver 400 according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 출력 드라이버(400)는 SST(Source-Series Terminated) 타입의 출력 드라이버일 수 있으며, 메인 드라이버(410), 능동 인덕터부(420, 430) 및 레벨 제어부(440, 450)를 포함한다. 4, the output driver 400 according to an exemplary embodiment of the present invention may be an output driver of a source-series terminated (SST) type, and may include a main driver 410, active inductor units 420 and 430, Level control units 440 and 450. [

한편, 출력 드라이버(400)는 다수의 트랜지스터가 포함될 수 있으며, 트랜지스터 각각은 일례로 FET 또는 MOSFET일 수 있다. 이 경우, 트랜지스터의 제어 전극은 FET의 게이트 전극과, 트랜지스터의 제1 도통 전극은 FET의 소스 전극과, 트랜지스터의 제2 도통 전극은 FET의 드레인 전극과 각각 대응된다. On the other hand, the output driver 400 may include a plurality of transistors, each of which may be an FET or a MOSFET, for example. In this case, the control electrode of the transistor corresponds to the gate electrode of the FET, the first conduction electrode of the transistor corresponds to the source electrode of the FET, and the second conduction electrode of the transistor corresponds to the drain electrode of the FET.

이하, 각 구성 요소 별로 그 기능을 상세하게 설명하기로 한다. Hereinafter, the function of each component will be described in detail.

메인 드라이버(410) 각각은 칩 외부로 데이터를 출력하는 출력 드라이버(400)의 메인 구성 요소로서, 적어도 하나가 존재한다. 이 때, 고속의 데이터 전송을 위한 50Ω의 제한을 충족시키기 위해 적어도 하나의 메인 드라이버(410)의 개수가 정해질 수 있다. Each of the main drivers 410 is a main component of the output driver 400 that outputs data to the outside of the chip, and at least one exists. At this time, the number of the at least one main driver 410 can be determined to meet the limitation of 50? For high-speed data transfer.

적어도 하나의 메인 드라이버(410) 각각은, 입력부(VIN)에서 입력된 입력 신호를 인가받으며, 직렬로 연결되는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함한다. 이 때, 제1 트랜지스터(M1)는 P 타입의 트랜지스터이고, 제2 트랜지스터(M2)는 N 타입의 트랜지스터일 수 있다.Each of the at least one main driver 410 includes a first transistor M 1 and a second transistor M 2 that are connected in series and receive an input signal input from the input unit V IN . In this case, the first transistor M 1 may be a P-type transistor and the second transistor M 2 may be an N-type transistor.

이 경우, 제1 트랜지스터(M1)의 제어 전극 및 제2 트랜지스터(M2)의 제어 전극에는 입력 신호가 인가되고, 제1 트랜지스터(M1)의 제1 도통 전극은 전원 전압단(VDD)과 전기적으로 연결되고, 제2 트랜지스터(M2)의 제1 도통 전극은 접지(GND)와 전기적으로 연결되며, 제1 트랜지스터(M1)의 제2 도통 전극 및 제2 트랜지스터(M2)의 제2 도통 전극은 전기적으로 연결된다. 그리고, 제1 트랜지스터(M1)의 제2 도통 전극 및 제2 트랜지스터(M2)의 제2 도통 전극이 연결되는 지점에서 출력 신호가 출력단(VOUT)을 통해 출력된다. In this case, an input signal is applied to the control electrode of the first transistor M 1 and the control electrode of the second transistor M 2 , and the first conduction electrode of the first transistor M 1 is connected to the power voltage terminal V DD ) and is electrically connected to a second transistor (M 2), a first conductive electrode is a ground (second conduction electrode and a second transistor of the G ND) and is electrically connected to the first transistor (M 1) (M 2 of Are electrically connected to each other. An output signal is output through the output terminal (V OUT ) at a point where the second conduction electrode of the first transistor (M 1 ) and the second conduction electrode of the second transistor (M 2 ) are connected.

능동 인덕터부(420, 430)는 입력부(VIN)에서 입력된 입력 신호를 인가받고, 메인 드라이버(410)와 전기적으로 연결되며, 입력 신호 내의 고주파 신호 대역의 이득을 조절하는 기능을 수행한다. 이 때, 메인 드라이버(410)가 2 이상 존재하는 경우, 능동 인덕터부(420, 430)는 2 이상의 메인 드라이버(410)와 병렬로서 전기적으로 연결된다. The active inductor units 420 and 430 receive the input signal input from the input unit V IN and are electrically connected to the main driver 410 and adjust the gain of the high frequency signal band in the input signal. At this time, when there are two or more main drivers 410, the active inductor units 420 and 430 are electrically connected in parallel with two or more main drivers 410.

보다 상세하게, 능동 인덕터부(420, 430)는, 적어도 하나의 메인 드라이버(410) 각각의 제1 트랜지스터(M1)의 제2 도통 전극과 연결되며, 제3 트랜지스터(M3) 및 제1 가변 저항(RV1)을 포함하는 제1 능동 인덕터(420) 및 적어도 하나의 메인 드라이버(410) 각각의 제2 트랜지스터(M2)의 제2 도통 전극과 연결되며, 제4 트랜지스터(M4) 및 제2 가변 저항(RV2)을 포함하는 제2 능동 인덕터(430)를 포함한다. 이 때, 제3 트랜지스터(M3)는 P 타입의 트랜지스터이고, 제4 트랜지스터(M4)는 N 타입의 트랜지스터일 수 있다.More specifically, the active inductor units 420 and 430 are connected to the second conducting electrode of the first transistor M 1 of each of the at least one main driver 410, and the third transistor M 3 and the first The fourth transistor M 4 is connected to the second conduction electrode of the second transistor M 2 of each of the first active inductor 420 including the variable resistor R V1 and the at least one main driver 410, And a second active inductor 430 including a second variable resistor R V2 . In this case, the third transistor M 3 may be a P-type transistor and the fourth transistor M 4 may be an N-type transistor.

이 경우, 제1 능동 인덕터(420)에서, 제3 트랜지스터(M3)의 제1 도통 전극 및 제1 가변 저항(RV1)의 일단에는 입력 신호가 인가되고, 제3 트랜지스터(M3)의 제2 도통 전극은 적어도 하나의 메인 드라이버(410) 각각의 제1 트랜지스터(M1)의 제2 도통 전극과 전기적으로 연결되며, 제3 트랜지스터(M3)의 제어 전극은 제1 가변 저항(RV1)의 타단과 전기적으로 연결된다. In this case, the first active inductor 420, of the third transistor (M 3), a first conduction electrode and a first end of a variable resistor (R V1) is applied to the input signal, the third transistor (M 3) of the The second conduction electrode is electrically connected to the second conduction electrode of the first transistor M 1 of each of the at least one main driver 410 and the control electrode of the third transistor M 3 is connected to the first variable resistor R V1 ).

또한, 제2 능동 인덕터(430)에서, 제4 트랜지스터(M4)의 제1 도통 전극 및 제2 가변 저항(RV2)의 일단에는 입력 신호가 인가되고, 제4 트랜지스터(M4)의 제2 도통 전극은 적어도 하나의 메인 드라이버(410) 각각의 제2 트랜지스터(M2)의 제2 도통 전극과 전기적으로 연결되며, 제4 트랜지스터(M4)의 제어 전극은 제2 가변 저항(RV2)의 타단과 전기적으로 연결된다. Further, in the second active inductor 430, and the fourth end of the first conductive electrode and a second variable resistor (R V2) of the transistor (M 4) is applied to the input signal, the fourth transistor (M 4) The second conduction electrode is electrically connected to the second conduction electrode of the second transistor M 2 of each of the at least one main driver 410 and the control electrode of the fourth transistor M 4 is electrically connected to the second variable resistor R V2 And the other end is electrically connected.

레벨 제어부(440, 450)는, 입력부(VIN)에서 입력된 입력 신호를 인가받고, 적어도 하나의 메인 드라이버(410)와 병렬로서 전기적으로 연결되고, 능동 인덕터부(420, 430)와 전기적으로 연결되며, 입력 신호 내의 저주파 신호 대역의 이득을 조절하는 기능을 수행한다. The level control units 440 and 450 receive the input signal input from the input unit V IN and are electrically connected in parallel with at least one main driver 410 and electrically connected to the active inductor units 420 and 430 And performs a function of adjusting the gain of the low frequency signal band in the input signal.

보다 상세하게, 레벌 제어부(440, 450)는, 적어도 하나의 메인 드라이버(410) 각각의 제1 트랜지스터(M1)의 제2 도통 전극과 연결되며, 제5 트랜지스터(M5) 및 제3 가변 저항(RV3)을 포함하는 제1 레벨 제어기(440) 및 적어도 하나의 메인 드라이버(410) 각각의 제2 트랜지스터(M2)의 제2 도통 전극과 연결되며, 제6 트랜지스터(M6) 및 제4 가변 저항(RV4)을 포함하는 제2 레벨 제어기(450)를 포함한다. 이 때, 제5 트랜지스터(M5)는 N 타입의 트랜지스터이고, 제6 트랜지스터(M6)는 P 타입의 트랜지스터일 수 있다.More specifically, the level control units 440 and 450 are connected to the second conduction electrodes of the first transistor M 1 of each of the at least one main driver 410, and the fifth transistor M 5 and the third variable resistor (R V3), the first level controller (440) and at least one is connected to the second conduction electrode of the main driver (410), each second transistor (M 2), including a sixth transistor (M 6), and And a second level controller 450 including a fourth variable resistor R V4 . In this case, the fifth transistor M 5 may be an N-type transistor, and the sixth transistor M 6 may be a P-type transistor.

이 경우, 제5 트랜지스터(M5)의 제1 도통 전극, 제3 가변 저항(RV3)의 일단 및 적어도 하나의 메인 드라이버(410) 각각의 제1 트랜지스터(M1)의 제2 도통 전극은 전기적으로 연결되고, 제5 트랜지스터(M5)의 제2 도통 전극에는 입력 신호가 인가되며, 제5 트랜지스터(M5)의 제어 전극과 제3 가변 저항(RV3)의 타단은 전기적으로 연결될 수 있다. In this case, the first conduction electrode of the fifth transistor M 5 , the one end of the third variable resistor R V3 , and the second conduction electrode of the first transistor M 1 of each of the at least one main driver 410 is electrically connected to the fifth transistor (M 5) of the second conduction electrode, the input signal is applied, and the fifth transistor (M 5) of the control electrode and the third variable resistor one end of the (R V3) can be electrically connected to have.

또한, 제6 트랜지스터(M6)의 제1 도통 전극, 제4 가변 저항(RV4)의 일단 및 적어도 하나의 메인 드라이버(410) 각각의 제2 트랜지스터(M2)의 제2 도통 전극은 전기적으로 연결되고, 제6 트랜지스터(M6)의 제2 도통 전극에는 입력 신호가 인가되며, 제6 트랜지스터(M6)의 제어 전극과 제4 가변 저항(RV4)의 타단은 전기적으로 연결될 수 있다. The second conduction electrode of the second transistor M 2 of each of the first conduction electrode of the sixth transistor M 6 , one end of the fourth variable resistor R V4 and at least one of the main drivers 410 is electrically and connected to, the second conduction electrode of the sixth transistor (M 6) is applied to the input signal, a sixth other end of the transistor (M 6) the control electrode and the fourth variable resistor (R V4) of may be electrically connected .

적어도 하나의 메인 드라이버(410), 제1 능동 인덕터(420), 제2 능동 인덕터(430), 제1 레벨 제어기(440) 및 제2 레벨 제어기(440)의 연결 관계를 정리하면 다음과 같다. 먼저, 적어도 하나의 메인 드라이버(410) 각각의 제1 트랜지스터(M1)의 제2 도통 전극, 제3 트랜지스터(M3)의 제2 도통 전극, 제5 트랜지스터(M5)의 제1 도통 전극 및 제3 가변 저항(RV3)의 일단은 전기적으로 연결되고, 제3 트랜지스터(M3)의 제1 도통 전극, 제1 가변 저항(RV1)의 일단, 제5 트랜지스터(M5)의 제2 도통 전극 각각에는 입력 신호가 인가되고, 제3 트랜지스터(M3)의 제어 전극과 제1 가변 저항(RV1)의 타단은 전기적으로 연결되고, 제5 트랜지스터(M5)의 제어 전극과 제3 가변 저항(RV3)의 타단은 전기적으로 연결된다. 그리고, 적어도 하나의 메인 드라이버(410) 각각의 제2 트랜지스터(M2)의 제2 도통 전극, 제4 트랜지스터(M4)의 제2 도통 전극, 제6 트랜지스터(M6)의 제1 도통 전극 및 제4 가변 저항(RV4)의 일단은 전기적으로 연결되고, 제5 트랜지스터(M5)의 제1 도통 전극, 제2 가변 저항(RV2)의 일단, 제6 트랜지스터(M6)의 제2 도통 전극 각각에는 입력 신호가 인가되고, 제4 트랜지스터(M4)의 제어 전극과 제2 가변 저항(RV2)의 타단은 전기적으로 연결되고, 제6 트랜지스터(M6)의 제어 전극과 제4 가변 저항(RV4)의 타단은 전기적으로 연결될 수 있다.The connection relationship of the at least one main driver 410, the first active inductor 420, the second active inductor 430, the first level controller 440 and the second level controller 440 is summarized as follows. First, a second conduction electrode of the first transistor M 1 of each of the at least one main driver 410, a second conduction electrode of the third transistor M 3 , a first conduction electrode of the fifth transistor M 5 , and the third end of the variable resistor (R V3) is electrically connected to the third transistor (M 3) a first conductive electrode, a first end, a fifth transistor (M 5) of the variable resistor (R V1) of And the control electrode of the third transistor M 3 and the other terminal of the first variable resistor R V1 are electrically connected to each other and the control electrode of the fifth transistor M 5 and the control electrode of the fourth transistor M 5 are electrically connected to each other. The other end of the three variable resistor (R V3 ) is electrically connected. The second conduction electrode of the second transistor M 2 of each of the at least one main driver 410, the second conduction electrode of the fourth transistor M 4 , the first conduction electrode of the sixth transistor M 6 , and the fourth end of the variable resistor (R V4) is electrically connected to the fifth transistor (M 5) a first conductive electrode, a second end, the sixth transistor (M 6) of the variable resistor (R V2) of two conductive electrodes, respectively, the input signal is applied, a fourth transistor the other end of the control electrode and the second variable resistor (R V2) of the (M 4) is electrically connected to a control electrode and a sixth transistor (M 6) The other terminal of the four-variable resistor (R V4 ) may be electrically connected.

요컨대, 본 발명의 일 실시예에 따른 출력 드라이버(400)는, 적어도 하나의 메인 드라이버(410)와 연결되는 능동 인덕터부(420, 430)와 레벨 제어부(440, 450)를 사용하되, 능동 인덕터부(420, 430)에 포함된 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제1 가변 저항(RV1) 및 제2 가변 저항(RV2)이 고주파 신호 대역의 이득을 피킹하며, 레벨 제어부(440, 450)에 포함된 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제3 가변 저항(RV3) 및 제4 가변 저항(RV4)이 저주파 신호 대역의 이득을 줄어들게 한다. 이는 도 5에 도시된 바와 같다. 이에 따라, 본 발명의 출력 드라이버(400)는 기존의 SST 타입의 출력 드라이버보다 프리 엠퍼시스 기능이 강화되는 장점이 있다.That is, the output driver 400 according to an exemplary embodiment of the present invention uses active inductor units 420 and 430 and level control units 440 and 450 connected to at least one main driver 410, The third transistor M 3 , the fourth transistor M 4 , the first variable resistor R V1 and the second variable resistor R V2 included in the first and second amplifying units 420 and 430 are configured to peak the gain of the high- And the fifth transistor M 5 , the sixth transistor M 6 , the third variable resistor R V3 and the fourth variable resistor R V4 included in the level control units 440 and 450 are connected to the low- It reduces the gain. This is as shown in Fig. Accordingly, the output driver 400 of the present invention has an advantage that the pre-emphasis function is enhanced as compared with the conventional SST type output driver.

한편, 도 6에서는 능동 인덕터(420, 430)가 이득을 피킹하는 개념을 도시한 도면이다. Meanwhile, FIG. 6 shows a concept of the active inductors 420 and 430 picking up the gain.

그리고, 도 7은 본 발명의 일 실시예에 따른 출력 드라이버(400)의 동작을 설명하기 위한 회로도이다. 세부적으로, 도 7의 (a)는 입력 신호가 상승 에지일 때의 출력 드라이버(400)의 회로이고, 도 7의 (b)는 입력 신호가 상승 에지일 때의 출력 드라이버(400)의 회로이다. 도 7을 참조하면, 본 능동 인덕터부(420, 430)가 피크 진복을 제어하고, 레벨 제어부(440, 450)는 신호의 디 엠퍼시스(de-emphasis)를 조절한다. 7 is a circuit diagram for explaining the operation of the output driver 400 according to an embodiment of the present invention. 7A is a circuit of the output driver 400 when the input signal is the rising edge and FIG. 7B is a circuit of the output driver 400 when the input signal is the rising edge . Referring to FIG. 7, the active inductor units 420 and 430 control the peak enhancement, and the level control units 440 and 450 adjust the de-emphasis of the signal.

정리하면, 본 발명에 따른 출력 드라이버(400)는 기존에 SST 타입의 드라이버에 사용되었던 부가적인 플립플롭, 프리 드라이버(Pre-driver) 및 로직 회로들을 사용하지 않고, 능동 인덕터부(420, 430)를 사용하여 고속 환경(10Gbps 이상)에서 동작하게 하였으며, 능동 인덕터부(420, 430)의 문제점은 임피던스 매칭은 메인 드라이버(410)를 복수 개 사용함으로써 해결하였다. In summary, the output driver 400 according to the present invention includes the active inductor units 420 and 430 without using any additional flip-flop, pre-driver, and logic circuits used in the SST type driver, The operation of the active inductor units 420 and 430 is accomplished by using a plurality of main drivers 410 for impedance matching.

도 8은 본 발명에 따른 출력 드라이버(400)의 시뮬레이션 결과를 도시한 도면이다. 8 is a diagram showing a simulation result of the output driver 400 according to the present invention.

도 8에 따른 출력 드라이버(400)는 55nm CMOS 공정을 통해 설계 되었으며, 10 Gbps 속도의 신호를 Returen loss -8dB 채널에 인가하여 테스트를 수행하였다. 이 때, 도 8의 (a)는 테스트 채널의 Channel loss를, 도 8의 (b)는 출력 드라이버(400)의 Channel output를, 도 8의 (c)는 본 발명에 따른 공정 Variation에 대한 영향을 도시한 도면이다. The output driver 400 according to FIG. 8 is designed through a 55 nm CMOS process, and a test is performed by applying a signal of 10 Gbps to a Returen loss-8 dB channel. 8 (b) shows the channel output of the output driver 400, and FIG. 8 (c) shows the influence on the process variation according to the present invention. Fig.

도 3에서 설명한 기존의 출력 드라이버는 CMOS 28nm을 이용해서 3.8mW/Gbps가 소모되지만, 도 8을 참조하면, 본 발명의 출력 드라이버(800)는 CMOS 55nm를 이용함에도 불구하고 2mW/Gbps의 전력 소모를 가지는 장점이 있다. 그리고, 추가적인 로직이 없이도 Channel loss를 보상해 줄 수 있게 된다. 또한, 메인 드라이버(410)의 개수로 임피던스 매칭을 수행하므로 공정 Variation에도 Channel loss를 보상을 해줄 수 있다. 3, the output driver 800 consumes 3.8 mW / Gbps using CMOS 28 nm. However, referring to FIG. 8, the output driver 800 of the present invention consumes 2 mW / Gbps power consumption . And, you can compensate for channel loss without additional logic. In addition, since the impedance matching is performed by the number of the main drivers 410, the channel loss can be compensated for the process variation.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다. As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and limited embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Various modifications and variations may be made thereto by those skilled in the art to which the present invention pertains. Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

Claims (10)

출력 드라이버에 있어서,
입력 신호를 인가받는 메인 드라이버;
상기 입력 신호를 인가받고, 상기 메인 드라이버와 전기적으로 연결되고, 상기 입력 신호 내의 고주파 신호 대역의 이득을 조절하는 능동 인덕터부; 및
상기 입력 신호를 인가받고, 상기 메인 드라이버와 전기적으로 연결되고, 상기 입력 신호 내의 저주파 신호 대역의 이득을 조절하는 레벨 제어부;를 포함하는 것을 특징으로 하는 출력 드라이버. In the output driver,
A main driver for receiving an input signal;
An active inductor unit receiving the input signal and electrically connected to the main driver, the active inductor unit adjusting a gain of a high frequency signal band in the input signal; And
And a level controller for receiving the input signal and electrically connected to the main driver, and for adjusting a gain of a low frequency signal band in the input signal. 제1항에 있어서,
상기 메인 드라이버는, P 타입인 제1 트랜지스터; 및 N 타입인 제2 트랜지스터;를 포함하되, 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극에는 상기 입력 신호가 인가되고, 상기 제1 트랜지스터의 제2 도통 전극 및 상기 제2 트랜지스터의 제2 도통 전극은 전기적으로 연결되는 것을 특징으로 하는 출력 드라이버. The method according to claim 1,
The main driver includes: a first transistor of a P type; And an N-type second transistor, wherein the input signal is applied to a control electrode of the first transistor and a control electrode of the second transistor, and the second conduction electrode of the first transistor and the second transistor of the second transistor And the second conduction electrode is electrically connected. 제2항에 있어서,
상기 능동 인덕터부는, 상기 제1 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제3 트랜지스터 및 제1 가변 저항을 포함하는 제1 능동 인덕터; 및 상기 제2 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제4 트랜지스터 및 제2 가변 저항을 포함하는 제2 능동 인덕터;를 포함하는 것을 특징으로 하는 출력 드라이버. 3. The method of claim 2,
A first active inductor connected to a second conducting electrode of the first transistor, the active inductor including a third transistor of a P type and a first variable resistor; And a second active inductor connected to a second conductive electrode of the second transistor, the second active inductor including an N-type fourth transistor and a second variable resistor. 제3항에 있어서,
상기 제3 트랜지스터의 제1 도통 전극 및 상기 제1 가변 저항의 일단에는 상기 입력 신호가 인가되고, 상기 제3 트랜지스터의 제2 도통 전극은 상기 제1 트랜지스터의 제2 도통 전극과 전기적으로 연결되며, 상기 제3 트랜지스터의 제어 전극은 상기 제1 가변 저항의 타단과 전기적으로 연결되고,
상기 제4 트랜지스터의 제1 도통 전극 및 상기 제2 가변 저항의 일단에는 상기 입력 신호가 인가되고, 상기 제4 트랜지스터의 제2 도통 전극은 상기 제2 트랜지스터의 제2 도통 전극과 전기적으로 연결되며, 상기 제4 트랜지스터의 제어 전극은 상기 제2 가변 저항의 타단과 전기적으로 연결되는 것을 특징으로 하는 출력 드라이버.The method of claim 3,
The input signal is applied to the first conduction electrode of the third transistor and the one end of the first variable resistor, the second conduction electrode of the third transistor is electrically connected to the second conduction electrode of the first transistor, The control electrode of the third transistor is electrically connected to the other terminal of the first variable resistor,
The input signal is applied to the first conduction electrode of the fourth transistor and the one end of the second variable resistor, the second conduction electrode of the fourth transistor is electrically connected to the second conduction electrode of the second transistor, And the control electrode of the fourth transistor is electrically connected to the other end of the second variable resistor. 삭제delete 제2항에 있어서,
상기 레벨 제어부는, 상기 제1 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제5 트랜지스터 및 제3 가변 저항을 포함하는 제1 레벨 제어기; 및 상기 제2 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제6 트랜지스터 및 제4 가변 저항을 포함하는 제2 레벨 제어기;를 포함하는 것을 특징으로 하는 출력 드라이버. 3. The method of claim 2,
The level control unit includes: a first level controller coupled to the second conduction electrode of the first transistor, the first level controller including an N-type fifth transistor and a third variable resistor; And a second level controller coupled to the second conduction electrode of the second transistor, the second level controller including a p-type sixth transistor and a fourth variable resistor. 제6항에 있어서,
상기 제5 트랜지스터의 제1 도통 전극, 상기 제3 가변 저항의 일단 및 상기 제1 트랜지스터의 제2 도통 전극은 전기적으로 연결되고, 상기 제5 트랜지스터의 제2 도통 전극에는 상기 입력 신호가 인가되며, 상기 제5 트랜지스터의 제어 전극과 상기 제3 가변 저항의 타단은 전기적으로 연결되고,
상기 제6 트랜지스터의 제1 도통 전극, 상기 제4 가변 저항의 일단 및 상기 제2 트랜지스터의 제2 도통 전극은 전기적으로 연결되고, 상기 제6 트랜지스터의 제2 도통 전극에는 상기 입력 신호가 인가되며, 상기 제6 트랜지스터의 제어 전극과 상기 제4 가변 저항의 타단은 전기적으로 연결되는 것을 특징으로 하는 출력 드라이버.The method according to claim 6,
The first conduction electrode of the fifth transistor, the one end of the third variable resistor, and the second conduction electrode of the first transistor are electrically connected, the input signal is applied to the second conduction electrode of the fifth transistor, The control electrode of the fifth transistor and the other terminal of the third variable resistor are electrically connected,
The first conduction electrode of the sixth transistor, the one end of the fourth variable resistor, and the second conduction electrode of the second transistor are electrically connected, the input signal is applied to the second conduction electrode of the sixth transistor, And the control electrode of the sixth transistor is electrically connected to the other end of the fourth variable resistor. 출력 드라이버에 있어서,
입력 신호를 인가받는 복수의 메인 드라이버;
상기 입력 신호를 인가받고, 상기 복수의 메인 드라이버와 병렬로서 전기적으로 연결되고, 상기 입력 신호 내의 고주파 신호 대역의 이득을 조절하는 능동 인덕터부; 및
상기 입력 신호를 인가받고, 상기 능동 인덕터부와 전기적으로 연결되고, 상기 복수의 메인 드라이버와 병렬로서 전기적으로 연결되며, 상기 입력 신호 내의 저주파 신호 대역의 이득을 조절하는 레벨 제어부;를 포함하는 것을 특징으로 하는 출력 드라이버. In the output driver,
A plurality of main drivers for receiving input signals;
An active inductor unit receiving the input signal and being electrically connected in parallel with the plurality of main drivers and adjusting a gain of a high frequency signal band in the input signal; And
And a level control unit that receives the input signal and is electrically connected to the active inductor unit and is electrically connected in parallel with the plurality of main drivers and adjusts a gain of a low frequency signal band in the input signal Output driver. 제8항에 있어서,
상기 복수의 메인 드라이버 각각은, P 타입인 제1 트랜지스터; 및 N 타입인 제2 트랜지스터;를 포함하되, 상기 제1 트랜지스터의 제어 전극 및 상기 제2 트랜지스터의 제어 전극에는 상기 입력 신호가 인가되고, 상기 제1 트랜지스터의 제2 도통 전극 및 상기 제2 트랜지스터의 제2 도통 전극은 전기적으로 연결되고,
상기 능동 인덕터부는, 상기 복수의 메인 드라이버 각각의 제1 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제3 트랜지스터 및 제1 가변 저항을 포함하는 제1 능동 인덕터; 및 상기 복수의 메인 드라이버 각각의 제2 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제4 트랜지스터 및 제2 가변 저항을 포함하는 제2 능동 인덕터;를 포함하며,
상기 레벨 제어부는, 상기 복수의 메인 드라이버 각각의 제1 트랜지스터의 제2 도통 전극과 연결되며, N 타입의 제5 트랜지스터 및 제3 가변 저항을 포함하는 제1 레벨 제어기; 및 상기 복수의 메인 드라이버 각각의 제2 트랜지스터의 제2 도통 전극과 연결되며, P 타입의 제6 트랜지스터 및 제4 가변 저항을 포함하는 제2 레벨 제어기;를 포함하는 것을 특징으로 하는 출력 드라이버. 9. The method of claim 8,
Each of the plurality of main drivers includes: a first transistor of a P type; And an N-type second transistor, wherein the input signal is applied to a control electrode of the first transistor and a control electrode of the second transistor, and the second conduction electrode of the first transistor and the second transistor of the second transistor The second conduction electrode is electrically connected,
The active inductor unit includes a first active inductor connected to the second conducting electrode of the first transistor of each of the plurality of main drivers, the first active inductor including a P-type third transistor and a first variable resistor; And a second active inductor connected to a second conducting electrode of the second transistor of each of the plurality of main drivers, the second active inductor including an N-type fourth transistor and a second variable resistor,
A first level controller connected to the second conduction electrode of the first transistor of each of the plurality of main drivers, the level controller including an N-type fifth transistor and a third variable resistor; And a second level controller connected to a second conduction electrode of the second transistor of each of the plurality of main drivers, the second level controller including a p-type sixth transistor and a fourth variable resistor. 제9항에 있어서,
상기 복수의 메인 드라이버 각각의 제1 트랜지스터의 제2 도통 전극, 상기 제3 트랜지스터의 제2 도통 전극, 상기 제5 트랜지스터의 제1 도통 전극 및 상기 제3 가변 저항의 일단은 전기적으로 연결되고, 상기 제3 트랜지스터의 제1 도통 전극, 상기 제1 가변 저항의 일단, 상기 제5 트랜지스터의 제2 도통 전극 각각에는 상기 입력 신호가 인가되고, 상기 제3 트랜지스터의 제어 전극과 상기 제1 가변 저항의 타단은 전기적으로 연결되고, 상기 제5 트랜지스터의 제어 전극과 상기 제3 가변 저항의 타단은 전기적으로 연결되고,
상기 복수의 메인 드라이버 각각의 제2 트랜지스터의 제2 도통 전극, 상기 제4 트랜지스터의 제2 도통 전극, 상기 제6 트랜지스터의 제1 도통 전극 및 상기 제4 가변 저항의 일단은 전기적으로 연결되고, 상기 제5 트랜지스터의 제1 도통 전극, 상기 제2 가변 저항의 일단, 상기 제6 트랜지스터의 제2 도통 전극 각각에는 상기 입력 신호가 인가되고, 상기 제4 트랜지스터의 제어 전극과 상기 제2 가변 저항의 타단은 전기적으로 연결되고, 상기 제6 트랜지스터의 제어 전극과 상기 제4 가변 저항의 타단은 전기적으로 연결되는 것을 특징으로 하는 출력 드라이버.
10. The method of claim 9,
The second conduction electrode of the third transistor, the first conduction electrode of the fifth transistor, and the one end of the third variable resistor of each of the plurality of main drivers are electrically connected, The input signal is applied to each of the first conducting electrode of the third transistor, one end of the first variable resistor, and the second conducting electrode of the fifth transistor, and the control electrode of the third transistor and the other end The control electrode of the fifth transistor and the other terminal of the third variable resistor are electrically connected,
A second conduction electrode of the second transistor of each of the plurality of main drivers, a second conduction electrode of the fourth transistor, a first conduction electrode of the sixth transistor, and one end of the fourth variable resistor are electrically connected, The input signal is applied to each of the first conducting electrode of the fifth transistor, one end of the second variable resistor, and the second conducting electrode of the sixth transistor, and the other electrode of the second variable resistor And the control electrode of the sixth transistor and the other end of the fourth variable resistor are electrically connected to each other.
KR1020170031985A 2017-03-14 2017-03-14 Low power output driver for high speed operation KR101888786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170031985A KR101888786B1 (en) 2017-03-14 2017-03-14 Low power output driver for high speed operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170031985A KR101888786B1 (en) 2017-03-14 2017-03-14 Low power output driver for high speed operation

Publications (1)

Publication Number Publication Date
KR101888786B1 true KR101888786B1 (en) 2018-08-14

Family

ID=63230330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031985A KR101888786B1 (en) 2017-03-14 2017-03-14 Low power output driver for high speed operation

Country Status (1)

Country Link
KR (1) KR101888786B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842775B1 (en) * 2007-02-13 2008-07-01 한국과학기술원 Two-stage equalizer, method of two-stage equalization, receiver, and communication system for high speed communication
KR100895384B1 (en) * 2008-03-17 2009-04-29 주식회사 하이닉스반도체 Driver of semiconductor device
US20120242377A1 (en) * 2011-03-24 2012-09-27 Pericom Semiconductor Corp. Re-Driver with Pre-Emphasis Injected Through a Transformer and Tuned by an L-C Tank
KR101281985B1 (en) * 2012-02-29 2013-07-03 고려대학교 산학협력단 Output driver performing pre-emphasis and method for compensating skew of the output driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842775B1 (en) * 2007-02-13 2008-07-01 한국과학기술원 Two-stage equalizer, method of two-stage equalization, receiver, and communication system for high speed communication
KR100895384B1 (en) * 2008-03-17 2009-04-29 주식회사 하이닉스반도체 Driver of semiconductor device
US20120242377A1 (en) * 2011-03-24 2012-09-27 Pericom Semiconductor Corp. Re-Driver with Pre-Emphasis Injected Through a Transformer and Tuned by an L-C Tank
KR101281985B1 (en) * 2012-02-29 2013-07-03 고려대학교 산학협력단 Output driver performing pre-emphasis and method for compensating skew of the output driver

Similar Documents

Publication Publication Date Title
US9240784B2 (en) Single-ended configurable multi-mode driver
US9136690B1 (en) Front-end circuit with electro-static discharge protection
US8659325B2 (en) Circuit and method for current-mode output driver with pre-emphasis
US7408387B2 (en) Output buffer circuit with control circuit for changing resistance of output resistor pair
US8587339B2 (en) Multi-mode driver with multiple transmitter types and method therefor
US20070013411A1 (en) Apparatus and methods for programmable slew rate control in transmitter circuits
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
US11095093B2 (en) Laser driver with high-speed and high-current and current modulating method thereof
US11894655B2 (en) H-bridge integrated laser driver
US8674725B2 (en) Transmitter circuit
KR20110060720A (en) Output driver
TWI437293B (en) Optical communication system using grounded coplanar waveguide
CN104796092A (en) An equalization circuit
US8067984B2 (en) Variable gain circuit
KR101888786B1 (en) Low power output driver for high speed operation
US7180333B2 (en) Current mode logic driver that employs a level shifting mechanism
CN116961644A (en) Driver circuit and electronic device
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US20150381116A1 (en) Power amplifier and class ab power amplifier
JP5956684B2 (en) Driver circuit
WO2020047722A1 (en) Data interface, chip and chip system
KR100771869B1 (en) Output driver capable of pre-emphasis
US8289046B2 (en) Switchable passive termination circuits
US11394172B2 (en) Laser driver with high-speed and high-current and integrated circuit thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant