KR101276730B1 - 발진기 및 이를 이용한 위상 고정 루프 - Google Patents

발진기 및 이를 이용한 위상 고정 루프 Download PDF

Info

Publication number
KR101276730B1
KR101276730B1 KR1020110101620A KR20110101620A KR101276730B1 KR 101276730 B1 KR101276730 B1 KR 101276730B1 KR 1020110101620 A KR1020110101620 A KR 1020110101620A KR 20110101620 A KR20110101620 A KR 20110101620A KR 101276730 B1 KR101276730 B1 KR 101276730B1
Authority
KR
South Korea
Prior art keywords
voltage
compensation
supply
bias
drain
Prior art date
Application number
KR1020110101620A
Other languages
English (en)
Other versions
KR20130037295A (ko
Inventor
최우영
박영석
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110101620A priority Critical patent/KR101276730B1/ko
Publication of KR20130037295A publication Critical patent/KR20130037295A/ko
Application granted granted Critical
Publication of KR101276730B1 publication Critical patent/KR101276730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 일 실시예에 따른 발진기는 신호를 생성하는 발진부, 그리고 상기 발진부에 제1 바이어스 전압을 공급하는 제1 제어부를 포함하되, 상기 제1 제어부는 공급 전압에 기초하여 공급 전류를 생성하는 공급 전류 생성부, 상기 공급 전압의 변화에 대응한 상기 공급 전류의 변화를 감소시키기 위한 제1 제어 전압을 생성하는 제1 제어 전압 생성부, 상기 제1 제어 전압에 기초한 상기 제1 바이어스 전압을 이용하여 바이어스 전류를 생성하는 바이어스 전류 생성부, 상기 공급 전류의 변화에 따른 상기 바이어스 전류의 변화를 보상하기 위한 보상 전압을 생성하는 보상 전압 공급부, 그리고 상기 보상 전압에 기초하여 보상 전류를 생성하는 보상 전류 생성부를 포함한다.

Description

발진기 및 이를 이용한 위상 고정 루프{An oscillator and a PLL using thereof}
본 발명은 발진기 및 이를 이용한 위상 고정 루프에 관한 것이다.
링 발진기(ring oscillator)는 직접화가 쉽고, 주파수 가변 범위가 넓으며, 또한, 다-위상 클럭(multi-phase clock) 신호를 쉽게 생성할 수 있어, 위상 고정 루프의 설계에 많이 사용되고 있다. 하지만, 링 발진기는 전원 잡음과 같은 외부 잡음에 아주 민감하다는 단점이 있다. 따라서, 공급되는 전원 전압의 약간의 변화에 의해서도 출력 주파수의 변동이 커지는 문제가 있어 링 발진기의 사용에 제약이 따르고 있다. 이에, 링 발진기의 전원 잡음에 의한 영향을 최소화하기 위한 연구가 활발히 진행되고 있다.
일반적으로 링 발진기의 전원 잡음에 의한 영향을 최소화하기 위해 공급 전압 레귤레이터(supply voltage regulator)를 사용하는 방법이 있다. 하지만, 이 방법은 레귤레이터를 안정적으로 동작시키기 위해 매우 큰 커패시터가 필요하며, 전력 소모 또한 커지는 문제가 있다.
또한, 전원과 링 발진기의 제어 노드를 AC 커플링 시키는 방법이 있으나, 이 방법 역시 매우 큰 커패시터가 필요하다는 문제가 있다.
이에, 본 발명이 이루고자 하는 기술적 과제는 링 발진기의 전원 잡음에 의한 영향을 감소시키는 데 있다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 발진기는 발진부, 그리고 상기 발진부에 제1 바이어스 전압을 공급하는 제1 제어부를 포함하되, 상기 제1 제어부는 공급 전압에 기초하여 공급 전류를 생성하는 공급 전류 생성부, 상기 공급 전압의 변화에 대응한 상기 공급 전류의 변화를 감소시키기 위한 제1 제어 전압을 생성하는 제1 제어 전압 생성부, 상기 제1 제어 전압에 기초한 상기 제1 바이어스 전압을 이용하여 바이어스 전류를 생성하는 바이어스 전류 생성부, 상기 공급 전류의 변화에 따른 상기 바이어스 전류의 변화를 보상하기 위한 보상 전압을 생성하는 보상 전압 공급부, 그리고 상기 보상 전압에 기초하여 보상 전류를 생성하는 보상 전류 생성부를 포함한다.
일 실시예에서, 상기 발진부에 제2 바이어스 전압을 공급하며, 상기 제2 바이어스 전압이 상기 공급 전압의 변화에 상응하여 변화되도록 상기 제2 바이어스 전압을 제어하는 제2 제어부를 더 포함할 수 있다.
일 실시예에서, 상기 제2 제어부는 상기 공급 전압의 변화에 독립적인 제2 제어 전압을 생성하는 제2 제어 전압 생성부, 그리고 상기 제2 제어 전압에 기초하여, 상기 제2 바이어스 전압을 상기 공급 전압의 변화에 비례하여 변화시키는 조절부를 포함할 수 있다.
일 실시예에서, 상기 제2 제어 전압 생성부는 게이트와 드레인이 서로 연결되는 제2 감지 엔모스 트랜지스터, 그리고 상기 제2 감지 엔모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제2 감지 피모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 발진부는 복수의 지연단을 포함하며, 상기 복수의 지연단은 상기 제1 제어부 및 제2 제어부와 병렬적으로 연결될 수 있다.
일 실시예에서, 상기 제1 제어 전압은 상기 공급 전압의 변화에 비례하여 변할 수 있다.
일 실시예에서, 상기 제1 제어 전압 생성부는 게이트와 소오스가 서로 연결되는 제1 감지 피모스 트랜지스터, 그리고 상기 제1 감지 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 감지 엔모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 바이어스 전류 생성부는 상기 제1 제어 전압을 반전 단자로 입력받고, 상기 제1 바이어스 전압을 출력하는 제1 증폭기, 상기 바이어스 전류를 생성하는 적어도 두 개의 스위칭 소자를 포함하고, 상기 제1 증폭기의 비반전 단자와 출력 단자는 귀환 루프를 형성할 수 있다.
일 실시예에서, 상기 적어도 두 개의 스위칭 소자는 제1 및 제2 바이어스 엔모스 트랜지스터일 수 있다.
일 실시예에서, 상기 공급 전류 생성부는 적어도 하나의 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 보상 전압 공급부는 게이트와 소오스가 서로 연결되는 제1 보상 피모스 트랜지스터, 상기 제1 보상 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터, 그리고 상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되며, 게이트와 드레인이 서로 연결되는 제2 보상 엔모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 공급 전류는 상기 바이어스 전류 및 상기 보상 전류의 합으로 유지될 수 있다.
본 발명의 일 실시예에 따른 발진기는 신호를 생성하는 발진부, 그리고 상기 발진부에 제1 바이어스 전압을 공급하는 제1 제어부를 포함하되, 상기 제1 제어부는 공급 전압에 기초하여 공급 전류를 생성하는 제1 피모스 트랜지스터, 상기 제1 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 바이어스 엔모스 트랜지스터, 상기 제1 바이어스 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 바이어스 엔모스 트랜지스터, 상기 제2 바이어스 엔모스 트랜지스터의 게이트에 출력 단자가 연결되고, 상기 출력 단자와 비반전 단자는 귀환 루프를 형성하는 제1 증폭기, 상기 제1 증폭기의 반전 단자로 제1 제어 전압을 공급하는 제1 제어 전압 생성부, 상기 제1 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터, 상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 보상 엔모스 트랜지스터, 상기 제2 보상 엔모스 트랜지스터의 게이트로 보상 전압을 공급하는 보상 전압 공급부를 포함한다.
일 실시예에서, 상기 발진부에 제2 바이어스 전압을 공급하는 제2 제어부를 더 포함하되, 상기 제2 제어부는 공급 전압의 변화에 독립적인 제2 제어 전압을 출력하는 제2 제어 전압 생성부, 상기 제2 제어 전압을 비반전 단자로 입력받아 제2 바이어스 전압을 출력하며, 출력 단자와 반전 단자는 귀환 루프를 형성하는 제2 증폭기, 상기 제2 증폭기의 출력 단자에 게이트를 통해 연결되는 제1 조절 피모스 트랜지스터, 상기 제1 조절 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 조절 엔모스 트랜지스터, 그리고 상기 제1 조절 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 조절 엔모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제2 제어 전압 생성부는 게이트와 드레인이 서로 연결되는 제2 감지 엔모스 트랜지스터, 그리고 상기 제2 감지 엔모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제2 감지 피모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제2 조절 엔모스 트랜지스터는 상기 제1 바이어스 전압을 게이트로 입력받을 수 있다.
일 실시예에서, 상기 제1 제어 전압 생성부는 게이트와 소오스가 서로 연결되는 제1 감지 피모스 트랜지스터, 그리고 상기 제1 감지 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 감지 엔모스 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 보상 전압 공급부는 게이트와 소오스가 서로 연결되는 제1 보상 피모스 트랜지스터, 상기 제1 보상 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터, 그리고 상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되며, 게이트와 드레인이 서로 연결되는 제2 보상 엔모스 트랜지스터를 포함할 수 있다.
본 발명의 일 실시예에 따른 위상 고정 루프는 발진기를 포함하는 위상 고정 루프에 있어서, 기준 신호 및 상기 발진기의 출력 신호의 위상 차를 검출하고, 상기 위상 차에 대응하는 펄스 신호를 생성하는 위상 검출기, 상기 펄스 신호의 펄스 폭에 대응되는 레벨의 제어 전압을 출력하는 전하 펌프, 상기 제어 전압을 전달받아 상기 출력 신호를 생성하는 발진기를 포함하되, 상기 발진기는 신호를 생성하는 발진부, 공급 전압의 변화에 따른 바이어스 전류의 변화를 제어하기 위한 제1 바이어스 전압을 상기 발진부로 공급하는 제1 제어부, 그리고 상기 공급 전압의 변화에 따른 상기 발진부의 출력 신호의 전압 스윙을 줄이기 위한 제2 바이어스 전압을 상기 발진부로 제공하는 제2 제어부를 포함한다.
본 발명의 일 실시예에 따른 발진기는 전원 잡음에 의한 영향을 최소화할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 발진기는 전원 잡음에 대한 민감도 특성을 25배 이상 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발진기는 설계에 필요한 면적을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 링 발진기의 구조를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 링 발진기의 발진부의 지연 단의 구조를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부의 구조를 개략적으로 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 링 발진기의 제2 제어부의 구조를 개략적으로 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부의 회로도를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 링 발진기의 제2 제어부의 회로도를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 링 발진기의 칩 설계도를 나타낸 것이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 링 발진기의 전원 잡음에 대한 민감도 성능 개선을 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 링 발진기를 이용한 위상 고정 루프의 구조를 개략적으로 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 링 발진기를 사용한 위상 고정 루프의 출력 신호의 지터 특성을 나타낸 그래프이다.
이하에서, 다수의 다양한 실시 예, 또는 본 발명의 다양한 특징들을 구현하는 예시가 제공된다. 소자에 있어서 특정한 예시 및 배열은 본 발명을 간소하게 표현하기 위해 기술된다. 이와 같은 것들은 단순한 예시일 뿐이며, 한정적인 의미로 해석되지 않는다. 또한, 본 발명은 도면 식별 부호 및/또는 문자를 다양한 예시에서 반복한다. 이러한 반복은 간소화 및 명확화를 목적으로 사용되며, 다양한 실시 예 및/또는 논의되는 구성 간의 관계에 대하여 지정되는 것은 아니다.
또한 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미하며, 특정한 구성 요소가 다른 구성 요소 위에, ~에 연결되어 있는, 및/또는 ~에 커플된 등의 문구는 직접적으로 두 구성 요소가 연결된 실시예를 포함할 수 있으며, 추가적으로 또 다른 구성 요소가 두 구성요소 사이에 배치되어, 두 구성 요소가 직접적으로 연결되지 않은 형태의 실시예도 포함할 수 있다. 또한, 제1, 제2 .. 등을 지칭하는 용어들이 여러 구성 요소들을 기술하기 위하여 여기에서 사용되어 질 수 있다면, 상기 구성 요소들은 이러한 용어들로 한정되지 않는 것으로 이해되어 질 것이다. 단지 이러한 용어들은 어떤 구성 요소로부터 다른 구성 요소를 구별하기 위해서 사용되어질 뿐이다.
본 발명의 일 실시예는 발진기 및 이를 이용한 위상 고정 루프에 관한 것으로, 더욱 상세하게는 링 발진기(ring oscillator) 및 이를 이용한 위상 고정 루프에 관한 것이다. 링 발진기는 직접화가 쉽고, 주파수 가변 범위가 넓으며, 또한 다-위상 클럭(multi-phase clock) 신호를 쉽게 생성할 수 있다. 링 발진기는 위상 고정 루프(Phase Locked Loop, PLL)의 구성으로 포함될 수 있으며, 다양한 통신 시스템, 하드디스크 드라이버, 마이크로 프로세서 등의 다양한 분야에 사용될 수 있다.
링 발진기의 발진 주파수는 하기의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
Figure 112011077920810-pat00001
여기서,
Figure 112011077920810-pat00002
는 발진기의 바이어스 전류,
Figure 112011077920810-pat00003
은 발진기의 지연단의 개수를,
Figure 112011077920810-pat00004
은 발진기의 전압 스윙을 나타낸다.
발진기에 공급되는 전원 전압의 전원 잡음(noise)은
Figure 112011077920810-pat00005
및
Figure 112011077920810-pat00006
에 영향을 줄 수 있다. 전원 잡음은 발진기에 공급되는 공급 전압을 변화시키는 노이즈를 의미할 수 있다. 공급 전압은 발진기를 구동하기 위해 인가되는 전압을 의미할 수 있다. 따라서, 전원 잡음을 감지하여
Figure 112011077920810-pat00007
와
Figure 112011077920810-pat00008
를 조절하면, 전원 잡음이 발진 주파수에 미치는 영향을 최소화할 수 있다. 본 출원의 발명자들은 이러한 점에 착안하여 전원 잡음의 영향을 최소화할 수 있는 발진기를 발명하게 되었다.
이하에서, 본 발명의 일 실시예에 따른 링 발진기가 도면을 참조하여 상세히 설명될 것이다. 동일한 참조부호는 동일한 구성을 의미할 수 있으며, 불필요한 반복을 피하기 위하여 중복되는 설명은 생략될 수 있다.
도 1은 본 발명의 일 실시예에 따른 링 발진기의 구조를 개략적으로 나타낸 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 링 발진기는 제1 제어부(100), 제2 제어부(200) 및 발진부(300)를 포함할 수 있다.
발진부(300)는 복수의 지연 단(delay cell)을 포함할 수 있다. 발진부(300)는 예시적으로 4개의 지연 단(310, 320, 330, 340)을 포함할 수 있다. 4개의 지연 단(310, 320, 330, 340)은 입력되는 신호를 순차적으로 지연시켜 출력할 수 있다. 즉, 4개의 지연 단은 체인(chain) 형태로 연결될 수 있다. 구체적으로, 지연 단(340)의 출력 신호가 지연 단(310)의 입력으로 피드백될 수 있다.
공급 전압은 제1 제어부(100), 제2 제어부(200) 및 발진부(300)로 입력될 수 있다. 따라서, 제1 제어부(100), 제2 제어부(200)는 공급 전압의 변화를 감지할 수 있다. 제1 제어부(100)는 제1 바이어스 전압을 생성하여 지연 단(310, 320, 330, 340)으로 공급할 수 있다. 제2 제어부(200)는 제2 바이어스 전압을 생성하여 지연 단(310, 320, 330, 340)으로 공급할 수 있다. 제1 바이어스 전압은 Vnbias를 의미할 수 있다. 제2 바이어스 전압은 Vpbias 또는 Vload를 의미할 수 있다. 제1 바이어스 전압은 공급 전압의 변화에 따른 바이어스 전류의 변화를 최소화하기 위해 발진부(300)로 공급되는 전압을 의미할 수 있다. 제2 바이어스 전압은 공급 전압의 변화에 따른 발진부(300)의 출력 신호의 전압 스윙을 일정 범위로 제어하기 위해 발진부(300)로 공급되는 전압을 의미할 수 있다. 제1 제어부(100) 및 제2 제어부(200)의 보다 구체적인 동작에 대해서는 후술될 것이다.
도 2는 본 발명의 일 실시예에 따른 링 발진기의 발진부의 지연 단의 구조를 나타낸 것이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 발진부(300)의 지연 단(310)의 구조가 도시된다. 지연 단(310, 320, 330, 340)의 구조는 동일할 수 있다.
지연 단(310)은 차동(differential) 구조일 수 있다. 지연 단(310)은 앞 단의 지연 단으로부터 신호를 입력(ClKpi, ClKni)받고, 다음 단의 지연 단으로 신호를 출력(ClKpi +1, ClKni +1)할 수 있다. 지연 단(310)은 공급 전압, 제1 바이어스 전압 및 제2 바이어스 전압을 입력받아 바이어스 전류(
Figure 112011077920810-pat00009
)를 생성할 수 있다. 구체적으로, 지연 단(310)은 피모스 트랜지스터(M1)의 소오스로 공급 전압을 입력받을 수 있다. 또한, 피모스 트랜지스터(M1)의 게이트로 제2 바이어스 전압을 입력받을 수 있다. 입력되는 제2 바이어스 전압은 공급 전압의 변화에 따른 발진부(300)의 출력 신호의 전압 스윙을 일정 범위로 제어하기 위해 발진부(300)로 공급되는 전압을 의미할 수 있다. 엔모스 트랜지스터(M3)는 게이트로 제1 바이어스 전압을 입력받을 수 있다. 입력되는 제1 바이어스 전압은 공급 전압의 변화에 따른 바이어스 전류(
Figure 112011077920810-pat00010
)의 변화를 최소화할 수 있다.
즉, 제1 바이어스 전압 및 제2 바이어스 전압의 제어를 통해 지연 단(310)이 받는 공급 전압 변화에 따른 영향을 최소화할 수 있다.
도 3은 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부의 구조를 개략적으로 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부(100)는 공급 전류 생성부(110), 제1 제어 전압 생성부(120), 바이어스 전류 생성부(130), 보상 전류 생성부(140) 및 보상 전압 공급부(150)를 포함하여 구성될 수 있다.
공급 전류 생성부(110)는 공급 전압을 입력받아 공급 전류(
Figure 112011077920810-pat00011
)를 생성할 수 있다. 공급 전압의 변화에 따라 공급 전류(
Figure 112011077920810-pat00012
)의 크기는 변할 수 있다.
제1 제어 전압 생성부(120)는 공급 전압을 입력받아 공급 전압의 변화에 비례하여 변하는 제1 제어 전압(V1)을 생성할 수 있다. 생성된 제1 제어 전압(V1)은 바이어스 전류 생성부(120)로 입력될 수 있다.
바이어스 전류 생성부(130)는 입력된 제1 제어 전압(V1)을 이용하여 제3 제어 전압(V3)을 생성할 수 있다. 제3 제어 전압(V1)은 제1 제어 전압(V1)과 크기가 같을 수 있다. 제3 제어 전압(V3)은 공급 전류 생성부(110)로 제공되어 공급 전압의 변화에 따른 공급 전류(
Figure 112011077920810-pat00013
)의 변화를 감소시킬 수 있다. 또한, 바이어스 전류 생성부(130)는 제1 제어 전압(V1) 및 제3 제어 전압(V3)을 기초로 제1 바이어스 전압을 생성할 수 있다. 바이어스 전류 생성부(130)는 제3 제어 전압(V3) 및 제1 바이어스 전압을 이용하여 바이어스 전류(
Figure 112011077920810-pat00014
)를 생성할 것이다.
보상 전압 공급부(150)는 공급 전압을 입력받아 공급 전압의 변화에 비례하여 변하는 보상 전압(V2)을 생성할 수 있다. 보상 전압(V2)은 보상 전류 생성부(140)로 입력될 수 있다.
보상 전류 생성부(140)는 입력된 보상 전압(V2)을 이용하여 보상 전류(
Figure 112011077920810-pat00015
)를 생성할 수 있다. 보상 전류(
Figure 112011077920810-pat00016
)는 공급 전류(
Figure 112011077920810-pat00017
)의 변화에 따른 바이어스 전류(
Figure 112011077920810-pat00018
)의 변화를 보상하기 위한 전류를 의미할 수 있다. 즉, 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부(100)에 따르면 공급 전류(
Figure 112011077920810-pat00019
)는 바이어스 전류(
Figure 112011077920810-pat00020
) 및 보상 전류(
Figure 112011077920810-pat00021
)의 합으로 유지될 수 있다.
따라서, 본 발명의 일 실시예에 따른 발진기의 제1 제어부(100)는 공급 전압의 변화에 따른 바이어스 전류의 변화를 감소시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 링 발진기의 제2 제어부의 구조를 개략적으로 나타낸 것이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 링 발진기의 제2 제어부(200)는 제2 제어 전압 생성부(210) 및 조절부(220)를 포함하여 구성될 수 있다.
제2 제어 전압 생성부(210)는 공급 전압을 입력받아 공급 전압의 변화에 독립적인 제2 제어 전압(V4)을 생성할 수 있다. 제2 제어 전압(V4)은 예시적으로 트랜지스터의 문턱 전압(threshold voltage) 값을 가질 수 있다. 제2 제어 전압(V4)은 조절부(220)로 입력될 수 있다.
조절부(220)는 제2 제어 전압(V4)을 이용하여 제4 제어 전압(V5)을 생성할 수 있다. 제2 제어 전압(V4) 및 제4 제어 전압(V5)은 같은 크기를 가질 수 있다. 조절부(220)는 입력되는 공급 전압 및 제4 제어 전압(V5)을 이용하여 공급 전압의 변화에 비례하여 변하는 제2 바이어스 전압을 생성할 수 있다.
따라서, 본 발명의 일 실시예에 따른 발진기의 제2 제어부(200)는 공급 전압의 변화에 따른 발진부(300)의 출력 신호의 전압 스윙을 일정 범위(ex. Vdd-V4)로 제어할 수 있다.
이하에서는, 제1 제어부(100) 및 제2 제어부(200)의 구체적인 구성이 회로도를 통해 보다 상세히 설명될 것이다.
도 5는 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부의 회로도를 나타낸 것이다.
도 5를 참조하면, 공급 전류 생성부(110)는 적어도 하나의 트랜지스터를 포함하여 구성될 수 있다. 예시적으로, 공급 전류 생성부(110)는 하나의 피모스 트랜지스터(P1)로 구성될 수 있다. 공급 전류 생성부(110)는 소오스로 공급 전압을 입력받아 공급 전류(
Figure 112011077920810-pat00022
)를 생성할 수 있다. 공급 전압의 변화에 따라 공급 전류(
Figure 112011077920810-pat00023
)의 크기는 변할 것이다.
제1 제어 전압 생성부(120)는 피모스 트랜지스터(P2) 및 엔모스 트랜지스터(N5)를 포함하여 구성될 수 있다. 피모스 트랜지스터(P2) 및 엔모스 트랜지스터(N5)는 각각 다이오드, 저항 소자로 동작하는 것으로 이해될 수 있다. 피모스 트랜지스터(P2)는 게이트와 드레인이 서로 연결될 수 있다. 엔모스 트랜지스터(N5)의 드레인은 피모스 트랜지스터(P2)의 드레인과 연결될 수 있다. 제1 제어 전압(V1)은 엔모스 트랜지스터(N5)의 드레인과 피모스 트랜지스터(P2)의 드레인이 연결된 노드를 통해 출력될 수 있다. 제1 제어 전압(V1)은 공급 전압의 변화에 비례하여 변할 수 있다. 생성된 제1 제어 전압(V1)은 바이어스 전류 생성부(120)로 입력될 수 있다.
바이어스 전류 생성부(130)는 증폭기(131) 및 적어도 두 개의 스위칭 소자를 포함하여 구성될 수 있다. 예시적으로, 바이어스 전류 생성부(130)는 두 개의 엔모스 트랜지스터(N1, N2)를 포함하여 구성될 수 있다. 엔모스 트랜지스터(N1)의 드레인은 공급 전류 생성부(110)의 피모스 트랜지스터(P1)의 드레인과 연결될 수 있다. 제1 제어 전압 생성부(120)로부터 입력된 제1 제어 전압(V1)은 증폭기(131)의 반전 단자로 입력될 수 있다. 증폭기(131)는 비반전 단자로 제3 제어 전압(V3)을 형성할 수 있다. 제3 제어 전압(V3)은 제1 제어 전압(V1)과 같은 크기를 가질 수 있다. 제3 제어 전압(V3)은 공급 전류 생성부(110)의 피모스 트랜지스터(P1)의 드레인으로 입력되어, 공급 전압의 변화에 따른 공급 전류(
Figure 112011077920810-pat00024
)의 변화를 감소시킬 수 있다. 한편, 증폭기(131)의 출력 단자는 비반전 단자와 귀환 루프를 형성할 수 있다. 증폭기(131)는 출력 단자로 제1 바이어스 전압을 출력할 수 있다. 제1 바이어스 전압은 엔모스 트랜지스터(N2)의 게이트로 입력되어 제3 제어 전압(V3)과 함께 바이어스 전류(
Figure 112011077920810-pat00025
)를 생성할 것이다.
보상 전압 공급부(150)는 피모스 트랜지스터(P3) 및 엔모스 트랜지스터(N6, N7)를 포함하여 구성될 수 있다. 피모스 트랜지스터(P3)는 게이트와 드레인이 서로 연결될 수 있다. 엔모스 트랜지스터(N6)의 드레인은 피모스 트랜지스터(P3)의 드레인과 연결될 수 있다. 엔모스 트랜지스터(N7)의 드레인은 엔모스 트랜지스터(N6)의 소오스와 연결될 수 있다. 엔모스 트랜지스터(N7)의 게이트는 드레인과 서로 연결될 수 있다. 상기와 같은 구성을 통해 보상 전압 공급부(150)는 공급 전압을 입력받아 공급 전압의 변화에 비례하여 변하는 보상 전압(V2)을 생성할 수 있다. 보상 전압(V2)은 피모스 트랜지스터(P3)의 드레인과 엔모스 트랜지스터(N6)의 드레인이 연결된 노드를 통해 출력될 수 있다. 보상 전압(V2)은 보상 전류 생성부(140)로 입력될 수 있다.
보상 전류 생성부(140)는 엔모스 트랜지스터(N3, N4)를 포함하여 구성될 수 있다. 엔모스 트랜지스터(N3)의 드레인은 공급 전류 생성부(110)의 피모스 트랜지스터(P1)의 드레인과 연결될 수 있다. 엔모스 트랜지스터(N3)의 소오스는 엔모스 트랜지스터(N4)의 드레인과 연결될 수 있다. 보상 전류 생성부(140)는 엔모스 트랜지스터(N3)의 드레인으로 공급되는 제3 제어 전압(V3) 및 엔모스 트랜지스터(N4)의 게이트로 입력되는 보상 전압(V2)을 이용하여 보상 전류(
Figure 112011077920810-pat00026
)를 생성할 수 있다. 보상 전류(
Figure 112011077920810-pat00027
)는 공급 전류(
Figure 112011077920810-pat00028
)의 변화에 따른 바이어스 전류(
Figure 112011077920810-pat00029
)의 변화를 보상하기 위한 전류를 의미할 수 있다. 즉, 본 발명의 일 실시예에 따른 링 발진기의 제1 제어부(100)에 따르면 공급 전류(
Figure 112011077920810-pat00030
)는 바이어스 전류(
Figure 112011077920810-pat00031
) 및 보상 전류(
Figure 112011077920810-pat00032
)의 합으로 유지될 수 있다.
한편, 공급 전류 생성부(110) 및 바이어스 전류 생성부(120)는 도 3에서 설명된 지연 단(310)의 전류 거울(current mirror) 구조로 이해될 수 있다. 즉, 제1 제어부(100)는 공급 전압의 변화에 따른 바이어스 전류(
Figure 112011077920810-pat00033
)의 변화를 감소시킬 수 있고, 이를 위한 제1 바이어스 전압을 지연 단(310)으로 공급함으로써, 동일한 효과를 얻을 수 있는 것으로 이해될 수 있다.
도 6은 본 발명의 일 실시예에 따른 링 발진기의 제2 제어부의 회로도를 나타낸 것이다.
도 6을 참조하면, 제2 제어 전압 생성부(210)는 피모스 트랜지스터(P5) 및 엔모스 트랜지스터(N8)를 포함하여 구성될 수 있다. 엔모스 트랜지스터(N8)의 게이트와 드레인은 서로 연결될 수 있다. 엔모스 트랜지스터(N8)의 드레인과 피모스 트랜지스터(P5)의 드레인은 연결될 수 있다. 상기와 같은 구성을 통해 제2 제어 전압 생성부(210)는 공급 전압의 변화에 독립적인 제2 제어 전압(V4)을 생성할 수 있다. 제2 제어 전압(V4)은 예시적으로 트랜지스터의 문턱 전압(threshold voltage) 값을 가질 수 있다. 즉, 제2 제어 전압(V4)은 공급 전압의 변화에 관계없이 소정의 값을 가질 수 있다.
조절부(220)는 증폭기(230), 피모스 트랜지스터(P4) 및 엔모스 트랜지스터(N9, N10)를 포함하여 구성될 수 있다. 제2 제어 전압(V4)은 증폭기(230)의 비반전 단자로 입력될 수 있다. 증폭기(230)는 반전 단자로 제4 제어 전압(V5)을 형성할 수 있다. 제4 제어 전압(V5)은 제2 제어 전압(V4)과 같은 크기를 가질 수 있다. 증폭기(230)의 반전 단자는 엔모스 트랜지스터(N9)의 드레인과 연결될 수 있다. 엔모스 트랜지스터(N9)의 소오스는 엔모스 트랜지스터(N10)의 드레인과 연결될 수 있다. 엔모스 트랜지스터(N9)의 드레인은 피모스 트랜지스터(P4)의 드레인과 연결될 수 있다. 피모스 트랜지스터(P4)의 게이트는 증폭기(230)의 출력 단자와 연결될 수 있다. 증폭기(230)의 출력 단자는 피모스 트랜지스터(P4)를 통해 반전 단자와 귀환 루프를 형성할 수 있다.
즉, 제2 제어 전압(V4)과 같은 크기를 갖는 제5 제어 전압(V5)이 피모스 트랜지스터(P4)의 드레인으로 입력되므로, 피모스 트랜지스터(P4)의 게이트로 입력되는 제2 바이어스 전압은 공급 전압의 변화에 비례하여 변화될 수 있다. 결과적으로, 제2 바이어스 전압은 지연 단(310, 320, 330, 340)의 피모스 트랜지스터(M1)의 게이트로 입력되어 발진부(300) 출력 신호의 전압 스윙을 일정 범위로(ex. Vdd-V4) 유지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 링 발진기의 칩 설계도를 나타낸 것이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 링 발진기는 72μm × 92μm 의 면적을 가질 수 있다. 일반적인 링 발진기는 72μm × 82μm의 면적을 가진다. 일반적인 링 발진기는 본 발명의 일 실시예에 따른 제1 제어부 및 제2 제어부를 포함하지 않는 링 발진기를 의미할 수 있다. 각각의 링 발진기는 0.13μm CMOS 공정을 이용하여 제작하였다.
즉, 본 발명의 일 실시예에 따른 링 발진기는 일반적인 링 발진기에 비해 면적의 큰 증가 없이 공급 전압의 변화에 대한 민감도 특성을 향상시킬 수 있다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 링 발진기의 전원 잡음에 대한 민감도 성능 개선을 나타낸 그래프이다.
도 8은 공급 전압을 1.14 V 에서 1.26 V 까지, 1.2 V 기준 ± 5%의 변화를 주었을 때, 발진 주파수의 변화를 나타내는 그래프이다. 도 8을 참조하면, 본 발명의 일 실시예에 따른 링 발진기는 공급 전압의 변화에 따른 발진 주파수의 변화가 거의 없는 것을 확인할 수 있다. 구체적으로, 공급 전압의 변화에 대한 민감도는 하기의 수학식 2와 같이 정의될 수 있다.
[수학식 2]
Figure 112011077920810-pat00034
즉, 민감도는 발진 주파수 변화율 대 공급 전압 변화율로 정의될 수 있다.
일반적인 경우 민감도는 0.53% / 1%로 측정되었고, 본 실시예의 경우 0.013% / 1%로 측정되었다. 따라서, 본 발명의 일 실시예에 따른 링 발진기는 공급 전압의 변화에 따른 민감도 특성이 일반적인 경우에 비해 약 25배 향상되는 것을 확인할 수 있다. 즉, 본 발명의 일 실시예에 따른 링 발진기는 일반적인 경우보다 공급 전압의 변화에 따른 영향을 감소시킬 수 있다.
도 9는 1.14 V 에서 1.26 V 까지 시간에 따라 공급 전압이 변화하는 경우, 발진 주파수를 측정한 그래프이다. 도 9를 참조하면, 일반적인 경우 민감도는 0.879% / 1%로 측정되었고, 본 실시예의 경우 0.08% / 1%로 측정되었다. 따라서, 본 발명의 일 실시예에 따른 링 발진기는 시간에 따라 공급 전압이 변하는 경우, 따른 민감도 특성이 일반적인 경우에 비해 약 10배 향상되는 것을 확인할 수 있다.
도 10은 본 발명의 일 실시예에 따른 링 발진기를 이용한 위상 고정 루프의 구조를 개략적으로 나타낸 것이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 위상 고정 루프(Phase Locked Loop, PLL)는 위상 검출기(10), 전하 펌프(20), 필터(30) 및 발진기(40)를 포함할 수 있다.
위상 검출기(10)는 기준 신호(ClKref)를 입력받을 수 있다. 위상 검출기(10)는 기준 신호(ClKref)와 발진기(40)의 출력 신호를 입력받아 위상 차를 검출할 수 있다. 위상 검출기(10)는 위상 차에 대응되는 클럭 신호를 생성할 수 있다. 전하 펌프(20)는 위상 검출기(10)로부터 클럭 신호를 전달받아, 클럭 신호의 펄스 폭에 대응되는 레벨의 제어 전압을 생성할 수 있다. 필터(30)는 전하 펌프(20)의 출력 신호를 전달받아 발진기(40)로 입력되는 불필요한 신호들을 제거할 수 있다. 발진기(40)는 필터(30)를 통해 전달받는 상기 제어 전압에 기초하여 특정 주파수를 갖는 신호를 생성할 수 있다. 구체적으로, 발진기(40)는 제1 제어부(100), 제2 제어부(200) 및 발진부(300)를 포함할 수 있다. 제1 제어부(100), 제2 제어부(200) 및 발진부(300)는 공급 전압을 전달받아 특정 주파수를 갖는 신호를 생성할 수 있다.
공급 전압은 위상 검출기(10), 전하 펌프(20) 및/또는 발진기(40)를 구동하기 위한 전압을 의미할 수 있다. 제1 제어부(100)는 제1 바이어스 전압을 발진부(300)로 공급할 수 있다. 제1 바이어스 전압은 공급 전압의 변화에 따른 바이어스 전류의 변화를 최소화하기 위해 발진부(300)로 공급되는 전압을 의미할 수 있다. 제2 제어부(200)는 제2 바이어스 전압을 발진부(300)로 공급할 수 있다. 제2 바이어스 전압은 공급 전압의 변화에 따른 발진부(300)의 출력 신호의 전압 스윙을 일정 범위(ex. Vdd-V4)로 제어하기 위해 발진부(300)로 공급되는 전압을 의미할 수 있다.
발진기(40)는 제1 제어부(100) 및 제2 제어부(200)를 통해 필터(30)로부터 전달받는 공급 전압의 변화에 따른 바이어스 전류의 변화 및/또는 지연 단의 출력 신호의 전압 스윙을 일정 범위로 유지할 수 있다. 따라서, 발진기(40)는 안정적인 발진 주파수를 갖는 신호를 생성할 수 있다.
도 11은 본 발명의 일 실시예에 따른 링 발진기를 이용한 위상 고정 루프의 출력 신호의 지터 특성을 나타낸 그래프이다. 구체적으로, 전원 잡음의 주파수에 따른 위상 고정 루프의 출력 신호의 지터 발생을 측정한 그래프이다. 공급 전압은 1.2 V, lock point는 4 GHz로 설정하였다.
도 11을 참조하면, 일반적인 위상 고정 루프의 출력 신호의 지터는 약 4 MHz의 전원 잡음에 큰 영향을 받는 것을 확인할 수 있다. 하지만, 본 발명의 일 실시예에 따른 링 발진기를 이용한 위상 고정 루프의 출력 신호의 지터는 전원 잡음의 주파수 대역에 관계없이 거의 영향을 받지 않는 것을 확인할 수 있다.
따라서, 본 발명의 일 실시예에 따른 링 발진기를 이용한 위상 고정 루프는 전원 전압으로 인한 공급 전압의 변화에 대한 지터 특성을 향상시킬 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
10: 위상 검출기 110: 공급 전류 생성부
20: 전하 펌프 120: 제1 제어 전압 생성부
30: 필터 130: 바이어스 전류 생성부
40: 발진기 140: 보상 전류 생성부
100: 제1 제어부 150: 보상 전압 공급부
200: 제2 제어부 210: 제2 제어 전압 생성부
300: 발진부 220: 조절부
310, 320, 330, 340: 지연 단

Claims (20)

  1. 발진부; 그리고
    상기 발진부에 제1 바이어스 전압을 공급하는 제1 제어부를 포함하되,
    상기 제1 제어부는
    공급 전압에 기초하여 공급 전류를 생성하는 공급 전류 생성부;
    상기 공급 전압의 변화에 대응한 상기 공급 전류의 변화를 감소시키기 위한 제1 제어 전압을 생성하는 제1 제어 전압 생성부;
    상기 제1 제어 전압에 기초한 상기 제1 바이어스 전압을 이용하여 바이어스 전류를 생성하는 바이어스 전류 생성부;
    상기 공급 전류의 변화에 따른 상기 바이어스 전류의 변화를 보상하기 위한 보상 전압을 생성하는 보상 전압 공급부; 그리고
    상기 보상 전압에 기초하여 보상 전류를 생성하는 보상 전류 생성부를 포함하는 발진기.
  2. 제1 항에 있어서,
    상기 발진부에 제2 바이어스 전압을 공급하며, 상기 제2 바이어스 전압이 상기 공급 전압의 변화에 상응하여 변화되도록 상기 제2 바이어스 전압을 제어하는 제2 제어부를 더 포함하는 발진기.
  3. 제2 항에 있어서,
    상기 제2 제어부는
    상기 공급 전압의 변화에 독립적인 제2 제어 전압을 생성하는 제2 제어 전압 생성부; 그리고
    상기 제2 제어 전압에 기초하여, 상기 제2 바이어스 전압을 상기 공급 전압의 변화에 비례하여 변화시키는 조절부를 포함하는 것을 특징으로 하는 발진기.
  4. 제3 항에 있어서,
    상기 제2 제어 전압 생성부는 게이트와 드레인이 서로 연결되는 제2 감지 엔모스 트랜지스터; 그리고
    상기 제2 감지 엔모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제2 감지 피모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  5. 제2 항에 있어서,
    상기 발진부는 복수의 지연 단을 포함하며,
    상기 복수의 지연 단은 상기 제1 제어부 및 제2 제어부와 병렬적으로 연결되는 것을 특징으로 하는 발진기.
  6. 제2 항에 있어서,
    상기 제1 제어 전압은 상기 공급 전압의 변화에 비례하여 변하는 것을 특징으로 하는 발진기.
  7. 제2 항에 있어서,
    상기 제1 제어 전압 생성부는 게이트와 드레인이 서로 연결되는 제1 감지 피모스 트랜지스터; 그리고
    상기 제1 감지 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 감지 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  8. 제2 항에 있어서,
    상기 바이어스 전류 생성부는
    상기 제1 제어 전압을 반전 단자로 입력받고, 상기 제1 바이어스 전압을 출력하는 제1 증폭기;
    상기 바이어스 전류를 생성하는 적어도 두 개의 스위칭 소자를 포함하고,
    상기 제1 증폭기의 비반전 단자와 출력 단자는 귀환 루프를 형성하는 것을 특징으로 하는 발진기.
  9. 제8 항에 있어서,
    상기 적어도 두 개의 스위칭 소자는 제1 및 제2 바이어스 엔모스 트랜지스터인 것을 특징으로 하는 발진기.
  10. 제2 항에 있어서,
    상기 공급 전류 생성부는 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  11. 제2 항에 있어서,
    상기 보상 전압 공급부는
    게이트와 드레인이 서로 연결되는 제1 보상 피모스 트랜지스터;
    상기 제1 보상 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터; 그리고
    상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되며, 게이트와 드레인이 서로 연결되는 제2 보상 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  12. 제1 항 또는 제2 항에 있어서,
    상기 공급 전류는 상기 바이어스 전류 및 보상 전류의 합으로 유지되는 것을 특징으로 하는 발진기.
  13. 신호를 생성하는 발진부; 그리고
    상기 발진부에 제1 바이어스 전압을 공급하는 제1 제어부를 포함하되,
    상기 제1 제어부는
    공급 전압에 기초하여 공급 전류를 생성하는 제1 피모스 트랜지스터;
    상기 제1 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 바이어스 엔모스 트랜지스터;
    상기 제1 바이어스 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 바이어스 엔모스 트랜지스터;
    상기 제2 바이어스 엔모스 트랜지스터의 게이트에 출력 단자가 연결되고, 상기 출력 단자와 비반전 단자는 귀환 루프를 형성하는 제1 증폭기;
    상기 제1 증폭기의 반전 단자로 제1 제어 전압을 공급하는 제1 제어 전압 생성부;
    상기 제1 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터;
    상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 보상 엔모스 트랜지스터;
    상기 제2 보상 엔모스 트랜지스터의 게이트로 보상 전압을 공급하는 보상 전압 공급부를 포함하는 발진기.
  14. 제13 항에 있어서,
    상기 발진부에 제2 바이어스 전압을 공급하는 제2 제어부를 더 포함하되,
    상기 제2 제어부는
    공급 전압의 변화에 독립적인 제2 제어 전압을 출력하는 제2 제어 전압 생성부;
    상기 제2 제어 전압을 비반전 단자로 입력받아 제2 바이어스 전압을 출력하며, 출력 단자와 반전 단자는 귀환 루프를 형성하는 제2 증폭기;
    상기 제2 증폭기의 출력 단자에 게이트를 통해 연결되는 제1 조절 피모스 트랜지스터;
    상기 제1 조절 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 조절 엔모스 트랜지스터; 그리고
    상기 제1 조절 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되어 전류 통로를 형성하는 제2 조절 엔모스 트랜지스터를 포함하는 발진기.
  15. 제14 항에 있어서,
    상기 제2 제어 전압 생성부는 게이트와 드레인이 서로 연결되는 제2 감지 엔모스 트랜지스터; 그리고
    상기 제2 감지 엔모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제2 감지 피모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  16. 제14 항에 있어서,
    상기 제2 조절 엔모스 트랜지스터는 상기 제1 바이어스 전압을 게이트로 입력받는 것을 특징으로 하는 발진기.
  17. 제13 항에 있어서,
    상기 제1 제어 전압 생성부는 게이트와 소오스가 서로 연결되는 제1 감지 피모스 트랜지스터; 그리고
    상기 제1 감지 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 감지 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  18. 제13 항에 있어서,
    상기 보상 전압 공급부는 게이트와 소오스가 서로 연결되는 제1 보상 피모스 트랜지스터;
    상기 제1 보상 피모스 트랜지스터의 드레인에 드레인을 통해 연결되는 제1 보상 엔모스 트랜지스터; 그리고
    상기 제1 보상 엔모스 트랜지스터의 소오스에 드레인을 통해 연결되며, 게이트와 드레인이 서로 연결되는 제2 보상 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  19. 발진부;
    공급 전압의 변화에 따른 바이어스 전류의 변화를 제어하기 위한 제1 바이어스 전압을 상기 발진부로 공급하며,
    공급 전압에 기초하여 공급 전류를 생성하는 공급 전류 생성부;
    상기 공급 전압의 변화에 대응한 상기 공급 전류의 변화를 감소시키기 위한 제1 제어 전압을 생성하는 제1 제어 전압 생성부;
    상기 제1 제어 전압에 기초한 상기 제1 바이어스 전압을 이용하여 바이어스 전류를 생성하는 바이어스 전류 생성부;
    상기 공급 전류의 변화에 따른 상기 바이어스 전류의 변화를 보상하기 위한 보상 전압을 생성하는 보상 전압 공급부; 그리고
    상기 보상 전압에 기초하여 보상 전류를 생성하는 보상 전류 생성부;
    를 포함하는 제1 제어부; 그리고
    상기 공급 전압의 변화에 따른 상기 발진부의 출력 신호의 전압 스윙을 소정 범위로 유지하기 위한 제2 바이어스 전압을 상기 발진부로 제공하는 제2 제어부를 포함하는 발진기.
  20. 발진기를 포함하는 위상 고정 루프에 있어서:
    기준 신호 및 상기 발진기의 출력 신호의 위상 차를 검출하고, 상기 위상 차에 대응하는 펄스 신호를 생성하는 위상 검출기;
    상기 펄스 신호의 펄스 폭에 대응되는 레벨의 제어 전압을 출력하는 전하 펌프;
    상기 제어 전압을 전달받아 상기 출력 신호를 생성하는 발진기를 포함하되,
    상기 발진기는:
    신호를 생성하는 발진부;
    공급 전압의 변화에 따른 바이어스 전류의 변화를 제어하기 위한 제1 바이어스 전압을 상기 발진부로 공급하며,
    공급 전압에 기초하여 공급 전류를 생성하는 공급 전류 생성부;
    상기 공급 전압의 변화에 대응한 상기 공급 전류의 변화를 감소시키기 위한 제1 제어 전압을 생성하는 제1 제어 전압 생성부;
    상기 제1 제어 전압에 기초한 상기 제1 바이어스 전압을 이용하여 바이어스 전류를 생성하는 바이어스 전류 생성부;
    상기 공급 전류의 변화에 따른 상기 바이어스 전류의 변화를 보상하기 위한 보상 전압을 생성하는 보상 전압 공급부; 그리고
    상기 보상 전압에 기초하여 보상 전류를 생성하는 보상 전류 생성부;
    를 포함하는 제1 제어부; 그리고
    상기 공급 전압의 변화에 따른 상기 발진부의 출력 신호의 전압 스윙을 소정 범위로 유지하기 위한 제2 바이어스 전압을 상기 발진부로 제공하는 제2 제어부를 포함하는 것을 특징으로 하는 위상 고정 루프.
KR1020110101620A 2011-10-06 2011-10-06 발진기 및 이를 이용한 위상 고정 루프 KR101276730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110101620A KR101276730B1 (ko) 2011-10-06 2011-10-06 발진기 및 이를 이용한 위상 고정 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110101620A KR101276730B1 (ko) 2011-10-06 2011-10-06 발진기 및 이를 이용한 위상 고정 루프

Publications (2)

Publication Number Publication Date
KR20130037295A KR20130037295A (ko) 2013-04-16
KR101276730B1 true KR101276730B1 (ko) 2013-06-20

Family

ID=48438309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110101620A KR101276730B1 (ko) 2011-10-06 2011-10-06 발진기 및 이를 이용한 위상 고정 루프

Country Status (1)

Country Link
KR (1) KR101276730B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692396B2 (en) 2015-05-13 2017-06-27 Qualcomm Incorporated Ring oscillator architecture with controlled sensitivity to supply voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025789A (ko) * 1997-09-18 1999-04-06 이계철 고속 저잡음 링발진기용 지연셀
KR20030068829A (ko) * 2002-02-18 2003-08-25 삼성전자주식회사 전원 잡음에 의한 특성 열화가 방지되는 지연동기루프를구비하는 반도체 메모리 장치
KR20080010603A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 전압 제어 발진기
US20090231002A1 (en) 2006-09-14 2009-09-17 Rambus, Inc. Power supply noise rejection in pll or dll circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025789A (ko) * 1997-09-18 1999-04-06 이계철 고속 저잡음 링발진기용 지연셀
KR20030068829A (ko) * 2002-02-18 2003-08-25 삼성전자주식회사 전원 잡음에 의한 특성 열화가 방지되는 지연동기루프를구비하는 반도체 메모리 장치
KR20080010603A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 전압 제어 발진기
US20090231002A1 (en) 2006-09-14 2009-09-17 Rambus, Inc. Power supply noise rejection in pll or dll circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692396B2 (en) 2015-05-13 2017-06-27 Qualcomm Incorporated Ring oscillator architecture with controlled sensitivity to supply voltage

Also Published As

Publication number Publication date
KR20130037295A (ko) 2013-04-16

Similar Documents

Publication Publication Date Title
US8867685B2 (en) Delay-locked loop with dynamically biased charge pump
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
KR101099947B1 (ko) Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7463101B2 (en) Voltage controlled oscillator with temperature and process compensation
TWI390382B (zh) 用於低功率，自我偏壓延遲元件及延遲線的偏壓產生器
US7812652B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
US8368442B1 (en) Charge pump
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
KR101276730B1 (ko) 발진기 및 이를 이용한 위상 고정 루프
US8766674B1 (en) Current-mode buffer with output swing detector for high frequency clock interconnect
US11025234B1 (en) Process and temperature compensated ring oscillator
TWI385926B (zh) 時脈產生器
KR101538537B1 (ko) 차지 펌프 및 이를 이용한 위상 동기 루프 회로
JP5975066B2 (ja) チャージポンプ回路及びｐｌｌ回路
US9479144B2 (en) Extended range ring oscillator using scalable feedback
US6806741B2 (en) Phase comparator capable of performing stable phase comparison for high frequency band
JP2009038542A (ja) 発振回路
US6876238B1 (en) Charge pump
KR100520269B1 (ko) 전압-전류변환기 및 그를 이용한 셀프-오실레이터
KR101102973B1 (ko) 위상 고정 루프
KR101542189B1 (ko) 전하 펌프 및 위상 동기 루프
TWI395087B (zh) 與製程－電壓－溫度（ｐｖｔ）無關的電流控制振盪器
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
KR20110130156A (ko) 전압 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 7