KR101275548B1 - 무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법 - Google Patents

무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법 Download PDF

Info

Publication number
KR101275548B1
KR101275548B1 KR1020110092699A KR20110092699A KR101275548B1 KR 101275548 B1 KR101275548 B1 KR 101275548B1 KR 1020110092699 A KR1020110092699 A KR 1020110092699A KR 20110092699 A KR20110092699 A KR 20110092699A KR 101275548 B1 KR101275548 B1 KR 101275548B1
Authority
KR
South Korea
Prior art keywords
frequency
slot
synchronization
node
offset
Prior art date
Application number
KR1020110092699A
Other languages
English (en)
Other versions
KR20120028290A (ko
Inventor
알렉산더 티렐
건터 아우어
Original Assignee
가부시키가이샤 엔티티 도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔티티 도코모 filed Critical 가부시키가이샤 엔티티 도코모
Publication of KR20120028290A publication Critical patent/KR20120028290A/ko
Application granted granted Critical
Publication of KR101275548B1 publication Critical patent/KR101275548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Abstract

노드들 간의 통신을 위해 송/수신 슬롯들을 이용하는 무선 시스템의 노드에 있어서, 상기 노드는, 상기 무선 시스템에서의 송신 노드로부터 동기화 신호를 수신하고, 상기 동기화 신호로부터 상기 노드 및 상기 송신 노드에서 클럭 제너레이터들 간의 시간 오프셋 및 주파수 오프셋을 도출하도록 구성된 수신 블록, 상기 클럭 제너레이터를 포함하며, 상기 도출된 시간 오프셋 및 상기 도출된 주파수 오프셋에 기초하여 상기 클럭 제너레이터를 업데이트하도록 구성된 슬롯 동기화 블록, 데이터를 전송하도록 구성된 송신 블록을 포함하며, 상기 슬롯 동기화 블록은, 상기 도출된 오프셋에 기초하여 하나의 슬롯의 슬롯 시작을 설정하고, 상기 도출된 주파수 오프셋에 기초하여 이후 슬롯의 슬롯 시작을 설정하도록 구성될 수 있다.

Description

무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법 { Node in a Wireless System and Method for Time and Frequency Synchronizing Nodes in a Wireless System }
본 발명은 네트워크 동기화(network synchronization), 구체적으로 분산 네트워크 동기화(decentralized network synchronization)에 관한 것이다. 본 발명의 다양한 실시 예들은 네트워크 상에서 주파수 동기화와 관련된다.
최근 많은 다양한 아이템들이 무선 성능을 구비하게 되었고, 이에 따라 전자 디바이스들 간의 무선 통신은 더욱 인기를 얻고 있으며 대중화되고 있다.
전자 디바이스들 간의 이러한 무선 통신에 대한 하나의 접근은 애드 혹 네트워크(ad hoc network) 또는 피어-투-피어 네트워크(peer-to-peer network) 즉, 분산 네트워크(decentralized network)에서 디바이스들을 조직하는 것이다.
도 1은 화살표에 의해 도시된 바와 같이 서로 직접 통신 가능한 복수의 무선 디바이스들 MS에 의해 형성되는 애드 혹 네트워크를 나타내는 도면이다. 애드 혹 네트워크는 무선 디바이스들 중 일부는 서로 직접적으로 통신하지만 무선 디바이스(100)과 무선 디바이스(102)와 같이 거리가 떨어진 무선 디바이스들 MS 사이의 통신은 중간 무선 디바이스들을 통해 수행되도록 설정된다. 무선 디바이스들은 모바일 기지국(mobile stations) 또는 무선 통신 가능한 PDAs 또는 그와 같은 환경에서 무선 통신 가능한 다른 전자 디바이스들일 수 있다. 도 1에 도시된 무선 디바이스들은 무선 네트워크에서 "노드(nodes)"로 언급될 수 있다.
이 경우, 각 디바이스 사이 간 통신의 네트워크 동기화가 요구된다. 당해 기술분야에서 알려진 동기화 기술은 노드가 무선 네트워크 상에서 트루(true)가 될 수 있는 완전 메쉬 네트워크(fully meshed network)을 형성하는 것을 가정한다. 하지만, 일반적으로 이러한 가정은 2가지 이유로 유지될 수 없다. 첫째로, 노드가 넓은 영역에 존재하거나 낮은 전송 전력을 가지는 경우를 고려하면, 노드는 단지 도 1에서 언급한 바와 같이 노드의 전송 범위 내에 존재하는 노드들 즉, 이웃 노드들과 통신할 수 있다. 또한, 피어-투 피어 방식에서 노드 사이의 통신을 위해, 완전 메쉬 네트워크는 매우 큰 전력으로 전송하는 노드가 요구된다. 하지만, 노드들이 매우 멀리 떨어지고 높은 간섭을 야기하여, 낮은 전송 전력을 가지는 경우와 같이 항상 노드가 매우 큰 전력으로 전송하는 것은 항상 가능하지 않을 수 있다. 이에 따라, 많은 경우에 있어 도 1에 도시된 바와 같이 무선 네트워크 토폴로지(topolory)는 완전 메쉬된 하나가 아니다. 전자 디바이스(100)과 전자 디바이스(102)와 같이 네트워크에서 2개의 디바이스들은 전송 범위 내에 반드시 포함되지 않지만, 이웃 노드들에 의해 통신가능하며 이에 따라, 멀티-홉 네트워크를 형성한다.
종래 기술의 접근들은 이러한 네트워크에서 분산 방식으로 시간 동기화를 제안한다. 시간 동기화는 모든 노드들 간에 공통 슬롯 구조(common slot structure)를 정의하기 위해 정렬 로컬 시간 유닛(aligning local tine units)으로 정의된다. 기본적으로, 각 무선 디바이스들 MS 간의 슬롯 동기화는 동기식 멀티캐스트 서비스(synchronous multicast service) 및 CoMP(coordinate multipoint) 방식이 가능한 이점이 있다. 게다가, 간섭 관리(interference management) 알고리즘의 설계는 코디네이션(coordination)을 기존 유형으로 하기 때문에, 간단할 수 있다.
도 1에 도시된 네트워크는 펨토셀(femtocells) 네트워크로 고려될 수 있으며, 각 펨토셀은 좋지 않은 클럭 퀄리티를 가지는 값이 싼 로컬 오실레이터를 일반적으로 포함한다. 매크로 셀(macro cell)로부터의 클럭 시그널은 실내에서 얻기 어려울 수 있어, 알려진 접근에 따르면, 동기화는 펨토셀들 간에서 수행된다. 하지만, 클럭 제너레이터와 그에 의해 제공되는 클럭들은 내재적으로 완벽하지 못하다. 즉, 완벽한 시간 트랙 및 시간 상에서의 주파수를 유지할 수 없다. 이에 따라, 클럭 제너레이터 및 그들의 특성은 시간에 따라 변화한다. 하지만, 환경 조건 예를 들면, 온도가 변화하면 그들의 특성 역시 변화한다. 이는 시간 및 주파수 상에서 클럭 지터(jitter)를 발생시키며, 클럭은 주기적으로 재동기화가 요구된다. 이러한 문제는 상술한 바와 같이, 퀄리티가 높은 클럭 제너레이터보다 빠르게 변화하는 특성을 가지는, 퀄리티가 낮은 클럭 제너레이터를 사용하는 펨토 네트워크에서 발생된다. 하지만, 퀄리티가 높은 클럭 제너레이터의 경우라도 완벽한 클럭은 없다.
종래에는 네트워크 동기화에 대한 다양한 방식이 소개되었으며, 이들은 일반적으로 마스터-슬레이브(master-slave) 아키텍쳐 타입에 의존한다. 마스터 클럭은 그들의 타이밍 및 주파수를 슬레이브 클럭에 제공한다. 이러한 해결책은 마스터를 위한 상당히 높은 클럭 퀄리티를 요구하지만, 슬레이브 클럭은 완벽히 마스터 클럭에 종속적이므로, 실패하기 쉽다.
대체적으로 알려진 접근은 분산 방식에서 동기화를 수행하는 것이다. 이러한 시나리오에서, 각 노드는 검출된 이웃 클럭에 기초하여 그들의 클럭을 업데이트하며, 차례로 이는 그들의 이웃들에 영향을 미친다. 그러므로 이러한 접근에서 로컬은 네트워크 동기화를 야기하며, 설계되기 위해 필요한 규칙들(rules)을 업데이트한다. 펄스-커버 오실리레이터 이론(theory o fpulse-coverd oscillators)에 따르면, "Emergent Slot Synchronization in Wireless Networks, Tyrrell,A., Auer, G., Bettstetter, C., IEEE Transactions on Mobile Computting, 2010, vol. 9, pp. 719-732" 및 EP 1 852 998 A1에 기술된 해결책은 시간 동기화에 초점을 맞춘다. 이러한 알려진 접근은 무선 네트워크에서 분산 슬롯 동기화를 수행하기 위해 생물학 기반 기술(biologically inspired technique)을 적용한다. 이러한 알려진 접근에 따르면, 각 노드는 위상 함수 φi(t)를 유지하며, 위상 함수 φi(t)는 주어진 주파수에서 변화한다(φi(t)/dt=1/T). 클럭의 위상은 패킷의 검출된 타이밍
Figure 112011071480657-pat00001
에 기초하여 패킷이 수신되면 업데이트된다. 하지만, 이러한 접근에 따르면,시간 동기화 만이 제공되고, 이용된 오실레이터의 기존 주파수 오프셋은 언급되지 않는다.
또 다른 알려진 기술이 "Synchronization in ad hoc networks based on UTRA TTD" Proceedings IEEE International Symposium on Persona, Indoor and Mobile Radio Communications (PIMRC), 2002(Ebner, A.; Rohling, H.; Halfmann, R. and Lott, M.)에 개시된다. 하지만, 이러한 접근은 UMTS 차량 통신을 타겟으로 하며, 주파수 동기화 작업을 수행하기 전에 시간 동기화를 먼저 요구한다. 구체적으로, 초기 단계에서 GPS (Global Positioning System)를 이용하여 코스(coarse) 또는 원샷타임(one-shot time) 동기화가 수행된다. 다음으로, 미세 시간 동기화(fine time synchronization) 수행된다. 이러한 두 단계의 시간 동기화가 완료된 경우에만, 코스(coarse) 주파수 동기화에 이어서 미세(fine) 주파수 동기화가 수행된다. 하지만, 이러한 접근은 주파수 동기화 수행 이전에 시간 동기화가 먼저 수행될 것을 요구한다. 즉, 초기 단계 없는 이러한 접근은 초기 시간 부정합에 데처할 수 없다. 더하여, 시간 동기화는 실내에서 펨토셀(femtocells)에 대해 이용불가능한 GPS를 이용하여 수행된다. 또한, GPS 클럭이 매우 정확한 것처럼GPS를 이용하는 접근은 주파수 동기화에 이용될 수 있는 μs(microseconds)의 시간 동기화 정확성을 이미 보장한다(Lewandowski, W.; Petit, G. and Thomas, C. "Precision and accuracy of GPS time transfer" IEEE Transactions on Instrumentation and Measurement, 1993, vol. 42, pp. 474-479)
도 2에서, 예를 들어 도 1에 도시된 바와 같은 분산 네트워크에서 빗나간 주파수 동기화의 문제가 자세히 설명될 것이다. 도 2는 예를 들어 도 1에 도시된 바와 같은 네트워크의 세 개의 노드들 노드1, 노드2 및 노드 3의 전송 슬롯을 도시한다. 물론, 이러한 네트워크는 더 적거나 많은 노드들을 포함할 수 있고, 도2는 이러한 네트워크에서 빗나간 주파수 동기화의 문제를 설명하기 위한 도면이다. 노드들에 있어 슬롯의 시작 및 구간은 슬롯 클럭 fi(t)으로 주어진다. 동기화 워드(word)를 수신하자 마자 fi(t)=0에서 슬롯의 시작 시점은 모든 노드들에서 동일한 시점으로 설정되고, 노드 내에서 슬롯의 구간은 fi=
Figure 112011071480657-pat00002
으로 정의되는 클럭 제너레이터 주파수로 주어진다. 도 2에서, 시간 t0 에서 동기화 워드 S가 각 노드 1, 2, 3에서 수신된다. 동기화 워드 또는 동기화 신호 S에 기초하여 각 노드에 대한 슬롯의 시작이 재조정된다. 동기화 워드 S가 주기적으로, 예를 들어 슬롯의 시작을 다시 재조정하기 위한 5개의 슬롯 이후에 기지의 기준에 따라, 수신된다. 이에 따라 시간 동기화는 제 시간에 공통 시작 시점 즉, 각 노드에서 제1 슬롯이 시작하는 시점 t0에서 끝난다.
상기에서 언급된 바와 같이 슬롯 구간은 로컬 클럭 제너레이터의 주파수에 의해 주어진다. 도 2에서 볼 수 있는 바와 같이 노드 1, 2, 3는 각각 각 슬롯에 대한 구간 T1, T2 및 T3을 갖는다. 하지만, 도 2에 도시된 바와 같이 노드 1이 노드 2의 슬롯 구간 T2 보다 길지만, 노드 2의 슬롯 구간 T3 보다 짧은 제1 슬롯 구간 T1 을 갖도록 각 클럭 제너레이터의 주파수는 동기화되지 않는다. 즉, 각 클럭 제너레이터는 그 자신의 주파수에서 동작한다. 이에 따라 노드 2의 슬롯은 시간 T1에서 끝난다.
노드 1의 슬롯은 시간 T2 에서 끝난다. 가장 긴 슬롯은 시간 T2 에서 마지막으로 끝나는 노드3의 슬롯이다. 따라서, 제1 슬롯 이후에 시간 동기화 S가 수신된 다음에 그 다음 슬롯들의 시작 시점들은 더 이상 정렬되지 않고, 도시된 바와 같이 시간이 지남에 따라 확산되게 된다. 즉, 노드 2의 제2 슬롯의 시작 및 노드 1의 제2 슬롯의 시작 사이에 오프셋 t2-t1 이 존재하게 된다. 따라서, 노드 2이 제2 슬롯의 시작 및 노드 3의 제2 슬롯의 시작 사이에 오프셋t3-t1 이 존재하게 된다. 가장 짧은 슬롯, 노드 2의 슬롯 및 가장 긴 슬롯 노드 3의 슬롯 간의 최대 오프셋은 도 2 에 O1 으로 도시된다.
각각의 노드들 간의 이러한 오프셋에 기인하여 다음 슬롯들의 시작 시점들은 더 이상 정렬되지 않고, 주파수 동기화 없이 슬롯 시작에 있어 확산은 시간이 지남에 따라 증가한다. 이는 5개의 슬롯 이후에 가장 짧은 슬롯인 노드 2의 슬롯 및 가장 긴 슬롯인 노드 3의 슬롯 사이의 오프셋을 도시하는 도 2에서 볼 수 있다. 도시된 바와 같이 이러한 오프셋들은 동적으로 증가한다. 실질적으로, 이러한 시나리오에서 노드 3가 단지 4개의 슬롯을 처리하는 동안 노드 2는 이미 5개의 슬롯을 처리하였다.
따라서, 이 경우 노드들은 주파수 동기화되지 않고, 슬롯 길이는 다양하다. 즉, 다음 슬롯들의 시작은 시간이 지남에 따라 분기하게 된다.
본 발명의 목적은 무선 네트워크에서 노드들의 슬롯들 간에서 슬롯 길이 변화를 감소시키거나 방지하기 위한 무선 네트워크에 대한 향상된 동기화 기술을 제공함에 있다. 이러한 목적은 청구항 1에 따른 노드 및 청구항 11에 따른 방법에 의해 달성될 수 있다.
본 발명의 일 실시 예에 따른 노드들 간의 통신을 위해 송/수신 슬롯들을 이용하는 무선 시스템의 노드에 있어서, 상기 노드는,
상기 무선 시스템에서의 송신 노드로부터 동기화 신호를 수신하고, 상기 동기화 신호로부터 상기 노드 및 상기 송신 노드에서 클럭 제너레이터들 간의 시간 오프셋 및 주파수 오프셋을 도출하도록 구성된 수신 블록;
상기 클럭 제너레이터를 포함하며, 상기 도출된 시간 오프셋 및 상기 도출된 주파수 오프셋에 기초하여 상기 클럭 제너레이터를 업데이트하도록 구성된 슬롯 동기화 블록;
데이터를 전송하도록 구성된 송신 블록;을 포함하며,
상기 슬롯 동기화 블록은,
상기 도출된 오프셋에 기초하여 하나의 슬롯의 슬롯 시작을 설정하고, 상기 도출된 주파수 오프셋에 기초하여 이후 슬롯의 슬롯 시작을 설정하도록 구성되는 것을 특징으로 한다.
한편, 본 발명의 일 실시 예에 따른 무선 시스템에서 노드들을 시간 및 주파수 동기화하기 위한 방법에 있어서, 상기 무선 시스템은 상기 무선 시스템의 노드들 간의 통신을 위한 송신/수신 슬롯을 이용하며, 상기 방법은,
상기 무선 시스템에서 수신 노드에서 송신 노드로부터 동기화 신호를 수신하는 단계;
상기 동기화 신호로부터 상기 수신 노드 및 상기 송신 노드에서 클럭 제너레이터들 사이의 시간 오프셋 및 주파수 오프셋을 도출하는 단계; 및
상기 도출된 시간 오프셋 및 상기 도출된 주파수 오프셋에 기초하여 상기 수신 노드의 상기 클럭 제너레이터를 업데이트하는 단계;를 포함하며,
하나의 슬롯의 슬롯 시작은 상기 도출된 시간 오프셋에 기초하여 설정되며, 다음 슬롯의 슬롯 시작은 상기 도출된 주파수 오프셋에 기초하여 설정될 수 있다.
또한, 실시 예들에 따르면, 상기 클럭 제너레이터는, 디지털 오실레이터를 포함하고, 상기 슬롯 동기화 블록은, 상기 클럭 제너레이터를 업데이트하기 위해 상기 디지털 오실레이터의 클럭 신호의 위상을 수정하도록 구성될 수 있다. 또한, 상기 슬롯 동기화 블록은, 시간 오프셋에 따라 위상 증가를 지연시킴에 의해 상기 디지털 오실레이터의 상기 클럭 신호의 상기 위상을 수정하여 상기 시간 동기화를 위해 제공하고, 상기 주파수 오프셋에 따라 상기 위상의 기울기를 변경하여 상기 주파수 동기화를 위해 제공하도록 구성될 수 있다.
또한, 실시 예들에 따르면, 상기 슬롯 동기화 블록은 매 기정의된 개수의 슬롯에 대해 상기 도출된 시간 오프셋에 기초하여 하나의 슬롯의 슬롯 시작을 설정하고, 상기 도출된 주파수 오프셋에 기초하여 다른 슬롯의 슬롯 시작을 설정하도록 구성될 수 있다. 예를 들어, 표준 및 프로토콜에 따라 주파수 동기화는 첫번째 슬롯 이후에, 두번째 슬롯 이후에, 세번째 슬롯 이후에, 네번째 슬롯 이후에 발생하는 반면, 시간 동기화는 매 5개의 슬롯에서 발생한다. 다른 표준에 따르면, 서로 다른 개수의 슬롯들이 이용될 수 있고, 예를 들어, 개수는 5개의 슬롯보다 많거나 적을 수 있으며, 예를 들어, 10개 및 100개 사이가 될 수 있다.
다른 실시 예에 따르면, 상기 수신 블록은 상기 동기화 신호에서 상기 송신 노드의 상기 클럭 제너레이터에 대한 주파수 정보에 기초하여 상기 주파수 오프셋을 도출하도록 구성될 수 있다.
또 다른 실시 예에 따르면, 상기 동기화 신호는 상기 노드에서 이후에 수신되는 복수의 부분을 포함하며, 상기 수신 블럭은 상기 동기화 신호의 상기 이후 부분으로부터 상기 주파수 오프셋을 도출하도록 구성될 수 있다. 상기 동기화 신호는 동기화 워드일 수 있으며, 상기 주파수 오프셋은 상기 노드에서 두 개의 이후 동기화 워드의 수신으로부터 도출될 수 있다.
또 다른 실시 예에 따르면, 상기 슬롯 동기화 블록은 기존의 수정항에 의해 산출된 수정항 및 입력으로써 상기 주파수 오프셋을 수신하는 업그레이드 함수에 의해 상기 클럭 제너레이터의 상기 주파수를 수정함으로써 상기 클럭 제너레이터를 업데이트하도록 구성되며, 상기 입력 함수는 상기 클록 제너레이터 및 상기 무선 시스템이 수렴(convergence)하는 주파수를 정의할 수 있다.
한편, 본 발명의 일 실시 예에 따르면, 컴퓨터 프로그램 제품이 컴퓨터 또는 무선 시스템의 노드에서 실행되는 본 발명에 따른 방법을 수행하기 위해 기계 판독 캐리어(machine-readable carrier) 상에 프로그램 코드를 저장하도록 제공될 수 있다.
따라서, 본 발명의 실시 예들은 시간이 지남에 따라 환경 변화에 따라 다양해지는 클럭에 기인한 클럭 결함에 대응하는 접근을 제공하고, 로컬 오실레이터에 대한 동기화를 제공한다. 네트워크에서 로컬 슬롯 클럭을 구동하는 주파수 동기화가 로컬 주파수 오프셋에 기초하여 클럭을 업데이트함으로써 완전히 분산된 방식으로 수행된다. 이에 따라, 본 발명의 실시 예에 따라 제공되는 무선 네트워크에서 분산된 주파수 슬롯 동기화에 대한 해결책은 펨토셀(femtocell) 네트워크에 특히 적합하고, 스니핑(sniffing)을 통한 동기화는 매크로셀(macrocell) 네트워크에 불가능하거나 어려울 수 있다. 본 발명의 실시 예들에 따른 접근은 상술한 슬롯 전송의 시작 및 종료를 결정하는 슬롯 클럭의 주파수 동기화 문제를 지적한다. 분산된 방식으로 주파수 동기화를 달성하기 위한 로컬 규칙이 설명된다. 본 발명의 실시 예들에 따르면, 동기화 신호와 같이 수신된 신호에 기초하여 산출된 주파수 오프셋은 내부 슬롯 클럿의 구동 주파수를 업데이트하는데 이용되고, 슬롯 클럭의 시간 및 주파수 동기화는 함께 수행된다.
종래의 접근과 비교하면, 본 발명에 따른 실시 예들은 많은 이점을 제공한다. 예를 들어,
- 주파수 동기화는 시간 동기화와 연속적하여 수행되는 것이 아니라 동시에 수행된다.
- 시간 동기화에 이용되는 기존 동기화 시퀀스가 주파수 동기화에 대한 필요한 정보를 충분히 제공하기 때문에 추가적인 오버헤드가 요구되지 않는다.
- 주파수 동기화를 수행하는 것은 클럭이 시간이 지남에 따라 더 안정적임에 따라 요구되는 재동기화 주기를 감소시킨다.
- 동기화는 임의의 초기 주파수 오프셋을 추구하게 된다.
- 시간 및 주파수 동기화가 함께 완료됨에 따라, 동기화는 전반적으로 더 빨리 도달하게 된다.
- 상술한 종래 접근 방식과 비교할 때 시간 및 주파수 동기화가 더 신속히, 더 간단한 방식으로 수행된다.
- 동기화는 자체 방식으로 도달되고, 어떤 외부 타이밍 소스에 의존하지 않는다.
또한, 본 발명의 실시 예들에 따른 추가적인 이점은 클럭을 업데이트하기 위하여 주파수 슬롯 동기화가 링크 레벨 동기화로부터 획득되는 주파수 오프셋을 이용하여 수행된다는 점이다.
또한, 주파수 동기화는 단계적 방식으로 수행되고, 전송에 있어 기정의된 프로토콜이 요구되지 않는다. 임의의 업데이트 함수의 형태는 다양한 함수로부터 선택될 수 있고, 동기화는 여전히 보장된다. 일 예에서, 슬롯 클럭 주파수의 측정은 동기화 신호(synchronization signal) 또는 동기화 워드(synchronization word)(싱크 워드(sync word))의 두 개의 연속한 전송에 기초하여 수행될 수 있다.
도 1은 복수의 무선 디바이스 MS에 의해 수행되는 애드 혹 네트워크의 모식도를 도시한다.
도 2는 도 1에 도시된 분산형 네트워크에서 놓친(missing) 주파수 동기화의 문제를 설명하기 위한 도면이다.
도 3은 대상 클럭 드리프트(클럭 프로세스의 기울기) 및 클럭 노이즈인 결합 클럭 ti(t)의 시간 t의 진행 상태를 도시한다.
도 4는 무선 네트워크에서 노드의 블럭도를 도시한다.
도 5는 15 클럭 로컬 주파수의 시간 t 상에서의 진행 상태를 도시한다.
도 6은 본 발명의 실시 예들에 따른 주파수 동기화를 적용한 결과를 도시하는 도 2와 유사한 도면이다.
이하에서 설명하는 본 발명에 대한 설명 중 동일하거나 유사한 구성은 동일한 참조 번호에 의해 표현된다.
본 발명에 대한 실시 예를 설명하기 이전에, 클럭 드리프트(clock drift)(클럭 처리의 기울기)와 클럭 노이즈(clock noise)에 종속되는 불완전 클럭 ti(t) 및 시간(t)의 관계를 도시한 도 3이 참조된다.
도 3에서는 이상적인 시간이 선(104)로 도시된다. 도시된 바와 같이, 이상적인 로컬 오실레이터에서는 클럭 ti(t) 5초가 5초에 대응되는 것과 같이, 로컬 오실레이터의 완전 클럭은 소정의 시간에 대응한다. 그러나, 클럭은 클럭 타이밍 오프셋이 타임 카운터에 오류를 발생시키고, 클럭 드리프트가 오실레이터의 주기적인 동기화에 요구되는 주파수에 오류를 발생시키는 것과 같이 불완전하다. 오프셋 및 드리프트로 인해 불완전한 시간을 나타내는 선(106)에서 보여지듯이 바람직한 시간은 클럭에 의해 지시하는 시간에 대응되지 않는다. 예를 들어, 선(106)과 선(104)를 비교해보면 알 수 있듯이, 5초 후에 오실레이터에서는 13 초 및 14초 사이의 시간을 지시하고, 오프셋은 선(104)에 비교하였을 때, 선(106)이 보다 가파른 기울기를 가지도록 기울기를 증가시킨다. 시작한 지 15초 후에는 오실레이터가 사실상 30초 이상의 시간을 지시한다. 본 발명의 실시예에서는 결합 시간 및 주파수 동기화로 클럭 오프셋 및 클럭 드리프트를 피하도록 한다. 시간 동기화는 클럭 값을 조절하고, 슬롯 동기화의 경우에는 시간이 일정한 길이의 슬롯으로 나눠지고, 도 2에 대해 설명한 바와 같이, 노드는 슬롯 시작 및 슬롯 끝이 일치한다. 이때, 슬롯 시작은 싱크 워드(sync word)를 이용하여 동기화된다. 주파수 동기는 클럭 드리프트를 보상하기 위해 클럭 기울기를 조절한다. 시간과 주파수 동기화의 측정으로써, 로컬 오실레이터의 실질적인 동작(도 3에 선(106)과 같은)은 도 3의 선(104)의 이상적인 동작에 일치하거나 적어도 근접하게 하는 방식으로 조절된다.
도 4는 도 2에서 설명한 바와 같은 네트워크에서의 노드의 블록도를 도시한 도면이다. 도 2에서 노드(200)는 휴대폰 네트워크, 또는 PDA 장치 또는 무선 통신 기능을 가지는 전자 장치와 같은 모바일 스테이션(mobile station)일 수 있다. 노드(200)는 노드(200)과 네트워크의 다른 노드 사이의 신호 송수신을 위한 안테나(202)를 포함한다. 듀플렉서(duplexer)와 같은 스위치(204)는 수신 블록(206) 또는 전송 블록(208)에 안테나를 선택적으로 연결하도록 제공된다. 스위치(204)는 슬롯 동기화 블록(212)에 의해 제공되는 제어 라인(210)을 통해 수신되는 신호에 의해 제어된다. 수신 블록(206)는 디모듈레이터(214), 디코더(116) 및 동기화 워드 검출기(또는 싱크 워드 검출기)(218)을 포함한다. 전송 블럭(208)은 프레임 생성부(220) 및 모듈레이터(222)를 포함한다. 슬록 동기화 블록(212)는 지연부(224), 로컬 오실레이터(226) 및 샘플/홀드 회로(228)를 포함한다.
수신 블록(206)에서는 안테나(202)로부터 들어오는 기저대역 신호가 디모듈듈레이터(214)를 통과함으로써, 다운컨버젼, 샘플링, 정합 필터링와 같은 신호 처리가 수행된다. 또한, 기저대역 신호는 기저대역 신호에 동기화 워드를 검출하기 위한 동기화 워드 검출기(218)에 인가되고, 동기화 워드로부터 전송 노드와 수신 노드(200) 사이의,
Figure 112011071480657-pat00003
로 표기되는 타이밍 오프셋 및
Figure 112011071480657-pat00004
로 표기되는 주파수 오프셋인, 타이밍 및 주파수 오프셋을 얻어낸다. 타이밍 및 주파수 오프셋은 디모듈레이터(214)에 인가되고, 디모듈레이티드된 신호는 수신된 신호로부터 데이터를 디코딩하고, 도면에 도시되지 않은 노드의 다른 구성에 추가적인 처리를 위해 데이터를 출력하는 디코더(214)에 인가된다. 슬롯 동기화 블록(212)은 슬롯 클록을 제공하는 로컬 오실레이터(226)를 포함한다. 슬롯 클록은 검출된 시간 및 오프셋
Figure 112011071480657-pat00005
및
Figure 112011071480657-pat00006
에 기초하여 업데이트된다. 동기화 워드 검출기(218)에 의해 검출된 주파수 오프셋
Figure 112011071480657-pat00007
은 수신 블럭(206)의 디모듈레이터(214) 뿐만 아니라 슬롯 동기화 블록(212)의 로컬 오실레이터(226)에 인가된다. 동기화 워드 검출기(218)에 의해 검출된 타이밍 오프셋
Figure 112011071480657-pat00008
는 수신 블록(206)의 디모듈레이터(214)와 디코더(216)에 인가될 뿐만 아니라 슬롯 동기화 블록(212)의 지연부(214)에 인가된다. 시간 동기화를 위해 알려진 방법들이 사용될 수 있고, 예를 들면 EP 1,852,998 A1에 도시된 바와 유사한 방법이 사용될 수 있다. 전송의 시작은 클럭 위상의 이산 증가(discrete increment)가 인가되기 전에 T 초 지연될 수 있다. 지연부(224)는 지연 신호를 로컬 오실레이터(226)에 출력하고, 로컬 오실레이터(226)는 전송 모드 또는 수신 모드가 요구되는지 여부를 나타내는 추가적인 입력 신호를 수신하는 샘플/홀드 회로(228)에 신호가 인가되기 전에 상술한 방법에 따라 지연된다. 이 신호는 제어 라인 Tx/Rx를 통하여 인가된다. 샘플/홀드 회로(228)로부터의 출력 신호는 스위치(204)가 수신 블록(206) 또는 전송 블록(210)에 스위칭하기 위한, 라인(210)의 제어 신호이고, 그에 따라 안테나가 개별적이 블록에 연결된다. 주파수 동기화를 위한 방법은 이하에 보다 상세하게 설명될 것이다. 로컬 오실레이터(206)에 의해 제공되어지는 슬롯 클럭 및 노드의 스케쥴러(scheduler)로부터 인가되는 Tx/Rx 신호에 기초하여 송신 및 수신 슬롯이 결정된다.
전송 블록(208)은 데이터가 전송될 수 있을 때 활성화된다. 전송 블록(208)은 라인 데이터를 통해 데이터 신호를 수신하고, 또한 라인 싱크 워드를 통해 동기화 워드를 수신한다. 데이터는 프레임 생성부(220)에 싱크 워드와 멀티플렉싱되고, 본 발명의 일 실시예에 따르면, 싱크 워드는 네트워크상의 모든 노드에 공통되고 노드의 수신 블록(206)의 동기화 워드 검출기(218)에 의하여 사용되는 것이다. 일단, 전송 프레임은 안테나(202)를 통하여 전송되기 전에 모듈레이팅 및 업컨벌팅(upconverting)하기 위한 모듈레이터(222)를 통과하여 형성된다.
발명의 일 실시예에 따르면, 본 발명은 슬롯 동기화 도식로 알려진, EP 1,852,998 A1에 기재된 것이 확장된 것이다. 본 발명의 실시 예에 따라 측정된 주파수 오프셋은 로컬 오실레이터(226)에 의하여 제공된 내부 슬롯 클럭의 구동 주파수를 업데이트하기 위해 사용되어, 본 발명에 의한 주파수 동기화는 시간 동기화와 결합하여 수행된다. 본 발명에 의하면, 슬롯 오실레이터(226)는 업데이트되고, 본 발명의 일 실시예에 따른 오실레이터의 주파수는 이상적으로 상수 1/T에 일치하고, 또한 공칭 주파수 fn=1/T로 표기되는 위상 함수의 1차 도함수로 표현될 수 있다. 로컬 오실레이터에 의해 제공되는 내부 클럭의 드리프트는 fi(t)로 표현된다. 이러한 드리프트는 이상적인 내부 클럭의 오류를 발생키므로, 네트워크의 모든 클럭이 공유 주파수를 일치시키기 위해, 본 발명의 일 실시예를 사용한 네트워크 상의 모든 노드의 로컬 클럭은 수신된 신호에 기초하여 반복적으로 업데이트된다. 노드의 시간 t에서 안테나(202)를 통하여 패킷을 수신하면, 오실레이터 주파수는 아래와 같은 수정항 fc ,i(t)에 의해 업데이트된다.
Figure 112011071480657-pat00009
여기서,
Figure 112011071480657-pat00010
: 클럭i의 주파수
Figure 112011071480657-pat00011
: 공칭 주파수
Figure 112011071480657-pat00012
: 주파수 드리프트
Figure 112011071480657-pat00013
: 주파수 보정
수정항 fc ,i(t)은 패킷이 수신되는 매 시간마다 업데이트되고, 측정된 로컬 오프셋에 기초하여 계산된다.
Figure 112011071480657-pat00014
여기서 t+는 짧은 시간을 의미하고, 예를 들어 시간 t에서 싱크 워드를 포함하는 패킷을 수신한 후의 시간 1μs를 의미한다. 일반적으로, 다른 시간 차가 적용될 수 있고, 예를 들면 시간 차는 디지털 오실레이터의 이산 단계의 범위 내일 수 있고, 예를 들면 디지털 오실레이터는 슬롯 지속시간 T를 100-1000 범위의 수많은 단계로 나눈다.
인수
Figure 112011071480657-pat00015
는 모든 노드에 동일한 스칼라 커플링 인수이고, g는 업데이트 함수이다. 업데이트 함수의 g의 다른 형식이 사용될 수 있고, 예를 들면 1차 필터 (g(x)=x), 또는 망각 인자(forgetting factor)를 포함하는 정교한 함수를 이용한, 간단한 평균이 적용될 수 있다. 평균 함수를 이용하는 것은 이전에 파생된 주파수 오프셋의 부분 또는 모든 것의 평균을 산출함으로써 무선 시스템의 클럭 제너레이터의 평균 주파수를 향하여 수렴한다. 망각 인자를 포함하는 함수는 오로지 이전에 파생된 주파수 오프셋을 고려한다. 또한, 이러한 업데이트 함수를 기초로 네트워크의 노드들은 모든 오실레이터의 평균 주파수를 집중한다. 또 다른 실시예에서는 업데이트 함수가 이전에 파생된 주파수 오프셋의 수정항의 최대 또는 최소를 업데이트하기 위해 선택한 최소/최대 함수일 수 있다. 이것은 최소 주파수 또는 최대 주파수를 가지는 무선 시스템에서 클럭 제너레이터의 주파수를 향하여 빠르게 수렴한다.
스칼라 함수의 스칼라 커플링 인수는 업데이트 함수의 가중치에 이용되고, 스칼라 커플링 인수는 수렴에 요구되는 시간을 기초로 선택되거나 무선 시스템의 토폴로지(topology)를 기초로 선택된다. 노드에서 이용되는 로컬 오실레이터는 상술한 바와 같은 디지털 오실레이터일 수 있으며, 슬롯 동기화 블럭은 상술한 방정식에 따르는 클럭 제너레이터의 주파수를 판단하고, 판단된 주파수에 따라 클럭 제너레이터의 디지털 오실레이터의 위상 신호의 기울기를 설정한다. 이 스칼라 인수
Figure 112011071480657-pat00016
은 0과 1 사이의 값을 가지고, 빠른 수렴(1에 가까운
Figure 112011071480657-pat00017
) 및 동기화의 안정성(0에 가까운
Figure 112011071480657-pat00018
) 사이의 균형을 맞추기 위해 선택된다.
도 5는 클럭(15)의 로컬 주파수의 시간(t)에 대한 변화를 나타내는 그래프이다. 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 로컬 오실레이터의 주파수는 매우 빠르게 동기화 된다.
도 6은 도 2와 유사하게 도시된 도면이나, 발명의 일 실시예에 따른 결과인 주파수 동기화가 도시된다. 도 2에 도시된 것과 유사한 방식으로, 시간 t0에서, 동기화 워드 S는 노드 1,2,3에서 수신된다. 동기화 워드로부터 시간 오프셋
Figure 112011071480657-pat00019
및 주파수 오프셋
Figure 112011071480657-pat00020
이 도 4에 도시된 바와 같이 산출되고, 본 발명의 일 실시예에 따르면, 시간 t0에서 적어도 슬롯의 시작시간은
Figure 112011071480657-pat00021
에 기초하여 동기화된다. 본 발명의 일 실시 예에 따르면, t0에서, 슬롯의 시작시간만이 조절될 수 있으나, 다른 실시예에 따르면, t0에서 산출된 주파수 오프셋
Figure 112011071480657-pat00022
에 기초하여 주파수 또한 조절될 수 있다.
여기서 오직 슬롯들의 시작인지 또는 슬롯들의 시작 및 슬롯들의 구간(즉 로컬 오실레이터의 주파수)인지에 관해서는 각각의 노드들이 배열되어 있는 무선 네트워크의 스펙에 기초로 설정된다.
다른 경우에는, 세 개의 첫 번째 슬롯들이 시간 t1에서 종료되기 위하여 기간 T1 내지 T3는 실질적으로 동일하다고 가정할 수 있다.
본 발명의 일 실시 예에 따르면, 시간 t1에서, 동기화 워드 S 로부터 산출된 주파수 오프셋을 기초로 주파수 동기화가 다시 수행될 수 있다. 그렇게 함으로써, 다음의 슬롯의 슬롯 길이를 보장할 수 있고, 각각의 두 번째 슬롯들 또한 세 개의 노드 모두에서 동일하거나 또는 적어도 실질적으로 동일할 수 있다.
주파수 동기화는 각각의 슬롯의 끝부분 또는 각각의 다음 슬롯의 시작부분(즉 시간 t2, t3, t4, t5)에 동기화될 수 있다.
그러나, 본 발명의 일 실시 예에 따른 방식에 한정되는 것은 아니다. 오히려, 각각의 노드들 및 오실레이터들의 각각의 데이터 시트(data sheets)로부터 알려진 로컬 오실레이터의 퀄리티에 의존할 수 있다. 이 경우 도 6에 나타낸 각각의 시간에서 각각의 노드 1, 2, 3 내의 로컬 오실레이터의 주파수를 동기화하거나, 업데이트하는 것이 필요하지 않을 수 있다. 이 경우에는 오히려, 주파수 동기화를 오직 매 초마다 또는 모든 세 번째 슬롯에서 주파수 동기화를 수행하는 것으로 충분할 수 있다. 예를 들어서, 시간 t2 또는 t3에서, 각각의 노드에서 사용되는 오실레이터의 안정성이 제공되면, 특정된 내성(tolerance)에 따른 요구되는 시간에서 일정한(constant) 슬롯 길이를 유지하는데 충분할 것이다.
또한, 다른 주파수 동기화는 사용되는 오실레이터의 품질 및 신뢰성에 의존하는 다른 노드들에 적용될 수 있다. 예를 들어, 노드 2가 오직 매 두 번째 초(every time instance)(즉 t2, t4)에 업데이트 되는 동안, 노드 1은 주파수에 관하여, 매 초 t1, t2, t3, t4, t5에 업데이트 될 수 있다. 이 경우, t5에 새로운 동기화 워드 S가 모든 노드들에 수신된다고 가정하면, 노드 2에서 시작시간의 설정만이 조정될 뿐, 주파수 동기화는 수행되지 않는다. 로컬 오실레이터의 신뢰성에 따라, 다음의 주파수 동기화는 오직 요소 t6(즉 두 번째 동기화 워드(미도시)를 수신한 후 첫 번째 슬롯의 다음 슬롯)에 필요한 것으로 여겨질 수 있다.
노드 3은 각각의 세 번째 슬롯 후에 주파수 또는 주파수 동기화의 업데이트를 요구하는 더욱 신뢰할 수 있는 로컬 오실레이터를 포함할 수 있다. 이 경우, 노드 2와 동일한 방식으로, 동기화 작업을 수신하면, 시간 t5에서 다음 슬롯의 시작의 업데이트는 동기화 워드로부터 산출된 정보를 기초로 설정될 수 있다. 반면에, 시간 t6에서 다음 차례의 주파수 동기화가 수행될 수 있다.
본 발명의 일 실시 예에 따르면, 주파수 동기화는 노드 내에서 동적으로 제어될 수 있는 노드의 요소에 요구되어 진다. 예를 들어, 노드의 내부에서 로컬 오실레이터의 드리프트를 나타내는 측정을 결정함으로써, 예를 들어, 기 설정된 값(threshold)이 현재의 슬롯의 끝에서 초과한 경우, 주파수 드리프트를 결정하기 위한 정기적인 또는 주기적인 기반의 주파수를 비교함으로써, 주파수 오프셋 정보에 따른 주파수 동기화가 수행될 수 있다.
또 다른 실시 예에 따른 동적인 방법은, 각 노드에서 기 설정되고 고정된 “업데이트 인터벌”의 제공 없이 사용될 수 있다. 오히려 각 노드는 로컬 오실레이터의 드리프트를 결정하고, 주파수 동기화가 동적으로 필요한 각각의 요소를 정시에 설정한다.
주파수 오프셋 정보는 동기화 워드로부터 수신측 노드에서 얻어질 수 있다. 예를 들어, 송신측 노드의 주파수를 나타내는 동기화 워드에 포함되어 전송된 정보를 기초로 수신측 노드에서 얻어질 수 있다. 동기화 워드가 전송된 시간을 알면서, 수신측 노드는 수신측 노드의 로컬 오실레이터와 송신측 노드의 로컬 오실레이터 사이의 주파수 오프셋을 결정할 수 있다.
다른 방법으로, 동기화 워드는 송신측 노드의 오실레이터의 주파수를 나타내는 데이터를 포함할 수 있다. 동기화 워드는 수신된 두 개의 부분들 또는 두 개의 동기화 워드들을 포함할 수 있고, 두개의 연속되는 워드들로부터 슬롯들의 길이는 주파수 오프셋이 결정될수 있도록 산출될 수 있다.
상술한 바와 같이, 본 발명의 다양한 실시 예에 따르면, 실질적으로 일정한 구간을 갖는 기 설정된 개수의 슬롯들이 전송/수신된 후에 멀티-노드 무선 통신 네트워크에서 각 슬롯의 신뢰할 수 있는 시작 시간(즉 구간 내에서 다음 차례의 동기화 워드가 수신되기까지, 모든 슬롯들은 실질적으로 도 6에 나타난 바와 같이, 동시에 종료된다)은 제공할 수 있다.
비록 상세한 설명에서 몇몇 실시 예들이 장치로서 설명되어 있을지라도, 이에 대응되는 방법으로 설명되는 것 또한 당업자에게 자명할 것이다. 또한 상세한 설명에서 몇몇 실시 예들이 방법으로서 설명되어 있을지라도, 이에 대응되는 장치로 설명되는 것 또한 당업자에게 자명할 것이다.
또한 본 발명의 일 실시 예에 따른 발명은 소프트웨어 또는 하드웨어로서 구현될 수 있다. 이러한 구현은 전기적으로 판독가능한 제어 신호가 저장된 디지털 저장 매체, 예를 들어 컴퓨터 판독 가능한 플로피 디스크, DVD, CD, ROM, PROM, EPROM, EEPROM 또는 FLASH MEMORY로 수행될 수 있다.
본 발명의 일 실시 예에 따른 발명은, 상술한 본 발명의 일 실시 예에 따른 방법들이 수행되는 프로그램 작동 가능한 컴퓨터 시스템에서 작동이 가능한 전기적으로 판독 가능한 제어 신호들을 포함하는 데이터 캐리어를 포함할 수 있다.
일반적으로, 본 발명의 일 실시 예들은 프로그램 코드가 기록된 컴퓨터 프로그램 제품으로 구현될 수 있다. 본 발명의 일 실시 예에 따른 방법을 수행하는 프로그램 코드는 그 프로그램 코드가 기록된 컴퓨터 프로그램 제품이 컴퓨터에서 수행될 때 상술한 방법들이 수행될 수 있다. 여기서 프로그램 코드는 기계 판독 가능한 요소에 저장될 수 있다.
그러므로, 본 발명의 일 실시 예에 따른 데이터 캐리어(또는 디지털 저장 매체 또는 컴퓨터 판독가능한 매체)는 상술한 방법들을 수행하기 위한 컴퓨터 프로그램이 기록될 수 있다.
또한, 본 발명의 일 실시 예에 따른 방법은 데이터 스트림 또는 컴퓨터 프로그램을 나타내는 신호들의 시퀀스 일 수 있다. 여기서 데이터 스트림 또는 신호들의 시퀀스는 데이터 통신 연결, 또는 인터넷을 통하여 전송되는 것으로 구현될 수 있다.
본 발명의 다른 실시 예에 따르면, 상술한 방법들을 수행하기 위해 구성된 처리 수단, 예를 들어 컴퓨터, 프로그램 작성 가능한 로직 장치를 포함한다.
본 발명의 다른 실시 예에 따르면, 상술한 방법들을 수행하기 위한 컴퓨터 프로그램이 설치된 컴퓨터를 포함한다.
본 발명의 몇몇 실시 예에 따르면, 프로그램 작성 가능한 로직 장치(예를 들어 필드 프로그래머블 게이트 어레이)가 상술한 방법들을 수행하기 위하여 사용될 수 있다. 또한 몇몇 실시 예에 따르면, 필드 프로그래머블 게이트 어레이는 상술한 방법들을 수행하기 위하여 마이크로 프로세서와 동작할 수 있다. 일반적으로 상술한 방법들은 어떠한 하드웨어 장치에 의하여 수행될 수 있다.
이상, 상술한 실시형태를 이용하여 본 발명에 대해서 상세히 설명했으나, 당업자에게 있어서는, 본 발명이 본 명세서 중에 설명한 실시 형태에 한정되는 것이 아니라는 것은 명백하다. 본 발명은, 특허청구 범위의 기재에 의해 정해지는 본 발명의 취지 및 범위를 일탈하지 않고 수정 및 변경 형태로서 실시할 수 있다. 따라서, 본 명세서의 기재는, 예시 설명을 목적으로 하는 것이며, 본 발명에 대해서 어떠한 제한적인 의미를 갖는 것은 아니다.
214: 디모듈레이터 216: 디코더
218: 동기화 워드 검출기 220: 프레임 생성부
222: 모듈레이터

Claims (16)

  1. 노드들 간의 통신을 위해 송/수신 슬롯들을 이용하는 무선 시스템의 노드에 있어서, 상기 노드는,
    상기 무선 시스템에서의 송신 노드로부터 동기화 신호를 수신하고, 상기 동기화 신호로부터 상기 노드 및 상기 송신 노드에서 클럭 제너레이터들 간의 시간 오프셋 및 주파수 오프셋을 도출하도록 구성된 수신 블록;
    상기 클럭 제너레이터를 포함하며, 상기 도출된 시간 오프셋 및 상기 도출된 주파수 오프셋에 기초하여 상기 클럭 제너레이터를 업데이트하도록 구성된 슬롯 동기화 블록; 및
    데이터를 전송하도록 구성된 송신 블록;을 포함하며,
    상기 슬롯 동기화 블록은,
    상기 도출된 오프셋에 기초하여 하나의 슬롯의 슬롯 시작을 설정하고, 상기 도출된 주파수 오프셋에 기초하여 이후 슬롯의 슬롯 시작을 설정하도록 구성되는 것을 특징으로 하는 노드.
  2. 제1항에 있어서,
    상기 슬롯 동기화 블록은,
    상기 도출된 주파수 오프셋에 기초하여 적어도 하나의 상기 이후 슬롯에 대한 클럭 제너레이터를 업데이트하도록 구성된 것을 특징으로 하는 노드.
  3. 제1항에 있어서,
    상기 동기화 신호들은 기설정된 시간 구간들에서 상기 노드에서 수신되며,
    상기 동기화 신호의 수신 다음에 제1 슬롯의 시작은 상기 도출된 시간 오프셋에 기초하여 업데이트되며,
    이후 동기화 신호들 사이 구간에서 적어도 하나의 슬롯의 시작은 상기 도출된 주파수 오프셋에 기초하여 설정되는 것을 특징으로 하는 노드.
  4. 제3항에 있어서,
    상기 이후 동기화 신호들 사이 구간에서 슬롯들의 서브셋에 대한 각 슬롯의 시작은 상기 도출된 주파수 오프셋에 기초하여 설정되는 것을 특징으로 하는 노드.
  5. 제3항에 있어서,
    상기 제1 슬롯의 시작은 상기 도출된 주파수 오프셋에 기초하여 추가적으로 설정되는 것을 특징으로 하는 노드.
  6. 제1항에 있어서,
    상기 노드는 자신의 클럭 제너레이터의 주파수 드리프트(drift)을 결정하고, 상기 주파수 드리프트에 기초하여, 상기 도출된 주파수 오프셋에 기초한 하나의 슬롯의 시작을 설정하는데 요구되는 슬롯들 사이 구간을 결정하도록 구성되는 것을 특징으로 하는 노드.
  7. 제1항에 있어서,
    상기 클럭 제너레이터는, 디지털 오실레이터를 포함하고,
    상기 슬롯 동기화 블록은, 상기 클럭 제너레이터를 업데이트하기 위해 상기 디지털 오실레이터의 클럭 신호의 위상을 수정하도록 구성되는 것을 특징으로 하는 노드.
  8. 제7항에 있어서,
    상기 슬롯 동기화 블록은,
    시간 오프셋에 따라 위상 증가를 지연시킴에 의해 상기 디지털 오실레이터의 상기 클럭 신호의 상기 위상을 수정하여 상기 시간 동기화를 위해 제공하고, 상기 주파수 오프셋에 따라 상기 위상의 기울기를 변경하여 상기 주파수 동기화를 위해 제공하도록 구성되는 것을 특징으로 하는 노드.
  9. 제1항에 있어서,
    상기 수신 블록은 상기 동기화 신호에서 상기 송신 노드의 상기 클럭 제너레이터에 대한 주파수 정보에 기초하여 상기 주파수 오프셋을 도출하도록 구성되는 것을 특징으로 하는 노드.
  10. 제1항에 있어서,
    상기 동기화 신호는,
    상기 노드에서 이후에 수신되는 복수의 부분들을 포함하며,
    상기 수신 블록은,
    상기 동기화 신호의 상기 이후 부분 또는 상기 노드에서 수신되는 이후 동기화 신호 부분으로부터 상기 주파수 오프셋을 도출하도록 구성되는 것을 특징으로 하는 노드.
  11. 제1항에 있어서,
    상기 슬롯 동기화 블록은,
    기존 수정항(correction term)으로부터 산출된 수정항 및 입력으로써 상기 주파수 오프셋을 수신하는 업데이트 함수에 의해 상기 클럭 제너레이터의 상기 주파수를 수정함으로써 상기 클럭 제너레이터를 업데이트하도록 구성되며,
    상기 업데이트 함수는 상기 클럭 제너레이터가 수렴(convergence)하는 주파수를 정의하는 것을 특징으로 하는 노드.
  12. 제11항에 있어서,
    상기 업데이트 함수는,
    상기 수정항의 상기 업데이트를 위해 이전에 도출된 주파수 오프셋의 최소 또는 최대값을 선택하여, 최소 주파수 또는 최대 주파수를 갖는 상기 무선 시스템에서 상기 클럭 제너레이터의 상기 주파수 방향으로 빠르게 수렴하는 최소/최대 함수; 또는
    상기 이전에 도출된 주파수 오프셋의 전부 또는 서브셋을 평균하여 상기 무선 시스템에서 클럭 제너레이터의 평균 주파수 방향으로 수렴하는 평균 함수; 또는
    상기 이전에 도출된 주파수 오프셋의 서브셋을 고려하는 망각 요소(forgetting factor)를 포함하는 함수;를 포함하는 것을 특징으로 하는 노드.
  13. 제11항에 있어서,
    상기 슬롯 동기화 블록은 스케일러 커플링 요소에 의해 상기 업데이트 함수를 고려하도록 구성되며, 상기 스케일러 커플링 요소는 수렴 시간에 기초하거나, 상기 무선 시스템의 토폴로지에 기초하여 선택되는 것을 특징으로 하는 노드.
  14. 제13항에 있어서,
    상기 슬롯 동기화 블록은 다음 수학식에 따라 상기 클럭 제너레이터의 상기 주파수를 결정하고 상기 결정된 주파수에 따라 상기 클럭 제너레이터의 디지털 오실레이터의 위상 신호의 기울기를 설정하도록 구성되며,
    Figure 112013006722993-pat00023

    여기서,
    Figure 112013006722993-pat00024
    는 클럭 i 의 주파수,
    Figure 112013006722993-pat00025
    은 공칭 주파수(nominal frequency ),
    Figure 112013006722993-pat00026
    는 주파수 드리프트(frequency drift),
    Figure 112013006722993-pat00027
    는 주파수 정정(frequency correction)을 의미함,
    상기 수정항은 동기 신호가 수신되는 각 시점에 업데이트되며, 추정된 로컬 오프셋에 기초하여 산출되며,
    Figure 112013006722993-pat00028

    여기서, t+ 는 상기 동기화 워드가 수신된 순간 t 이후의 순간을 나타내며, γ는 스케일러 커플링 요소이고, 상기 업데이트 함수이며,
    Figure 112013006722993-pat00029
    는 상기 도출된 주파수 오프셋인 것을 특징으로 하는 노드.
  15. 무선 시스템에서 노드들을 시간 및 주파수 동기화하기 위한 방법에 있어서, 상기 무선 시스템은 상기 무선 시스템의 노드들 간의 통신을 위한 송신/수신 슬롯을 이용하며, 상기 방법은,
    상기 무선 시스템에서 수신 노드에서 송신 노드로부터 동기화 신호를 수신하는 단계;
    상기 동기화 신호로부터 상기 수신 노드 및 상기 송신 노드에서 클럭 제너레이터들 사이의 시간 오프셋 및 주파수 오프셋을 도출하는 단계; 및
    상기 도출된 시간 오프셋 및 상기 도출된 주파수 오프셋에 기초하여 상기 수신 노드의 상기 클럭 제너레이터를 업데이트하는 단계;를 포함하며,
    하나의 슬롯의 슬롯 시작은 상기 도출된 시간 오프셋에 기초하여 설정되며, 다음 슬롯의 슬롯 시작은 상기 도출된 주파수 오프셋에 기초하여 설정되는 것을 특징으로 하는 방법.
  16. 무선 시스템에서 노드들을 시간 및 주파수 동기화하기 위한 방법을 실행하는 컴퓨터 판독가능 기록매체에 있어서,
    상기 방법은, 컴퓨터 또는 무선 시스템의 노드에서 실행되는 제15항의 방법인 것을 특징으로 하는 컴퓨터 판독가능 기록매체.
KR1020110092699A 2010-09-13 2011-09-14 무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법 KR101275548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10176472.8 2010-09-13
EP10176472A EP2429105B1 (en) 2010-09-13 2010-09-13 Node in a wireless system with time and clock frequency synchronizing and corresponding method

Publications (2)

Publication Number Publication Date
KR20120028290A KR20120028290A (ko) 2012-03-22
KR101275548B1 true KR101275548B1 (ko) 2013-06-20

Family

ID=43651398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092699A KR101275548B1 (ko) 2010-09-13 2011-09-14 무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법

Country Status (5)

Country Link
US (1) US8675636B2 (ko)
EP (1) EP2429105B1 (ko)
JP (1) JP5318928B2 (ko)
KR (1) KR101275548B1 (ko)
CN (1) CN102404840B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231889A1 (en) * 2019-05-14 2020-11-19 Space Exploration Technologies Corp. Chip to chip time synchronization
US11133806B1 (en) 2019-05-14 2021-09-28 Space Exploration Technologies Corp. Phase lock loop (PLL) synchronization
US11855362B2 (en) 2019-05-14 2023-12-26 Space Exploration Technologies Corp. Half duplex mode digital beamforming device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120328061A1 (en) * 2011-06-27 2012-12-27 Nokia Corporation Method, apparatus, and computer program product for using discovered clock in a first communications protocol to synchronize networking activity in a second communications protocol
FR2979506B1 (fr) * 2011-08-30 2013-08-30 Bull Sas Procede de synchronisation d'une grappe de serveurs et grappe de serveurs mettant en oeuvre ce procede
KR101967169B1 (ko) * 2012-05-16 2019-04-09 삼성전자주식회사 디바이스간 네트워크에서 동기화 방법 및 장치
CN102710359B (zh) * 2012-06-27 2014-12-24 北京东土科技股份有限公司 一种基于ieee1588的精确时钟频率同步方法及装置
US8923464B2 (en) 2012-11-16 2014-12-30 Qualcomm Incorporated Methods and apparatus for enabling distributed frequency synchronization
US9226251B2 (en) * 2012-11-30 2015-12-29 Qualcomm Incorporated Systems and methods for optimization of synchronization message transmission intervals in a peer-to-peer network
US9215644B2 (en) * 2013-03-15 2015-12-15 Facebook, Inc. Distribution node and client node for next generation data network
KR102163492B1 (ko) * 2013-07-15 2020-10-08 삼성전자 주식회사 무선 통신 시스템에서 장치 간 통신을 위한 동기 방법 및 장치
CN103414532B (zh) * 2013-07-24 2016-05-25 上海傲蓝信息科技有限公司 一种时钟同步方法
US9363776B2 (en) * 2013-09-30 2016-06-07 Qualcomm Incorporated High precision access point to access point synchronization in an indoor position location system
KR101505038B1 (ko) * 2014-02-13 2015-03-24 삼지전자 주식회사 신호 동기 시스템 및 방법
US9952620B2 (en) * 2014-04-10 2018-04-24 Intel Corporation Time-synchronizing a group of nodes
KR101634869B1 (ko) * 2014-10-13 2016-06-29 금오공과대학교 산학협력단 산업용 무선 통신망의 자기 동기화 시스템 및 방법
US9743354B2 (en) * 2015-01-02 2017-08-22 Texas Instruments Incorporated Low power harmonic wake up radio
US9526078B1 (en) * 2015-01-26 2016-12-20 Sprint Communications Company L.P. Wireless communication system to synchronize a single frequency network
US10313143B1 (en) * 2015-02-23 2019-06-04 Sprint Communications Company L.P. Wireless communication system to provide buffering in a single frequency network
US9883230B1 (en) * 2015-09-24 2018-01-30 Amazon Technologies, Inc. Self-organized time-synchronization network
CN105721095B (zh) * 2016-02-26 2018-03-02 江苏省电力公司检修分公司 一种变电站设备时钟同步的改进方法
CN105790874B (zh) * 2016-02-26 2018-03-02 国网江苏省电力有限公司检修分公司 一种基于自适应算法的变电站网络对时方法
JP6508096B2 (ja) * 2016-03-16 2019-05-08 カシオ計算機株式会社 衛星電波受信装置、電波時計、日時情報出力方法、及びプログラム
US9787373B1 (en) 2016-06-29 2017-10-10 Facebook, Inc. Hybrid node
US10356826B2 (en) 2016-06-29 2019-07-16 Facebook, Inc. Simultaneous bidirectional wireless link
CN109792698B (zh) * 2016-10-06 2021-02-12 华为技术有限公司 补偿参考时钟的频率误差的接收器和方法
US11206624B2 (en) 2017-07-28 2021-12-21 Lg Electronics Inc. Method for transmitting and receiving synchronization signal block and apparatus therefor
US11751147B2 (en) * 2017-09-08 2023-09-05 Qualcomm Incorporated Techniques and apparatuses for synchronization signal scanning based at least in part on a synchronization raster
CN108111293B (zh) * 2017-12-15 2021-03-23 深圳先进技术研究院 时钟同步方法及数据传输系统
CN110831143B (zh) * 2018-08-08 2021-02-26 北京紫光展锐通信技术有限公司 同步信号块位置的指示及获取方法、基站、终端、介质
US11644314B2 (en) * 2019-03-28 2023-05-09 Phasorlab, Inc. Synthetic mega gyroscope
DE102019005681A1 (de) * 2019-08-13 2021-02-18 Diehl Metering Systems Gmbh Verfahren zum bidirektionalen Übertragen von Daten, insbesondere Sensordaten sowie funkfähiger Knoten
CN110611950B (zh) * 2019-09-19 2021-08-10 Ut斯达康通讯有限公司 相位同步方法、装置和终端
IL290209A (en) * 2022-01-26 2024-02-01 Rafael Advanced Defense Systems Ltd Frequency synchronization in distributed communication networks
CN114666001B (zh) * 2022-02-23 2024-04-02 中国电子科技集团公司第三十研究所 一种时间同步系统及其多级安全监测方法、设备及介质
CN114615189B (zh) * 2022-03-10 2023-05-02 中国电子科技集团公司第十研究所 一种无线自组织网络分布式拓扑控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005902A1 (en) 2002-07-05 2004-01-08 Belcea John M. System and method for correcting the clock drift and maintaining the synchronization of low quality clocks in wireless networks
KR100877742B1 (ko) 2007-05-08 2009-01-08 포스데이타 주식회사 Ｏｆｄｍ 또는 ｏｆｄｍａ를 지원하는 무선통신시스템에서의 채널 추정 장치 및 방법
KR100886098B1 (ko) 2003-10-09 2009-02-27 모토로라 인코포레이티드 수신/전송 동기화를 통한 그룹 호 유지
WO2009088859A1 (en) 2007-12-31 2009-07-16 Interdigital Patent Holdings, Inc. Method and apparatus for radio link synchronization and power control in cell_fach and idle mode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2078179B1 (es) * 1993-12-31 1997-10-16 Alcaltel Standard Electrica S Metodo y dispositivo de sincronizacion automatica de rafagas de datos.
JP4193311B2 (ja) * 1999-11-26 2008-12-10 ソニー株式会社 通信システム及びその受信装置
US7860205B1 (en) * 2001-09-18 2010-12-28 Ciena Corporation Clock synchronization using a weighted least squares error filtering technique
EP1416648A1 (de) 2002-10-28 2004-05-06 Siemens Aktiengesellschaft Verfahren zur dezentralen Synchronisation in einem selbstorganisierenden Funkkommunikationssystem
DE10331311B4 (de) 2003-07-10 2008-02-07 Siemens Ag Verfahren zur Synchronisation eines in Funkzellen aufgeteilten Funkkommunikationssystems
JP2006086760A (ja) * 2004-09-15 2006-03-30 Matsushita Electric Ind Co Ltd 時分割多重同期装置及び時分割多重通信における同期方法
WO2006075312A2 (en) * 2005-01-14 2006-07-20 Koninklijke Philips Electronics, N.V. Method to synchronize receiver's clock to transmitter's clock at sub-100nsec
JP4671749B2 (ja) * 2005-04-26 2011-04-20 株式会社エヌ・ティ・ティ・ドコモ 送受信機、移動通信システム及び送受信方法
EP1852998B1 (en) 2006-05-02 2008-06-25 NTT DoCoMo, Inc. Apparatus and method for synchronizing a first transmit or receive device to a second transmit or receive device
US7974402B2 (en) * 2007-03-28 2011-07-05 Harris Corporation TDMA mobile ad-hoc network (MANET) with second order timing and tracking
JP4811478B2 (ja) * 2008-11-12 2011-11-09 住友電気工業株式会社 基地局装置
JP2010041712A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd 基地局装置
JP5402234B2 (ja) * 2008-07-07 2014-01-29 住友電気工業株式会社 基地局装置
EP2299761A1 (en) 2008-07-07 2011-03-23 Sumitomo Electric Industries, Ltd. Base station device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005902A1 (en) 2002-07-05 2004-01-08 Belcea John M. System and method for correcting the clock drift and maintaining the synchronization of low quality clocks in wireless networks
KR100886098B1 (ko) 2003-10-09 2009-02-27 모토로라 인코포레이티드 수신/전송 동기화를 통한 그룹 호 유지
KR100877742B1 (ko) 2007-05-08 2009-01-08 포스데이타 주식회사 Ｏｆｄｍ 또는 ｏｆｄｍａ를 지원하는 무선통신시스템에서의 채널 추정 장치 및 방법
WO2009088859A1 (en) 2007-12-31 2009-07-16 Interdigital Patent Holdings, Inc. Method and apparatus for radio link synchronization and power control in cell_fach and idle mode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231889A1 (en) * 2019-05-14 2020-11-19 Space Exploration Technologies Corp. Chip to chip time synchronization
US11133806B1 (en) 2019-05-14 2021-09-28 Space Exploration Technologies Corp. Phase lock loop (PLL) synchronization
US11153067B2 (en) 2019-05-14 2021-10-19 Space Exploration Technologies Corp. Chip to chip time synchronization
US11329653B2 (en) 2019-05-14 2022-05-10 Space Exploration Technologies Corp. Phase lock loop (PLL) synchronization
US11677538B2 (en) 2019-05-14 2023-06-13 Space Exploration Technologies Corp. Chip to chip time synchronization
US11711084B2 (en) 2019-05-14 2023-07-25 Space Exploration Technologies Corp. Phase lock loop (PLL) synchronization
US11855362B2 (en) 2019-05-14 2023-12-26 Space Exploration Technologies Corp. Half duplex mode digital beamforming device

Also Published As

Publication number Publication date
KR20120028290A (ko) 2012-03-22
JP2012090260A (ja) 2012-05-10
EP2429105B1 (en) 2013-03-27
CN102404840A (zh) 2012-04-04
CN102404840B (zh) 2014-08-27
EP2429105A1 (en) 2012-03-14
US20120063447A1 (en) 2012-03-15
US8675636B2 (en) 2014-03-18
JP5318928B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101275548B1 (ko) 무선 시스템에서의 노드 및 무선 시스템에서 노드를 시간 및 주파수 동기화하기 위한 방법
KR101165142B1 (ko) 피어-투-피어 통신 네트워크의 동기화
KR101165138B1 (ko) 피어-투-피어 통신 네트워크의 동기화
KR101165140B1 (ko) 피어-투-피어 통신 네트워크의 동기화
US8374163B2 (en) Synchronization of wireless nodes
EP2482596B1 (en) Syncronizing wireless devices
CN105052180A (zh) 用于邻域知悉网络内的同步的系统和方法
EP1976164B1 (en) TDMA mobile ad-hoc network (MANET) with second order timing and tracking
KR20100131015A (ko) 시분할 다중 접속 방법을 애드-혹 멀티호핑 무선 네트워크에 구현하는 방법 및 시스템
JP5926371B2 (ja) 基地局同期
CN113055117A (zh) 一种无线分布式网络的时钟同步装置及方法
AU2019295486B2 (en) Coordinating communications between nodes having asynchronous time slot schedules
Zhou et al. A scalable and adaptive clock synchronization protocol for IEEE 802.11-based multihop ad hoc networks
Sun et al. Distributed clock synchronization with application of D2D communication without infrastructure
US10244495B1 (en) Systems and methods for synchronization signal timeslot reselection for synchronization target selection in networks
JP2005322982A (ja) 周波数同期ネットワーク及び時刻同期ネットワーク、周波数同期方法及び時刻同期方法、ならびに通信局
He et al. Distributed time synchronization under bounded noise in wireless sensor networks
Cao et al. An effective distributed synchronization method subject to timing error for D2D communication
JP2009171053A (ja) 通信同期方法および通信端末
NZ788316A (en) Unicast transmissions in mesh network nodes
Rauschert et al. The predictive timer synchronization function-efficient network synchronization of MANETs.
JP2007288508A (ja) ノード間同期方法およびノード装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 6