KR101256431B1 - Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈 - Google Patents

Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈 Download PDF

Info

Publication number
KR101256431B1
KR101256431B1 KR1020110071337A KR20110071337A KR101256431B1 KR 101256431 B1 KR101256431 B1 KR 101256431B1 KR 1020110071337 A KR1020110071337 A KR 1020110071337A KR 20110071337 A KR20110071337 A KR 20110071337A KR 101256431 B1 KR101256431 B1 KR 101256431B1
Authority
KR
South Korea
Prior art keywords
vme
board
cpu board
bus
bridge module
Prior art date
Application number
KR1020110071337A
Other languages
English (en)
Other versions
KR20130010607A (ko
Inventor
연규옥
박민식
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020110071337A priority Critical patent/KR101256431B1/ko
Publication of KR20130010607A publication Critical patent/KR20130010607A/ko
Application granted granted Critical
Publication of KR101256431B1 publication Critical patent/KR101256431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 관한 것으로, 컴퓨터 시스템 성능의 발달로 인한 CPU 보드의 사용주기는 매우 짧으며, 기존에 사용하던 CPU 보드가 단종되어 개발된 시스템을 수정해야 하는 문제가 발생하는 것을 해결하기 위해 VME CPU 보드의 User Defined I/O 인터페이스를 모기판(마더보드)으로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 제공하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하였다. VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은 보드 개발자에 의해 필요에 따라 User defined I/O 커넥션으로 다른 보드들이 연결되고, P0, P2 커넥터를 사용하는 적어도 하나 이상의 NON VME IO 보드(IO #1, #2); VME 마더보드에 주요 제어기능을 담당하는 SBC 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3) 사이의 통신을 제어하는 CPU 보드; CPU 보드와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스 및 어드레스 버스를 통해 입출력 데이타를 송수신되는 CPU 보드와 VME bus를 통해 인터페이스를 갖는 IO모듈들(#1,#2,#3); 전원부; CPU 보드의 단종시, CPU 보드 및 테스트 보드로 CPU 보드의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 커넥터를 사용하여 연결하는; 및 테스트 보드로 구성된다.

Description

ＶＭＥＣＰＵ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈{Input and output signal bridge module for the compatibility of VME CPU board}
본 발명은 VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 관한 것으로, 보다 구체적으로는 CPU 보드의 단종으로 인한 호환성 문제를 해결하기 위해 CPU 보드의 User Defined I/O 인터페이스를 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 제안하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하는, VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 관한 것이다.
내장형 컴퓨터 시스템 설계는 해당분야에서 CPU 보드에 종속된 데이터 버스(Data Bus)가 적용되어 시스템을 구성하는 것이 일반적이며, 시스템에 적용되는 CPU 보드의 경우 고신뢰성을 유지해야 하며 설계, 생산, 테스트 및 사후관리 등의 복잡한 문제가 발생한다. 따라서 통례적으로 전문적인 CPU 보드 제작회사에서 생산한 검증된 상용 제품을 적용하게 된다.
그러나, 컴퓨터 시스템 성능의 발달로 인한 CPU 보드의 사용주기는 매우 짧으며, 기존에 사용하던 CPU 보드가 단종되어 개발된 시스템을 수정해야 하는 문제가 발생하는 문제점이 있었다.
도 1은 일반적인 VME bus 시스템 구성도를 나타낸다.
VME bus의 일반적인 시스템은 NON VME IO#1, #2(10, 11), CPU 보드(12), IO 모듈 #1,#2,#3(13,14,15), 전원부(16), Ethernet, RS422, Discrete(Hard Wired I/O, 2실선으로 연결(0V,5V)), VGA, Power(17)로 구성된다.
VME bus는 P1 커넥터에 의해 각각 연결된다.
VME bus를 사용하지 않는 NON VME IO#1, #2(10, 11)는 User defined IO 커넥션을 사용하고, VME 마더 보드의 Rear I/O shroud에 연결되는 P0, P2 피메일 커넥터를 사용한다.
NON VME IO#1, #2(10, 11)는 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0, P2 피메일 커넥터를 사용한다.
참고로, VME는 Versa Module Eurocard의 약자로 보드규격인 Versa 보드를 유럽규격에 외형을 맞춘 것으로, PCI(Peripheral Component Interconnect)나 VESA(Video Electronics Standards Association) 등과 같이 컴퓨터(마이크로프로세서)의 인터페이스 버스 규격의 일종이다.
VME bus의 마스터/슬레이브 기능을 모두 지원하는 보드는 그리 흔하지 않으며 마스터 보드 기능을 위한 마이크로프로세서나 VMEbus DMA(Direct Memory Access) 컨트롤러가 있고, 슬레이브 보드에 VME bus에서 액세스할 수 있는 메모리를 가지고 있으며, 마스터/슬레이브 기능 이외에도 인터럽터 기능, 인터럽트 핸들러 기능, 시스템 컨트롤러 기능을 제공할 수도 있다.
VME bus는 연속되는 어드레스로 계속 액세스할 경우가 있을 때 블록 전송(Block Transfer)이라는 전송방식을 규정해 놓고 있다. 즉 프로세서에서 burst 사이클과 유사하게 마스터 보드(master board)(예: CPU 보드)에서 블록 전송 사이클을 시작하면 슬레이브 보드(slave board)(예:IO 모듈 #1,#2,#3)는 연속적으로 데이터를 송수신한다.
마스터 보드가 블록 전송 사이클을 시작했을 때, 해당되는 슬레이브 보드는 온 보드 어드레스 카운터(board address counter)에 어드레스를 래치(latch)해야 한다.
VME bus는 한 번에 전송할 수 있는 블록 전송(Block Transfer) 데이터의 양을 256byte 이내로 규정하고 있다. 블록 전송(Block Transfer) 동안, 다른 마스터가 VMEbus를 사용할 수 없기 때문에 256byte의 블록 전송 후 반드시 bus를 release 하게 한다. 한 번에 많은 양의 데이터를 보낼 때, 블록 전송 사이클을 여러 번 수행하게 하여 다른 마스터 보드가 VME bus를 액세스할 수 있게 한다.
CPU 보드(12)는 VME 마더보드(VME mother board)에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈 #1,#2,#3) 사이의 통신을 제어한다.
VME bus에 연결된 IO 모듈(#1,#2,#3)(13,14,15)들은 VME 주소 할당, 데이타 버스 및 어드레스 버스를 통해 입출력 데이타를 송수신한다.
전원부(16)는 3.3V, 5V, ±12V로 구동된다.
CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결된다. 이것은 표준으로 정해진 것으로 개발자 및 보드 개발 업체에서 임의로 Pin 맵 등 사양을 변경할 수 없다. 그러나, NON VME 시스템은 User Defined I/O가 다르기때문에 개발자의 필요에 의해 CPU 단종시 마더 보드를 새롭게 설계하거나 수정해야 하는 문제점이 있다. 이것이 VME bus를 사용하는 시스템의 호환성을 떨어뜨리는 요인으로 작용한다.
종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 CPU 보드의 단종으로 인한 호환성 문제를 해결하기 위해 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 제안하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하는, VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈을 제공하는 것이다.
상기 본 발명의 목적을 달성하기 위해, VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은, 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하는 적어도 하나 이상의 NON VME IO 보드(IO #1, #2); VME 마더보드에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3) 사이의 통신을 제어하는 CPU 보드; CPU 보드와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신되는 CPU 보드와 VME bus를 통해 인터페이스를 갖는 IO모듈들(#1,#2,#3); 3.3V, 5V, ±12V로 구동되는 전원부; 상기 CPU 보드의 단종시, 상기 CPU 보드 및 테스트 보드로 상기 CPU 보드의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결하는 신호변환용 브릿지 모듈; 및 상기 브릿지 모듈의 입출력 신호들을 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비하는 테스트 보드를 포함한다.
본 발명에 따른 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은 CPU 보드의 단종시 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 사용하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하고, 시스템의 수정 설계 없이 다른 CPU보드를 적용할 수 있게 함으로써 호환성을 제공하였으며, 민, 군수를 막론하고 유사한 구조를 가지는 컴퓨터 시스템 분야에 적용 가능하므로 파급효과가 지대하다.
도 1은 일반적인 VMEbus 시스템 구성도를 나타낸다.
도 2는 본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템 구성도를 나타낸다.
도 3은 설계된 입출력신호 브릿지 모듈의 커넥터 구조를 나타내는 그림이다.
도 4는 설계된 입출력신호 브릿지 모듈의 신호 블럭도를 나타낸다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 그 구성과 동작을 상세하게 설명한다.
도 2는 본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템 구성도를 나타낸다.
본 발명은 CPU 보드(12)의 입출력 신호를 VME(Versa Module Eurocard) 마더보드로 직접 연결하지 않고 브릿지 모듈(18)을 통해 연결하였다. 그러므로, CPU 보드(12)를 업그레이드할 경우, 새로운 보드의 사양에 따라 브릿지 모듈(18)을 변경하면 VME 마더보드나 다른 모듈들은 변경하지 않고 그대로 사용가능하다. 위와 같은 목적을 달성하기 위해 제작된 브릿지 모듈의 설계개념과 블록도는 다음과 같다.
본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템은 NON VME IO#1(10), NON VME IO#2(11), CPU 보드(12), IO 모듈 #1, #2, #3(13,14,15), 전원부(16), Ethernet, RS422, Discrete(Hard Wired I/O, 2실선으로 연결(0V,5V)), VGA, Power(17), 브릿지 모듈(18), 테스트 보드(20)로 구성된다
VME bus는 P1 커넥터에 의해 각각 연결된다.
VME bus를 사용하지 않는 NON VME IO#1, #2(10, 11)는 User defined IO 커넥션을 사용하고, P0, P2 피메일 커넥터를 사용한다.
적어도 하나 이상의 NON VME IO#1, #2(10, 11)는 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하게 된다.
CPU 보드(12)는 VME 마더보드(VME mother board)에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3(13,14,15)) 사이의 통신을 제어한다.
CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 CPU 보드(12)와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신한다.
CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신한다.
전원부(16)는 3.3V, 5V, ±12V로 구동된다.
브릿지 모듈(18)은 CPU 보드(12)의 단종시, 호환성(Compatibility) 문제를 해결하기 위해 CPU 보드(12) 및 테스트 보드(20)로 CPU 보드(12)의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결한다. 브릿지 모듈(18)은 P0,P2 피메일 커넥터(Female Connector)를 사용하고, User defined I/O 커넥션을 통해 CPU 보드(12)와 테스트 보드(20)를 연결한다.
테스트 보드(20)는 브릿지 모듈(18)의 입출력 신호들을 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비한다.
도 3은 설계된 입출력신호 브릿지 모듈의 커넥터 구조를 나타내는 그림이다. P0, P2 피메일 커넥터(Female Connector)는 17mm press-in pins 스펙의 VME 마더보드의 후면으로 빠져나온 Rear I/O shroud와 브릿지 모듈(18)의 P0, P2 피메일 커넥터(Female Connector)와 연결된다.
브릿지 모듈(18)은 CPU 보드(12)의 Pin 맵에 맞춰 VME 마더보드와 CPU 보드 사이의 인터페이스를 제공한다.
도 4는 설계된 입출력신호 브릿지 모듈의 신호 블럭도를 나타낸다.
브릿지 모듈(18)의 입출력 신호들은 보드 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능 및 P2 커넥터 연결 기능을 제공한다.
입출력신호 브릿지 모듈(18)의 신호 설계 방법으로 P0, P2 커넥트의 구조의 일 실시예로, P0 피메일 커넥터는 보드 개발자의 의도에 따라 입출력 신호로 IDE(Integrated Drive Electronics)(32핀)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2)(35핀), 이더넷(Ethernet(LPA, LPB))(16핀) 연결 기능을 제공한다.
참고로, IDE(Integrated Drive Electronics)는 주로 PC 호환기의 내장 하드디스크 드라이브(HDD:Hard Disk Drive), 읽기 전용 콤팩트 디스크 기억장치(CD-ROM)을 연결하는 병렬 인터페이스 규격이다.
P2 피메일 커넥터는 보드 개발자의 의도에 따라 키보드(2핀), 마우스(2핀), PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1)(64핀), 직렬통신(C1,C2)(18핀), USB(0+/-,1+/-)(4핀), VGA(R,G,B,H,V)(5핀), 스피커, 리셋 버튼 기능을 구비한다.
본 발명에 따른 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은 CPU 보드의 단종시 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 사용하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하고, 시스템의 수정 설계 없이 다른 CPU보드를 적용할 수 있게 함으로써 호환성을 제공하였다.
이상에서 설명한 바와 같이, 이상에서 설명한 바와 같이, 이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허 청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있으며 본 발명의 보호 범위는 아래의 특허 청구범위를 기준으로 그와 동등한 범위 내에 있는 모든 기술 사상에 대해서까지 포함되는 것으로 해석되어야할 것이다.
10, 11: NON VME IO#1, #2 12: CPU 보드
13,14,15: IO 모듈 #1, #2, #3 16: 전원부
17: Ethernet, RS422, Discrete, VGA, Power
18: 브릿지 모듈 20: 테스트 보드
P1: P1 커넥터 P0,P2: P0, P2 커넥터

Claims (4)

  1. VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 있어서,
    사용자에 의해 정의된 입출력(User defined I/O)을 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하는 적어도 하나 이상의 NON VME IO 보드(IO #1, #2);
    VME 마더보드에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3) 사이의 통신을 제어하는 CPU 보드;
    CPU 보드와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신하는 IO모듈들(#1,#2,#3);
    3.3V, 5V, ±12V로 구동되는 전원부;
    상기 CPU 보드의 단종시, 상기 CPU 보드 및 테스트 보드로 상기 CPU 보드의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결하는 신호변환용 브릿지 모듈; 및
    상기 브릿지 모듈의 입출력 신호들을 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비하는 테스트 보드;
    를 포함하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.
  2. 제1항에 있어서,
    상기 브릿지 모듈은
    상기 CPU 보드의 Pin 맵에 맞춰 VME 마더보드와 상기 CPU 보드 사이의 인터페이스를 제공하는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.
  3. 제2항에 있어서,
    상기 브릿지 모듈의 P0, P2 피메일 커넥터는 상기 VME 마더보드의 후면으로 빠져나온 Rear I/O shroud와 연결되는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.
  4. 제3항에 있어서,
    상기 P0 피메일 커넥터는 입출력 신호로 IDE(Integrated Drive Electronics)(32핀)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2)(35핀), 이더넷(Ethernet(LPA, LPB))(16핀) 연결하는 기능을 제공하고,
    상기 P2 피메일 커넥터는 키보드(2핀), 마우스(2핀), PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1)(64핀), 직렬통신(C1,C2)(18핀), USB(0+/-,1+/-)(4핀), VGA(R,G,B,H,V)(5핀), 스피커, 리셋 버튼 기능을 구비하는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.
KR1020110071337A 2011-07-19 2011-07-19 Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈 KR101256431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071337A KR101256431B1 (ko) 2011-07-19 2011-07-19 Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071337A KR101256431B1 (ko) 2011-07-19 2011-07-19 Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈

Publications (2)

Publication Number Publication Date
KR20130010607A KR20130010607A (ko) 2013-01-29
KR101256431B1 true KR101256431B1 (ko) 2013-04-18

Family

ID=47839784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071337A KR101256431B1 (ko) 2011-07-19 2011-07-19 Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈

Country Status (1)

Country Link
KR (1) KR101256431B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114064548B (zh) * 2021-11-18 2024-05-24 中车大连电力牵引研发中心有限公司 一种用于实现exmc与vme通信的总线桥装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218690A (en) 1989-06-08 1993-06-08 Bull Hn Information Systems Inc. Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus
US5414814A (en) 1992-05-08 1995-05-09 The United States Of America As Represented By The Secretary Of The Navy I/O interface between VME bus and asynchronous serial data computer
KR960010909B1 (ko) * 1994-03-22 1996-08-13 주식회사 삼보컴퓨터 퍼스널 컴퓨터 머더 보드의 호환성 향상을 위한 지원 회로
US5551012A (en) 1991-04-22 1996-08-27 Acer Incorporated Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218690A (en) 1989-06-08 1993-06-08 Bull Hn Information Systems Inc. Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus
US5551012A (en) 1991-04-22 1996-08-27 Acer Incorporated Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip
US5414814A (en) 1992-05-08 1995-05-09 The United States Of America As Represented By The Secretary Of The Navy I/O interface between VME bus and asynchronous serial data computer
KR960010909B1 (ko) * 1994-03-22 1996-08-13 주식회사 삼보컴퓨터 퍼스널 컴퓨터 머더 보드의 호환성 향상을 위한 지원 회로

Also Published As

Publication number Publication date
KR20130010607A (ko) 2013-01-29

Similar Documents

Publication Publication Date Title
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US9146823B2 (en) Techniques for testing enclosure management controller using backplane initiator
WO2019062218A1 (zh) 一种实现多NVMe硬盘背板点灯的设计方法
US20100312418A1 (en) Vehicle computing module
CN204028898U (zh) 一种硬盘、兼容多种固态硬盘任意混插的服务器
US8671236B2 (en) Computer bus with enhanced functionality
TW201341811A (zh) 主機板測試裝置及其轉接模組
KR20110023836A (ko) 컴퓨터 어셈블링 방법, 컴퓨터 및 제어기 보드
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
TW201621657A (zh) 電子裝置
US20130042040A1 (en) Connector assembly
US20120079306A1 (en) Memory Reconfiguration During System Run-Time
TWI570566B (zh) 實作輸入輸出（ｉｏ）擴充卡之技術
CN211427337U (zh) 基于申威处理器的计算机主板
US20130124772A1 (en) Graphics processing
CN203133695U (zh) 一种基于ast2300 控制芯片的bmc卡
KR101256431B1 (ko) Ｖｍｅｃｐｕ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
JP2013037679A (ja) Ｐｓ／２キーボードインターフェースを有する表示装置及びこの表示装置を支持するマザーボード
CN116340220A (zh) Usb通信接口适配器
US20150095540A1 (en) External device and a transmission system and the method of the heterogeneous device
CN207148820U (zh) 一种基于龙芯2H芯片应用的COMe_nano核心板
CN112306920A (zh) 一种减少硬盘逻辑控制器的方法及服务器
CN206292783U (zh) PXIe总线嵌入式零槽控制器
CN103019996A (zh) Pxi控制器和pxi主机

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 7