KR101246640B1 - Ｐ－ｍｏｓ 디바이스 전극으로 부가물을 갖는 전도성 금속산화물 - Google Patents

Ｐ－ｍｏｓ 디바이스 전극으로 부가물을 갖는 전도성 금속산화물 Download PDF

Info

Publication number
KR101246640B1
KR101246640B1 KR1020077022172A KR20077022172A KR101246640B1 KR 101246640 B1 KR101246640 B1 KR 101246640B1 KR 1020077022172 A KR1020077022172 A KR 1020077022172A KR 20077022172 A KR20077022172 A KR 20077022172A KR 101246640 B1 KR101246640 B1 KR 101246640B1
Authority
KR
South Korea
Prior art keywords
electrode
vapor
adduct
dielectric stack
exposed surface
Prior art date
Application number
KR1020077022172A
Other languages
English (en)
Other versions
KR20070114787A (ko
Inventor
용 리앙
클래런스 제이. 트레이시
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070114787A publication Critical patent/KR20070114787A/ko
Application granted granted Critical
Publication of KR101246640B1 publication Critical patent/KR101246640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Powder Metallurgy (AREA)

Abstract

높은 일 함수의 p-MOS 디바이스(10) 금속 전극들을 제작하는 방법들이 제공된다. 일 실시예에 있어서, 노출된 표면을 갖는 고 k 유전체 스택(12)을 제공하는 단계와, 금속 산화물의 증기로 상기 고 k 유전체 스택의 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물은 RuOx, IrOy, MoOa, WOb, VOx, 및 PdOc로 구성되는 그룹으로부터 선택되는 재료를 포함하는, 상기 접촉 단계와, SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성되는 그룹으로부터 선택되는 부가물의 증기로 상기 유전체 스택(12)의 노출된 표면을 접촉시키는 단계로서, 그에 따라 상기 금속 산화물의 증기 및 상기 부가물의 증기로 상기 유전체 스택(12)의 노출된 표면을 접촉시키는 것이 전극(13)을 형성하고, 상기 부가물은 상기 전극(13)에서 원자 가중 퍼센트로 약 1% 내지 약 50% 사이의 양에서 존재하는, 상기 접촉 단계를 포함하는, 금속 전극(13)을 생성하는 방법이 제공된다.
전극, 금속 산화물, 부가물, 고 k 유전체 스택, 노출된 표면, 일 함수

Description

Ｐ－ＭＯＳ 디바이스 전극으로 부가물을 갖는 전도성 금속 산화물{Conducting metal oxide with additive as Ｐ－ＭＯＳ device electrode}
본 발명은 고 k 유전체 디바이스들에 관한 것이다. 보다 상세하게는, 본 발명은 고 k 유전체 게이트 스택들 및 그와 함께 사용되는 금속 전극들을 갖는 CMOS 디바이스들에 관한 것이다.
무어의 법칙(Moore's law)에 따르는 디자이너들은 트랜지스터들의 크기를 줄이기 위한 시도를 계속해서 하고 있다. 트랜지스터들이 점점 더 작아짐에 따라, 게이트 유전층들 또한 더욱더 얇아지게 되었다. 게이트 유전층들의 두께에 따른 계속된 감소가 기술적 문제점들을 일으키고 있다. 게이트의 실리콘 이산화물 유전층을 통한 누설이 그것의 두께가 감소함에 따라 기하급수적으로 증가하고 있다. 장래를 위해 제안되는 게이트 치수들은, 유전층들이 단순히 "온" 및 "오프" 상태들로부터 벗어날 수 있는 대단히 얇은 그러한 유전층들을 요구할 것이다. 대신에, 누설은 저전력이나, "누설되기 쉬운" 오프 상태를 일으킬 수 있다. 이러한 문제는 장래의 트랜지스터 생산들의 성공을 위해 해결되어야 한다.
제안되는 한 가지 대안은 게이트 유전층으로 실리콘 이산화물 대신에 고 k 재료들을 사용하는 것이다. 고 k는 재료 내 전기장의 형성을 막기 위한 재료의 능 력의 측정인 높은 유전체 상수를 언급한다. 서로 다른 재료들은 서로 다른 유전율들을 보유한다. 고 k 재료들은 다른 것들 중에 HfO2(hafnium dioxide), ZrO2(zirconium dioxide), 및 TiO2(titanium dioxide)과 같은 산소의 화합물들을 포함하고, 실리콘 이산화물의 유전체 상수, 3.9 이상의 값을 보유한다.
그러나, 유전체 재료로서 실리콘 이산화물 이외의 재료들의 사용은 트랜지스터 구조에서 다른 구성요소들에 영향을 미친다. 예를 들어, 전극들은 실리콘 이산화물 유전체 스택들과 함께 사용하기 위해 도핑된 폴리실리콘으로 공통적으로 제작되어 왔다. 그러나, 도핑된 폴리실리콘이 고 k 유전체 재료들과 함께 바람직하게 수행하지 못한다는 것이 발견되었다. 예를 들어, 게이트 유전체 스택에서 하프늄 이산화물 재료와 매칭될 때, 도핑된 폴리실리콘 전극은 불량한 일 함수로 손해를 입는다.
따라서, 고 k 유전체 재료들을 갖는 게이트 전극으로 사용하기 위해 도핑된 폴리실리콘 이외의 재료들을 사용하는 것이 제안되어 왔다. 전극으로 사용하기 위해 제안된 재료들 중 하나의 그러한 종류가 전도성 금속 산화물들이다. 그러나, 전극 재료로 전도성 산화물의 사용은 몇 가지 새로운 시도들을 보여준다. 우선적으로, 선택된 재료는 온도들의 범위에 걸쳐 안정성을 증명해야 한다. 가상적으로, 모든 기존 전도성 금속 산화물들은, 그것들이 어닐링들을 통해 저하되었기 때문에 고 k 유전체들과 조합하여 전극으로 사용하기에 불충분한 것으로 알려져 있다. 전도성 금속 산화 재료들은 높은 온도들에서 분리, 승화, 및 저하될 가능성이 높다. 이것 은 디바이스의 전기적 성능의 결함을 이끌어 내는 그것들 아래 유전체 막들의 구조 또는 그것들의 전기적 특징들에서의 변화들을 결과로 나타낼 수 있다. 추가적으로, 전도성 사용가능한 금속 산화물 재료는 수용 가능한 일 함수를 제공해야 한다. 그러나, 원하는 일 함수는 p-MOS 디바이스 전극 또는 n-MOS 디바이스 전극이 요구되는지 여부에 의존하여 변경될 수 있다. 전자는 일반적으로 높은 일 함수값을 필요로 하고, 후자는 낮은 일 함수값을 필요로 한다.
따라서, 고 k 유전층들을 갖는 p-MOS 디바이스 전극들로 사용하기 위해 새로운 재료들을 적용하는 방법들 및 이러한 재료들을 식별하는 것이 바람직하다. 바람직한 프로세스 및 재료들은 게이트 유전층들에서 고 k 재료들과 조합하여 효과적인 높은 일 함수를 제공해야 한다. 또한, 온도들의 범위에 걸쳐 양호하게 수행하는 p-MOS 디바이스 전극을 개발하는 것이 바람직하다. 추가로, 이러한 재료들과 그것들이 집적 회로 제작에 사용되는 최신 프로세싱 기술들과 함께 사용하기에 적절한 방법들을 개발하는 것이 바람직하다. 본 발명은 이러한 필요한 것들 중 하나 이상을 해결한다. 더욱이, 본 발명의 다른 바람직한 특성들 및 특징들은 첨부 도면들 및 본 발명의 이러한 배경과 결합하여, 계속되는 본 발명의 상세한 기술 및 첨부된 특허청구범위로부터 명백해질 것이다.
본 발명은 다음의 도면들과 관련하여 이하 기술되며, 유사한 번호들은 유사한 요소들을 나타낸다.
도 1은 본 발명의 실시예에 따라 p-MOS 디바이스 전극과 함께 제작될 수 있는 MOS 형태 구조를 도시한 도면.
도 2는 본 발명의 실시예에 따라 일 함수에 대한 부가물의 효과를 나타내는 SiO2 부가물 농도의 함수로 진공 일 함수 데이터를 도시한 도면.
도 3은 변화하는 온도들에서 어닐링된 도핑되지 않은 MoOx의 결합 에너지의 함수로 임의의 유닛들에 따라 XPS Mo-3d 코어 레벨 스펙트럼을 도시한 도면.
도 4는 변화하는 온도들에서 어닐링된 SiO2 부가물과 함께 MoOx의 결합 에너지의 함수로 임의의 유닛들에 따라 XPS Mo-3d 코어 레벨 스펙트럼을 도시한 도면.
도 5는 변화하는 온도들에서 어닐링된 HfO2 부가물과 함께 MoOx의 결합 에너지의 함수로 임의의 유닛들에 따라 XPS Mo-3d 코어 레벨 스펙트럼을 도시한 도면.
도 6은 본 발명의 실시예에 따라 일 함수에 대한 부가물의 효과를 나타내는 HfO2 부가물 농도의 함수로서 진공 일 함수 데이터를 도시한 도면.
도 7은 본 발명의 실시예에 따라 부가적인 게이트 전극 및 고 k 유전체 스택 구조를 갖는 금속 산화물의 마이크로그래픽.
본 발명의 다음의 상세한 기술은 본질적으로 단지 예시적이며 본 발명 또는 본 발명의 애플리케이션 및 사용들을 제한하는 것으로 의도되지 않는다. 더욱이, 선행하는 본 발명의 배경 기술에 보여진 어떠한 이론이나 본 발명의 다음의 상세한 기술에 의해 한정되도록 하는 의도가 존재하지 않는다.
이제까지 고 k 유전체 게이트 스택과 함께 사용하기 위해 전극을 형성하는 것으로 고려되었으며, 그 전극은 전도성 금속 산화물과 그 금속 산화물과 결합되는 (때때로 도펀트 재료로 언급되는) 부가 재료를 포함한다. 상기 전극은 p-MOS 디바이스 전극 애플리케이션들에서 게이트 전극을 포함하는 것이 바람직하다. 양호한 실시예에 있어서, 적절한 전도성 금속 산화물들은 그룹 RuOx, IrOx, ReOx, MoOx, WOx, VOx, 및 PdOx를 포함하지만 이에 제한되지 않는다. 전도성 금속 산화물들이 가변적인 화학양론의 요소들에 대해 허용하는 공식들에 따라 표현되어 왔다는 것이 본 기술 분야의 종사자들에 의해 인식될 것이다. X는 분수 실수일 수 있고, 서로 다른 화합물들에서 x의 값은 변경될 수 있다. 금속 산화물과 조합하여 사용될 수 있는 부가물은 SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2의 그룹으로부터 선택되는 것이 바람직하지만 이에 제한되지 않는다. 또한, 부가물은 금속 산화물과 조합하여 원자 퍼센트로 약 1% 내지 약 50% 사이의 양에서 존재하는 것이 바람직하다. 보다 바람직하게는, 부가물은 원자 퍼센트로 약 5% 내지 약 20% 사이의 양에서 금속 산화물과 함께 존재한다.
이제부터 도 1을 참조로 하면, 본 발명의 실시예에 따라 제작될 수 있는 MOS형 구조를 도시하고 있다. MOS 트랜지스터(10)는 소스(11), 유전체 스택(12), 게이트 전극(13), 및 드레인(14)을 포함한다. 하부 기초층(15) 또한 그 구조에 포함된다. 게이트 전극(13)은 이전에 기술된 바와 같이 전도성 금속 산화물 및 부가물을 포함한다. 다른 구조들 또한 기초 MOS 구조에 따라 표현될 수 있다는 것이 본 기술 분야의 종사자들에 의해 이해될 것이다. MOS형 구조는 전형적으로 전류가 소스 및 드레인 영역들 사이에서 통하도록 허용하는 반도체 채널 내 전기장을 생성하도록 활성화되는 게이트 접촉을 포함한다.
유전체 스택(12)은 단일층으로 도시되지만, 유전체 스택으로 기능하는 하나 이상의 재료 및/또는 재료들의 층을 포함할 수 있다. 유전체 스택(12)은 고 k 유전체 스택인 것이 바람직하며, 이러한 개시에 따른 전극은 고 k 유전체 재료들을 갖는 애플리케이션에 대해 디자인된다. 더욱이, 유전체 스택(12)은 HfO2 또는 ZrO2를 포함하는 것이 바람직하다. 본 명세서에서 사용되는 바와 같이, 용어 "고 k" 또는 "고 k 유전체 재료"는 약 3.9 이상의 k 값을 갖는 유전체 재료를 의미한다. 그러한 고 k 유전체 재료들은 예를 들어 하프늄 산화물들, 지르코늄 산화물들, 티타늄 산화물들, 알루미늄 산화물들 및 다른 것들을 포함한다. 일반적으로, 고 k 유전체 재료들은 2겹, 3겹, 및 더 높은 산화물들인 그러한 재료들과 약 20 이상의 k 값을 갖는 어떠한 강유전체 재료들을 포함한다. 추가로, 고 k 유전체 재료들은 하프늄 규산염, 다른 규산염들, 하프늄 실리콘 옥시니트라이드(oxynitride), 및 다른 옥시니트라이드들과 같은 합성 재료들을 포함한다. 유전체 스택(12)의 생성은 전극(13)이 형성되는 노출된 표면을 생성한다.
기초층(15)은 실리콘층을 포함할 수 있다. 그러한 실시예에 있어서, 기초층(15)은 실리콘 기반 반도체들의 제조에서 사용되는 것과 같은 실리콘 기판이다. 대안적으로, 기초층(15)은 SOI(silicon-on-insulator) 재료를 포함할 수 있다. 도 1에 도시된 반도체 구조를 발전시키는 수용 가능한 방법들은 기초층(15)의 준비를 통해 시작한다. 이것은 반도체 기술 분야에서 사용되는 공지된 절차들 중 어느 것을 통해서 달성될 수 있다. 기판은 또한 p 도핑과 같은 도펀트들을 포함할 수 있다. 기초층(15)의 개발은 재료의 추가적인 층들, 이러한 경우에 고 k 유전체 스택(12)이 침착되는 기판의 노출된 표면을 렌더링할 것이다.
전극(13)은 부가물을 갖는 전도성 금속 산화물의 재료를 포함한다. 더욱이, 전도성 금속 산화물 및 부가물 조합은 대략 1000℃까지의 온도들에서 실질적으로 안정적인 상태에 있다. 어떠한 이론에 의해 한정되는 것을 원하지 않는 반면에, 부가물 재료들의 사용이 금속 및 산소 사이의 결합을 강화시키는 것으로 고려된다. 따라서, 부가물의 사용은 상승된 온도들에서 전도성 금속 산화물들에 의해 이전에 디스플레이된 저하를 최소화한다.
추가로, 본 명세서에 기술되는 전도성 금속 산화물 및 부가물의 사용은 높은 일 함수를 갖는 전극/유전체 조합을 제공한다. 이제 도 2를 참조로 하면, 부가물 추가의 함수로 일 함수 데이터를 도시한 도면이 존재한다. x축을 따라 부가물은 전도성 금속 산화물과 부가물의 비율에 따라 도시되어 있다. 도 2에 있어서, SiO2는 MoOx와 결합되어 있다. 따라서, 도 2는 MoSixOy의 진공 일 함수에 대해 SiO2를 추가하는 효과를 나타낸다. 그 데이터는 SiO2 부가물의 양이 증가함에 따라, 진공 일 함수가 6.5 eV부터 대략 5.4 eV까지 감소한다는 것을 표시한다. 바람직한 고 k 유전 체와 조합하여, 그에 따라 게이트 전극은 CMOS형 디바이스들에서 p-MOS 디바이스 전극 애플리케이션들에 대해 적절한 일 함수를 통해 생성될 수 있다.
추가적으로, 전극의 실시예들은 CMOS 애플리케이션들에 대해 바람직한 온도 범위들을 통한 안정성을 설명하고 있다. 도 3 및 도 4는 다양한 온도들에서 어닐링되는 도핑 및 도핑되지 않은 MoOx에 대한 XPS 코어 레벨 스펙트럼의 대비를 도시한 도면이다. 세기의 측정인 XPS Mo-3d 코어 레벌 스펙트럼은 임의의 유닛들에 따라 표현된다. 도 3에서, 스펙트럼의 변화하는 도표는 다양한 온도들에서 도핑되지 않은 MoOx에 따른 물리적 변화들을 나타낸다. 따라서, 예를 들어 곡선(31)은 최초 침착된 MoOx에 대응한다. 곡선(32)은 530℃의 온도에서 어닐링되는 도핑되지 않은 MoOx의 스펙트럼을 나타낸다. 곡선(33)은 730℃의 온도에서 어닐링되는 도핑되지 않은 MoOx의 스펙트럼을 나타내고, 곡선(34)은 850℃에서 어닐링되는 도핑되지 않은 MoOx의 스펙트럼을 나타낸다. 스펙트럼이 겹치지 않고, 그에 따라 도핑되지 않은 MoOx가 증가하는 온도에서 안정적이지 않다는 것을 표시하며, 오히려 그 재료는 온도가 증가할 때 물리적 구성에 따라 변한다는 것에 주의한다. 더욱이, 최초 MoOx 재료로부터 변경된 스펙트럼 곡선들은 Mo0, Mo4 +, 및 Mo6 +의 다양한 구조들과, 변경되는 온도들에서 MoOx의 구조적 저하의 추가적인 증거에 대응한다.
반대로, 도 4는 증가하는 온도들에서 다시 어닐링되는 도 3으로부터의 종류 의 데이터를 도시하지만, 이 때에 그 데이터는 도핑된 MoOx로부터의 것이다. 이러한 경우에, 재료는 SiO2 부가물을 갖는 MoOx이고, 침착됨에 따라 MoSixOy 재료를 결과로 나타낸다. 도 4에 있어서, 곡선(41)은 900℃의 온도에서 어닐링한 스펙트럼을 나타내고, 곡선(42)은 800℃에서, 곡선(43)은 600℃에서, 그리고 곡선(44)은 침착될 때를 나타낸다. 이러한 도면에 있어서, 각각의 스펙트럼 곡선은 최초 재료로부터 스펙트럼 곡선과 겹친다. 그 곡선들은 도 3의 것들처럼 발산하지 않는다. 따라서, 도 3에서 테스트된 바와 같은 온도 범위와 유사한 증가하는 온도점들에서, 성분 및 화학적 상태들은 동일한 상태로 남아 있는다. 도 4는 부가물 재료를 갖는 MoOx가 바람직한 온도 범위에 걸쳐 그것의 화학적 성분적 무결성을 유지한다는 것을 표시한다.
유사한 동작이 또한 HfO2 부가물과 결합되는 MoOx에서 관찰된다. 도 5는 HfO2 부가물과 결합되는 MoOx에 대해 도 4와 동일한 성질에 따른 도표를 도시한다. 상승된 온도들에서 저하를 나타내는 도 3의 순수한 MoOx 재료와는 반대로, HfO2를 통해 도핑된 MoOx는 훨씬 더 향상된 안정성을 보여준다. 도 5에서 데이터 곡선들은 침착된 재료(곡선 53)와, 800℃에서 어닐링된 재료(곡선 52)와, 900℃에서 어닐링된 재료(곡선 51)의 스펙트럼이다. 도 4를 통해서와 같이, 도 5에서의 곡선들은 일반적으로 겹친다는 것에 주의한다. 따라서, MoOx/HfO2 재료는 또한 바람직한 온도 범위들에 걸쳐 구조적 무결성을 제공한다.
도 2를 참조로 하면, 전도성 금속 산화물에 부가물 재료의 추가는 CMOS 애플 리케이션들에 대해 수용 가능하게 높은 일 함수를 갖는 재료를 제공한다는 것을 쉽게 알 수 있다. 이러한 데이터로부터의 추가적인 결론은 전도성 금속 산화물에 존재하는 부가물의 양이 또한 제어될 수 있게 가변적이라는 것이다. 조합 또는 상대적인 얼마간의 부가물은 바람직한 일 함수를 생성하도록 제어될 수 있다. 따라서, 일 함수는 전도성 금속 산화물에 존재하는 부가물의 양에 의해 조절될 수 있다. 도 2는 (x축에) 존재하는 부가물의 양에 의존하여 진공 일 함수(y축)가 변한다는 점에 따른 조절 효과를 표시한다. 유사한 방식이 또한 MoOx 도핑된 HfO2에서 관찰된다. 이제 도 6을 참조로 하면, 부가물의 함수로 일 함수 데이터의 도표를 도시한 도면이 제시된다. 도 6에서, x축은 MoOx에서 HfO2 부가물에 대한 Hf 및 Mo 사이의 비율이다. 도 6에서, 진공 일 함수는 조절 가능한 관계를 결과로 나타내는 부가물의 농도를 통해 변경된다. 그러므로, 본 발명의 실시예들에 따라 전도성 금속 산화물 및 부가물을 포함하는 전극들의 포메이션은 일 함수 타겟을 선택하는데 디자이너의 융통성을 허용한다.
전도성 금속 산화물/부가물 조합의 금속 전극들은 이빔 증발(ebeam evaporation)에 의해 형성될 수 있다. 그러나, 다른 물리적 증착 및 화학적 증착 기술들을 포함하는 다른 기술들 또한 전극을 침착 및/또는 형성하도록 사용될 수 있다. 수용 가능한 PVD 기술들은 스퍼터링 및 펄스 레이저 침착(pulsed laser deposition)을 포함한다. 스퍼터링 기술은 반응성 스퍼터링, 코 스퍼터링(co-sputtering), 또는 성분들이 미리 혼합된 단일 타겟 스퍼터링을 포함한다. 수용 가능한 CVD 기술들은 MOCVD(Metal Organic Chemical Vapor Deposition)와 ALD(Atomic Layer Deposition)를 포함한다. 이빔 증발과 관련하여, 일 실시예에서 그 기술은 프로세스에 따라 사용하기 위해 여러 소스들을 사용한다. 이러한 실시예에서, 하나의 소스는 선천적인 금속에 대해 제공되며, 별개의 소스가 부가물에 대해 제공된다. 침착은 부가물을 통해 도핑된 호스트 금속 산화물이 형성되도록 산소 분자와 같은 산화체의 존재에 따라 행해진다. 예를 들어, 실험적 기술들이 이러한 절차에 따른다. 각각의 소스(호스트 금속 및 부가물)로부터의 증기 플럭스들은 하나의 침착된 막을 생성하도록 산소의 존재에 따라 결합된다. 다른 기술들은 프로세싱 기술이 단일 소스를 사용하도록 단일 소스 또는 단일 주괴(single ingot)로 호스트 금속 산화물 및 부가물 모두를 결합할 수 있다. 이빔 증발은 일반적으로 심지어 샘플 표면들 상의 코팅들을 제공하기 위해 양호한 기술이다. 이빔 테크닉들은 또한 그 기술이 사이드 표면들 상에 적은 코팅을 제공하는데 유리하다. 따라서, 금속 전극들의 포메이션은 또한 집적 회로 제작 기술들과 호환가능하다.
일 실시예에 있어서, 반도체 전극을 형성하는 방법은 노출된 표면을 갖는 고 k 유전체 스택을 생성하는 단계들을 포함한다. 전극을 구성하는 것이 바람직한 경우에, 노출된 표면은 그에 따라 호스트 금속 산화물의 금속의 증기, 부가물의 증기, 및 산소 분자와 같은 산화제의 증기에 노출된다. 이러한 방식에 있어서, 전극이 형성/침착되는 것과 같이 노출된 표면 및 증기들 사이에 접촉이 존재한다. 본 기술 분야에 알려진 바와 같이, 시간들, 온도들, 산소압, 및 이빔 세기들과 같은 제어 변수들은 바람직한 전극 구성을 얻기 위해 변경된다. 따라서, 예를 들어 부가 물 소스에 대한 이빔 세기는 부가물의 바람직한 농도를 갖는 전극이 형성되도록 제어될 수 있다.
산소압은 또한 호스트 금속 산화물의 바람직한 화학적 속성들이 달성될 수 있도록 제어될 수 있다. 산소 분자의 압력은 MoSixOy 및 MoHfxOy를 형성하기 위해 10-5 Torr 내지 10-7 Torr 사이에 있는 것이 바람직하며, 바람직한 4+ 화학적 상태를 갖는 Mo가 형성되도록 산소 분자의 압력이 대략 10-6인 것이 보다 바람직하다.
온도는 고 k 유전체에 대해 바람직한 전극을 형성하도록 제어될 수 있는 또 다른 변수이다. 수온의 범위는 상온 내지 800℃인 것이 바람직하고, 수온의 범위는 200℃ 내지 500℃인 것이 더욱 바람직하다.
본 발명의 또 다른 실시예에 따라, 반도체 전극을 형성하는 방법은 노출된 표면을 갖는 고 k 유전체 스택을 생성하는 단계들을 포함한다. 전극을 구성하는 것이 바람직한 경우, 노출된 표면은 그에 따라 금속 산화물 및 부가물의 증기들에 노출된다. 이러한 방법에 있어서, 전극이 형성/침착되는 것과 같이 노출된 표면 및 증기들 사이에 접촉이 존재한다. 본 기술 분야에 알려진 바와 같이, 시간들, 온도들, 및 이빔 세기들과 같은 변수들은 바람직한 전극 구성을 얻도록 변경된다. 따라서, 예를 들어 부가물 소스에 대한 이빔 세기는 부가물의 바람직한 농도를 갖는 전극이 형성되도록 제어될 수 있다.
상기 예시적인 실시예들에 나타난 바와 같이 호스트 금속 산화물 및 부가물의 균일한 혼합 이외에, 부가물은 또한 레이어링(layering)을 통해 호스트 금속 산 화물로 유입될 수 있다. 이것은 전극 형성/침착 동안 호스트 금속 산화물 및 부가물 재료의 순차적인 침착에 의해 달성될 수 있다. 각각이 호스트 금속 산화물 층 및 부가물 층의 두께 비율은 호스트 금속 산화물 및 부가물의 바람직한 화학량 비율에 근사해야 한다. 예를 들어, MoOx의 90% 및 SiO2의 10%를 갖는 MoSixOy에 대해, 계층 구조에서 MoOx 및 SiO2의 두께 비율은 9:1에 근사해야 한다. 이것은 예를 들어 MoOx의 매 9Å마다 SiO2의 1Å를 침착시키는 것과 같이 MoOx 및 SiO2의 침착을 교대함으로써 PVD 또는 ALD를 사용하여 달성될 수 있다. 2개 두께들의 비율이 화학량의 비율과 근사한 동안에 이러한 계층 구조에서 각각의 두께의 선택이 덜 중요한 반면에, 호스트 금속 산화물의 두께는 부가물들이 호스트 금속의 밀접한 근사치 내에 있도록 충분히 작은 것이 바람직하다.
고 k 층상에 재료의 금속 산화물/부가물 층의 샘플을 도시한 마이크로그래픽이 도 7에 도시되어 있다. 20nm 해상도를 나타내는 이러한 마이크로그래픽은 실리콘 기초층(71), HfO2 층(72), 및 MoSixOy 층(73)을 도시한다. 이러한 재료는 전형적으로 IC 제작에 기체를 형성하는데 450℃에서 어닐링 처리에 적용된 것이다. 도 7은 고 k 층(72) 및 전극층(73) 사이의 청결하고 양호하게 규정된 인터페이스를 도시한 도면이다. 금속 산화물만이 그 층에 대해 사용되는 경우가 예상되는 바와 같이, 어떠한 핀 홀들 또는 다른 물리적 저하가 전극층(73)에 존재하지 않는다.
재료가 특정한 화학 명칭 또는 공식에 따라 언급될 때, 그 재료는 화학 명칭에 의해 식별되는 화학량적으로 정확한 공식의 비화학량 편차들을 포함할 수 있다. 따라서, 예를 들어 하프늄 이산화물은 x 또는 y 둘 중 하나가 1 및 2 각각으로부터의 어떠한 양에 의해 변경되는 HfxOy 뿐만 아니라 공식 HfO2의 화학량적으로 정확한 성분 모두를 포함할 수 있다.
일 실시예에 있어서, 노출된 표면을 갖는 고 k 유전체 스택을 제공하는 단계와, 금속 산화물의 증기로 상기 고 k 유전체 스택의 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물은 RuOx, IrOy, ReOz, MoOa, WOb, VOx, 및 PdOc로 구성된 그룹으로부터 선택되는 재료를 포함하고, 여기서 각각의 x, y, z, a, b, 및 c는 실수들인, 상기 접촉 단계와, SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성된 그룹으로부터 선택되는 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물의 증기 및 상기 부가물의 증가를 통해 상기 유전체 스택의 노출된 표면을 접촉시키는 단계는 전극을 형성하고, 상기 부가물은 상기 전극에서 원자 퍼센트로 약 1% 내지 약 50% 사이의 양에서 존재하는, 상기 접촉 단계를 포함하는 금속 전극을 형성하는 방법이 제공된다.
추가적인 실시예에 있어서, 상기 방법은 금속 산화물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계를 포함하고, 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계는 이빔, 스퍼터링, 및 펄스 레이저 침착으로 구성된 그룹으로부터 선택되는 물리적 증착을 더 포함한다.
추가적인 실시예에 있어서, 금속 산화물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계 및 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계는 이빔, 스프터링, 및 펄스 레이저 침착으로 구성된 그룹으로부터 선택되는 물리적 증착을 더 포함한다.
추가적인 실시예에 있어서, 금속 산화물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계 및 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계는 원자 퍼센트로 약 5% 내지 약 20% 사이의 양에서 존재하는 부가물을 갖는 전극을 형성하는 단계를 더 포함한다.
추가적인 실시예에 있어서, 금속 산화물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계 및 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계는 대략 1000℃까지의 온도들에서 실질적으로 안정적인 상태에 있는 전극을 형성하는 단계를 더 포함한다.
추가적인 실시예에 있어서, 상기 방법은 CMOS 디바이스에서 전극을 형성하는 단계를 더 포함한다.
추가적인 실시예에 있어서, 상기 방법은 p-MOS 디바이스 전극 금속 구조로 전극을 형성하는 단계를 포함한다.
추가적인 실시예에 있어서, 상기 방법은 대략적으로 5 eV보다 더 큰 표면 일 함수를 갖는 전극을 형성하는 단계를 포함한다.
추가적인 실시예에 있어서, 전극은 PVD 및 MOCVD 방법들에 의해 만들어진 호스트 전도성 금속 산화물 및 부가물의 균일한 혼합을 포함한다.
추가적인 실시예에 있어서, 상기 방법은 또한 게이트 전극으로 전극을 형성하는 단계를 포함한다.
부가적인 실시예에서, 전극의 일 함수를 조정하는 방법에 있어서, 노출된 표면을 갖는 고 k 유전체 스택을 제공하는 단계와, 금속 산화물의 증기로 상기 고 k 유전체 스택의 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물은 RuOx, IrOx, ReOx, MoOx, WOx, VOx, 및 PdOx로 구성되는 그룹으로부터 선택되는, 상기 노출된 표면을 접촉시키는 단계와, SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성되는 그룹으로부터 선택되는 부가물의 증기로 상기 유전체 스택의 노출된 표면을 접촉시키는 단계와, 전극을 형성하도록 상기 고 k 유전체 스택의 노출된 표면과 금속 산화물의 증기 및 부가물의 증기 사이의 접촉을 유지하는 단계로서, 상기 부가물은 상기 전극에서 원자 퍼센트로 약 1% 내지 약 50% 사이의 양에서 존재하는, 상기 접촉 유지 단계와, 바람직한 일 함수를 생성하기 위해 상기 전극에 존재하는 부가물의 양을 제어하는 단계를 포함하는, 상기 전극의 일 함수 조정 방법이 제공된다.
추가적인 실시예에 있어서, 존재하는 부가물의 양을 제어하는 단계는 적어도 5 eV의 일 함수를 생성하도록 상기 전극에 존재하는 부가물의 양을 제어하는 단계를 더 포함한다.
추가적인 실시예에 있어서, 상기 방법은 설정된 K 값을 고 k 유전체 스택에 제공하는 단계와, 결합된 유전체 스택 및 전극이 약 5.0 eV 및 약 5.4 eV 사이의 전기적 일 함수를 갖도록 바람직한 일 함수를 갖는 전극을 생성하는 단계를 포함한다.
추가적인 대안적 실시예에 있어서, 고 k 유전체 게이트 스택과 함께 사용하기 위한 전극에 있어서, RuOx, IrOy, ReOz, MoOa, WOb, VOx, 및 PdOc로 구성되는 그룹으로부터 선택되는 재료를 포함하는 금속 산화물로서, x, y, z, a, b, 및 c는 실수인, 상기 금속 산화물과, 상기 금속 산화물 내 배치되고 SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성되는 그룹으로부터 선택되는 부가물로서, 원자 퍼센트로 약 1% 내지 약 50% 사이의 양에서 존재하는 상기 부가물을 포함하는, 상기 전극이 제공된다.
추가적인 실시예에 있어서, 부가물은 원자 퍼센트로 약 5% 내지 약 20% 사이의 양에서 존재한다.
추가적인 실시예에 있어서, 금속 산화물은 대략적으로 1000℃까지의 온도들에서 실질적으로 안정적인 상태에 있다.
추가적인 실시예에 있어서, 전극은 CMOS 디바이스에 배치된다.
추가적인 실시예에 있어서, 전극은 p-MOS 구조를 포함한다.
추가적인 실시예에 있어서, 금속 산화물 및 부가물은 대략적으로 5 eV보다 더 큰 표면 일 함수를 제공하도록 결합된다.
추가적인 실시예에 있어서, 전극은 PVD 및 ALD 방법들에 의해 만들어지는 호스트 전도성 금속 산화물 및 부가물의 계층 구조를 포함한다.
추가적인 실시예에 있어서, 전극은 게이트 전극을 포함한다.
적어도 하나의 예시적인 실시예가 본 발명의 상기 상세한 기술에 제시되어 있지만, 매우 많은 수의 변형들이 존재한다는 것을 이해해야 한다. 또한, 예시적인 실시예 또는 예시적인 실시예들이 단지 예시적인 것들이며 어떠한 방식으로도 본 발명의 범위, 응용성, 또는 구성을 제한하는 것으로 의도되지 않는다. 오히려, 상기 상세한 기술은 본 발명의 예시적이 실시예를 구현하기 위해 편리한 로드 맵을 본 기술 분야의 종사자들에게 제공할 것이며, 다양한 변화들이 첨부된 특허청구범위에 설명된 바와 같이 본 발명의 범위로부터 벗어나지 않으며 예시적인 실시예에 따라 기술되는 요소들의 배열 및 기능으로 이루어질 수 있다는 것이 이해될 것이다.

Claims (20)

  1. 금속 전극을 형성하는 방법에 있어서:
    노출된 표면을 갖는 고 k 유전체 스택(dielectric stack)을 제공하는 단계;
    금속 산화물의 증기(vapor)로 상기 고 k 유전체 스택의 상기 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물은 RuOx, IrOy, ReOz MoOa, WOb, VOx, 및 PdOc로 구성되는 그룹으로부터 선택되는 재료를 포함하고, 각각의 x, y, z, a, b, 및 c는 실수들인, 상기 접촉 단계; 및
    SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성되는 그룹으로부터 선택되는 부가물(additive)의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계를 포함하고,
    상기 금속 산화물의 증기 및 상기 부가물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계는 전극을 형성하고, 상기 부가물은 상기 전극에서 원자 퍼센트로 1% 내지 50% 사이의 양에서 존재하는, 상기 접촉 단계를 포함하는, 금속 전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 산화물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계 및 상기 부가물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계는, 이빔(ebeam), 스퍼터링(sputtering), 및 펄스 레이저 침착(pulsed laser deposition)으로 구성되는 그룹으로부터 선택되는 물리적 증착(physical vapor deposition)을 더 포함하는, 금속 전극 형성 방법.
  3. 제 1 항에 있어서,
    상기 금속 산화물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계 및 상기 부가물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계는, 원자 퍼센트로 5% 내지 20% 사이의 양에서 존재하는 부가물을 갖는 전극을 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  4. 제 1 항에 있어서,
    상기 금속 산화물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계 및 상기 부가물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계는, 1000℃까지의 온도들에서 안정적인 상태에 있는 전극을 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  5. 제 1 항에 있어서,
    CMOS 디바이스에 상기 전극을 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  6. 제 1 항에 있어서,
    상기 전극을 p-MOS 디바이스 전극 금속 구조로서 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  7. 제 1 항에 있어서,
    5 eV보다 더 큰 표면 일 함수(surface work function)를 갖는 상기 전극을 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  8. 제 1 항에 있어서,
    상기 전극은 PVD 및 MOCVD 방법들에 의해 제조된 호스트 전도성 금속 산화물(host conducting metal oxide) 및 부가물의 균일한 혼합물을 포함하는, 금속 전극 형성 방법.
  9. 제 1 항에 있어서,
    상기 전극을 게이트 전극으로서 형성하는 단계를 더 포함하는, 금속 전극 형성 방법.
  10. 전극의 일 함수를 조정하는 방법에 있어서:
    노출된 표면을 갖는 고 k 유전체 스택을 제공하는 단계;
    금속 산화물의 증기로 상기 고 k 유전체 스택의 상기 노출된 표면을 접촉시키는 단계로서, 상기 금속 산화물은 RuOx, IrOx, ReOx, MoOx, WOx, VOx, 및 PdOx로 구성되는 그룹으로부터 선택되는, 상기 접촉 단계;
    SiO2, Al2O3, HfO2, ZrO2, MgO, SrO, BaO, Y2O3, La2O3, 및 TiO2로 구성되는 그룹으로부터 선택되는 부가물의 증기로 상기 유전체 스택의 상기 노출된 표면을 접촉시키는 단계;
    전극을 형성하기 위해 상기 고 k 유전체 스택의 상기 노출된 표면과 상기 금속 산화물의 증기 및 상기 부가물의 증기 사이의 접촉을 유지하는 단계로서, 상기 부가물은 상기 전극에서 원자 퍼센트로 1% 내지 50% 사이의 양에서 존재하는, 상기 접촉 유지 단계; 및
    원하는 일 함수를 생성하기 위해 상기 전극에 존재하는 부가물의 양을 제어하는 단계를 포함하는, 전극의 일 함수 조정 방법.
  11. 제 10 항에 있어서,
    상기 존재하는 상기 부가물의 양을 제어하는 단계는, 적어도 5 eV의 일 함수를 생성하도록 상기 전극에 존재하는 상기 부가물의 양을 제어하는 단계를 더 포함하는, 전극의 일 함수 조정 방법.
  12. 제 10 항에 있어서,
    결합된 유전체 스택 및 전극이 5.0 eV 및 5.4 eV 사이의 전기적 일 함수를 갖도록 설정된 k 값을 갖는 고 k 유전체 스택을 제공하고 원하는 일 함수를 갖는 전극을 생성하는 단계를 더 포함하는, 전극의 일 함수 조정 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020077022172A 2005-03-28 2006-02-16 Ｐ－ｍｏｓ 디바이스 전극으로 부가물을 갖는 전도성 금속산화물 KR101246640B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/092,469 2005-03-28
US11/092,469 US7241691B2 (en) 2005-03-28 2005-03-28 Conducting metal oxide with additive as p-MOS device electrode
PCT/US2006/005486 WO2006104585A2 (en) 2005-03-28 2006-02-16 Conducting metal oxide with additive as p-mos device electrode

Publications (2)

Publication Number Publication Date
KR20070114787A KR20070114787A (ko) 2007-12-04
KR101246640B1 true KR101246640B1 (ko) 2013-03-25

Family

ID=37035775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022172A KR101246640B1 (ko) 2005-03-28 2006-02-16 Ｐ－ｍｏｓ 디바이스 전극으로 부가물을 갖는 전도성 금속산화물

Country Status (5)

Country Link
US (1) US7241691B2 (ko)
JP (1) JP5107227B2 (ko)
KR (1) KR101246640B1 (ko)
TW (1) TWI416596B (ko)
WO (1) WO2006104585A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510956B2 (en) * 2006-01-30 2009-03-31 Fressscale Semiconductor, Inc. MOS device with multi-layer gate stack
US20090008725A1 (en) * 2007-07-03 2009-01-08 International Business Machines Corporation Method for deposition of an ultra-thin electropositive metal-containing cap layer
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
CN107731909A (zh) * 2017-09-30 2018-02-23 西安电子科技大学 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN107731910A (zh) * 2017-09-30 2018-02-23 西安电子科技大学 V2O5/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
JP2002289844A (ja) 2001-03-27 2002-10-04 Toshiba Corp 電界効果トランジスタ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012296A (en) * 1975-10-30 1977-03-15 Hooker Chemicals & Plastics Corporation Electrode for electrolytic processes
DE2928911A1 (de) * 1979-06-29 1981-01-29 Bbc Brown Boveri & Cie Elektrode fuer die wasserelektrolyse
CA1303130C (en) * 1988-02-08 1992-06-09 Imants R. Lauks Metal oxide electrodes
DE69030074T2 (de) * 1990-02-01 1997-09-18 Ibm Supraleitender Gatter-Feld-Effekt-Transistor
US6395409B2 (en) * 1997-09-29 2002-05-28 Minolta Co., Ltd. Organic electroluminescent element
CA2267492C (en) * 1998-04-29 2003-09-23 Morton International, Inc. Formation of thin film resistors
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6468676B1 (en) * 1999-01-02 2002-10-22 Minolta Co., Ltd. Organic electroluminescent display element, finder screen display device, finder and optical device
US6413687B1 (en) * 1999-11-10 2002-07-02 Konica Corporation Transfer foil and image recording material, and method for preparing image recording material
JP3771801B2 (ja) * 2001-01-16 2006-04-26 株式会社ルネサステクノロジ 半導体装置
US7118936B2 (en) * 2001-10-11 2006-10-10 Bridgestone Corporation Organic dye-sensitized metal oxide semiconductor electrode and its manufacturing method, and organic dye-sensitized solar cell
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
JP2003209179A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
US6890807B2 (en) * 2003-05-06 2005-05-10 Intel Corporation Method for making a semiconductor device having a metal gate electrode
US7462774B2 (en) * 2003-05-21 2008-12-09 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US6835662B1 (en) * 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
JP2005142539A (ja) * 2003-10-17 2005-06-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4085051B2 (ja) * 2003-12-26 2008-04-30 株式会社東芝 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193911B1 (en) 1998-04-29 2001-02-27 Morton International Incorporated Precursor solution compositions for electronic devices using CCVD
JP2002289844A (ja) 2001-03-27 2002-10-04 Toshiba Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
TW200703458A (en) 2007-01-16
JP5107227B2 (ja) 2012-12-26
WO2006104585A2 (en) 2006-10-05
TWI416596B (zh) 2013-11-21
KR20070114787A (ko) 2007-12-04
JP2008535246A (ja) 2008-08-28
WO2006104585A3 (en) 2007-11-15
US7241691B2 (en) 2007-07-10
US20060216934A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
US6753556B2 (en) Silicate gate dielectric
US6713846B1 (en) Multilayer high κ dielectric films
KR101246640B1 (ko) Ｐ－ｍｏｓ 디바이스 전극으로 부가물을 갖는 전도성 금속산화물
US7508649B2 (en) Multi-layered dielectric film of microelectronic device and method of manufacturing the same
US8399344B2 (en) Method for adjusting the threshold voltage of a gate stack of a PMOS device
US9466600B2 (en) Semiconductor device and method of manufacturing the same
US8115261B2 (en) Semiconductor device and method for manufacturing the same
Spassov et al. Hole and electron trapping in HfO2/Al2O3 nanolaminated stacks for emerging non-volatile flash memories
JPH04366504A (ja) 誘電体薄膜
JP2010080617A (ja) 電界効果トランジスタおよびその製造方法
US9780172B2 (en) Method of removing oxide from substrate and method of manufacturing semiconductor device using the same
Kim et al. Annealing effect on physical and electrical characteristics of thin HfO2, HfSixOy and HfOyNz films on Si
Choi et al. Thermal treatment effects on interfacial layer formation between ZrO2 thin films and Si substrates
Punchaipetch et al. Low-temperature deposition of hafnium silicate gate dielectrics
KR102532520B1 (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법
Weinreich et al. La-doped ZrO 2 based BEoL decoupling capacitors
Yu et al. Excimer UV-assisted preparation of zirconium silicate layers
Lucovsky Intrinsic limitations on the performance and reliability of high-k gate dielectrics for advanced silicon devices
JP2009054881A (ja) Ｇｅチャネル素子およびＧｅチャネル素子の製造方法
Ramani Interfacially engineered and alloyed dielectric thin films for alternate gate dielectric applications in silicon MOS devices
Aguirre Microstructure And Electrical Performance Of Sputter-Deposited Hafnium Oxide (hfo2) Thin Films
Schaeffer III Hafnium dioxide gate dielectrics, metal gate electrodes, and phenomena occurring at their interfaces
McCarthy High-k Gate dielectric materials for CMOS.
Kang Study of hafnium dioxide as a future gate dielectric and implementation of polysilicon electrodes for hafnium dioxide films
JP2008034563A (ja) Ｍｉｓ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee