KR101238633B1 - Ceramic-metal package - Google Patents

Ceramic-metal package Download PDF

Info

Publication number
KR101238633B1
KR101238633B1 KR1020120059260A KR20120059260A KR101238633B1 KR 101238633 B1 KR101238633 B1 KR 101238633B1 KR 1020120059260 A KR1020120059260 A KR 1020120059260A KR 20120059260 A KR20120059260 A KR 20120059260A KR 101238633 B1 KR101238633 B1 KR 101238633B1
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic insulating
substrate
insulating layer
metal
Prior art date
Application number
KR1020120059260A
Other languages
Korean (ko)
Inventor
김효태
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020120059260A priority Critical patent/KR101238633B1/en
Application granted granted Critical
Publication of KR101238633B1 publication Critical patent/KR101238633B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: A ceramic-metal package is provided to reduce the amount of raw material used by reducing the area of a ceramic insulating layer formed on a metallic substrate. CONSTITUTION: Ceramic insulating layers(12) are formed on one side of a metallic substrate(10). Electrode layers(14) are formed in the upper side of the ceramic insulation layers. An electric circuit pattern includes the ceramic insulating layers and the electrode layers. The ceramic insulating layers are separated from the ceramic insulating layer.

Description

세라믹-메탈 패키지 {CERAMIC-METAL PACKAGE}Ceramic-Metal Packages {CERAMIC-METAL PACKAGE}

본 발명은 알루미늄을 비롯한 높은 열전도도를 갖는 금속기판상에 세라믹 절연층을 형성하고 그 위에 전기적 회로를 얻기 위한 회로패턴의 전도성 전극층을 형성하여 제조되는 세라믹-메탈 패키지에 관한 것이다. 특히 본 발명은 금속기판상에 형성되는 세라믹절연층을 전도성 전극층의 회로패턴에 맞추어 형성함으로서 금속기판과 세라믹 절연층의 열팽창계수 및 수축율의 차이에 의하여 발생되는 응력으로 인한 변형, 즉, 휨(camber) 발생이 최소화될 수 있도록 한 세라믹-메탈 패키지에 관한 것이다. The present invention relates to a ceramic-metal package manufactured by forming a ceramic insulating layer on a metal substrate having high thermal conductivity including aluminum and forming a conductive electrode layer of a circuit pattern for obtaining an electrical circuit thereon. In particular, the present invention forms the ceramic insulating layer formed on the metal substrate according to the circuit pattern of the conductive electrode layer, thereby deforming, ie, bending due to stress caused by the difference in thermal expansion coefficient and shrinkage ratio of the metal substrate and the ceramic insulating layer. The invention relates to a ceramic-metal package in which generation can be minimized.

종래기술에 따라 제조되는 세라믹-메탈 패키지는 알루미늄 등의 고열전도도의 금속기판상에 일반적인 스크린 인쇄법을 이용하여 금속기판의 표면 전체에 절연성의 글라스 세라믹층을 인쇄 및 열처리하여 세라믹절연층을 형성하여 제조된다. The ceramic-metal package manufactured according to the prior art is manufactured by printing and heat-treating an insulating glass ceramic layer on the entire surface of the metal substrate using a general screen printing method on a high thermal conductivity metal substrate such as aluminum to form a ceramic insulating layer. do.

그리고, 이러한 세라믹-메탈 패키지에 LED 또는 고출력 반도체 칩을 실장하기 위해서 은(Ag), 동(Cu) 또는 금(Au) 및 이들의 합금 및 혼합분말을 포함하는 전극층을 형성하여 회로패턴을 형성한다. 이러한 종래기술에 따라 제조되는 세라믹-메탈 패키지가 도 1 내지 도 8에서 설명된다.In order to mount an LED or a high-power semiconductor chip on the ceramic-metal package, an electrode layer including silver (Ag), copper (Cu) or gold (Au), alloys thereof, and mixed powder thereof is formed to form a circuit pattern. . Ceramic-metal packages manufactured according to this prior art are described in FIGS. 1 to 8.

그러나, 이러한 종래의 세라믹-메탈 패키지에 있어서는 금속기판(1)상에 세라믹절연층(2)을 형성하여 열처리하는 경우, 예를 들어 도 2에서 보인 바와 같이 가장자리 보다 중심부가 솟아오르는 휨(camber) 불량 현상이 발생한다. 이의 원인은 열팽창율이 큰 금속기판과 열팽창율이 상대적으로 작은 글라스 세라믹층 간의 열처리 공정상에서의 큰 수축율 차이에 기인한다. 휨의 정량적 크기는 일반적으로 도 2에 도시하듯이 금속기판(1)의 가장자리와 중심부의 기저부로부터의 높이 차이(4)로 정의된다. However, in the conventional ceramic-metal package, when the ceramic insulating layer 2 is formed on the metal substrate 1 and heat-treated, for example, as shown in FIG. Poor phenomenon occurs. The reason for this is due to the large shrinkage difference in the heat treatment process between the metal substrate having a high thermal expansion rate and the glass ceramic layer having a relatively low thermal expansion rate. The quantitative magnitude of the deflection is generally defined as the height difference 4 from the base of the edge and the center of the metal substrate 1, as shown in FIG.

한편, 일반적으로 세라믹-메탈 패키지는 열저항값을 개선하여 방열효과를 높이기 위해 도 4에 도시하듯이 열간접착제(Thermal Interface Material: TIM)(5)를 사용하여 히트싱크(heat sink)(6)에 부착된다. 그러나, 전술한 바와 같이 이미 휨 불량이 발생한 금속기판의 경우에는 패키지와 히트싱크 간에 공극(void)(7)이 발생하므로, 이러한 공극(7) 내에 존재하는 공기층의 매우 낮은 열전도도로 인해 오히려 패키지의 방열성능을 크게 저하시켜버린다. On the other hand, ceramic-metal packages generally use a heat sink 6 using a thermal interface material (TIM) 5 as shown in FIG. 4 in order to improve heat resistance and improve heat dissipation. Is attached to. However, as described above, in the case of the metal substrate which has already failed to bend, voids 7 are generated between the package and the heat sink, and thus, due to the very low thermal conductivity of the air layer existing in the voids 7, The heat dissipation performance is greatly reduced.

도 6은 종래기술에 의한 LED 패키지 기판 설계도의 한 예를 보인 것이다. Figure 6 shows an example of a LED package substrate design according to the prior art.

도 6의 기판 설계에 따라 알루미늄 금속기판(1)(기판크기: 26.2×26.2㎟, 두께: 1.5mm)의 전면을 세라믹절연층(2)으로 도포한 세라믹-메탈 패키지의 열처리 후 휨 측정값을 측정한 결과를 아래 표 1에 나타낸다. 이러한 휨 측정값은 도 5의 측정지점 (a)~(e)을 기준으로 한다. 표 1을 참조하면, 금속기판의 열처리 온도가 증가함에 따라 휨의 크기가 0.074mm에서 0.984mm까지 커진 것을 보여준다.According to the substrate design of FIG. 6, the warpage measured after the heat treatment of the ceramic-metal package coated with the ceramic insulating layer 2 on the entire surface of the aluminum metal substrate 1 (substrate size: 26.2 × 26.2 mm 2, thickness: 1.5 mm) was obtained. The measurement results are shown in Table 1 below. These warpage measurements are based on the measurement points (a) to (e) of FIG. 5. Referring to Table 1, as the heat treatment temperature of the metal substrate increases, the magnitude of the warpage increases from 0.074 mm to 0.984 mm.

알루미늄 기판의 전면에 세라믹절연층을 도포한 세라믹-메탈 패키지의 열처리 후 휨 측정값(기판크기: 26.2×26.2㎟, 두께: 1.5mm) Measurement value of warpage after heat treatment of ceramic-metal package coated with ceramic insulation layer on the front surface of aluminum substrate (Board size: 26.2 × 26.2mm2, thickness: 1.5mm)

No.

No.


열처리온도
(℃)

Heat treatment temperature
(℃)
(a)
중심부높이
(mm)
(a)
Center height
(mm) 가장자리 높이
(mm)Edge height
(mm)
휨
(a)-(f)
(mm)
warp
(a)-(f)
(mm)
(b)
(b)
(c)
(c)
(d)
(d)
(e)
(e) (f)
가장자리
평균(f)
edge
Average 1One 500500 1.6841.684 1.6081.608 1.6151.615 1.6091.609 1.6071.607 1.6101.610 0.0740.074 22 510510 1.7121.712 1.6101.610 1.6181.618 1.6241.624 1.6191.619 1.6181.618 0.0830.083 33 520520 1.9061.906 1.7651.765 1.7601.760 1.7361.736 1.7461.746 1.7521.752 0.1540.154 44 530530 1.9451.945 1.7421.742 1.7631.763 1.7851.785 1.8011.801 1.7731.773 0.1720.172 55 540540 4.0594.059 2.9822.982 2.9682.968 3.1663.166 3.1823.182 3.0743.074 0.9840.984

이와 같이, 패키지 기판에 휨이 발생하면, 패키지의 외관불량, 기판상에 인쇄할 후속 전극회로선 층의 두께 불균일, 패키지 기판과 다른 부재(특히, 하우징 케이스 및 방열용 히트싱크 등)와의 접합시 갭(gap) 내지는 공극의 발생 등의 다양한 문제를 일으킨다. 뿐만 아니라, LED 패키지와 같은 응용에서는 이러한 공극은 패키지의 방열특성을 크게 저하한다.As such, when warpage occurs in the package substrate, the package appearance defect, the thickness unevenness of the subsequent electrode circuit line layer to be printed on the substrate, and the bonding between the package substrate and other members (e.g., housing case and heat dissipation heat sink, etc.) It causes various problems such as the generation of gaps or voids. In addition, in applications such as LED packages, these voids significantly degrade the heat dissipation characteristics of the package.

본 발명에 있어서는 종래기술의 이러한 문제점이 없는 세라믹-메탈 패키지를 제공한다.The present invention provides a ceramic-metal package which does not have this problem of the prior art.

이를 위하여, 본 발명에 따른 세라믹-메탈 패키지는 하나의 금속기판과, 상기 금속기판의 일면 상에 형성된 복수의 세라믹 절연층과, 상기 복수의 세라믹 절연층 상면에 각각 형성된 복수의 전극층을 포함하고, 상기 복수의 세라믹 절연층은 상기 복수의 전극층과 함께 전기회로 패턴을 이루며, 상기 복수의 세라믹 절연층 각각은 이러한 전기회로 패턴에 따라 상호 인접한 세라믹 절연층과 소정 거리만큼 상호 이격된다.To this end, the ceramic-metal package according to the present invention includes one metal substrate, a plurality of ceramic insulating layers formed on one surface of the metal substrate, and a plurality of electrode layers respectively formed on the plurality of ceramic insulating layers. The plurality of ceramic insulating layers form an electric circuit pattern together with the plurality of electrode layers, and each of the plurality of ceramic insulating layers is spaced apart from each other by a predetermined distance from adjacent ceramic insulating layers according to the electric circuit pattern.

삭제delete

이와 같은 본 발명에 있어서는 세라믹절연층이 전극층의 회로패턴에 맞추어 전극층이 형성되었을 때 양측으로 마진이 남아 전극층이 안정적으로 형성되고, 나머지 금속기판의 표면에는 세라믹절연층이 형성되지 않아, 전체적으로 보았을 때 금속기판상에 형성되는 세라믹절연층의 면적이 크게 줄어 금속기판과 세라믹절연층 사이의 상이한 열팽창율에 따른 열처리 공정상에서의 수축율 차이로 인한 휨발생이 거의 일어나지 않으며 또한 세라믹절연층을 구성하는 원재료의 사용량이 저감된다.In the present invention as described above, when the ceramic insulation layer is formed in accordance with the circuit pattern of the electrode layer, margins remain on both sides so that the electrode layer is stably formed, and the ceramic insulation layer is not formed on the surface of the remaining metal substrate. As the area of the ceramic insulating layer formed on the metal substrate is greatly reduced, warpage hardly occurs due to the shrinkage difference in the heat treatment process according to the different thermal expansion rate between the metal substrate and the ceramic insulating layer, and the amount of the raw material constituting the ceramic insulating layer This is reduced.

도 1은 종래기술에 따라서 금속기판상에 전면에 걸쳐 세라믹절연층이 형성된 것을 보인 것으로, 열처리전의 구조를 보인 단면도.
도 2는 도 1에 보인 바와 같이 세라믹절연층이 전면에 형성된 금속기판의 열처리후의 구조를 보인 단면도.
도 3은 종래기술에 따라서 금속기판상에 세라믹절연층이 형성되고 이에 다시 전극층이 형성된 것을 열처리후의 구조를 보인 단면도.
도 4는 도 3에서 보인 금속기판을 히트싱크에 접합하여 보인 단면도.
도 5는 열처리후 금속기판의 휨 발생을 측정하기 위한 측정포인트를 설명하기 위한 설명도.
도 6은 종래기술에 따른 세라믹-메탈패키지의 기판설계의 한 예(기판크기: 26.2×26.2㎟)를 보인 평면도.
도 7과 도 8은 종래기술에 따른 세라믹-메탈패키지의 기판설계의 다른 예(기판크기: 100×100㎟)를 보인 것으로, 기판의 평면도와 휨 발생을 설명하기 위한 사시도.
도 9는 본 발명에 따라서 금속기판상에 세라믹절연층이 형성된 것을 보인 것으로, 열처리전의 구조를 보인 단면도.
도 10은 본 발명에 따라서 세라믹절연층과 전극회로패턴이 형성된 금속기판의 열처리후 구조를 보인 단면도.
도 11은 본 발명에 따라서 세라믹절연층과 전극층이 형성된 금속기판을 히트싱크에 접합하여 보인 단면도.
도 12는 본 발명에 따른 세라믹-메탈패키지의 기판설계의 한 예(기판크기: 26.2×26.2㎟)를 보인 평면도.
도 13과 도 14는 본 발명에 따른 세라믹-메탈패키지의 기판설계의 다른 예(기판크기: 100×100㎟)를 보인 것으로, 기판의 평면도와 휨 발생을 설명하기 위한 사시도.1 is a cross-sectional view showing a structure before a heat treatment, showing that a ceramic insulating layer is formed over the entire surface on a metal substrate according to the prior art.
FIG. 2 is a cross-sectional view showing a structure after heat treatment of a metal substrate having a ceramic insulating layer formed on its front surface as shown in FIG.
3 is a cross-sectional view showing a structure after heat treatment that a ceramic insulating layer is formed on a metal substrate and an electrode layer is formed thereon according to the related art.
4 is a cross-sectional view of the metal substrate shown in Figure 3 bonded to the heat sink.
5 is an explanatory view for explaining a measurement point for measuring the occurrence of warpage of the metal substrate after the heat treatment.
Figure 6 is a plan view showing an example (substrate size: 26.2 x 26.2 mm 2) of the substrate design of the ceramic-metal package according to the prior art.
7 and 8 show another example (substrate size: 100 × 100 mm 2) of a substrate design of a ceramic-metal package according to the prior art, and a perspective view for explaining a plan view and warpage occurrence of the substrate.
9 is a cross-sectional view showing the structure before the heat treatment, showing that the ceramic insulating layer is formed on the metal substrate in accordance with the present invention.
10 is a cross-sectional view illustrating a structure after heat treatment of a metal substrate on which a ceramic insulating layer and an electrode circuit pattern are formed according to the present invention.
11 is a cross-sectional view of a metal substrate having a ceramic insulating layer and an electrode layer bonded to a heat sink in accordance with the present invention.
12 is a plan view showing an example (substrate size: 26.2 × 26.2 mm 2) of the substrate design of the ceramic-metal package according to the present invention.
13 and 14 show another example of the substrate design of the ceramic-metal package according to the present invention (substrate size: 100 × 100 mm 2), and a perspective view for explaining a plan view and warpage of the substrate.

도 9~11은 본 발명에 따라서 금속기판(10) 상에 세라믹절연층(12)이 형성되고 세라믹절연층(12)에 전기적 회로를 얻기 위한 회로패턴의 전극층(14)이 형성된 것을 도시한다. 9 to 11 show that the ceramic insulating layer 12 is formed on the metal substrate 10 and the electrode layer 14 of the circuit pattern for obtaining an electrical circuit is formed on the ceramic substrate 10 according to the present invention.

여기서 금속기판(10)은 알루미늄(Al)과 같은 고열전도도의 금속기판이고, 이의 전면에 일반적인 스크린 인쇄법으로 절연성의 글라스 세라믹층을 인쇄한 후 일반적인 소정의 열처리를 하여 세라믹절연층(12)을 형성한다. 이때, 금속기판(10)은 상기와 같은 알루미늄으로 예시하였으나, 본 발명의 금속기판(10)은 알루미늄에 한정되지 아니하고 해당 분야에 공지된 금속으로 될 수 있음은 자명하다. 또한, 상기 열처리 조건은 해당 분야에서 공지된 온도 및 시간 범위로 될 수 있다. 또한, 여기서는 세라믹절연층(12)의 형성법으로서 스크린 인쇄법만을 예시하였으나, 이외에도 본 발명에서는 증착법 등 해당 분야에 공지된 코팅방법으로 세라믹절연층(12)이 형성될 수 있음은 자명하다.Here, the metal substrate 10 is a high thermal conductivity metal substrate such as aluminum (Al), and after printing the insulating glass ceramic layer on the front thereof by a general screen printing method, the ceramic insulating layer 12 is subjected to general heat treatment. Form. In this case, although the metal substrate 10 is exemplified by aluminum as described above, it is apparent that the metal substrate 10 of the present invention is not limited to aluminum and may be a metal known in the art. In addition, the heat treatment conditions may be a temperature and time range known in the art. In addition, although only the screen printing method is illustrated here as a method of forming the ceramic insulating layer 12, it is apparent that the ceramic insulating layer 12 may be formed by a coating method known in the art, such as a vapor deposition method.

그리고, 이렇게 제조된 세라믹-메탈 패키지에 LED 또는 고출력 반도체 칩을 실장하기 위하여 은(Ag), 동(Cu) 또는 금(Au) 및 이들의 합금 및 혼합분말을 포함하는 전극층(14)이 형성되고 추후 회로패턴이 형성된다. In addition, an electrode layer 14 including silver (Ag), copper (Cu) or gold (Au), alloys thereof, and mixed powders thereof is formed to mount an LED or a high power semiconductor chip on the ceramic-metal package thus manufactured. Subsequently, a circuit pattern is formed.

일반적으로 전극층(14)은 미세폭의 라인 형태인 회로망으로 구성되므로 단면으로 보았을 때 각각 인접한 전극층(14)과 작은 간극을 두고 배치되는 형태이다. 따라서, 전극층(14)은 금속기판(10)의 세라믹절연층(12) 상에 세라믹절연층(12)의 일부영역만을 점유한다.In general, since the electrode layer 14 is composed of a network having a fine line shape, the electrode layer 14 is disposed to have a small gap with the adjacent electrode layer 14 when viewed in cross section. Therefore, the electrode layer 14 occupies only a part of the ceramic insulating layer 12 on the ceramic insulating layer 12 of the metal substrate 10.

본 발명에 의하면, 금속기판(10) 상에 형성되는 세라믹절연층(12)은 이후 이에 형성되는 전극층(14)의 회로패턴에 맞추어 도포된다. 즉, 도 9 및 도 10에서 보인 바와 같이, 본 발명에 따른 세라믹절연층(12)은 금속기판(10)의 전면에 형성되지 않고, 전극층(14)의 회로패턴에 맞추어 단면으로 보인 전극층(14)의 폭보다 약간 큰 폭을 가지도록 도포된다. According to the present invention, the ceramic insulating layer 12 formed on the metal substrate 10 is then applied in accordance with the circuit pattern of the electrode layer 14 formed thereon. That is, as shown in Figs. 9 and 10, the ceramic insulating layer 12 according to the present invention is not formed on the entire surface of the metal substrate 10, the electrode layer 14 shown in cross section in accordance with the circuit pattern of the electrode layer 14. It is applied to have a width slightly larger than the width of).

이와 같이, 세라믹절연층(12)이 전극층(14)의 회로패턴에 맞추어 도포되므로, 전극층(14)이 형성되었을 때 양측으로 마진(16)이 남아 전극층(14)의 안정된 형성이 달성된다. 또한, 단면으로 보았을 때 세라믹절연층(12) 사이에는 회로패턴의 설계에 따라 정하여지는 간극(18)이 존재하게 되고 나머지 금속기판(10)의 표면에는 세라믹절연층이 형성되지 않으므로, 전체적으로 보았을 때 금속기판(10) 상에 형성되는 세라믹절연층(12)의 면적이 크게 감소한다.In this way, since the ceramic insulating layer 12 is applied in accordance with the circuit pattern of the electrode layer 14, when the electrode layer 14 is formed, margins 16 remain on both sides to achieve stable formation of the electrode layer 14. In addition, when viewed in cross section, the gap 18 is determined between the ceramic insulating layers 12 according to the design of the circuit pattern, and the ceramic insulating layer is not formed on the surface of the remaining metal substrate 10. The area of the ceramic insulating layer 12 formed on the metal substrate 10 is greatly reduced.

이리하여, 금속기판(10)과 이러한 금속기판(10)상의 세라믹절연층(12) 사이의 열팽창율 차이가 크게 감소하므로, 열처리 공정상에서의 수축율 차이로 인한 휨발생이 거의 일어나지 않으며 또한 세라믹절연층을 구성하는 원재료의 사용량도 저감된다. 또한, 전극층(14)과 세라믹절연층(12)의 폭 차이, 즉 마진(16)의 크기는 제조하고자 하는 제품의 사용조건(예를 들어, 전압 또는 전류 등)에 따라 변경될 수 있음은 해당 분야의 통상의 지식을 가진 자에게는 당연하다.As a result, the difference in thermal expansion between the metal substrate 10 and the ceramic insulating layer 12 on the metal substrate 10 is greatly reduced, so that warpage hardly occurs due to the shrinkage difference in the heat treatment process, and the ceramic insulating layer The amount of the raw materials constituting the resin is also reduced. In addition, the difference in width between the electrode layer 14 and the ceramic insulating layer 12, that is, the size of the margin 16 may be changed depending on the conditions of use (eg, voltage or current) of the product to be manufactured. It is natural for those with ordinary knowledge in the field.

이러한 본 발명에 따라 알루미늄 금속기판(10)상 세라믹절연층(12)을 상기 전극층(14)의 회로패턴에 따라 상기 전극층(14)의 폭보다 약간 큰 폭을 갖도록 일부 형성하여 제조한 세라믹-메탈 패키지를 표 1의 종래 패키지와 동일한 온도조건에서 열처리한 후에 휨의 정도를 측정하였다(기판크기: 26.2×26.2㎟, 두께: 1,5mm). 그 결과는 다음의 표 2에 요약되어 있다. According to the present invention, a ceramic-metal manufactured by partially forming the ceramic insulating layer 12 on the aluminum metal substrate 10 to have a width slightly larger than the width of the electrode layer 14 according to the circuit pattern of the electrode layer 14. After the package was heat-treated under the same temperature conditions as the conventional package of Table 1, the degree of warpage was measured (substrate size: 26.2 × 26.2 mm 2, thickness: 1,5 mm). The results are summarized in Table 2 below.

표 2를 참조하면, 540℃의 조건에서도 휨의 정도는 0.136mm로 억제되었음을 알 수 있으며, 이는 종래기술에 비하여 휨이 약 7.2분의 1로 감소하였음을 나타낸다.Referring to Table 2, it can be seen that the degree of warpage was suppressed to 0.136 mm even at 540 ° C, which indicates that the warpage was reduced to about 1 / 7.2 compared to the prior art.

알루미늄 기판의 일부분에만 절연층을 도포한 세라믹-메탈 패키지의 열처리 후 휨 측정값(기판크기: 26.2×26.2㎟, 두께: 1.5mm) Measurement of warpage after heat treatment of ceramic-metal package in which insulating layer is applied to only part of aluminum substrate (Board size: 26.2 × 26.2 mm2, thickness: 1.5 mm)

No.

No.


열처리온도
(℃)

Heat treatment temperature
(℃)
(a)
중심부높이
(mm)
(a)
Center height
(mm) 가장자리 높이
(mm)Edge height
(mm)
휨
(a)-(f)
(mm)
warp
(a)-(f)
(mm)
(b)
(b)
(c)
(c)
(d)
(d)
(e)
(e) (f)
가장자리
평균(f)
edge
Average 66 500500 1.5991.599 1.5631.563 1.5641.564 1.5541.554 1.5561.556 1.5591.559 0.0400.040 77 510510 1.6031.603 1.5651.565 1.5631.563 1.5741.574 1.5611.561 1.5651.565 0.0380.038 88 520520 1.6981.698 1.6341.634 1.6261.626 1.6321.632 1.6221.622 1.6291.629 0.0690.069 99 530530 1.8061.806 1.7121.712 1.6721.672 1.7051.705 1.6871.687 1.6951.695 0.1110.111 1010 540540 1.8941.894 1.7881.788 1.7461.746 1.7661.766 1.7311.731 1.7581.758 0.1360.136

도 11은 전술한 본 발명에 따라서 제조된 세라믹-메탈 패키지의 금속기판(10)을 열간접착제(20)를 사용하여 히트싱크(22)에 접합한 단면구조를 보인 것이다. FIG. 11 shows a cross-sectional structure in which the metal substrate 10 of the ceramic-metal package manufactured according to the present invention is bonded to the heat sink 22 using the hot adhesive 20.

도 11을 참조하면, 금속기판(10)의 패키지부의 휨 발생이 적어 이러한 패키지부와 히트싱크부 간에 공기 공극이 존재하지 않아 열전달 성능이 향상될 수 있음을 보이고 있다.Referring to FIG. 11, since the warpage of the package portion of the metal substrate 10 is less likely to occur, there is no air gap between the package portion and the heat sink portion, thereby improving heat transfer performance.

아래 표 3은 종래기술이 적용된 LED 어레이 패키지에 비교할 때, 본 발명의 패키지는 그 방열특성의 지표인 열저항값의 감소에 효과가 있음을 보이고 있다. 물론, 열저항이 작을수록 방열특성이 더 좋다.Table 3 below shows that the package of the present invention is effective in reducing the thermal resistance value, which is an indicator of the heat dissipation characteristics, when compared to the LED array package to which the prior art is applied. Of course, the smaller the thermal resistance, the better the heat dissipation characteristics.

종래기술과 Prior Art 본발명의Invention 패키지의  Of package 열저항값의Of heat resistance 비교 compare No.No. 열저항(K/W)Thermal resistance (K / W) 비고Remarks 1111 1.171.17 종래기술(세라믹절연층을 전면에 형성한 경우)Prior art (when a ceramic insulating layer is formed on the entire surface) 1212 0.350.35 본 발명(세라믹절연층을 부분형성한 경우)The present invention (when the ceramic insulating layer is partially formed)

또한, 본 발명에 있어서는 전술한 26.2×26.2mm2 크기 기판의 종래 세라믹-패키지와 본 발명의 세라믹-패키지를 대비하여 크게 향상된 결과를 입증하였지만, 휨의 발생 크기가 기판의 크기가 클수록 더욱 현저할 것이라는 점을 더 고려하여, 대면적의 기판(예를 들어, 크기가 100×100mm2)을 이용한 종래 세라믹-패키지와 본 발명의 세라믹-패키지에서의 휨 발생 크기 또한 측정하였다. In addition, in the present invention, the results have been greatly improved in comparison with the ceramic-package of the present invention and the conventional ceramic-package of the 26.2 × 26.2mm 2 size substrate described above, but the larger the size of the substrate, the larger the occurrence of warpage is. Further considering that, the magnitude of warpage occurrence in conventional ceramic-packages using large-area substrates (eg, 100 × 100 mm 2 ) and ceramic-packages of the present invention was also measured.

먼저, 데이터의 신뢰도를 높이기 위하여, 절연층을 형성하지 않은 알루미늄 금속기판을 열처리하기 전과 열처리한 후의 휨 발생 여부를 측정해 보았다. 아래 표 4는 그 결과를 보여준다.First, in order to increase the reliability of the data, it was measured whether the warpage occurred before and after the heat treatment of the aluminum metal substrate without the insulating layer. Table 4 below shows the results.

대면적 알루미늄 기판의 열처리 전후의 휨 측정값(기판크기: 100×100mm2, 두께: 4.0mm; 절연층 미형성) Measurement of warpage before and after heat treatment of large area aluminum substrate (substrate size: 100 × 100mm 2 , thickness: 4.0mm; no insulation layer formed)

No.

No.


열처리

Heat treatment

(a)
중심부높이
(mm)
(a)
Center height
(mm) 가장자리 높이
(mm)Edge height
(mm)
휨
(a)-(f)
(mm)
warp
(a)-(f)
(mm)
(b)
(b)
(c)
(c)
(d)
(d)
(e)
(e) (f)
가장자리
평균(f)
edge
Average 1313 열처리전Before heat treatment 4.9734.973 4.9264.926 4.9394.939 4.9114.911 4.9134.913 4.9224.922 0.0510.051 1414 510℃ 열처리후After 510 ℃ heat treatment 4.9784.978 4.9284.928 4.9554.955 4.9144.914 4.9174.917 4.9284.928 0.0500.050

표 4에서 보인 바와 같이, 대면적 알루미늄 기판의 경우, 열처리전 기판(No.13)의 휨 정도와 열처리후 기판(No.14)의 휨 정도는 0.050~0.051mm로서 알루미늄 자체의 열처리 전후의 휨 정도의 변화는 거의 없는 것으로 확인되었다.As shown in Table 4, in the case of a large-area aluminum substrate, the warping degree of the substrate No. 13 before the heat treatment and the warping degree of the substrate No. 14 after the heat treatment ranged from 0.050 to 0.051 mm. Little change in degree was found.

그리고, 아래 표 5는 상기와 같은 대면적(100×100mm2) 기판에 종래기술에 따라 세라믹절연층을 전면 코팅하고 이를 510℃의 온도로 열처리한 후의 결과(No.15)와, 대면적 기판에 본 발명에 따라서 세라믹절연층을 전극회로패턴에 맞추어 부분적으로 코팅한 후 마찬가지로 510℃의 온도로 열처리한 후의 결과(No.16)를 각각 비교한 것이다. 이를 위하여, 종래기술에 따른 세라믹-메탈 패키지(도 7 및 도 8)와 본 발명에 따른 세라믹-메탈 패키지(도 13 및 도 14)의 휨 정도가 비교된다.In addition, Table 5 below shows the result of coating the ceramic insulating layer on the large area (100 × 100 mm 2 ) substrate as described above and heat-treating it at a temperature of 510 ° C. (No. 15). In accordance with the present invention, the ceramic insulating layer was partially coated in accordance with the electrode circuit pattern, and the results (No. 16) after the heat treatment at a temperature of 510 ° C. were also compared. To this end, the degree of warpage of the ceramic-metal package according to the prior art (FIGS. 7 and 8) and the ceramic-metal package according to the present invention (FIGS. 13 and 14) is compared.

본 발명 및 종래기술에 의한 각 세라믹-메탈 패키지에 있어서 대면적 세라믹-메탈 패키지의 열처리 후의 휨 측정값(기판크기: 100×100mm2, 두께: 4.0mm) The warpage measured after heat treatment of the large-area ceramic-metal package in each ceramic-metal package according to the present invention and the prior art (substrate size: 100 x 100 mm 2 , thickness: 4.0 mm)

No.

No.


열처리온도
(℃)

Heat treatment temperature
(℃)
(a)
중심부높이
(mm)
(a)
Center height
(mm) 가장자리 높이
(mm)Edge height
(mm)
휨
(a)-(f)
(mm)
warp
(a)-(f)
(mm)
(b)
(b)
(c)
(c)
(d)
(d)
(e)
(e) (f)
가장자리
평균(f)
edge
Average 1515 510510 6.3086.308 5.0405.040 5.1585.158 5.1345.134 5.0945.094 5.1075.107 1.2011.201 1616 510510 5.1805.180 5.0465.046 5.0605.060 5.0365.036 5.0175.017 5.0405.040 0.1400.140

표 5에서 보인 바와 같이, 종래기술(No.15)에 의한 휨 발생이 1.201mm로 크게 발생한 반면에, 본 발명(No.16)에 의한 휨 발생은 0.140mm로 매우 작은 것으로 나타나 있어, 종래기술에 비하여 휨 발생이 약 8.58분의 1로 줄어든 효과를 보인다.As shown in Table 5, while the warpage occurred by the prior art (No. 15) was largely 1.201 mm, the warpage occurred by the present invention (No. 16) was found to be very small (0.140 mm). Compared to this, the warpage was reduced to about 8.58 / 1.

이상, 상술된 본 발명의 실시예에 있어서, 조성분말의 평균입도, 분포 및 비표면적과 같은 분말특성과, 원료의 순도, 불순물 첨가량 및 열처리 조건에 따라 통상적인 오차범위 내에서 다소 변동이 있을 수 있음은 해당 분야에서 통상의 지식을 가진 자에게는 지극히 당연하다.In the above-described embodiment of the present invention, the powder characteristics such as the average particle size, distribution and specific surface area of the composition powder, the purity of the raw material, the amount of impurity addition, and the heat treatment conditions may vary somewhat within the usual error range. It is only natural for those with ordinary knowledge in the field.

또한, 상술한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구범위에 속하는 것으로 보아야 한다. In addition, the embodiments of the present invention described above are disclosed for the purpose of illustration, anyone of ordinary skill in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications, Changes, additions, etc. should be considered to be within the scope of the claims.

1: 금속기판, 2: 세라믹절연층, 3: 전극층, 5: 열간접착제, 6: 히트싱크, 7: 공극, 10: 금속기판, 12: 세라믹절연층, 14: 전극층, 16: 마진, 18: 간극, 20: 열간접착제, 22: 히트싱크.DESCRIPTION OF SYMBOLS 1 Metal substrate, 2: Ceramic insulation layer, 3: Electrode layer, 5: Hot adhesive agent, 6: Heat sink, 7: Air gap, 10: Metal substrate, 12: Ceramic insulation layer, 14: Electrode layer, 16: Margin, 18: Gap, 20: hot adhesive, 22: heat sink.

Claims (2)

하나의 금속기판(10)과;
상기 금속기판(10)의 일면 상에 형성된 복수의 세라믹 절연층(12)과;
상기 복수의 세라믹 절연층(12) 상면에 각각 형성된 복수의 전극층(14)을 포함하고, 상기 복수의 세라믹 절연층(12)은 상기 복수의 전극층(14)과 함께 전기회로 패턴을 이루며, 상기 복수의 세라믹 절연층(12) 각각은 이러한 전기회로 패턴에 따라 상호 인접한 세라믹 절연층(12)과 소정 거리만큼 상호 이격된 것을 특징으로 하는 세라믹-메탈 패키지.One metal substrate 10;
A plurality of ceramic insulating layers 12 formed on one surface of the metal substrate 10;
And a plurality of electrode layers 14 formed on upper surfaces of the plurality of ceramic insulating layers 12, wherein the plurality of ceramic insulating layers 12 form an electric circuit pattern together with the plurality of electrode layers 14. The ceramic insulating layers (12) of the ceramic-metal package, characterized in that spaced apart from each other by a predetermined distance from the mutually adjacent ceramic insulating layer (12) according to the electrical circuit pattern. 삭제delete
KR1020120059260A 2012-06-01 2012-06-01 Ceramic-metal package KR101238633B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059260A KR101238633B1 (en) 2012-06-01 2012-06-01 Ceramic-metal package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059260A KR101238633B1 (en) 2012-06-01 2012-06-01 Ceramic-metal package

Publications (1)

Publication Number Publication Date
KR101238633B1 true KR101238633B1 (en) 2013-03-04

Family

ID=48180968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059260A KR101238633B1 (en) 2012-06-01 2012-06-01 Ceramic-metal package

Country Status (1)

Country Link
KR (1) KR101238633B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326437A (en) * 2000-05-17 2001-11-22 Hitachi Chem Co Ltd Wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326437A (en) * 2000-05-17 2001-11-22 Hitachi Chem Co Ltd Wiring board

Similar Documents

Publication Publication Date Title
US9269644B2 (en) Method for producing semiconductor device
US20090101392A1 (en) Circuit board and semiconductor module using this, production method for circuit board
JP5864742B2 (en) SUPPORT DEVICE, ELECTRIC DEVICE EQUIPPED WITH SUPPORT DEVICE, AND SUPPORT DEVICE AND METHOD FOR MANUFACTURING ELECTRIC DEVICE
US10141088B2 (en) Resistor
US20220104350A1 (en) Ceramic Copper Circuit Board And Method For Manufacturing The Same
KR20130079601A (en) Ceramic heat sink material for compression contact structure, semiconductor module using same, and method for producing semiconductor module
EP2838326B1 (en) Electronic device
KR101904538B1 (en) Ceramic circuit board and manufacturing method thereof
US3492545A (en) Electrically and thermally conductive malleable layer embodying lead foil
JP6090529B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101238633B1 (en) Ceramic-metal package
TWM595383U (en) A heat dissipation type electronic device
KR102246856B1 (en) SiC heater
JP2010287844A (en) Power module
KR102231103B1 (en) Resistor element
WO2017032334A1 (en) Method for soldering chip on metallic-ceramic composite board and metallic-ceramic composite board for soldering chip thereon
JP2013179249A (en) Substrate for mounting electronic component
KR100939760B1 (en) Method for generating a substrate used for heat-radiating pcb and the substrate thereof
JP2007035913A (en) Semiconductor device
JP2001135753A (en) Semiconductor module substrate and manufacturing method for the same
JP7052935B1 (en) Circuit board
TW201423923A (en) Semiconductor device and method for manufacturing same
US11234324B1 (en) Circuit board structure and manufacturing method thereof
JP2006041231A (en) Ceramic circuit board and electric apparatus
JP6927850B2 (en) Bonded structure and semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8