KR101235203B1 - 임베디드 구동 칩을 갖는 디스플레이 디바이스 - Google Patents

임베디드 구동 칩을 갖는 디스플레이 디바이스 Download PDF

Info

Publication number
KR101235203B1
KR101235203B1 KR1020117005710A KR20117005710A KR101235203B1 KR 101235203 B1 KR101235203 B1 KR 101235203B1 KR 1020117005710 A KR1020117005710 A KR 1020117005710A KR 20117005710 A KR20117005710 A KR 20117005710A KR 101235203 B1 KR101235203 B1 KR 101235203B1
Authority
KR
South Korea
Prior art keywords
chiplet
substrate
line
control
lines
Prior art date
Application number
KR1020117005710A
Other languages
English (en)
Other versions
KR20110044289A (ko
Inventor
로널드 스티븐 코크
존 윌리엄 해머
더스틴 리 윈터스
Original Assignee
글로벌 오엘이디 테크놀러지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌 오엘이디 테크놀러지 엘엘씨 filed Critical 글로벌 오엘이디 테크놀러지 엘엘씨
Publication of KR20110044289A publication Critical patent/KR20110044289A/ko
Application granted granted Critical
Publication of KR101235203B1 publication Critical patent/KR101235203B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 디스플레이 디바이스는 기판과; 상기 기판에 배열되고, 컨트롤 전극을 각각 갖는 하나 이상의 픽셀들과; 상기 기판 위에 위치되고, 내부에 형성된 연속라인과 불연속 패스스루라인을 갖는 배선층과; 상기 기판 위에 위치되고 제 1, 2, 3, 및 컨트롤 연결패드를 포함하는 적어도 하나의 칩렛을 구비하고, 상기 칩렛은 상기 컨트롤 연결패드를 컨트롤 전극에 전기연결하는 컨트롤 라인과; 상기 제 1 연결패드에 연결된 불연속 패스스루라인의 일단 및 제 2 연결패드에 연결된 불연속 패스스루라인의 타단과; 상기 제 1 및 제 2 연결패드를 전기 연결하는 회로와; 상기 제 3 연결패드에 전기 연결된 연속라인을 구비하고, 상기 연속라인은 칩렛의 맞은 편으로 뻗어 있다.

Description

임베디드 구동 칩을 갖는 디스플레이 디바이스{Display Device with Embedded Chip Driving}
본 발명은 분산된 별도의 컨트롤 소자들, 특히, 기판 위에 이런 컨트롤 소자들의 최적 배열을 갖는 기판을 구비한 디스플레이 디바이스에 관한 것이다.
평판 디스플레이 디바이스는 컴퓨팅 디바이스, 휴대용 디바이스 및 텔레비전과 같은 오락 디바이스에 널리 사용된다. 이런 디스플레이는 일반적으로 이미지를 디스플레이하기 위해 기판 위에 분포된 복수의 픽셀들을 이용한다. 각 픽셀은 일반적으로 적색, 녹색 및 청색을 방출하는 서브-픽셀이라고 하는 다수의 다른 컬러의 발광소자들을 통상적으로 포함한다. 다양한 평판 디스플레이 기술들, 예컨대, 플라즈마 디스플레이, 액정 디스플레이 및 발광 다이오드 디스플레이가 공지되어 있다. 능동 매트릭스 소자들은 디스플레이에 반드시 국한될 필요가 없고 기판 위에 분포되며 공간적으로 분산 제어를 필요로 하는 다른 애플리케이션에 사용될 수 있다.
발광소자들을 형성하는 발광재료로 된 박막을 포함하는 발광다이오드(LEDs)가 평판 디스플레이 디바이스에 많은 이점을 가지며 광학 시스템에 사용된다. 탕 등(Tang et al.)의 2002년 5월 7일자로 간행된 미국특허 6,384,529는 유기 LED 발광소자들의 어레이를 포함하는 유기 LED 컬러 디스플레이를 나타내고 있다. 대안으로, 무기 재료들이 사용될 수 있으며 다결정 반도체 매트릭스에 인광성 결정 또는 양자도트를 포함할 수 있다. 유기 또는 무기 재료의 다른 박막들도 또한 발광 박막 재료에 전하주입, 수송 또는 차단을 제어하기 위해 사용될 수 있으며 해당기술분야에 공지되어 있다. 재료들은 캡슐화 커버층 또는 판과 함께 전극들 사이의 기판에 배치된다. 전류가 발광재료를 통과할 때 픽셀에서 광이 방출된다. 방출된 광의 주파수는 사용된 재료의 특성에 따른다. 이런 디스플레이에서, 광은 기판(하단 이미터) 또는 캡슐화 커버(상단 이미터)를 통해, 또는 모두를 통해 방출될 수 있다.
LED 디바이스는 전류가 재료를 통과할 때 광의 다른 컬러를 방출하도록 다른 재료들이 패턴에 사용되는 패턴화 발광층을 구비할 수 있다. 대안으로, 단일 발광층, 예컨대, 발명의 명칭이 "Stacked OLED Display having Improved Efficiency"인 콕(Cok.)의 미국특허 6,987,355에 개시된 풀컬러 디스플레이를 이루기 위해 컬러 필터들과 함께 백색광 이미터를 사용할 수 있다. 또한 예컨대 발명의 명칭이 "Color OLED Display with Improved Power Efficiency"인 콕 등(Cok et al.)의 미국특허 6,919,681에 개시된 컬러 필터를 포함하지 않는 백색 서브-픽셀을 이용하는 것도 공지되어 있다. 디바이스의 효율을 향상시키기 위해 적색, 녹색 및 청색 필터들과 서브-픽셀들과 필터되지 않은 백색 서브-픽셀을 포함하는 4컬러 픽셀과 함께 무패턴화 백색 이미터를 이용한 디자인이 제안되었다(밀러 등(Miller, et al)의 2007년 6월 12일자로 간행된 미국특허(7,230,594) 참조).
평판 디스플레이 디바이스에서 픽셀을 제어하기 위한 2가지 다른 방법들, 즉, 능동 매트릭스와 수동 매트릭스 컨트롤이 일반적으로 공지되어 있다. 능동 매트릭스에서, 컨트롤 소자들이 평판 디스플레이 기판 위에 분포되어 있다. 일반적으로, 각 서브-픽셀은 하나의 컨트롤 소자에 의해 제어되며, 각각의 컨트롤 소자는 적어도 하나의 트랜지스터를 포함한다. 예컨대, 간단한 능동 매트릭스 유기발광(OLED) 디스플레이에서, 각 컨트롤 소자는 2개의 트랜지스터(셀렉트 트랜지스터와 파워 트랜지스터)와 서브 픽셀의 휘도를 지정하는 전하를 저장하기 위한 하나의 커패시터를 포함한다. 각각의 발광소자는 일반적으로 독립된 컨트롤 전극과 공통 전극을 이용한다.
종래 기술의 능동 매트릭스 컨트롤 소자들은 일반적으로 포토리소그래피 공정을 통해 트랜지스터와 커패시터에 형성된 실리콘과 같은 박막 반도체 재료를 구비한다. 박막 실리콘은 비정질이거나 다결정일 수 있다. 비정질 또는 다결정 실리콘으로 제조된 박막 트랜지스터는 비교적 더 크고 결정 실리콘 웨이퍼로 제조된 종래 트랜지스터보다 성능이 더 낮다. 더욱이, 이런 박막 디바이스는 일반적으로 이런 재료를 이용한 디스플레이에서 비균일성이 인식되는 국소적 또는 대형 비균일성을 나타낸다. 제조 및 재료 공정에서 향상이 이루어지나, 제조 공정들이 고가이고, 박막 디바이스 성능은 결정 실리콘 디바이스의 성능보다 계속 더 낮아진다.
마츠무라 등(Matsumura et al.)은 미국특허출원 2006/0055864에서 LCD 디스플레이와 함께 사용된 결정 실리콘 기판의 한가지 종래 기술의 설명을 나타내고 있다. 상기 출원은 선택적으로 제 1 반도체 기판으로 제조된 픽셀-컨트롤 디바이스들을 제 2 평판 디스플레이 기판에 운송 및 부착하는 방법을 기술하고 있다. 픽셀-컨트롤 디바이스내 배선 상호연결과 버스와 컨트롤 전극으로부터 상기 픽셀-컨트롤 디바이스로의 연결이 도시되어 있다. 그러나, 디스플레이의 개구율(aperture ratio)을 최적화하거나 디스플레이 디바이스와 협력하여 이런 픽셀-컨트롤 디바이스의 비용을 최소화하는 것에 대해 전혀 개시되지 않고 있다.
따라서, 능동 매트릭스 디바이스에서 발광소자 또는 광응답소자를 제어하는 향상된 방법, 및 특히 발광 디스플레이에 대한 요구가 여전히 남아 있다.
본 발명의 일실시예에서,
a) 기판과,
b) 상기 기판에 배열되고, 컨트롤 전극을 각각 포함하는 하나 이상의 픽셀들과,
c) 상기 기판 위에 위치되고, 내부에 형성된 연속라인과 불연속 패스스루라인을 갖는 배선층과,
d) 상기 기판 위에 위치되고 제 1, 2, 3, 및 컨트롤 연결패드를 포함하는 적어도 하나의 칩렛을 구비하고,
상기 칩렛은
i) 상기 컨트롤 연결패드를 컨트롤 전극에 전기연결하는 컨트롤 라인과,
ⅱ) 상기 제 1 연결패드에 연결된 불연속 패스스루라인의 일단 및 제 2 연결패드에 연결된 불연속 패스스루라인의 타단과,
ⅲ) 상기 제 1 및 제 2 연결패드를 전기 연결하는 회로와,
ⅳ) 상기 제 3 연결패드에 전기 연결된 연속라인을 구비하고,
상기 연속라인은 칩렛의 맞은 편으로 뻗어 있는 디스플레이 디바이스에 의해 필요성이 충족된다.
본 발명은 평판 패널 기판에서 컨트롤 소자들의 성능을 향상하고, 비용을 줄이며, 패널 개구율을 높이는 이점이 있다.
도 1a는 본 발명의 실시예에 따른 컨트롤 소자를 갖는 기판의 일부분의 평면도이다.
도 1b는 본 발명의 실시예에 따른 도 1a에 도시된 컨트롤 소자를 갖는 기판의 일부분의 횡단면도이다.
도 2는 본 발명의 다른 실시예에 따른 컨트롤 소자를 갖는 기판의 일부분의 평면도이다.
도 3은 도 1a의 도면에 대한 다른 레이아웃을 갖는 컨트롤 소자의 평면도이다.
도 4는 도 1a의 도면에 대한 다른 제 2 레이아웃을 갖는 컨트롤 소자의 평면도이다.
본 발명의 실시예에 따른 도 1a의 평면도와 도 1a의 선 A를 관통해 취한 도 1b의 횡단면도를 참조하면, 능동 매트릭스 디바이스는 기판(10)과 상기 기판(10)상에 배열된 하나 이상의 픽셀들(50)을 포함한다. 각 픽셀(50)은 컨트롤 전극(51)을 포함한다. 배선층(20)이 기판(10) 위에 주로 나란히 위치되어 있고, 배선층(20)은 연속라인(26,28)과 불연속 패스스루(pass-thru)라인(23,24)을 갖는다. 컨트롤 전극(51)은 배선층(20)에 있을 수 있거나 대안으로 배선층(20)으로부터 떨어진 층에 있을 수 있다.
적어도 하나의 칩렛(40)이 기판(10) 위에 위치되고, 회로도(42,44), 제 1 연결패드(30), 제 2 연결패드(32), 제 3 연결패드(36,38) 및 컨트롤 연결패드(34)를 포함한다. 컨트롤 라인(24)은 전기 연결패드(34)를 픽셀(50)의 컨트롤 전극(51)에 전기 연결시킨다. 불연속 패스스루라인(22,23)의 일단(22A,23A)은 제 1 연결패드(30)에 연결되어 있고, 불연속 패스스루라인(22,23)의 제 2 단(22B,23B)은 제 2 연결패드(32)에 연결되어 있다. 회로(42,44)는 제 1 연결패드(30)와 제 2 연결패드(32)에 전기 연결되어 있다. 연속라인(26,28)은 제 3 연결패드(36,38)에 전기 연결되어 있으며, 상기 연속라인은 칩렛(40)의 긴 측면(40A,40B)을 따라 반대편으로 뻗어 있다. 연속라인(26,28)과 패스스루라인(22,23)은 파워 버스 또는 컨트롤 신호, 예컨대, 파워 및 접지 버스 또는 데이터와 셀렉트 신호로 사용될 수 있다.
본 명세서에 사용된 바와 같이, 픽셀은 기판상의 임의의 발광소자 또는 광응답 소자이다. 예컨대, 본 발명의 일실시예에서, 임의의 컬러의 광을 방출하며 기판 위에 형성된 단일 유기 또는 무기 발광다이오드 소자가 본 명세서에서 의도된 픽셀이다. "픽셀", "서브-픽셀", 또는 발광소자 또는 광응답 소자라는 용어는 모두 본 명세서에서 픽셀을 의미한다. 이런 발광 픽셀들의 어레이가 디스플레이에서 발견될 수 있다. 본 발명의 다른 실시예에서, 광응답 소자, 예컨대, 감광 다이오드 또는 감광 트랜지스터가 픽셀일 수 있다. 이런 감광 픽셀의 어레이는 이미지 센서 또는 태양전지에서 발견될 수 있다. 픽셀은 일반적으로 발광재료 또는 광응답 재료 중 어느 하나에 형성된 한 쌍의 전극을 구비한다. 몇몇 실시예(예컨대, 디스플레이)에서, 한 전극은 공통으로 전기 연결되고 기판의 활성영역 위에 비패턴화되는 한편 제 2 컨트롤 전극(51)은 각 픽셀(50)의 활성영역 위에만 형성된다.
배선층(20)은 주로 기판(10)에 나란하다. 배선층(20)과 기판(10) 간의 거리는 기판 면적에 걸쳐 다소 변할 수 있으나 배선층(20)과 기판(10) 간의 평균 거리는 하나 또는 다수의 픽셀 면적에 대해 크기가 균일한 것을 주로 나란하다고 한다. 패스스루라인(예컨대, 22,23)은 불연속으로 기술되어 있다. 본 명세서에 의도한 바와 같이, 패스스루라인들은 배선층(20)에 물리적으로 불연속이다. 즉, 라인들은 일련의 라인 세그먼트들을 이룬다. 그러나, 배선층(20)에서 패스스루라인 세그먼트들은 전기적으로 연속인데, 이는 패스스루라인 세그먼트들이 칩렛(40)에서 연결패드(30,32) 및 회로(44)를 통해 전기연결되기 때문이다.
본 명세서에 의도한 바와 같이, 능동 매트릭스 디바이스는 복수의 분산된 컨트롤 소자들, 예컨대, 각 컨트롤 회로가 발광소자를 제어하기 위해 신호 및 파워 버스를 제어하도록 응답하는 기판 위에 형성된 박막 컨트롤 회로의 어레이를 포함하는 디바이스이다. 그러나, 본 발명에 따르면, 분산 컨트롤 소자들은 칩렛이다. 칩렛은 기판(10)에 비해 상대적으로 작은 집적회로이며, 별도의 기판에 형성된 와이어, 연결패드, 저항 또는 커패시터와 같은 수동 구성요소 또는 트랜지스터나 다이오드와 같은 능동 구성요소를 포함하는 회로를 구비한다. 칩렛은 디스플레이 기판으로부터 별도로 제조되고 그런 후 디스플레이 기판에 부착된다. 칩렛은 바람직하게는 반도체 디바이스 제조를 위한 공지된 공정을 이용해 실리콘 또는 실리콘온인슐레이터(SOI) 웨이퍼를 이용해 제조된다. 그런 후, 각 칩렛은 분리된 후 디스플레이 기판에 부착된다. 따라서, 각 칩렛의 결정 베이스는 디바이스 기판으로부터 분리되고 칩렛의 회로가 위에 배치되는 기판으로 간주될 수 있다. 그러므로, 복수의 칩렛들(40)은 디바이스 기판(1)과 서로로부터 분리된 대응하는 복수의 기판들을 갖는다. 특히, 픽셀들이 형성되는 기판(10)으로부터 별개의 기판들이 분리되고, 그런 후 함께 취해진 별개의 칩렛 기판의 면적들은 디바이스 기판(10)보다 더 작다. 칩렛은 예컨대 박막 비정질 또는 다결정 실리콘 디바이스에서 발견되는 것보다 더 큰 성능의 능동 구성요소들을 제공하는 결정 기판을 가질 수 있다. 칩렛은 두께가 바람직하게는 100㎛ 이하, 더 바람직하게는 20㎛ 이하일 수 있다. 이는 칩렛 위에 종래 스핀코팅 기술을 이용해 도포될 수 있는 접착재 및 평탄화 재료(12)의 형성을 용이하게 한다. 본 발명의 일실시예에 따르면, 단결정 실리콘 기판상에 형성된 칩렛은 기하학적 어레이로 배열되고 접착재 또는 평탄화 재료(12)로 기판(예컨대, 10)에 부착된다. 칩렛들(40)의 기판 상에 있는 연결 패드(30,32,34,36,38)는 칩렛들(40)을 연결시켜 패스스루라인 및 연속라인(22,23,26,28)을 이용해 신호 및 파워 버스를 제어하고 기판(10) 위에 형성된 컨트롤 라인 와이어(24)를 통해 픽셀(50)을 구동시키기 위해 사용된다. 칩렛들(40)은 하나, 다수 또는 많은 픽셀(50)들을 제어할 수 있다. 그러나, 각 칩렛(40)은 적어도 2개의 픽셀(50)을 제어하는 것이 바람직하다.
칩렛(40)은 반도체 기판에 형성되기 때문에, 칩렛의 회로는 현대 리소그래피 도구를 이용해 형성될 수 있다. 이런 도구들로, 0.5 마이크론 이하의 특징 크기들이 쉽게 이용될 수 있다. 예컨대, 현대의 반도체 제조 라인들은 90㎚ 또는 45㎚의 라인 폭을 달성할 수 있고 본 발명의 칩렛을 제조하는데 이용될 수 있다. 따라서, 각 픽셀들에 대해 2개의 트랜지스터와 같은 픽셀들을 구동하기 위한 칩렛의 회로는 작게 만들어질 수 있다. 그러나, 칩렛은 또한 디스플레이 기판에 일단 조립된 칩렛 위에 제공된 배선층에 전기연결을 하기 위한 연결패드를 필요로 한다. 연결패드는 디스플레이 기판에 사용된 리소그래피 툴의 특징 크기(예컨대, 5㎛) 및 배선층에 대한 칩렛의 정렬(예컨대, ±5㎛)을 기초로 한 크기여야 한다. 따라서, 연결패드는 예컨대 패드들 사이 공간이 5㎛인 15㎛ 폭일 수 있다. 이는 패드가 일반적으로 칩렛에 형성된 트랜지스터보다 상당히 더 큰 것을 의미한다.
패드는 일반적으로 트랜지스터 위의 칩렛 상에 금속피복층으로 형성될 수 있다. 이는 낮은 제조비용을 가능하게 하기 위해 칩렛이 가능한 한 작은 표면적을 갖게 만드는 것이 바람직하다. 따라서, 트랜지스터가 아니라 연결패드의 크기와 개수가 일반적으로 칩렛의 크기를 제한한다.
본 발명은 특히 칩렛(40)의 크기가 연결패드(30,32,34,36,38)의 크기와 개수에 의해 국한되는 경우에 이점적이다. 이럴 경우, 칩렛(40)은 연결패드의 개수, 연결패드의 크기, 또는 연결패드의 공간 제한 설계 규칙을 줄이지 않고는 크기가 줄어들 수 없다. 예컨대, 도 1a 및 도 1b에 도시된 바와 같이, 회로(42,44)를 줄이는 것으로 칩렛(40)의 크기를 줄일 수 없다.
본 발명은 또한 단일 배선층(20)이 제 1 및 제 2 연결패드(30,32) 및 제 3 연결패드(36,38)에 연결된 패스스루라인 및 연속라인(22,23,26,28)에 제공될 때 이점적이다. 예컨대, 단일 배선층을 제공함으로써, 패스스루라인 및 연속라인(22,23,26,28)에 사용되는 포토리소그래피 단계들이 줄어들고 비용도 마찬가지로 감소된다. 다중 배선층을 위한 다중 금속층의 사용은 패턴화 비용을 증가시키고 공도 형성을 필요로 한다. 이것도 또한 유용할 수 있으나, 반드시 동일한 배선층(20)에 컨트롤 라인(24)과 컨트롤 전극(51)을 패턴화할 필요는 없다.
또한, 칩렛(40)의 두께를 최소화하는데 유용할 수 있다. 칩렛(40)은 일반적으로 기판(10)에 부착되고 평탄화층(12)에 의해 오버코팅된다. 평탄화층은 칩렛의 가장자리에서의 디바이스 지형을 부드럽게 하는데 이용된다. 칩렛의 가장자리에서의 계단 높이가 너무 크거나 너무 날카로우면, 배선층이 연속으로 형성될 수 없어 개방회로 결함이 생겨난다. 그러나, 유용한 평탄화층(12)의 두께는 점성도와 증착기술(예컨대, 스핀 코팅 또는 스프레잉)에 의해 제한될 수 있어, 칩렛(40)의 두께를 제한하거나 칩렛(40) 위로 연이어 처리한다. 평탄화층(12)이 너무 얇으면, 와이어(예컨대, 배선층에 있는 패스스루라인 및 연속라인(22,23,26,28))이 직접으로 함께 단락되거나 칩렛(40) 그 자체를 통해 간접적으로 단락된다. 유용한 칩렛(40) 두께는 상업적으로 구매가능한 재료들이 효과적으로 칩렛(40)을 접착, 캡슐화, 및 평탄화할 수 있는 20 마이크론 이하이다. 공도(16)는 연결패드(30,32,34,36,38)와 패스스루라인, 컨트롤라인 및 연속라인(22,23,24,26,28)간에 전기연결을 가능하게 하는 평탄화 접착제에 형성될 수 있다.
배선층(20)은 칩렛(40)과 기판(10) 모두 위에 형성된 바람직한 실시예에 도시되어 있다. 이 배열은 배선층(20)과 칩렛(40) 간에 고품질의 전기연결을 이루는 것을 용이하게 한다. 일실시예에서, 이러한 단일 배선층은 수평(행) 및 수직(열) 방향 모두에 필요한 모든 패스스루라인, 컨트롤라인 및 연속라인(22,23,24,26,28)을 제공하는데 이용된다. 이와 같이, 다중 배선층이 필요하지 않아, 디스플레이 디바이스를 생산하는 비용이 줄어든다. 대안으로, 배선층(20)은 칩렛(40)과 기판(10) 사이에 위치될 수 있다. 이런 실시예는, 예컨대, 상단 또는 하단 방출 디스플레이 디바이스를 형성하는데 유용할 수 있다.
본 발명의 한가지 편리한 실시예에서, 픽셀(50)이 기판(10) 위에 규칙적인 직사각형 어레이로 형성된다. 패스스루라인(22,223)은 연속라인(26,28)에 수직일 수 있다. 칩렛(40)은 고종횡비를 가질 수 있다. 즉, 인접한 측면들의 길이가 매우 다르다. 이런 고종횡비 실시예에서, 칩렛(40)은 직사각형이고 길고 짧은 치수를 각각 형성하는 2개의 마주보며 상대적으로 긴 측면(40A 및 40B)과 대응하는 2개의 마주보며 상대적으로 짧은 측면(40C 및 40D)이 있다. 본 발명의 일실시예 및 도 1a 및 도 1b에서 도시된 바와 같이, 불연속 패스스루라인(22,23)은 칩렛(40)의 긴 치수와 함께 정렬될 수 있다(즉, 긴 측면과 불연속 패스스루라인(22,23)은 동일한 치수의 가장 큰 길이를 갖는다). 더욱이, 도 1a 및 도 1b에서 도시된 바와 같이, 연속라인(26,28)은 칩렛(40)의 짧은 치수와 함께 정렬될 수 있다(즉, 짧은 측면의 연속라인(26,28)은 동일 치수의 가장 긴 길이를 갖는다). 게다가, 도 1a 및 도 1b에서 도시된 바와 같이, 칩렛(40)은 제 3 연결패드(36,38)가 짧은 측면들보다는 칩렛(40)의 중심에 더 가까이 있거나, 제 3 연결패드(38)가 짧거나 더 긴 치수로 칩렛(40)의 중심에 있거나, 제 3 연결패드(38)가 모두 짧고 긴 치수들로 칩렛(40)의 중심에 있도록 기판(10) 위에 지향될 수 있다(도 2). 어느 한 경우, 컨트롤 연결패드(34)는 제 1 및 제 3 연결패드(30,38) 사이에 또는 제 2 및 제 3 연결패드(32,38) 사이에 있을 수 있다.
이 실시예에서, 전기연결은 회로(44), 예컨대, 칩렛(40)에 있는 와이어 또는 금속층에 의해 제 1 및 제 2 연결패드(30,332) 사이에 유지되어, 패스스루라인(22,23)의 전기연속을 유지한다. 패스스루라인 배치를 간략히 하기 위해, 제 1 연결패드(30)는 짧은 측(40C) 중 하나에 임의의 다른 연결패드(예컨대, 34,36,38)만큼 또는 그보다 더 가까이 있을 수 있고, 제 2 연결패드(32)는 (도 1a 및 도 1b에 도시된 바와 같이) 짧은 측(40D) 중 다른 하나에 임의의 다른 연결패드(예컨대, 34,36,38) 만큼 또는 그보다 더 가까이 있을 수 있다.
다양한 개수의 라인들이 본 발명의 디바이스에 이용될 수 있다. 도 1a 및 도 1b에 도시된 바와 같이, 예컨대, 종래 박막 능동 매트릭스 회로에서 발견된 바와 같은 셀렉트 및 데이터 신호를 제공하는 2개의 패스스루라인들(22,23)과 3개의 연속라인들(26,28)이 이용된다. 그러나, 불연속 또는 연속라인들의 0 보다 큰 임의의 개수가 이용될 수 있다. 불연속라인의 개수는 연속라인의 개수와 같다. 이런 배열은 향상된 어드레싱 능력을 제공할 수 있다. 대안으로, 패스스루라인들의 개수는 연속라인들의 개수 이하일 수 있다. 이런 배열은, 상술한 바와 같이, 연결 패드의 개수, 크기 및 간격이 칩렛의 크기를 제한할 경우, 칩렛의 크기를 최소화할 수 있다. 연결패드를 통하거나 칩렛 내에 전압강하를 줄이기 위해 파워 버스로서 연속라인들 중 하나를 이용하는 것이 특히 유용하며, 이로써 디바이스 전력 분포 균일성이 향상된다. 파워 버스는 디스플레이의 동작 동안 외부 전원으로부터 발광소자들에 전류원을 제공하는 라인들이다. 이와 같이, 파워 버스는 다른 타입의 라인들에 비해 비교적 대량의 전류들을 효율적으로 전달할 수 있어야 한다. 다른 연속 신호라인(들)은 데이터 컨트롤 신호를 전할 수 있고 패스스루라인은 셀렉트 컨트롤 신호를 전달할 수 있거나, 대안으로 연속라인이 셀렉트 컨트롤 신호를 전달할 수 있고 패스스루라인이 데이터 컨트롤 신호를 전할 수 있다. 셀렉트 컨트롤 신호는 픽셀의 행을 활성화시키는 라인들이고, 데이터 컨트롤 신호는 픽셀에 휘도 정보를 전달하는 라인들이다. 따라서, 셀렉트 및 데이터 컨트롤 신호는 수직방향으로 배열된다. 패스스루라인들을 이용한 배열은 이 수직 배열을 가능하게 하는 칩렛내 금속 연결부를 이용하고 동시에 다수의 배선층들의 필요를 없앤다. 튼튼한 구성을 지원하기 위해, 라인들, 특히 연속라인들이 다수의 또는 더 큰 연결패드를 가질 수 있다(예컨대, 연결패드(36,38)가 도 1a의 연결패드에서 더 크거나 복제될 수 있다).
도 1a 및 도 1b에 도시된 바와 같이, 칩렛(40)은 길이방향으로 2행의 연결패드를 이루는 짧은 치수의 2개의 연결패드만 갖는다. 도 2에 도시된 다른 실시예에서, 칩렛은 길이방향으로 1행의 연결패드를 이루는 짧은 치수의 2개의 연결패드만 가질 수 있다. (도 2는 도면의 아래에 이런 제 2 칩렛의 일부를 도시한 것이다). 다른 실시예에서, 하나의 행이 더 많은 컨트롤 연결패드를 가질 수 있다. 예컨대, 4개의 연결패드와 함께 9개의 연결패드들이 3개 픽셀들에 연결을 제공하며 이용될 수 있다).
본 발명은 향상된 성능을 갖는 분산 컨트롤 디바이스를 제공한다. 가령, 비정질 또는 다결정 실리콘의 기판에 직접 형성된 회로보다 더 성능이 높은 회로를 갖는 (예컨대, 결정 실리콘을 구비하는) 별개의 기판들을 갖는 칩렛을 이용함으로써, 더 큰 성능을 갖는 디바이스가 제공된다. 결정 실리콘은 더 큰 성능을 제공할 뿐만 아니라 훨씬 더 작은 능동소자(예컨대, 트랜지스터)를 제공하기 때문에, 디바이스를 제어 및 전력공급에 필요한 연결 패드의 개수와 간격만큼 칩렛 크기가 결정되도록 회로 크기가 훨씬 더 줄어든다. 유용한 칩렛은 또한, 예컨대, 윤, 이, 양, 및 장의 Digest of Technical Papers of the Society for Information Display, 2008년 3월 4일, 13 페이지에 게재된 "A novel use of MEMs switches in driving AMOLED"에 기술된 바와 같이 MEMS(micro-electro- mechanical sytem) 구조를 이용해 형성될 수 있다.
본 발명에 따르면, 수직방향으로 칩렛과 연속라인을 통해 보내진 불연속 패스스루라인들을 제공함으로써, 칩렛의 크기와 비용뿐만 아니라 배선의 복잡도가 즐어든다. 더욱이, 디바이스의 개구율도 향상될 수 있어 효율과 수명을 늘린다. 단일 배선층을 갖는 디바이스를 가능하게 함으로써, 비용이 더 줄어든다.
하기의 표는 종래 기술에 제안된 다른 방안들에 비해 본 발명의 이점을 나타낸 것이다. 계산은 임의의 단위로 하나의 간격과 더불어 4개의 사이즈를 갖는 연결패드를 가정한다. 디자인 A(본 발명은) 3개의 연속라인(예컨대, 하나의 파워 버스와 2개의 데이터 컨트롤 신호), 2개의 패스스루라인(예컨대, 셀렉트 컨트롤 신호), 및 도 1a에 도시된(11개의 연결 패드를 갖는) 4개의 컨트롤 라인을 이용한다. 연속라인(36,38)에 대한 연결패드는 칩렛 크기를 바꾸지 않고 더 커질 수 있음에 유의하라. 종래 기술에 제안된 바와 같이, 디자인 B는 칩렛의 외주에 위치된 연결패드를 이용하고(도 3), 연속라인을 전혀 생각하지 않는다. 디자인 C(도 4)는 디자인 B의 개구율에 대한 다른 개구율을 이용한다. 이들 파라미터들로, 각 치수에 대해:
식 1: 총 패드 폭 = #패드×4
식 2: 총 간격 폭 = #패드 + 1
식 3: 총 폭 = 총 패드 폭 + 총 간격 폭
식 4: 총 면적 = 총 폭(긴 치수)×총 폭(짧은 치수)
디자인 총 패드 폭 총 간격 폭 총 폭 총 면적
A(본 발명)
긴 치수
짧은 치수
28
8
8
3
36
11		 396
B
긴 치수
짧은 치수
20
16
6
5
26
21		 546
C
긴 치수
짧은 치수
24
12
7
4
31
16		 496
제 2 실시예에서, 2개의 연속라인(예컨대, 하나의 파워라인과 하나의 데이터 라인), 2개의 패스스루라인(예컨대, 셀렉트 라인), 및 4개의 컨트롤라인(10개의 연결패드)을 이용한 디자인은 실시예 1의 디자인과 유사한 대안들에 대해 비교된다.
디자인 총 패드 폭 총 간격 폭 총 폭 총 면적
A(본 발명)
긴 치수
짧은 치수
24
8
7
3
31
11		 341
B
긴 치수
짧은 치수
16
16
5
5
21
21		 441
C
긴 치수
짧은 치수
20
12
6
4
26
16		 416
제 3 실시예에서, 도 2의 본 발명의 디자인은 이전 2개의 실시예들의 디자인과 유사한 대안들에 대해 비교된다.
디자인 총 패드 폭 총 간격 폭 총 폭 총 면적
A(본 발명)
긴 치수
짧은 치수
28
4
8
2
36
6		 216
B
긴 치수
짧은 치수
208
6
3
26
11		 286
상기 표로부터 알 수 있는 바와 같이, 본 발명에 청구된 패스스루라인들과 연속라인들의 조합을 이용한 디자인은 칩렛에 줄어든 면적을 제공한다. 더욱이, 라인 라우팅도 종종 간단히 되어, 몇몇 실시예에서, 에컨대, 하단 이미터에서 디바이스의 개구율을 향상시킨다. 칩렛의 길이방향으로 양단에 가장 가까운 패스스루 연결패드를 갖는 고종횡비 디자인을 이용함으로써, 레이아웃 효율이 더 최적화되고 비용도 줄어든다.
기판(10)은 해당기술분야에 공지된 포토리소그래피 기술로 패턴화된 평탄화층(예컨대, 수지) 위에 형성된 증착 또는 스퍼터링 금속, 예컨대, 알루미늄 또는 은으로 제조된 유리와 배선층을 구비할 수 있다. 칩렛(40)은 집적회로 산업에서 잘 확립된 종래 기술을 이용해 형성될 수 있다.
한가지 발광 실시예에서, 본 발명은 다음과 같이 동작할 수 있다. 칩렛(40) 능동 매트릭스 컨트롤 소자들은 전하저장소자(예컨대, 축전기), 전하저장소자에서 전하보관용 신호에 응답하는 능동소자(예컨대, 트랜지스터), 파워버스, 및 상기 파워버스로부터 전류 또는 전압을 제어하기 위한 구동소자를 포함한다. 구동소자(예컨대, 파워 트랜지스터)는 전하저장소자에 응답하여 컨트롤 라인을 통해 전류를 보낸다. 예컨대 유기 또는 무기 발광 다이오드 디바이스를 구동시키기 위한 이런 회로들은 해당기술분야에 공지되어 있다. 도 1a를 참조하면, 라인들(22,23,26)(예컨대, 데이터 및 셀렉트 컨트롤 신호)에 전하저장소자에 전하를 보관하기 위한 신호가 제공된다. 구동 트랜지스터는 컨트롤 라인(24)을 통해 컨트롤 전극(51) 및 픽셀(50)로 전류를 보내기 위해 전하저장소자에 응답한다. 유용한 신호와 컨트롤 방법들이 해당기술분야에 공지되어 있다. 이런 동작은 예컨대 유기 또는 무기 LED 디스플레이 디바이스에 유용할 수 있다.
다른 광응답 실시예에서, 본 발명은 다음과 같이 동작할 수 있다. 픽셀은 감광 다이오드 또는 트랜지스터를 포함할 수 있다. 칩렛(40) 능동 매트릭스 컨트롤소자들은 신호와 파워 버스를 제어하기 위해 연결된 회로를 포함한다. 픽셀의 감광 다이오드 또는 트랜지스터가 광에 노출되면, 전류가 라인을 통해 칩렛(40)으로 보내지고 전하저장소자(예컨대, 축전기)에 저장될 수 있다. 그런 후, 전하는 라인을 통해 외부 컨트롤러로 전달될 수 있다. 유용한 신호와 컨트롤 방법들이 해당기술분야에 공지되어 있다. 이런 동작은 예컨대 큰 면적의 이미지감지 애플리케이션에 유용할 수 있다.
본 발명은 능동매트릭스 기반구조를 필요로 하는 디바이스에 이용될 수 있다. 본 발명은 개구율 증가, 능동 매트릭스 성능 향상 및 비용 감소가 중요할 경우 이점을 제공한다. 특히, 본 발명은 유기 또는 무기인 능동 매트릭스 LED 디바이스로 실시될 수 있고, 특히 정보 디스플레이 디바이스에 유용하다. 바람직한 실시예에서, 본 발명은 평판 OLED 디바이스에 사용된다. 탕 등(Tang et al.) 의 1988년 9월 6일자로 간행된 미국특허 4,769,292 및 반슬리케 등(VanSlyke et al.)의 1991년 10월 29일자로 간행된 미국특허 5,061,569에 개시되어 있는 작은 분자 또는 폴리머 OLED로 구성되나, 이에 국한되지 않는다. 예컨대, 카헨(Kahen)의 미국공개공보 2007/0057263에 개시된 다결정 반도체 매트릭스에 형성된 양자도트를 이용하고 유기 또는 무기 전하제어층 또는 하이브리드 유기/무기 디바이스를 이용한 무기 디바이스가 사용될 수 있다. 유기 또는 무기 발광 디스플레이의 많은 조합들과 변형들이 상단 또는 하단 이미터 구조를 갖는 능동 매트릭스 디스플레이를 포함한 이러한 디바이스를 제조하는데 사용될 수 있다.
A 횡단면선
10 기판
12 접착층 및 평탄화층
16 공도
20 배선층
22 패스스루라인
23 패스스루라인
22A 단부
22B 단부
23A 단부
23B 단부
24 컨트롤라인
26 연속라인
28 연속라인
30 제 1 연결패드
32 제 2 연결패드
34 컨트롤 연결패드
36 제 3 연결패드
38 제 3 연결패드
40 칩렛
40A 긴 측면
40B 긴 측면
40C 짧은 측면
40D 짧은 측면
42 회로
44 회로
50 픽셀
51 컨트롤 전극

Claims (21)

  1. 기판과,
    상기 기판에 배열되고, 컨트롤 전극을 각각 포함하는 하나 이상의 픽셀들과,
    상기 기판 위에 위치되고, 내부에 형성된 연속라인과 불연속 패스스루라인을 갖는 배선층과,
    상기 기판 위에 위치되고 제 1, 2, 3, 및 컨트롤 연결패드를 포함하는 적어도 하나의 칩렛을 구비하고,
    상기 칩렛은
    상기 컨트롤 연결패드를 컨트롤 전극에 전기연결하는 컨트롤 라인과,
    상기 제 1 연결패드에 연결된 불연속 패스스루라인의 제1단 및 제 2 연결패드에 연결된 불연속 패스스루라인의 제2단과,
    상기 제 1 및 제 2 연결패드를 전기 연결하는 회로와,
    상기 제 3 연결패드에 전기 연결된 연속라인을 구비하고,
    상기 연속라인은 칩렛의 맞은 편으로 뻗어 있으며,
    상기 적어도 하나의 칩렛은 두 개의 마주하는 짧은 측면들 및 두 개의 마주하는 긴 측면들을 구비하는 직사각형의 형태를 구비하는 디스플레이 디바이스.
  2. 제 1 항에 있어서,
    칩렛의 크기는 연결패드의 크기와 개수에 의해 제한되는 디스플레이 디바이스.
  3. 제 1 항에 있어서,
    신호 및 전력분포용 버스 라인들을 더 구비하고, 모든 버스라인들은 배선층내에 형성되는 디스플레이 디바이스.
  4. 제 1 항에 있어서,
    칩렛은 두께가 20 마이크론 미만인 디스플레이 디바이스.
  5. 제 1 항에 있어서,
    패스스루라인은 칩렛의 긴 치수에 따라 정렬되는 디스플레이 디바이스.
  6. 제 1 항에 있어서,
    제 1 연결패드가 짧은 측면들 중 하나에 대해 임의의 다른 연결패드만큼 가까이 또는 보다 더 가까이 있고, 제 2 연결패드가 짧은 측면들 중 다른 하나에 대해 임의의 다른 연결패드만큼 가까이 또는 보다 더 가까이 있도록, 칩렛이 기판 위에 배열되는 디스플레이 디바이스.
  7. 제 1 항에 있어서,
    칩렛은 연속라인이 칩렛의 짧은 치수를 따라 정렬되도록 기판 위에 배열되는 디스플레이 디바이스.
  8. 제 1 항에 있어서,
    제 3 연결패드는 짧은 측면들에 보다는 칩렛의 중심에 더 가까이 있고, 제 3 연결패드가 짧은 치수 또는 긴 치수 중 어느 하나에서 칩렛의 중심에 있거나 제 3 연결패드가 짧은 치수와 긴 치수 모두에서 칩렛의 중심에 있도록, 칩렛이 기판 위에 배열되는 디스플레이 디바이스.
  9. 제 1 항에 있어서,
    패스스루라인의 개수는 연속라인의 개수 이하인 디스플레이 디바이스.
  10. 제 1 항에 있어서,
    칩렛은 긴 치수를 따라 2행의 연결패드들을 형성하면서 짧은 치수에서 2개의 연결패드만을 갖는 디스플레이 디바이스.
  11. 제 1 항에 있어서,
    칩렛은 긴 치수를 따라 1행의 연결패드들을 형성하면서 짧은 치수에서 하나의 연결패드만을 갖는 디스플레이 디바이스.
  12. 제 1 항에 있어서,
    패스스루라인은 연속라인에 수직인 디스플레이 디바이스.
  13. 제 1 항에 있어서,
    칩렛은 배선층과 기판 사이에 위치되는 디스플레이 디바이스.
  14. 제 1 항에 있어서,
    배선층은 칩렛과 기판 사이에 위치되는 디스플레이 디바이스.
  15. 제 1 항에 있어서,
    컨트롤 연결패드는 제 1 및 제 3 연결패드 사이에 또는 제 2 및 제 3 연결패드 사이에 있는 디스플레이 디바이스.
  16. 제 1 항에 있어서,
    연속라인 중 하나는 파워라인인 디스플레이 디바이스.
  17. 제 1 항에 있어서,
    연속라인은 데이터 신호를 전달하고 패스스루라인은 셀렉트 신호를 전달하거나, 연속라인은 셀렉트 신호를 전달하고 패스스루라인은 데이터 신호를 전달하는 디스플레이 디바이스.
  18. 제 1 항에 있어서,
    픽셀은 유기 또는 무기 발광다이오드, 감광 다이오드 또는 감광 트랜지스터를 구비하는 디스플레이 디바이스.
  19. 제 1 항에 있어서,
    컨트롤 전극은 배선층에 있는 디스플레이 디바이스.
  20. 제 1 항에 있어서,
    컨트롤 전극은 배선층과 다른 층에 있는 디스플레이 디바이스.
  21. 제 1 항에 있어서,
    제 1 연결패드가 짧은 측면들 중 하나에 대해 임의의 다른 연결패드보다 더 가까이 있고, 제 2 연결패드가 짧은 측면들 중 다른 하나에 대해 임의의 다른 연결패드보다 더 가까이 있도록, 칩렛이 기판 위에 배열되는 디스플레이 디바이스.
KR1020117005710A 2008-08-14 2009-07-21 임베디드 구동 칩을 갖는 디스플레이 디바이스 KR101235203B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/191,462 US8115380B2 (en) 2008-08-14 2008-08-14 Display device with chiplets
US12/191,462 2008-08-14
PCT/US2009/004201 WO2010019183A1 (en) 2008-08-14 2009-07-21 Display device with embedded chip driving

Publications (2)

Publication Number Publication Date
KR20110044289A KR20110044289A (ko) 2011-04-28
KR101235203B1 true KR101235203B1 (ko) 2013-02-20

Family

ID=41066776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005710A KR101235203B1 (ko) 2008-08-14 2009-07-21 임베디드 구동 칩을 갖는 디스플레이 디바이스

Country Status (7)

Country Link
US (1) US8115380B2 (ko)
EP (1) EP2324505A1 (ko)
JP (1) JP5384639B2 (ko)
KR (1) KR101235203B1 (ko)
CN (1) CN102187461B (ko)
TW (1) TWI381339B (ko)
WO (1) WO2010019183A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0819449D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Display drivers
WO2010088553A2 (en) * 2009-01-30 2010-08-05 Ndsu Research Foundation Infra-extensible led array controller for light emission and/or light sensing
US8619008B2 (en) * 2009-02-13 2013-12-31 Global Oled Technology Llc Dividing pixels between chiplets in display device
US9165989B2 (en) * 2009-09-16 2015-10-20 Semprius, Inc. High-yield fabrication of large-format substrates with distributed, independent control elements
US8587501B2 (en) * 2011-02-17 2013-11-19 Global Oled Technology Llc Electroluminescent display device with optically communicating chiplets
DE102011016308A1 (de) 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
GB2500579B (en) * 2012-03-23 2015-10-14 Cambridge Display Tech Ltd Semiconductor Application Method and Product
TWI565048B (zh) 2012-05-22 2017-01-01 友達光電股份有限公司 有機發光顯示單元結構與有機發光顯示單元電路
US9601517B2 (en) 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
WO2016171285A1 (ja) * 2015-04-20 2016-10-27 パイクリスタル株式会社 アクティブマトリクスアレイ装置の製造方法とこれにより製造されたアクティブマトリクスアレイ装置
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
TWI624961B (zh) * 2015-11-18 2018-05-21 晶元光電股份有限公司 發光元件及其製造方法，及發光陣列
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
KR102448482B1 (ko) 2017-12-29 2022-09-27 엘지디스플레이 주식회사 마이크로 칩을 포함하는 표시장치
US11263963B2 (en) 2018-05-09 2022-03-01 Apple Inc. Local passive matrix display
TWI811451B (zh) * 2019-01-15 2023-08-11 范文昌 顯示裝置用的導電板
CN111741601B (zh) * 2020-07-09 2021-07-30 复旦大学 一种通用的可配置的有源基板电路结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049658A1 (en) 1999-02-16 2000-08-24 Alien Technology Corporation Functionally symmetric integrated circuit die
US20060055864A1 (en) 2002-11-19 2006-03-16 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921055A (ja) * 1982-07-26 1984-02-02 Nec Corp 半導体装置
US4769292A (en) 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
US5061569A (en) 1990-07-26 1991-10-29 Eastman Kodak Company Electroluminescent device with organic electroluminescent medium
US6384529B2 (en) 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
JP2003273082A (ja) 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP5022552B2 (ja) 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
CN100365673C (zh) * 2002-11-19 2008-01-30 株式会社石川制作所 像素控制元件选择转印后的布线形成方法
JP3474187B1 (ja) * 2002-11-19 2003-12-08 英樹 松村 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
JP3617522B2 (ja) * 2002-11-19 2005-02-09 英樹 松村 平面ディスプレイ基板
US7230594B2 (en) 2002-12-16 2007-06-12 Eastman Kodak Company Color OLED display with improved power efficiency
US6919681B2 (en) 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency
US6987355B2 (en) 2003-06-11 2006-01-17 Eastman Kodak Company Stacked OLED display having improved efficiency
ITTO20040244A1 (it) 2004-04-20 2004-07-20 St Microelectronics Srl Procedimento per la fabbricazione di dispositivi integrati in piastrine semiconduttrici a basso spessore
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7615800B2 (en) 2005-09-14 2009-11-10 Eastman Kodak Company Quantum dot light emitting layer
JP4423285B2 (ja) * 2006-12-19 2010-03-03 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049658A1 (en) 1999-02-16 2000-08-24 Alien Technology Corporation Functionally symmetric integrated circuit die
US20060055864A1 (en) 2002-11-19 2006-03-16 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate

Also Published As

Publication number Publication date
JP2011530723A (ja) 2011-12-22
JP5384639B2 (ja) 2014-01-08
WO2010019183A1 (en) 2010-02-18
EP2324505A1 (en) 2011-05-25
TWI381339B (zh) 2013-01-01
US8115380B2 (en) 2012-02-14
CN102187461B (zh) 2013-11-13
CN102187461A (zh) 2011-09-14
TW201030698A (en) 2010-08-16
US20100039357A1 (en) 2010-02-18
KR20110044289A (ko) 2011-04-28

Similar Documents

Publication Publication Date Title
KR101235203B1 (ko) 임베디드 구동 칩을 갖는 디스플레이 디바이스
KR101641168B1 (ko) 디스플레이 디바이스에서 칩렛들 간의 픽셀 분할
KR101618137B1 (ko) 칩렛 드라이버를 갖는 디스플레이 디바이스
US8207954B2 (en) Display device with chiplets and hybrid drive
US8279145B2 (en) Chiplet driver pairs for two-dimensional display
US8599118B2 (en) Chiplet display with electrode connectors
US8125418B2 (en) Passive-matrix chiplet drivers for displays
KR101658175B1 (ko) 배향된 칩렛과 버스를 가진 칩렛 디스플레이
JP5475796B2 (ja) チップレットを備える放射デバイス

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 7