KR101233486B1 - Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same - Google Patents
Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same Download PDFInfo
- Publication number
- KR101233486B1 KR101233486B1 KR1020110092752A KR20110092752A KR101233486B1 KR 101233486 B1 KR101233486 B1 KR 101233486B1 KR 1020110092752 A KR1020110092752 A KR 1020110092752A KR 20110092752 A KR20110092752 A KR 20110092752A KR 101233486 B1 KR101233486 B1 KR 101233486B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- conductive bump
- receiving structure
- trench
- photoresist layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229920001940 conductive polymer Polymers 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000002245 particle Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법에 관한 것으로, 보다 상세하게는 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고,접착제 등도 원하는 위치에서만 사용할 수 있는 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법에 관한 것이다.The present invention relates to a method for manufacturing a conductive bump accommodating structure having a hollow structure formed therein for a chip-to-chip connection, a conductive bump accommodating structure manufactured by the same, and a method for connecting a chip using the same. Conductive bumps can be used without departure without adhesive, adhesives, etc. can be used only in the desired position for the connection between the conductive bump accommodating structure having a hollow structure formed therein, the conductive bump accommodating structure manufactured thereby and the method of connecting to the chip using the same It is about.
전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. 전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다. 그러나 전자부품의 패드 사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 ACF의 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다. ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 전도성 범프가 칩의 패드에 고정되면 접합과정에서 전도성 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다. 하지만, 접속 과정에서 전도성 범프가 이동되지 않는 방식으로 칩간 접속을 효과적으로 꾀하는 것은 상당히 어려운 작업이다.
In joining electronic components, an anisotropic conductive film (ACF) is used. The ACF has a form in which fine conductive particles having a diameter of 3 to 5 μm are uniformly distributed in the adhesive film. The conductive particles have a structure in which a metal layer is coated on the surface of the spherical polymer, and the plurality of conductive particles are closely contacted between the protruding metal pads serving as electrodes of the electronic component and the substrate to form electrical connections. Since ACF is bonded using an adhesive, it is used for low temperature bonding of various electronic components such as displays, communication equipment, semiconductor chips, and the like. However, as the spacing between the pads of electronic components decreases, electrical shorts occur between the pads due to ACF conductive particles, or the number of conductive particles pressed onto the pads is not constant, resulting in uneven electrical conductivity. . This problem of ACF occurs because the conductive particles distributed inside the adhesive move during the bonding process. In order to solve the problem of ACF, a method of fixing a conductive bump having a structure similar to that of a conductive particle to the pad of the chip has been proposed. The advantage is that the electrical conductivity is constant. However, it is a very difficult task to effectively make the chip-to-chip connection in such a way that the conductive bumps do not move during the connection process.
따라서, 본 발명이 해결하고자 하는 과제는 전도성 범프를 원하는 위치에서 별도의 위치 이동 없이 효과적으로 접속시키는 새로운 방법과 구조체를 제공하는 것이다.Accordingly, the problem to be solved by the present invention is to provide a new method and structure for effectively connecting the conductive bumps in a desired position without a separate position movement.
상기 과제를 해결하기 위하여, 본 발명은 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법으로, 상기 방법은 기판 상에 포토레지스트층을 적층하는 단계; 상기 포토레지스트층을 패터닝하여, 일정한 이격 공간을 갖는 복수 개의 트렌치 구조의 포토레지스트층을 형성시키는 단계; 상기 트렌치 구조의 포토레지스트층 전면에 전기도금을 위한 시드층을 도포하는 단계; 상기 도포된 시드층을 전기도금하여 상기 포토레지스트층 상에 금속박막을 성장시키는 단계; 상기 포토레지스트층 상에서 성장된 금속박막을 선택적으로 제거하여, 상기 포토레지스트층의 트렌치 구조 옆면과 아래면에만 상기 금속박막을 잔류시키는 단계; 및 상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는, 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법을 제공한다.In order to solve the above problems, the present invention provides a method for manufacturing a conductive bump receiving structure having a hollow structure formed therein for chip-to-chip connection, the method comprising the steps of: laminating a photoresist layer on a substrate; Patterning the photoresist layer to form a photoresist layer having a plurality of trench structures having a predetermined spacing space; Applying a seed layer for electroplating to the entire surface of the photoresist layer of the trench structure; Electroplating the coated seed layer to grow a metal thin film on the photoresist layer; Selectively removing the metal thin film grown on the photoresist layer, leaving the metal thin film only on side and bottom surfaces of the trench structure of the photoresist layer; And removing the photoresist layer, the method for manufacturing a conductive bump accommodating structure having a hollow structure formed therein for inter-chip connection.
본 발명의 일 실시예에 따르면, 상기 트렌치 구조 사이의 공간에 의하여 칩간 접속을 위한 중공 구조가 형성되며, 상기 중공 구조 내로 상기 기판에 대향하는 또 다른 기판에 접속된 전도성 범프가 수용된다. According to an embodiment of the present invention, a hollow structure for chip-to-chip connection is formed by a space between the trench structures, and conductive bumps connected to another substrate facing the substrate are accommodated in the hollow structure.
본 발명의 일 실시예에 따르면, 상기 트렌치 구조는 점 형태 또는 선 형태이며, 상기 포토레지스트층 상에서 성장된 금속박막을 선택적으로 제거하는 단계는, 상기 포토레지스트층 상에서 성장된 금속박막을 화학적-기계적 연마 공정으로 제거하는 방식이다. According to one embodiment of the present invention, the trench structure is a dot or line shape, and the step of selectively removing the metal thin film grown on the photoresist layer, the chemical-mechanical mechanical film grown on the photoresist layer It is removed by a polishing process.
본 발명의 일 실시예에 따르면, 상기 금속박막은 구리, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석 및 백금으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속물질을 포함한다. According to an embodiment of the present invention, the metal thin film includes at least one metal material selected from the group consisting of copper, silver, gold, aluminum, titanium, nickel, chromium, tin and platinum.
상기 또 다른 과제를 해결하기 위하여, 본 발명은 상술한 방법에 의하여 제조된 전도성 범프 수용 구조체를 제공한다. In order to solve the above another problem, the present invention provides a conductive bump receiving structure manufactured by the above-described method.
또한, 본 발명은 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법으로, 상기 방법은 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체가 형성된 제 1 칩을 제공하는 단계; 전도성 범프가 제 1 접속된 제 2 칩을 제공하는 단계; 및 상기 제 2 칩과 제 1 칩을 근접시켜 접속시키는 단계를 포함하며, 여기에서 상기 제 2 칩의 전도성 범프는 상기 제 1 칩의 전도성 범프 수용 구조체 내부로 수용된 후 상기 제 1 칩과 제 2 접속된다. The present invention also provides a chip-to-chip connecting method using a conductive bump receiving structure having a hollow structure formed therein, the method comprising: providing a first chip having a conductive bump receiving structure having a hollow structure formed therein; ; Providing a second chip with conductive bumps first connected; And connecting the second chip and the first chip in close proximity, wherein the conductive bump of the second chip is received into the conductive bump receiving structure of the first chip and then connected to the first chip and the second chip. do.
본 발명의 일 실시예에 따르면, 상기 제 1 칩의 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체는 제 1항 내지 제 5항 중 어느 한 항에 따른 방법에 의하여 제조된다. According to an embodiment of the present invention, the conductive bump receiving structure of the trench structure in which the hollow structure is formed inside the first chip is manufactured by the method according to any one of claims 1 to 5.
본 발명의 일 실시예에 따르면, 상기 제 1 칩 및 제 2 칩의 기판은 경성 또는 연성 기판이다. According to one embodiment of the invention, the substrate of the first chip and the second chip is a rigid or flexible substrate.
본 발명의 일 실시예에 따르면, 상기 제 2 칩과 제 1 접속된 전도성 범프는 상기 제 2 칩 상에서 리플로우된 것이다. According to an embodiment of the present invention, the first conductive bumps connected to the second chip are reflowed on the second chip.
본 발명의 일 실시예에 따르면, 상기 전도성 범프는 금속 또는 전도성 폴리머 물질을 포함한다. According to one embodiment of the invention, the conductive bumps comprise a metal or a conductive polymer material.
본 발명의 일 실시예에 따르면, 상기 트렌치 구조는 점 또는 선 형태이다.
According to one embodiment of the invention, the trench structure is in the form of points or lines.
본 발명에 따르면, 두 칩간 접속에 있어서, 칩 기판에 접속된 전도성 범프가 상기 칩에 대향하는 또 다른 칩 기판상의 중공 구조 내로 물리적으로 삽입된 후 접속된다. 따라서, 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고,접착제 등도 원하는 위치에서만 사용할 수 있다. 더 나아가, 다양한 형태로 제조될 수 있는 중공 구조에 의하여, 점(dot) 또는 라인(line) 형태로 전도성 범프를 이용, 칩간 접속을 유도할 수 있다. According to the invention, in the connection between two chips, the conductive bumps connected to the chip substrate are physically inserted into the hollow structure on another chip substrate opposite the chip and then connected. Therefore, the conductive bumps can be used without departing from the position restrictions such as the middle or the outside of the chip, and the adhesive can be used only at the desired position. Furthermore, by the hollow structure that can be manufactured in various forms, it is possible to induce the chip-to-chip connection by using a conductive bump in the form of a dot (dot) or line (line).
도 1 내지 6은 본 발명의 일 실시예에 따른 전도성 범프 수용 구조체 제조방법의 단계별 단계도이다.
도 7 내지 10은 본 발명의 일 실시예에 따른 칩간 접속 방법을 설명하는 단계별 단계도이다.
도 11은 본 발명의 일 실시예에 따른 다양한 형태의 칩 접속 방법을 설명한다.
도 12 및 13은 본 발명의 일 실시예에 따른 전도성 범프의 제조공정을 설명하는 도면이다.1 to 6 is a step-by-step diagram of a method for manufacturing a conductive bump receiving structure according to an embodiment of the present invention.
7 to 10 are step-by-step diagrams illustrating a chip-to-chip connection method according to an embodiment of the present invention.
11 illustrates various types of chip connection methods according to an embodiment of the present invention.
12 and 13 are views illustrating a manufacturing process of a conductive bump according to an embodiment of the present invention.
이하, 본 발명의 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 본 명세서 전반에 걸쳐 표시되는 약어는 본 명세서 내에서 별도의 다른 지칭이 없다면 당업계에서 통용되어, 이해되는 수준으로 해석되어야 한다. Hereinafter, the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout. In addition, abbreviations displayed throughout this specification should be interpreted to the extent that they are known and used in the art unless otherwise indicated herein.
본 발명은 칩에 접속된 전도성 범프를 수용하기 위한 구조로서, 내부에 중공(hollow)이 형성되고, 상기 중공 주변을 소정 높이의 격벽이 형성된 구조를 제안한다. 이로써 칩간 접속시 전도성 범프가 초기 위치로부터 이탈될 가능성이 없어지며, 아울러, 접착제 등으로 칩간 접속을 진행하는 경우, 접착제가 제한된 공간에만 도포시킬 수 있는 장점이 있다. 이하 본 발명에 따른 전도성 범프 수용 구조체의 제조방법을 상세히 설명한다. The present invention proposes a structure for accommodating a conductive bump connected to a chip, in which a hollow is formed and a partition wall having a predetermined height is formed around the hollow. As a result, there is no possibility that the conductive bumps may be separated from the initial position during the chip-to-chip connection. In addition, when the chip-to-chip connection is performed with an adhesive or the like, the adhesive may be applied only to a limited space. Hereinafter, a method of manufacturing a conductive bump accommodating structure according to the present invention will be described in detail.
도 1 내지 6은 본 발명의 일 실시예에 따른 전도성 범프 수용 구조체 제조방법의 단계별 단계도이다.1 to 6 is a step-by-step diagram of a method for manufacturing a conductive bump receiving structure according to an embodiment of the present invention.
도 1을 참조하면, 먼저, 칩 기판(100) 상에 포토레지스트층(110)을 적층한다. 본 발명의 일 실시예에서 상기 포토레지스트층(110)은 네거티브, 포지트브 모두 다 사용가능하며, 상기 포토레지스트층(110)의 높이는 사용하고자 하는 전도성 범프의 높이에 대응하여 자유로이 선택될 수 있다. Referring to FIG. 1, first, a
도 2를 참조하면, 상기 포토레지스트층(110)은 리쏘그래피 공정과 식각 공정을 통하여 패터닝되는데, 상기 패터닝 공정에 따라 소정 간격으로 이격된 복수 개의 트렌치 구조(111)가 형성된다. 본 명세서에서 트렌치 구조라 함은 패터닝 공정에서 진행되는 선택적 식각 공정에 따라 포토레지스트층(110)에 형성되는 함몰 구조로써, 상기 트렌치 구조의 치수와 형태는 다양하게 선택될 수 있으며, 상기 트렌치 구조는 실제 전도성 범프가 수용되는 구조체의 구조와 대응된다. 따라서, 전도성 범프를 볼과 같은 구립체 형태로 하는 경우, 상기 트렌치 구조 또한 소정 직격의 점 형태가 될 수 있으며, 이와 달리 전도성 범프가 소정 길이를 갖는 경우, 상기 전도성 범프 수용 구조체는 소정 깊이로 함몰된 라인 형태일 수 있는데, 이러한 다양한 형태의 트렌치 구조는 도 11에서 보다 상세히 설명한다.Referring to FIG. 2, the
도 3을 참조하면, 상기 패터닝된 포토레지스트의 모든 면에 전기도금(electroplating)을 위한 시드층(120)이 도포된다. 이로써 도 4에서 진행되는 전기도금 공정에 의하여 트렌치 구조 내와 포토레지스트 상부 면에서 금속박막(130)이 성장한다. 본 발명의 일 실시예에서 상기 금속박막(130)은 전기도금이 가능한 임의의 모든 금속 물질을 포함할 수 있으며, 예를 들면, 구리, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석 및 백금으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속물질이 상기 금속 박막 물질로 사용될 수 있다. Referring to FIG. 3, a
도 5를 참조하면, 상기 트렌치 구조(111)의 아래면과 옆면에서 성장한 금속박막(131)이 아닌, 상부로 노출되는 포토레지스트층(110) 상의 금속박막(130)이 기계적 방식으로 제거된다. 예를 들면, 화학적, 기계적 연마 방법(CMP)이나 그라인딩 방법으로 포토레지스트층(110) 상부면에 적층된 금속박막(130)이 제거되며, 그 결과 트렌치 구조 형태를 그대로 모사한 금속박막 구조체가 형성된다. Referring to FIG. 5, the metal
도 6을 참조하면, 이후 상기 포토레지스트층(110)이 제거되고, 이로써 포토레지스트층(110)의 트렌치 구조를 그대로 모사한 형태로서, 내부에 소정 깊이와 너비의 중공(hollow)이 형성된 전도성 범프 수용 구조체(200)가 상기 칩 기판(100) 상에 형성된다. Referring to FIG. 6, the
본 발명에 따르면, 상기 전도성 범프 수용 구조체의 중공 내로 전도성 범프가 수용되어, 칩간 접속을 유도한다. According to the present invention, a conductive bump is received into the hollow of the conductive bump receiving structure, inducing a chip-to-chip connection.
도 7 내지 10은 본 발명의 일 실시예에 따른 칩간 접속 방법을 설명하는 단계별 단계도이다.7 to 10 are step-by-step diagrams illustrating a chip-to-chip connection method according to an embodiment of the present invention.
도 7을 참조하면, 먼저 도 1 내지 6에서 설명한 방식에 따라 제 1 칩(100) 상에 형성되며, 내부에 중공을 갖는 전도성 범프 수용 구조체(200)가 개시된다. Referring to FIG. 7, a conductive
도 8을 참조하면, 상기 제 1 칩(100)과 접속되어야 하는 제 2 칩(300)이 개시되며, 상기 제 2 칩(300)에는 전도성 범프(310)가 접속된 상태이다. 본 발명의 일 실시예에서 상기 전도성 범프(310)는 금속 또는 전도성 폴리머 물질을 포함할 수 있다. Referring to FIG. 8, a
도 9를 참조하면, 이후 제 1 칩(100)과 제 2 칩(300) 간 거리를 감소시켜, 칩간 접속을 유도하는데, 이때 제 1 칩의 전도성 범프 수용 구조체(200)위치는 상기 제 2 칩(300)의 전도성 범프 위치에 대응된다. 그 결과, 도 10에서 도시한 바와 같이 제 2 칩(300)의 전도성 범프(310)는 제 1 칩의 수용 구조체(200) 내의 중공으로 수용되며, 그 결과 제 1 칩(100)과 제 2 칩(300)은 접속된다. 필요에 따라 상기 수용 구조체(200) 내에는 접착제가 채워질 수 있으며, 그 결과 열, 압력 등으로 칩간 영구 접합을 유도할 수 있다. 이때, 접착제는 상기 수용 구조체(200)의 중공구조 내에만 채워지므로, 전도성 범프의 이탈 뿐만 아니라 접착물질의 이탈 또한 방지될 수 있는 장점이 있다. 9, the distance between the
이와 달리 본 발명에 따른 전도성 범프 수용 구조체와 전도성 범프의 접속은 임시로 진행될 수 있다. 즉, 칩간 배열을 유지하기 위하여 우선 전도성 범프 수용 구조체와 전도성 범프를 이용, 칩간 배열을 균일하게 하고, 소정 공정을 진행하여 공정 중 발생할 수 있는 칩 이탈을 방지할 수도 있다. 이후, 다시 칩간 거리를 이격시켜 두 칩을 용이하게 탈착된다. Alternatively, the connection between the conductive bump receiving structure and the conductive bumps according to the present invention may be performed temporarily. That is, in order to maintain the chip-to-chip arrangement, first, the chip-to-chip arrangement may be uniformed by using the conductive bump receiving structure and the conductive bump, and a predetermined process may be performed to prevent chip departure that may occur during the process. Thereafter, the two chips are easily detached by separating the distance between the chips again.
도 11a 및 11b는 본 발명의 일 실시예에 따른 다양한 형태의 칩 접속 방법을 설명한다. 11A and 11B illustrate various types of chip connection methods according to an embodiment of the present invention.
도 11a 및 11b를 참조하면, 상기 전도성 범프는 라인 형태이거나, 점 형태가 될 수 있으며, 특히 본 발명의 경우에는 이러한 전도성 범프 수용 구조체를 반도체 공정으로 형성시키므로, 그 형태를 자유로이 조절할 수 있는 장점이 있다. 또한, 상기 칩 기판은 딱딱한 소위 경성 기판이거나, 휘는 소위 연성 기판일 수 있다.11A and 11B, the conductive bumps may be in the form of a line or in the form of dots. In particular, in the case of the present invention, since the conductive bump receiving structure is formed by a semiconductor process, the shape of the conductive bumps may be freely adjusted. have. In addition, the chip substrate may be a hard so-called rigid substrate or a curved so-called flexible substrate.
본 발명의 일 실시예에서 상기 내부 중공의 수용 구조체에 수용되는 제 2 칩의 전도성 범프는 리플로우 공정에 따라 제조될 수 있는데, 이하 이를 상세히 설명한다. In one embodiment of the present invention, the conductive bumps of the second chip accommodated in the inner hollow receiving structure may be manufactured according to a reflow process, which will be described in detail below.
도 12 및 13은 본 발명의 일 실시예에 따른 전도성 범프의 제조공정을 설명하는 도면이다.12 and 13 are views illustrating a manufacturing process of a conductive bump according to an embodiment of the present invention.
도 12를 참조하면, 제 2 칩 기판(300)상에 금속층(301)을 도포한다. 본 발명의 일 실시예에서 상기 금속층(301)은 버섯 모양으로 상부는 주석/은 합금물질, 하부는 구리이었으나, 본 발명이 범위는 이에 제한되지 않는다. 이후, 온도를 상승시켜, 상기 금속층(301)을 리플로우시키며, 이에 따라 다양한 형상으로 전도성 범프(310)가 상기 제 2 칩 상에 형성된다(도 13 참조).Referring to FIG. 12, a
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. It will be possible.
Claims (12)
기판 상에 포토레지스트층을 적층하는 단계;
상기 포토레지스트층을 패터닝하여, 일정한 이격 공간을 갖는 복수 개의 트렌치 구조의 포토레지스트층을 형성시키는 단계;
상기 트렌치 구조의 포토레지스트층 전면에 전기도금을 위한 시드층을 도포하는 단계;
상기 도포된 시드층을 전기도금하여 상기 포토레지스트층 상에 금속박막을 성장시키는 단계;
상기 포토레지스트층 상에서 성장된 금속박막 중 상부로 노출된 부분을 화학적-기계적 연마 방법(CMP)을 이용하여 모두 제거하여, 상기 포토레지스트층의 트렌치 구조 옆면과 아래면에만 상기 금속박막을 잔류시키는 단계; 및
상기 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는, 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법.A method for manufacturing a conductive bump receiving structure having a hollow structure formed therein for chip-to-chip connection, the method
Depositing a photoresist layer on the substrate;
Patterning the photoresist layer to form a photoresist layer having a plurality of trench structures having a predetermined spacing space;
Applying a seed layer for electroplating to the entire surface of the photoresist layer of the trench structure;
Electroplating the coated seed layer to grow a metal thin film on the photoresist layer;
Removing all of the exposed portions of the metal thin film grown on the photoresist layer using a chemical-mechanical polishing method (CMP) to leave the metal thin film only on the side and bottom of the trench structure of the photoresist layer. ; And
And removing the photoresist layer, wherein a hollow structure is formed therein for inter-chip connection.
상기 트렌치 구조 사이의 공간에 의하여 칩간 접속을 위한 중공 구조가 형성되며, 상기 중공 구조 내로 상기 기판에 대향하는 또 다른 기판에 접속된 전도성 범프가 수용되는 것을 특징으로 하는, 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법.The method of claim 1,
The hollow structure for the chip-to-chip connection is formed by the space between the trench structures, and a conductive bump connected to another substrate facing the substrate is accommodated in the hollow structure. Method for manufacturing a conductive bump receiving structure having a structure formed.
상기 트렌치 구조는 점 형태 또는 선 형태인 것을 특징으로 하는, 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법.The method of claim 1,
The trench structure is characterized in that the form of a point or a line, conductive bump receiving structure manufacturing method having a hollow structure formed therein for inter-chip connection.
상기 금속박막은 구리, 은, 금, 알루미늄, 티타늄, 니켈, 크롬, 주석 및 백금으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속물질을 포함하는 것을 특징으로 하는, 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법.The method of claim 1,
The metal thin film may include at least one metal material selected from the group consisting of copper, silver, gold, aluminum, titanium, nickel, chromium, tin, and platinum, and has a hollow structure formed therein for inter-chip connection. Bump receiving structure manufacturing method.
내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체가 형성된 제 1 칩을 제공하는 단계;
상기 전도성 범프 수용 구조체에 접착제를 채우는 단계; 및
전도성 범프가 제 1 접속된 제 2 칩을 제공하는 단계;
상기 제 2 칩과 제 1 칩을 근접시켜 접속시키는 단계를 포함하며, 여기에서 상기 제 2 칩의 전도성 범프는 상기 제 1 칩의 전도성 범프 수용 구조체 내부로 수용된 후 상기 제 1 칩과 제 2 접속되는 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.A chip-to-chip connection method using a conductive bump receiving structure having a trench structure having a hollow structure formed therein, the method
Providing a first chip having a conductive bump receiving structure having a trench structure having a hollow structure formed therein;
Filling an adhesive into the conductive bump receiving structure; And
Providing a second chip with conductive bumps first connected;
And connecting the second chip and the first chip in close proximity, wherein the conductive bump of the second chip is received into the conductive bump receiving structure of the first chip and then connected to the first chip. A chip-to-chip connection method using a conductive bump receiving structure having a trench structure having a hollow structure formed therein.
상기 제 1 칩의 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체는 제 1항 내지 제 5항 중 어느 한 항에 따른 방법에 의하여 제조된 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.8. The method of claim 7,
The conductive bump receiving structure of the trench structure in which the hollow structure is formed in the first chip is manufactured by the method according to any one of claims 1 to 5, wherein the hollow structure is formed in the trench structure The chip-to-chip connection method using the conductive bump receiving structure of the.
상기 제 1 칩 및 제 2 칩의 기판은 경성 또는 연성 기판인 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.The method of claim 8,
And the substrate of the first chip and the second chip is a rigid or flexible substrate, wherein the chip-to-chip connecting method using a conductive bump receiving structure having a hollow structure formed therein.
상기 제 2 칩과 제 1 접속된 전도성 범프는 상기 제 2 칩 상에서 리플로우된 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.The method of claim 9,
And a second conductive bump connected to the second chip is reflowed on the second chip, wherein the conductive bump receiving structure has a hollow structure formed therein.
상기 전도성 범프는 금속 또는 전도성 폴리머 물질을 포함하는 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.8. The method of claim 7,
The conductive bump is a chip-to-chip connection method using a conductive bump receiving structure of a trench structure formed inside a hollow structure, characterized in that the metal or a conductive polymer material.
상기 트렌치 구조는 점 또는 선 형태인 것을 특징으로 하는, 내부에 중공 구조가 형성된 트렌치 구조의 전도성 범프 수용 구조체를 이용한 칩간 접속방법.8. The method of claim 7,
The trench structure is a chip-to-chip connection method using a conductive bump receiving structure of the trench structure formed inside the hollow structure, characterized in that the dot or line form.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092752A KR101233486B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092752A KR101233486B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101233486B1 true KR101233486B1 (en) | 2013-02-14 |
Family
ID=47899568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110092752A KR101233486B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101233486B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175275A (en) * | 1991-12-25 | 1993-07-13 | Nec Corp | Method of mounting semiconductor chip and mounting structure |
| JP2003188507A (en) | 2001-12-18 | 2003-07-04 | Mitsubishi Electric Corp | Semiconductor integrated circuit and printed circuit board for mounting the same |
| KR100871066B1 (en) | 2007-07-23 | 2008-11-27 | 성균관대학교산학협력단 | Method for manufacturing a high strength solder bump through forming mini bump |
| JP2010103161A (en) | 2008-10-21 | 2010-05-06 | Fujitsu Microelectronics Ltd | Semiconductor device and electronic component |
-
2011
- 2011-09-15 KR KR1020110092752A patent/KR101233486B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175275A (en) * | 1991-12-25 | 1993-07-13 | Nec Corp | Method of mounting semiconductor chip and mounting structure |
| JP2003188507A (en) | 2001-12-18 | 2003-07-04 | Mitsubishi Electric Corp | Semiconductor integrated circuit and printed circuit board for mounting the same |
| KR100871066B1 (en) | 2007-07-23 | 2008-11-27 | 성균관대학교산학협력단 | Method for manufacturing a high strength solder bump through forming mini bump |
| JP2010103161A (en) | 2008-10-21 | 2010-05-06 | Fujitsu Microelectronics Ltd | Semiconductor device and electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230197574A1 (en) | Embedded bridge with through-silicon vias | |
| US7683459B2 (en) | Bonding method for through-silicon-via based 3D wafer stacking | |
| CN106935563B (en) | Electronic package, manufacturing method thereof and substrate structure | |
| CN106233462B (en) | The manufacturing method of semiconductor devices and semiconductor devices | |
| JP5706794B2 (en) | Interposer with microspring contacts, and method of making and using the interposer | |
| US9583411B2 (en) | Fine pitch BVA using reconstituted wafer with area array accessible for testing | |
| JP2008218926A (en) | Semiconductor and method of manufacturing the same | |
| JP2015517745A (en) | Substrate-less stackable packages using wirebond interconnects | |
| JP2008235401A (en) | Semiconductor device and manufacturing method therefor | |
| WO2009146587A1 (en) | Bongding method for through-silicon-via based 3d wafer stacking | |
| TW202414634A (en) | Structures and methods for low temperature bonding | |
| US20130215583A1 (en) | Embedded Electrical Component Surface Interconnect | |
| CN107833871A (en) | Lead frame and electronic part apparatus | |
| CN105575911A (en) | Semiconductor package and fabrication method thereof | |
| KR101233486B1 (en) | Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same | |
| JP5994825B2 (en) | Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate | |
| US20070080453A1 (en) | Semiconductor chip having a bump with conductive particles and method of manufacturing the same | |
| CN104760920A (en) | Compact electronic packaging body having MEMS IC and related method | |
| KR101221180B1 (en) | Conductive bumps for connecting chips, manufacturing method for the same, and method for connecting chips using the same | |
| KR101221257B1 (en) | Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same | |
| CN105655321A (en) | Electronic packages and methods of making and using same | |
| CN108886019B (en) | Nanoscale interconnection array for stacked dies | |
| EP3014653B1 (en) | Reducing solder pad topology differences by planarization | |
| CN111354702B (en) | Embedded chip and preparation method thereof | |
| JP2012079956A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170125 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 7 |