KR101231382B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101231382B1
KR101231382B1 KR1020110077215A KR20110077215A KR101231382B1 KR 101231382 B1 KR101231382 B1 KR 101231382B1 KR 1020110077215 A KR1020110077215 A KR 1020110077215A KR 20110077215 A KR20110077215 A KR 20110077215A KR 101231382 B1 KR101231382 B1 KR 101231382B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
copper foil
layer
forming
foil layer
Prior art date
Application number
KR1020110077215A
Other languages
Korean (ko)
Inventor
맹일상
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110077215A priority Critical patent/KR101231382B1/en
Application granted granted Critical
Publication of KR101231382B1 publication Critical patent/KR101231382B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

PURPOSE: A method for manufacturing a printed circuit board is provided to form a buried circuit pattern using a general member without a specific carrier board. CONSTITUTION: A first circuit pattern(120) is filled in the upper and lower sides of an insulation plate(110) and includes a conductive via(125) connecting the upper layer and the lower layer of the first circuit pattern. An insulation layer(130) is formed on the upper and lower sides of the insulation plate and includes a circuit pattern groove and a via hole to expose the first circuit pattern. A second circuit pattern(140) is formed on the insulation layer.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같Printed Circuit Boards (PCBs) are like copper on electrically insulating substrates.

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. Is formed by printing a circuit line pattern with a conductive material, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components to the flat surface surface, in order to mount many electronic elements of various types densely on a flat plate.

최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다. Recently, in order to cope with high performance and miniaturization of electronic components, buried pattern substrates that reduce the thickness of the printed circuit board and planarize the surface of the substrate have been used.

매립 패턴이 형성된 인쇄회로기판은 매립 패턴의 정렬 편차에 의해 2층 이상의 회로패턴을 형성하기 어렵고, 정렬을 위해 동시 패터닝을 수행하기 위하여 캐리어 보드를 사용함으로써 원가 상승의 문제가 있다.A printed circuit board having a buried pattern is difficult to form a circuit pattern of two or more layers due to misalignment of the buried pattern, and there is a problem of cost increase by using a carrier board to perform simultaneous patterning for alignment.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a new structure and a method of manufacturing the same.

실시예는 캐리어 보드를 사용하지 않고 다층 매립패턴을 형성할 수 있는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board and a method of manufacturing the same, which can form a multilayer buried pattern without using a carrier board.

실시예는 제1 매립회로패턴이 상하면에 형성되어 있는 절연 플레이트, 상기 절연 플레이트 위에 형성되는 적어도 하나의 절연층, 그리고 상기 절연층 내에 매립되어 있는 적어도 하나의 제2 매립회로패턴을 포함하며, 상기 제2 매립회로패턴이 적어도 2층 이상을 형성되어 있는 인쇄회로기판을 제공한다.The embodiment includes an insulating plate having a first buried circuit pattern formed on upper and lower surfaces, at least one insulating layer formed on the insulating plate, and at least one second buried circuit pattern buried in the insulating layer. Provided is a printed circuit board having a second buried circuit pattern having at least two layers.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 플레이트의 상하면에 제1 매립회로패턴을 형성하는 단계, 상기 절연 플레이트 위에 드라이 필름으로 가접한 동박층을 형성하는 단계, 상기 동박층 위에 상기 제1 매립회로패턴과 정렬하여 제2 회로패턴을 형성하는 단계, 상기 동박층과 상기 절연 플레이트를 분리하는 단계, 그리고 상기 절연 플레이트의 상하면에 절연층을 형성하고, 상기 절연층 위에 상기 제2 회로패턴을 매립하여 제2 매립회로패턴을 형성하는 단계를 포함한다.The method of manufacturing a printed circuit board according to an embodiment may include forming a first buried circuit pattern on upper and lower surfaces of an insulating plate, forming a copper foil layer welded with a dry film on the insulating plate, and forming the first on the copper foil layer. Forming a second circuit pattern in alignment with the buried circuit pattern, separating the copper foil layer and the insulating plate, and forming an insulating layer on upper and lower surfaces of the insulating plate, and forming the second circuit pattern on the insulating layer. Filling a gap to form a second buried circuit pattern.

본 발명에 따르면, 특수한 캐리어 보드 없이 범용 부재를 사용하여 매립 회로패턴을 형성하며, 외층 패턴 형성 시에 내층이 부착되어 있어 내층 및외층 사이의 정렬 편차가 감소한다.According to the present invention, a buried circuit pattern is formed using a universal member without a special carrier board, and an inner layer is attached at the time of forming the outer layer pattern, so that the alignment deviation between the inner layer and the outer layer is reduced.

또한, 다층 매립회로패턴을 형성할 수 있어 소형화할 수 있다.In addition, a multi-layer buried circuit pattern can be formed and can be miniaturized.

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.1 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
2 to 10 are cross-sectional views showing a method for manufacturing a printed circuit board according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 다층의 매립회로패턴을 가지는 인쇄회로기판을 제시한다.The present invention provides a printed circuit board having a multilayer buried circuit pattern in a printed circuit board having a circuit pattern embedded.

이하에서는 도 1 내지 도 10을 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 10.

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.

도 1을 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110)의 상하면에 매립되어 있는 제1 회로 패턴(120), 절연층(130) 및 복수의 제2 회로 패턴(140)을 포함한다.Referring to FIG. 1, the printed circuit board 100 according to the present invention may include an insulating plate 110, a first circuit pattern 120, an insulating layer 130, and a plurality of layers embedded in upper and lower surfaces of the insulating plate 110. The second circuit pattern 140.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 고형 성분은 강화 섬유, 유리 섬유 또는 필러 등일 수 있으며, 바람직하게는 유리 섬유일 수 있다. The solid component may be a reinforcing fiber, glass fiber, filler, or the like, preferably glass fiber.

상기 절연 플레이트(110)의 상면 및 하면에 기저회로패턴으로서, 복수의 제1 회로 패턴(120)이 형성되어 있다. A plurality of first circuit patterns 120 are formed on the top and bottom surfaces of the insulating plate 110 as base circuit patterns.

상기 제1 회로패턴(120)은 절연 플레이트(110)의 상면 및 하면으로부터 매립되어 형성되며, 제1 회로패턴(120)의 상하층을 연결하는 전도성 비아(125)를 포함할 수 있다.The first circuit pattern 120 may be formed to be buried from the upper and lower surfaces of the insulating plate 110, and may include conductive vias 125 connecting upper and lower layers of the first circuit pattern 120.

한편, 상기 절연 플레이트(110)의 상하면에 상기 제1 회로 패턴(120)을 덮으며 절연층(130)이 형성되어 있다.Meanwhile, an insulating layer 130 is formed on the upper and lower surfaces of the insulating plate 110 to cover the first circuit pattern 120.

상기 절연층(130)은 수지물에 고형 성분이 함침되어 있는 유리 섬유강화 수지물일 수 있으며, 수지물로 에폭시 수지 또는 폴리 이미드계 수지를 포함할 수도 있다.The insulating layer 130 may be a glass fiber reinforced resin material in which a solid component is impregnated in the resin material, and may include an epoxy resin or a polyimide resin as the resin material.

상기 절연층(130)은 제1 회로 패턴(120)을 노출하는 비아(125)홀 및 복수의 제2 회로 패턴(140)을 형성하기 위한 회로 패턴홈을 포함한다. The insulating layer 130 includes a via 125 hole exposing the first circuit pattern 120 and a circuit pattern groove for forming the plurality of second circuit patterns 140.

상기 회로패턴홈을 매립하며 제2 회로패턴(140)이 형성되며, 비아홀을 매립하며 전도성 비아(145)가 형성된다.A second circuit pattern 140 is formed by filling the circuit pattern groove, and a conductive via 145 is formed by filling a via hole.

상기 전도성 비아(145)는 절연플레이트 내의 비아(125)와 정렬하여 인쇄회로기판(100)의 상부로부터 하부까지 연결하는 쓰루비아를 형성할 수 있다.The conductive vias 145 may be aligned with the vias 125 in the insulating plate to form through vias that connect from the top to the bottom of the printed circuit board 100.

이때, 상기 절연층(130)이 절연 플레이트(110)의 상하부에 형성될 때, 상기 절연층(130)의 비아(145)의 형상은 상기 절연 플레이트(110)를 기준으로 서로 대칭된다.In this case, when the insulating layer 130 is formed above and below the insulating plate 110, the shapes of the vias 145 of the insulating layer 130 are symmetrical with respect to the insulating plate 110.

상기와 같이 형성되는 인쇄회로기판(100)은 매립회로패턴을 4층 이상 가질 수 있으며, 4층의 매립회로패턴이 서로 정렬하여 정렬 오차가 감소한다.The printed circuit board 100 formed as described above may have four or more layers of buried circuit patterns, and the four layers of buried circuit patterns are aligned with each other, thereby reducing alignment errors.

이하에서는 도 1의 인쇄회로기판을 제조하는 과정을 설명한다.Hereinafter, a process of manufacturing the printed circuit board of FIG. 1 will be described.

도 2 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.2 to 10 are cross-sectional views showing a method for manufacturing a printed circuit board according to an embodiment of the present invention.

먼저 도 2와 같이, 절연 플레이트(110)의 상하면에 제1 회로패턴(120)을 매립하여 형성한다.First, as shown in FIG. 2, the first circuit pattern 120 is embedded in the upper and lower surfaces of the insulating plate 110.

도 2의 절연 플레이트(110)에 제1 회로패턴(120)을 형성하는 공정은 공지의 매립패턴공정을 적용할 수 있다.In the process of forming the first circuit pattern 120 on the insulating plate 110 of FIG. 2, a well-known buried pattern process may be applied.

일예로, 각각의 절연층(130) 위에 상하면의 제1 회로패턴(120)을 각각 형성하고, 절연 플레이트(110)를 중심으로 두 개의 제1 회로패턴(120)을 서로 마주보도록 배치한 뒤, 가압하면, 도 2의 구조가 형성된다. 이때, 상기 비아(125)를 형성하는 공정은 가압 뒤 레이저 드릴링을 통하여 비아홀을 형성하고 도금 또는 페이스트 도포를 통해 실현할 수 있으나, 이에 한정되는 것은 아니다.For example, after forming upper and lower first circuit patterns 120 on each insulating layer 130, and placing two first circuit patterns 120 facing each other with respect to the insulating plate 110, When pressurized, the structure of FIG. 2 is formed. In this case, the process of forming the via 125 may be realized by forming a via hole through laser drilling after pressing and applying plating or paste coating, but is not limited thereto.

다음으로, 도 3과 같이 절연 플레이트(110)의 상하면에 제2 회로패턴(140)을 형성한다.Next, as shown in FIG. 3, the second circuit pattern 140 is formed on the upper and lower surfaces of the insulating plate 110.

즉, 절연 플레이트(110)의 상하면에 드라이 필름(150)과 접착되어 있는 제1 동박층(151)을 부착하고, 제1 동박층(151) 위에 제2 동박층(152)을 가접한다.That is, the first copper foil layer 151 adhered to the dry film 150 is attached to the upper and lower surfaces of the insulating plate 110, and the second copper foil layer 152 is temporarily welded on the first copper foil layer 151.

이때, 상기 드라이 필름(150), 제1 동박층(151) 및 제2 동박층(152)의 폭은 절연 플레이트(110)의 폭보다 크다. 따라서, 가장자리 영역에서 절연 플레이트(110)의 외곽으로 제1폭(d1)만큼 돌출되며, 돌출된 영역에서 제1 동박층(151)은 제2 동박층(152) 및 드라이 필름(150)보다 작은 폭을 가진다.At this time, the width of the dry film 150, the first copper foil layer 151 and the second copper foil layer 152 is larger than the width of the insulating plate 110. Accordingly, the first copper foil layer 151 is protruded from the edge region to the outside of the insulating plate 110 by the first width d1, and the first copper foil layer 151 is smaller than the second copper foil layer 152 and the dry film 150 in the protruding region. It has a width.

따라서, 제1폭(d1) 내에서 드라이 필름(150)과 제2 동박층(152)이 서로 접하면서 가접에 의해 부착된다.Therefore, the dry film 150 and the 2nd copper foil layer 152 contact with each other in the 1st width | d1 d1, and are affixed by temporary welding.

상기 제1 동박층(151)은 제2 동박층(152)보다 얇은 두께를 가진다.The first copper foil layer 151 has a thickness thinner than the second copper foil layer 152.

상기 제2 동박층(152) 위에는 얇은 니켈도금층(153)이 형성될 수 있다.A thin nickel plated layer 153 may be formed on the second copper foil layer 152.

이때, 레이저를 이용하여 제1 회로패턴(120)과의 정렬을 위한 마크를 제2 동박층(152)에 표시한다.In this case, a mark for alignment with the first circuit pattern 120 is displayed on the second copper foil layer 152 using a laser.

레이저는 YAG 레이저를 사용할 수 있으며, X-ray와 같이 정렬 마크를 표시함으로써 정합력이 향상된다. The laser may use a YAG laser, and the matching force is improved by displaying alignment marks such as X-rays.

제2 동박층(152) 위에 정렬 마크가 형성되어 있는 상태에서 제1 회로패턴(120)과 정렬하는 제2 회로패턴(140)을 제2 동박층(152) 위에 형성한다.In the state where the alignment mark is formed on the second copper foil layer 152, a second circuit pattern 140 to be aligned with the first circuit pattern 120 is formed on the second copper foil layer 152.

제2 회로패턴(140)은 마스크 패턴을 형성한 뒤 도금함으로써 형성할 수 있으나 이에 한정되지 않는다. The second circuit pattern 140 may be formed by plating after forming the mask pattern, but is not limited thereto.

바람직하게는, 제2 회로패턴(140)은 니켈도금층(153)을 씨드로 전해동도금을 수행하여 형성할 수 있다.Preferably, the second circuit pattern 140 may be formed by performing electrolytic copper plating on the nickel plating layer 153 as a seed.

다음으로, 도 4와 같이 제2 동박층(152)과 드라이 필름(150)이 가접하고 있는 가장자리 영역을 트리밍함으로써 도 5와 같이 제2 동박층(152)과 절연 플레이트(110)를 분리한다.Next, as shown in FIG. 4, the second copper foil layer 152 and the insulating plate 110 are separated by trimming the edge region between the second copper foil layer 152 and the dry film 150.

다음으로, 도 6과 같이 절연 플레이트(110)의 상하면에 형성되어 있는 제1 동박층(151) 및 드라이 필름(150)을 제거하고, 분리된 제2 동박층(152)을 제2 회로패턴(140)이 절연 플레이트(110)를 중심으로 서로 마주보도록 배치하고, 절연 플레이트(110)의 상하면에 절연층(130)을 형성한 뒤 가압한다.Next, as shown in FIG. 6, the first copper foil layer 151 and the dry film 150 formed on the upper and lower surfaces of the insulating plate 110 are removed, and the separated second copper foil layer 152 is removed from the second circuit pattern ( 140 is disposed so as to face each other with respect to the insulating plate 110, and the insulating layer 130 is formed on the upper and lower surfaces of the insulating plate 110 and then pressurized.

이때, X-ray 가접기를 사용하여 하부의 제1 회로패턴(120)과 정렬 후 부착함으로써 정합도를 극대화할 수 있다. At this time, the alignment degree may be maximized by aligning and attaching the first circuit pattern 120 to the lower portion by using the X-ray splicer.

따라서, 도 7과 같이 절연 플레이트(110)의 상하면에 형성되는 절연층(130) 내에 제2 회로패턴(140)이 매립된 형상을 가지며, 외부에 노출되어 있는 제2 동박층(152)을 제거하여 기판의 상하면으로 니켈도금층(153)을 노출한다.Therefore, as shown in FIG. 7, the second circuit pattern 140 is embedded in the insulating layer 130 formed on the upper and lower surfaces of the insulating plate 110, and the second copper foil layer 152 exposed to the outside is removed. The nickel plating layer 153 is exposed on the upper and lower surfaces of the substrate.

다음으로, 도 8과 같이 절연층(130)의 일부에 레이저를 이용하여 비아홀(131)을 형성한다.Next, as shown in FIG. 8, a via hole 131 is formed in a part of the insulating layer 130 using a laser.

상기 비아홀(131)은 절연 플레이트(110)에 형성되어 있는 비아(125)를 노출하도록 형성되며, 제1 회로패턴(120)과 제2 회로패턴(140)을 정렬 마크를 통하여 정렬한 뒤 부착함으로써 비아홀(131)을 형성할 때, 절연 플레이트(110)의 비아(125)와 오정렬 없이 형성될 수 있다.The via hole 131 is formed to expose the via 125 formed in the insulating plate 110, and the first circuit pattern 120 and the second circuit pattern 140 are aligned through the alignment marks and then attached. When the via hole 131 is formed, the via hole 131 may be formed without misalignment with the via 125 of the insulating plate 110.

다음으로, 비아홀(131)을 매립하도록 도금 또는 전도성 페이스트를 도포하여 도 9의 전도성 비아(125)를 형성하고, 도 10과 같이 전도성 비아(125)를 연마하여 평탄하게 형성한 뒤, 니켈도금층(153)을 식각제거하여 도 1의 4층의 회로패턴을 가지는 인쇄회로기판을 완성한다.Next, plating or conductive paste is applied to fill the via hole 131 to form the conductive via 125 of FIG. 9, and as shown in FIG. 10, the conductive via 125 is polished to be flat to form a nickel plated layer ( 153 is removed to complete the printed circuit board having the four-layer circuit pattern of FIG. 1.

도 1에서는 4층의 인쇄회로기판(100)을 제시하였으나, 도 2 내지 도 10을 반복함으로써 내층매립패턴과 정렬하는 외층매립패턴을 가지는 4층 이상의 인쇄회로기판을 형성할 수 있다.In FIG. 1, four printed circuit boards 100 are provided, but by repeating FIGS. 2 to 10, four or more printed circuit boards having outer layer embedded patterns aligned with inner layer embedded patterns may be formed.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

인쇄회로기판 100
절연 플레이트 110
제1 회로 패턴 120
절연층 130
제2 회로 패턴 140The printed circuit board 100
Insulation Plate 110
First Circuit Pattern 120
Insulation layer 130
Second Circuit Pattern 140

Claims (10)

절연 플레이트의 상하면에 제1 매립회로패턴을 형성하는 단계,
상기 절연 플레이트 위에 드라이 필름으로 가접한 동박층을 형성하는 단계,
상기 동박층 위에 상기 제1 매립회로패턴과 정렬하여 제2 회로패턴을 형성하는 단계,
상기 동박층과 상기 절연 플레이트를 분리하는 단계, 그리고
상기 절연 플레이트의 상하면에 절연층을 형성하고, 상기 절연층 위에 상기 제2 회로패턴을 매립하여 제2 매립회로패턴을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법. Forming a first buried circuit pattern on upper and lower surfaces of the insulating plate,
Forming a copper foil layer welded with a dry film on the insulating plate,
Forming a second circuit pattern on the copper foil layer in alignment with the first buried circuit pattern;
Separating the copper foil layer and the insulation plate, and
Forming an insulating layer on upper and lower surfaces of the insulating plate, and filling the second circuit pattern on the insulating layer to form a second buried circuit pattern
And a step of forming the printed circuit board. 제1항에 있어서,
상기 동박층과 상기 절연 플레이트를 분리하는 단계는,
상기 절연 플레이트 외부로 돌출되어 접착되어 있는 상기 드라이 필름과 상기 동박층을 커팅하는 인쇄회로기판의 제조 방법.The method of claim 1,
Separating the copper foil layer and the insulating plate,
A method of manufacturing a printed circuit board for cutting the dry film and the copper foil layer protruding to the outside of the insulating plate and bonded. 제1항에 있어서,
상기 제2 회로패턴을 형성하는 단계는,
상기 동박층 위에 레이저를 통해 상기 제1 매립회로패턴의 위치를 마크하는단계, 그리고
상기 마크를 따라 상기 동박층 위에 상기 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.The method of claim 1,
Forming the second circuit pattern,
Marking the position of the first buried circuit pattern on the copper foil layer through a laser; and
And forming the second circuit pattern on the copper foil layer along the mark. 제1항에 있어서,
상기 제2 매립회로패턴을 형성하는 단계는,
상기 절연 플레이트의 상하면에 절연층을 형성하는 단계,
상기 절연층 위에 상기 절연 플레이트를 중심으로 상기 제2매립회로패턴이 서로 마주보도록 상기 동박층을 배치하는 단계, 그리고
상기 동박층과 절연 플레이트를 가압하여 상기 제2 회로패턴을 상기 절연층 내에 매립하는 단계
를 포함하는 인쇄회로기판의 제조 방법. The method of claim 1,
Forming the second buried circuit pattern,
Forming an insulating layer on upper and lower surfaces of the insulating plate,
Disposing the copper foil layer on the insulating layer such that the second buried circuit pattern faces each other with respect to the insulating plate; and
Pressing the copper foil layer and the insulating plate to embed the second circuit pattern in the insulating layer.
And a step of forming the printed circuit board. 제1항에 있어서,
상기 동박층 위에 니켈도금층을 포함하며,
상기 제2 회로패턴은 상기 니켈도금층을 씨드로 도금하여 형성하는 인쇄회로기판의 제조 방법. The method of claim 1,
It includes a nickel plated layer on the copper foil layer,
And the second circuit pattern is formed by plating the nickel plated layer with a seed. 제1항에 있어서,
상기 인쇄회로기판의 제조 방법에 있어서,
상기 동박층의 가접 단계부터 상기 제2 매립회로패턴을 형성하는 공정을 수회 반복함으로써 4층 이상의 매립회로패턴을 포함하는 인쇄회로기판을 형성하는 인쇄회로기판의 제조 방법.The method of claim 1,
In the method of manufacturing the printed circuit board,
And forming a printed circuit board including four or more buried circuit patterns by repeating the process of forming the second buried circuit pattern several times from the step of temporarily welding the copper foil layer. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110077215A 2011-08-03 2011-08-03 The printed circuit board and the method for manufacturing the same KR101231382B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077215A KR101231382B1 (en) 2011-08-03 2011-08-03 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077215A KR101231382B1 (en) 2011-08-03 2011-08-03 The printed circuit board and the method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101231382B1 true KR101231382B1 (en) 2013-02-07

Family

ID=47899190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077215A KR101231382B1 (en) 2011-08-03 2011-08-03 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101231382B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489846B1 (en) 2000-01-27 2005-05-17 마쯔시다덴기산교 가부시키가이샤 Wiring substrate and method of manufacturing the same
KR20080096985A (en) * 2007-04-30 2008-11-04 삼성전기주식회사 Carrier member for transmitting circuits, coreless printed circuit board using the said carrier member, and methods of manufacturing the same
KR20090032836A (en) * 2007-09-28 2009-04-01 삼성전기주식회사 Manufacturing method of substrate
KR20100043547A (en) * 2008-10-20 2010-04-29 삼성전기주식회사 Coreless substrate having filled via pad and a fabricating method the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489846B1 (en) 2000-01-27 2005-05-17 마쯔시다덴기산교 가부시키가이샤 Wiring substrate and method of manufacturing the same
KR20080096985A (en) * 2007-04-30 2008-11-04 삼성전기주식회사 Carrier member for transmitting circuits, coreless printed circuit board using the said carrier member, and methods of manufacturing the same
KR20090032836A (en) * 2007-09-28 2009-04-01 삼성전기주식회사 Manufacturing method of substrate
KR20100043547A (en) * 2008-10-20 2010-04-29 삼성전기주식회사 Coreless substrate having filled via pad and a fabricating method the same

Similar Documents

Publication Publication Date Title
JP5160895B2 (en) Manufacturing method of electronic module
US8482117B2 (en) Semiconductor device with electronic component incorporation substrate
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
KR101283821B1 (en) The method for manufacturing the printed circuit board
US8547702B2 (en) Multi-piece board and method for manufacturing the same
US20150334843A1 (en) Printed circuit board, and method for manufacturing same
WO2010073780A1 (en) Flex-rigid wiring board and method for manufacturing same
KR20130135097A (en) Electronic component built-in substrate and method of manufacturing the same
US11096286B2 (en) Printed circuit board and manufacturing method thereof
TWI549579B (en) Printed circuit board
KR20160059125A (en) Element embedded printed circuit board and method of manufacturing the same
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
JP2011192757A (en) Manufacturing method of multilayer wiring board
KR20120040892A (en) The printed circuit board and the method for manufacturing the same
JP6099902B2 (en) Wiring board manufacturing method
KR101417264B1 (en) The printed circuit board and the method for manufacturing the same
KR101231382B1 (en) The printed circuit board and the method for manufacturing the same
KR20180060695A (en) Manufacturing method for rigid-flexible embedded PCB
WO2019198241A1 (en) Method for manufacturing board with embedded components, and board with embedded components
KR100796981B1 (en) Method for manufacturing printed circuit board
KR200415210Y1 (en) Rigid-flexible Printed Circuit Board
KR20160105092A (en) Loop antenna and manufacturing method of the same
KR101154567B1 (en) Method for manufacturing of a printed circuit board
KR20120034530A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7