KR101228131B1 - 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법 - Google Patents

평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법 Download PDF

Info

Publication number
KR101228131B1
KR101228131B1 KR1020080115717A KR20080115717A KR101228131B1 KR 101228131 B1 KR101228131 B1 KR 101228131B1 KR 1020080115717 A KR1020080115717 A KR 1020080115717A KR 20080115717 A KR20080115717 A KR 20080115717A KR 101228131 B1 KR101228131 B1 KR 101228131B1
Authority
KR
South Korea
Prior art keywords
uniform
video signal
panel
pixel
compensation
Prior art date
Application number
KR1020080115717A
Other languages
English (en)
Other versions
KR20080108945A (ko
Inventor
유츄안 셴
Original Assignee
노바텍 마이크로일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW095131707A external-priority patent/TWI348133B/zh
Application filed by 노바텍 마이크로일렉트로닉스 코포레이션 filed Critical 노바텍 마이크로일렉트로닉스 코포레이션
Publication of KR20080108945A publication Critical patent/KR20080108945A/ko
Application granted granted Critical
Publication of KR101228131B1 publication Critical patent/KR101228131B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • G02F1/133603Direct backlight with LEDs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237Switching ON and OFF the backlight within one frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

불균일 영역들을 갖는 평판 디스플레이를 위한 디지털 신호 프로세싱 아키텍처가 개시된다. 상기 아키텍처는 재료, 광학 필름 또는 제조 공정들을 이용하지 않기 때문에, 평판 디스플레이의 제조 비용 및 복잡성이 부정적인 쪽으로 영향받지 않는다. 상기 디지털 프로세싱 아키텍처에서, 불균일 영역들 및 불균일 타입들에서 모든 화소 위치들을 식별하기 위하여 상기 패널에 대한 테스트가 수행된다. 그리고, 비디오 신호가 정상 영역 화소에 해당하는지 또는 불균일 영역 화소에 해당하는지를 결정하기 위해, 입력 비디오 신호들이 상대적인 불균일 영역들에 대한 데이터와 비교된다. 그리고, 상기 불균일 영역 화소에 해당하는 상기 비디오 신호에 대한 상기 불균일 보상은 상기 불균일 타입에 근거하기 때문에, 상기 패널에 표시되는 상기 비디오 신호들은 부정적인 쪽으로 영향을 받지 않는다.

Description

평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법{COMPENSATION DEVICE FOR NON-UNIFORM REGIONS IN FLAT PANEL DISPLAY AND METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 기능 블록 다이어그램이다.
도 2는 본 발명의 실시예에 따른 불균일 영역들에 대한 프로세싱 회로(10)의 기능 블록 다이어그램이다.
도 3은 본 발명의 실시예에 따라 비디오 디코더(31)로 비디오 신호를 복원하는 작동 차트이다.
도 4는 알고리즘의 맵핑 관련 그래프이다.
도 5a는 본 발명의 실시예에 따른 불균일 영역들의 영역 구분도이다.
도 5b는 본 발명의 실시예에 따른 불균일 영역들의 분포도이다.
도 6a는 본 발명의 실시예에 따른 동적 연산의 곡선 다이어그램이다.
도 6b는 본 발명의 상기 실시예에 따른 동적 연산의 다른 곡선 다이어그램이다.
도 6c는 본 발명의 다른 실시예에 따른 동적 연산의 곡선 다이어그램이다.
도 7은 본 발명의 또 다른 실시예에 따른 동적 연산의 다른 곡선 다이어그램이다.
도 8은 본 발명의 실시예에 따른 1차원 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다.
도 9는 본 발명의 실시예에 따른 2차원 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다.
도 10a는 유기 발광다이오드(OLED) 백라이트 모듈 플레이트에 적용된 디스플레이의 일반적인 기능 블록 다이어그램이다.
도 10b는 도 10a의 유기 발광다이오드 백라이트 모듈 플레이트에 적용된 본 발명의 실시예에 따른 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다.
본 발명은 평판 디스플레이에서의 불균일 영역들에 대한 보상 장치 및 보상 방법에 관한 것이다. 보다 상세하게는, 본 발명은 디지털 신호 프로세싱에 의한 평판 디스플레이에서의 불균일 영역들에 대한 보상 장치 및 그 제조 방법에 관한 것이다.
중량이나 부피가 과도한 종래의 음극선관(CRT) 디스플레이들의 단점들을 해소하기 위하여 다양한 평판 디스플레이스들이 개발되었다. 상기 평판 디스플레이들은 음극선관 디스플레이들, 액정 디스플레이들(LCDs), 플라즈마 디스플레이들, 유기 발광다이오드(OLED) 디스플레이들 등으로 구분될 수 있다. 상기한 평판 디스플레이들 각각은 각자 특유한 장점들을 갖는다.
액정 디스플레이에 있어서, 상기 액정 디스플레이 패널의 제조 과정은 백라이트 모듈의 플레이트들, 편광 필름들, 휘도 강화 필름들, 합착된 두 매의 유리 기판들과 같은 복잡한 결합이나 재질들과 관련된다. 만약 상기 액정 디스플레이의 하나의 제조 단계에서 약간의 오류가 발생하면, 최종적인 광 테스트(final light-on test)가 수행될 때 인식 가능한 불균일 영역들이 나타날 것이며, 상기 오류는 불량 화소(bad pixel) 또는 불균일 그레이 스케일 또는 컬러와 같은 소위 무라 현상(mura phenomenon)이다. 또한, 다양한 정도의 인식 가능한 불균일 영역들은, 만약 상기 백라이트 모듈의 플레이트들에 의하여 제공된 상기 광이 균일하지 않다면, 상기 광 테스트 이후에도 나타날 수 있다.
따라서, 상기 불균일 영역들은 대체로, 가령 백라이트 모듈의 플레이트들에서의 불균일성 및 상기 디스플레이의 제조 과정들에서 유발되는 저화질 현상이다. 상기 불균일 영역들 또는 무라 특징은, 예컨대 불확실한 형태로 왜곡된 그레이 스케일들/컬러들이다. 첫째로, 상기 왜곡된 그레이 스케일들/컬러들에 대하여, 상기 일반적인 불균일 영역들은, 예컨대, 흰점들(white spots), 암점들(dark spots), 밝은 영역들 및 어두운 영역들을 포함한다. 상기 흰점들과 암점들은 몇몇 화소들이 결함(defect)을 가지고 있음을 나타내고, 상기 밝은 영역들 및 어두운 영역들은 상기 영역들에서 상기 화소들이 결함을 가지고 있음을 나타낸다. 다음으로, 상기 불균일 영역들이 나타나는 것은, 예컨대, 측면 줄무늬들(lateral stripes), 또는 45°줄무늬들 또는 한 구석에 나타나거나 불규칙적으로 모든 영역에서 산란하는 곧게 잘려진 블록들(straightly cut blocks)이 될 수 있다.
시각적 느낌에 크게 영향을 미치는 상기 불균일 영역들은 대체로 제조 공정들 또는 조립 공정들 동안의 오류에 기인한다. 상기 불균일 영역들을 줄이기 위해, 제조업자들은 대체로 상기 공정들을 향상하여, 가령 재질, 두께, 식각, 물리적 성질/화학적 성질 방법(physical property/chemical property recipes)등을 향상하여, 디무라, 무라가 없는 필드(de-mura, mura-free fields)에서 상기 무라 현상을 제거한다. 또한, 액정 디스플레이 패널은 두 유리 기판의 결합으로 형성되기 때문에, 상기 유리 기판들의 결합에서 발생하는 오류가 불균일 영역들을 유발할 수 있다. 또한, 다른 관점에서, 상기 액정 디스플레이의 백라이트 모듈 플레이트의 디자인, 제조 및 조립에서의 오류가 상기 불균일 영역들을 유발할 수 있다.
따라서, 상기 불균일 영역들의 원인에 주목하여, 상기 제조 공정을 향상함으로써 상기 불균일 영역들의 발생을 줄일 수 있다. 또한, 상기 불균일 영역들의 원인은 향상된 공정을 진행하는 동안 몇 가지 자동 모니터링 장치를 설치함으로써 감지되거나 구분될 수 있다. 그러나, 앞서 언급한 향상된 방법 또한 단점을 가지고 있다. 예를 들면, 공정들을 향상시키기 위해서 공정 변수(process parameters)를 변경해야하고, 그 결과 패널의 제조 공정들은 더욱 복잡하게 된다. 또한, 상기 모니터링 장치의 설치로 인하여 상기 패널의 제조 비용이 크게 증가한다. 미국 공개 특허 20040179028은 공정 보상 방법(process compensation method)을 제시하며, 상기 방법에 의하면 제조 공정 또는 패널 디자인 비용이 증가한다. 또한, 미국 공개 특허 20050007364는 공정 검사 방법(process inspection method)을 제시하며, 상기 방법에 의하면 제조 공정의 복잡성이 크게 증가한다.
따라서, 디무라(de-mura), 무라가 없는(mura-free) 필드에서, 신호 프로세싱을 통하여 패널에서 불균일 영역들을 처리하기 위한 기술이 제시되어야 한다. 상기 기술을 통하여, 제조 공정은 변경되지 않으면서 패널들에서 상기 불균일 영역들이 적절하게 처리된다.
본 발명의 목적은 보정(correction)/보상(compensation) 프로세싱 방법에 의하여 패널에서 불균일 영역들을 제거할 수 있도록 하는, 디지털 프로세싱에 의한 평판 디스플레이에서의 불균일 영역에 대한 보상 장치 및 그 방법을 제공하는 데 있다.
본 발명의 다른 목적은 액정 디스플레이, 플라즈마 디스플레이, 유기 발광다이오드 디스플레이, 후사영(rear-projection) 디스플레이 등에 적용되고, 직접적인 보상을 제어하는 백라이트 모듈의 발광다이오드(LED) 플레이트에 적용될 수 있는, 디지털 프로세싱에 의한 평판 디스플레이에서의 불균일 영역에 대한 보상 장치 및 그 방법을 제공하는 데 있다.
본 발명의 다른 목적은 상기 불균일 영역들이 재질, 광학 필름 또는 제조 공정을 이용하여 처리되지 않기 때문에, 평판 디스플레이의 제조 비용이 증가하지 않는, 디지털 프로세싱에 의한 평판 디스플레이에서의 불균일 영역에 대한 보상 장치 및 그 방법을 제공하는 데 있다.
상기한 목적들 또는 다른 목적들에 따라, 본 발명은 비디오 신호를 표시하는 패널에서 상기 불균일 영역들의 부정적 효과를 제거하기 위하여 평판 디스플레이에서의 불균일 영역들에 대한 보상 장치를 제공한다. 상기 불균일 영역들에 대한 보상 장치는 디지털 불균일 영역 프로세싱 회로를 포함하고, 상기 디지털 불균일 영역 프로세싱 회로는 불균일 영역 보상 유닛을 더 포함한다. 상기 패널에서 상기 불균일 영역들의 테스트 결과에 따라, 상기 불균일 영역 보상 유닛은 디지털 프로세싱을 통하여 상기 비디호 신호를 적절하게 보상한다. 그 결과, 상기 비디오 신호는 상기 테스트 결과에 근거하여 처리되고, 상기 불균일 영역들은 상기 패널상에 표시되는 비디오 신호에 부정적인 쪽으로 영향을 미치지 않는다. 상기 불균일 영역들에 대한 프로세싱 구조는 재료, 광학 필름들 또는 제조 공정들에 의하기 보다는 디지털 보상에 의하여 달성된다.
바람직한 실시예에 개시된 불균일 영역에 대한 보상 방법에 따르면, 상기 디지털 보상은 수학 연산 유닛, 논리 연산 유닛, 직접적인 맵핑 유닛, 동적 연산 유닛 또는 이들의 결합에 의하여 수행될 수 있다.
상기한 목절들 또는 다른 목적들에 따르면, 본 발명은 불균일 영역들을 갖는 패널을 프로세스하기에 적합한 불균일 영역에 대한 보상 방법을 제공한다. 상기 방법은 상기 패널의 테스트 결과에 따라, 상기 비디오 신호가 정상 영역 화소에 해당하는지 또는 불균일 영역 화소에 해당하는지를 연산을 통하여 결정하는 단계 및 상기 비디오 신호가 불균일 영역 화소에 해당하는 것으로 결정되면, 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하는 단계를 포함한다. 상기 비디오 신호는 재료, 광학 필름들 또는 제조 공정들 등에 의하기보다는 디지털 보상에 의하여 보상 된다. 그 결과, 상기 패널에서 상기 불균일 영역들은 상기 패널의 제조 공정이 복잡해지거나 제조 비용이 증가하지 않고도 보완될 수 있다.
바람직한 실시예에 개시된 불균일 영역에 대한 보상 방법에 따르면, 상기 디지털 보상은 수학 연산 유닛, 논리 연산 유닛, 직접적인 맵핑 유닛, 동적 연산 유닛 또는 이들의 결합에 의하여 수행될 수 있다.
앞서 언급한 목적들 및 기타 다른 목적들, 본 발명의 특징들 및 장점들이 이해되도록 하기 위해서, 도면들과 함께 바람직한 실시예들이 하기에 설명된다.
본 발명은 디지털 보상에 의하여 패널에서 불균일 영역들의 문제를 해결한다. 하기의 실시예들에서 나타나듯, 불균일 영역들에 표시되는 비디오 신호들은 수학 연산, 논리 연산, 직접적인 맵핑, 동적 연산 또는 이들의 결합과 같은 디지털 보상에 의하여 보상된다. 심지어 미래에 새로운 타입의 불균일 영역들이 나타나더라도, 이러한 새로운 불균일 영역들 또한 앞서 언급한 과정들을 업데이트하거나 다른 디지털 보상 과정들을 첨가함으로써 처리될 수 있다. 디무라 또는 무라가 없는 필드에서, 본 발명은 디지털 보상을 제공하고 액정 디스플레이 패널 또는 발광 다이오드 백라이트 모듈 플레이트와 같은 결함있는 패널을 처리하여, 품질을 향상시키고 비용을 감소시킨다.
도 1은 본 발명의 실시예에 따른 불균일 영역을 처리하는 기능 블록 다이어그램이다. 불균일 영역들에 대한 데이터 베이스(15)는 사전에 본 발명의 실시예의 패널에 대하여 만들어진다. 즉, 상기 패널에 대한 광 테스트( light-on test)가 진행된 후, 상기 패널에서 불균일 영역들에 대한 위치 정보/타입 정보/변화량 정 보(variation amount information) 및 다른 관련 정보들이 식별되고 불균일 영역들에 대한 데이터 베이스(15)에 저장된다. 알려져 있듯이, 화소는 패널에서 최소의 표시 유닛이다. 이하의 설명에서, 불균일 영역에 해당하는 화소는 불균일 영역 화소라 하고, 정상 영역에 해당하는 화소는 정상 영역 화소라 한다. 따라서, 상기 데이터 베이스(15)의 위치 정보는 모든 불균일 영역 화소들의 위치를 포함한다. 또한, 앞서 설명한 바와 같이, 상기 불균일 영역들은 적어도 흰점들(white spots), 암점들(dark spots), 밝은 영역들 및 어두운 영역들 등으로 구분될 수 있다. 불균일 영역들의 각 타입에 대한 보상 방법이 동일하지 않기 때문에, 상기 타입 정보는 불균일 영역이 감지되었을 때 위치 정보에 부가하여 획득되어야 하며, 이로써 불균일 영역들 각각의 타입에 따른 최적의 보상이 수행된다. 나아가, 데이터 베이스(15)는 상기 불균일 영역들 각각의 보정(correction)/보상(compensation) 방법을 기록하여, 불균일 영역들에 대한 프로세싱 회로(10)의 처리를 용이하게 할 수 있다.
비디오 입력 신호를 수신한 후, 불균일 영역들에 대한 프로세싱 회로(10)는 불균일 영역 프로세싱(보상)이 상기 비디오 입력 신호에 대해 수행될 것인지 여부, 및 데이터 베이스(15)로부터 추출된 상기 불균일 영역들의 위치 정보/타입 정보/변화량 정보에 따라서 상기 불균일 영역 프로세싱을 어떠한 방법으로 수행할 것인지를 결정한다. 최종적으로, 처리된 비디오 신호 또는 처리될 필요가 없는 비디오 신호는 다음 회로(post-circuit)(미도시)로 출력된다. 상기 비디오 입력 신호는 적어도 상기 영상이 표시되는 위치를 나타내는 상기 화소의 위치 정보, 및 상기 영상의 밝기/컬러를 나타내는 상기 그레이 스케일/컬러 정보를 포함한다.
도 2는 본 발명의 실시예에 따른 불균일 영역 프로세싱 회로의 기능 블록 다이어그램이다. 도 2에 도시된 바와 같이, 불균일 영역들에 대한 프로세싱 회로(10)는 불균일 영역들에 대한 결정 유닛(21), 불균일 영역들에 대한 타입 스위치 유닛(22), 불균일 영역들에 대한 보상 유닛(23), 지연/우회 유닛(24) 및 경로 스위치 유닛(25)을 포함한다.
불균일 영역들에 대한 결정 유닛(21)은 불균일 영역들에 대한 데이터 베이스(15)에서 전달된 상기 불균일 영역들에 대한 위치 정보에 따라서, 상기 수신된 비디오 입력 신호가 정상 영역 화소에 해당하는지 또는 불균일 영역 화소에 해당하는지를 결정한다. 즉, 상기 불균일 영역들에 대한 결정 유닛(21)은 상기 비디오 입력 신호의 화소의 위치 정보와 데이터 베이스(15)에 있는 상기 불균일 영역들의 위치 정보를 비교한다. 만약 두 비교 정보가 합치된다면 상기 비디오 입력 신호는 불균일 영역 화소에 해당하는 것으로 결정되며, 그렇지 않은 경우에는 정상 영역 화소에 해당하는 것으로 결정된다. 그 후, 상기 불균일 영역들에 대한 결정 유닛(21)은 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 입력 신호 및 데이터 베이스(15)에서 전달된 상기 타입 정보 M_타입을 불균일 영역들에 대한 타입 스위치 유닛(22)으로 전송한다.
상기 타입 정보 M_타입에 따라서, 불균일 영역들에 대한 타입 스위치 유닛(22)은 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 입력 신호를 불균일 영역들에 대한 보상 유닛(23) 내부에 구비된 적절한 연산 유닛으로 전송/스위 치한다.
불균일 영역들에 대한 보상 유닛(23)은 수학 연산 유닛(231), 논리 연산 유닛(232), 직접적인 맵핑 유닛(233) 및 동적 연산 유닛(234)을 포함할 수 있다. 수학 연산 유닛(231)은 불균일 영역들에 대한 타입 스위치 유닛(22)으로부터 전달된 상기 비디오 입력 신호(의 그레이 스케일/컬러 정보)에 대해서, 더하기(addition)/빼기(subtraction), 곱하기(multiplication)/나누기(division) 및 편향 오프셋(biased-offset)과 같은 수학적 연산을 수행한다. 논리 연산 유닛(232)은 상기 비디오 입력 정보(의 그레이 스케일/컬러 정보)에 대해서, 논리 곱(AND), 논리 합(OR) 및 배타적 논리합(XOR)과 같은 논리 연산을 수행한다. 직접적인 맵핑 유닛(233)은 상기 비디오 입력 신호(의 그레이 스케일/컬러 정보)에 대해서 검색 테이블(look-up table, LUT) 방법과 같은 맵핑을 수행한다. 예컨대, 상기 패널에 밝은 영역이 나타날 때, 상기 불균일 영역 화소의 그레이 스케일/컬러 신호는 상기 LUT 방법을 이용하여 조절되거나 감소되어, 상기 불균일 영역들을 보상하는 효과를 달성할 수 있다. 동적 연산 유닛(234)은 상기한 보상을 수행하기 위하여, 위치 또는 그레이 스케일에 근거하여 상기 비디오 입력 신호들에 대해 상이한 가중치(weighting value)들을 할당한다. 본 발명에서, 상기 디지털 보상은 수학 연산 유닛(231), 논리 연산 유닛(232), 직접적인 맵핑 유닛(233) 및 동적 연산 유닛(234) 및 이들의 조합에 의하여 수행될 수 있다. 또한, 불균일 영역들에 대한 보상 유닛(23)에는 다른 타입의 불균일 영역들 또는 새로운 디지털 프로세싱 유닛들의 불균일 영역들을 처리하기 위한 수요에 따라 다른 디지털 연산 유닛들이 채용될 수 있고, 이로써 본 발명의 실시예는 확장 가능성(extensibility)을 갖는다.
본 발명의 실시예에 나타나듯이, 본 발명은 결함을 가진 패널들을 줄이고, 불균일 영역들을 처리하며, 디무라 및 무라가 없는 필드에서 진보된 디지털 보상 기술을 제공한다.
특별한 상황하에서, 특정한 비디오 입력 신호는 보다 적절한 보상이 수행될 수 있도록 둘 또는 그 이상의 유닛들(231-234)에 동시에 입력될 수 있다. 불균일 영역들에 대한 보상 유닛(23)은 상기 보상된 비디오 신호를 경로 스위치 유닛(25)에 입력한다. 경로 스위치 유닛(25)은 불균일 영역들에 대한 프로세싱 회로(10)로부터 출력된 연속적인 비디오 신호들이 보정되도록 하기 위해 사용된다. 이는, 복수의 비디오 입력 신호들이 계속해서 연속적으로 불균일 영역들에 대한 프로세싱 회로(10)에 입력될 때, 왜곡된 비디오 프레임이 발생되지 않도록 처리가 완료된 상기 비디오 신호들 또한 최초의 순서(original sequence)에 따라 불균일 영역들에 대한 프로세싱 회로(10)들로부터 출력되어야 하기 때문이다.
불균일 영역들에 대한 결정 유닛(21)이 상기 비디오 신호가 정상 영역 화소에 해당하는 것으로 결정하면, 상기 (정상 영역 화소에 해당하는) 비디오 신호는 지연/우회 유닛(24)에 입력될 수 있다. 필요한 경우, 지연/우회 유닛(24)은 상기 정상 영역 화소에 해당하는 상기 비디오 신호를 등록하기 위한 레지스터(register)를 포함한다. 상기 정상 영역 화소에 해당하는 상기 비디오 신호를 등록해야 하는 이유는 다음과 같다. 만약 어떤 비디오 신호(또는 몇몇의 비디오 신호들)가 상기 불균일 영역 화소에 해당하는 것으로 결정되면, 상기 불균일 영역 보상 유닛은 상 기 비디오 신호를 처리하기 위하여 소정의 시간을 소요하고, 그 사이에 후속의 비디오 신호가 프로세싱 회로(10)에 입력된다.
상기 후속의 비디오 신호가 정상 영역에 해당하는 것으로 결정되면, 상기 비디오 신호는 지연/우회 유닛(24)에 등록(지연)되어야 하고, 상기 최초 불균일 영역 화소에 해당하는 비디오 신호가 보상되고, 경로 스위치 유닛(25)에 전달된 후 출력될 때까지는 출력될 수 없다. 몇몇 사정하에서, 상기 정상 영역 화소에 해당하는 비디오 신호는 등록/지연되지 않고도 경로 스위치 유닛(25)에 전달될 수 있다.
경로 스위치 유닛(25)은 불균일 영역들에 대한 결정 유닛(21)에서 출력되는 제어 신호(CTL)에 의해 제어된다. 상기 제어 신호(CTL)는 일련의 연속적인 입력 비디오 신호들을 제어하기 위하여 적어도 정상 또는 무라를 지정한다. 상기 제어 신호(CTL)에 따라서, 경로 스위치 유닛(25)은 불균일 영역들에 대한 보상 유닛(23)에 의하여 출력된 상기 보정/보상된(corrected/compensated) 비디오 신호를 비디호 출력 신호로서 출력할 것인지 또는 지연/우회 유닛(24)에 의한 비보상된 비디호 신호를 출력할 것인지를 결정한다.
하기의 몇몇 실시예들은 불균일 영역들에 대한 프로세싱 회로(23)의 작동 원리를 명확하게 설명하기 위한 것이다. 도 3을 참조하면, 도 3은 본 발명의 실시예에 따라 비디오 디코더(31)로 비디오 신호를 복원하는(decompressing) 작동 차트이다. 도 2 및 도 3을 참조하면, 상기 비디오 신호는 비디오 디코더(31)로 입력된다. 상기 비디오 디코더(31)는 상기 비디오 신호를 위치 정보를 담고 있는 비디오 입력 신호로 해독하고, 불균일 영역들에 대한 결정 유닛(21)을 사용하여 상기 비디오 입 력 신호의 일부가 불균일 영역에 해당하는지 여부를 결정한다. 도 3의 패널에 있어서, 불균일 영역1(NUR1)은 수평 시작1(H_start1), 수평 끝1(H_end1), 수직 시작1(V_start1) 및 수직 끝1(V_end1)의 경계들에 의하여 정의되고, 불균일 영역2(NUR2)는 수평 시작2(H_start2), 수평 끝2(H_end2), 수직 시작2(V_start2) 및 수직 끝2(V_end2)의 경계들에 의하여 정의된다. 상기 비디오 신호의 일부분이 상기 불균일 영역1 또는 2에 해당하는 것으로 결정되면, 상기 비디오 신호에 대한 디지털 프로세싱이 진행될 것이다.
불균일 영역들에 대한 결정 유닛(21)에 의하여 사용되는 알고리즘은 다음과 같다.
IF x∈given[H_start1,H_end1] AND y∈given[V_start1,V_end1],
THEN pixel_(x,y)∈NUR1;or IF (x,y)∈
given BitMAP/Contour/Boundary of NUR1,
THEN pixel_(x,y)∈NUR1; Similar for NUR2
상기 알고리즘의 첫 번째 줄은 수평 좌표(x)가 수평 시작1(H_start1) 및 수평 끝1(H_end1)에 의하여 정의된 영역에 해당함을 나타내며, 상기 두 번째 줄은 세로 좌표(y)가 수직 시작1(V_start1) 및 수직 끝1(V_end1)에 의하여 정의된 영역에 해당함을 나타내고, 이로써 상기 세 번째 줄은 상기 비디오 입력 신호가 상기 불균일 영역1(NUR1)에 해당하는 것으로 결정한다. 또는, 다른 결정 방법에 의하여, 상기 비디오 입력 신호는 불균일 영역1(NUR1)의 비트맵(bitmap), 윤곽선(contour), 경계(boundary)에 따라서 결정된다. 상기 비트맵은 상기 경계들 및 그 내부를 포함 하는 불균일 영역이다. 상기 윤곽선은 단지 상기 경계들을 포함하는 불균일 영역이다. 불균일 블록의 타입이 결정된 후에, 불균일 영역들에 대한 결정 유닛(21)은 상기 블록의 특성(characteristics of the block)과 관련한 후속 보상을 수행한다. 상기 마지막 줄은 불균일 영역2(NUR2)에 대해서도 동일한 방법으로 결정이 수행됨을 나타낸다.
불균일 영역들에 대한 결정 유닛(21)에 의하여 사용되는 다른 알고리즘은 다음과 같다.
IF pixel_(x,y) ∈NUR1,THEN NUR_TYPE=TYPE1;
e.g., TYPE1 means white-spot,dark-spot...
similar for TYPE2
상기 알고리즘의 첫 번째 줄은 (x,y) 위치의 화소가 불균일 영역1(NUR1)에 속한다면, 상기 불균일 영역의 파라미터 NUR_TYPE을 흰점(white spot) 및 암점(dark spot)과 같은 저장 타입들을 위한 TYPE1으로 세팅하여, 상기 비디오 입력 신호가 흰점이나 암점의 불균일 영역에 해당하는지 여부를 결정함을 나타낸다. 다른 타입들에 대해서도 유사하다.
도 2를 참조하면, 수학 연산 유닛(231)은 보상을 수행하기 위하여 사용되고, 상기 보상을 하기 위한 수학 연산을 사용하는 알고리즘은 다음과 같다.
[RGB]=MATHFun([RGB], [dR,dG,dB])
=[RGB]+[dR dG dB]; or
=[RGB]-[dR dG dB]; or
=[RGB]+gain*[dR dG dB]; or
=[RGB]-gain*[dR dG dB]+offset;...
상기 알고리즘의 첫 번째 줄은 상기 비디오 출력 신호[RGB]를 수학식(비디오 입력 신호 [RGB], 보상값 [dR,dG,dB])으로 설정하고, 상기 수학식은 각 불균일 영역에 근거하여 상기 두 번째 줄에서 상기 다섯 번째 줄까지 보상 모드를 수행한다. 상기 두 번째 줄에서 상기 다섯 번째 줄까지는 다양한 보상값들[dR,dG,dB]을 상기 비디오 출력 신호[RGB]에 추가함을 나타낸다. 예컨대, 상기 두 번째 줄에서 보상을 수행하기 위해서, 어떠한 이득(gains)도 없는 상기 보상값[dR,dG,dB]이 상기 비디오 입력 신호 [RGB]에 더해진다. 상기 세 번째 줄에서 보상을 수행하기 위해서, 어떠한 이득(gains)도 없는 상기 보상값[dR,dG,dB]이 상기 비디오 입력 신호 [RGB]로부터 차감된다. 상기 네 번째 줄에서 상기 보상값[dR,dG,dB]을 조절하기 위하여 이득(gains)이 채용되어 상기 비디오 입력 신호 [R,G,B]에 더해진다. 또한, 다섯 번째 줄에서, 상기 보상값[dR,dG,dB]을 조절하기 위하여 이득(gains)을 채용하여 상기 비디오 입력 신호 [RGB]에 더해지는 외에 오프셋 값(offset value)이 더 더해진다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 수학 연산 유닛(231)의 보상 방법은 상기한 알고리즘에 한정되지 않으며, 다양한 불균일 영역들에 따라 디자인되는 다른 수학적 연산식들에 의해 조절될 수 있음을 이해할 수 있을 것이다.
논리 연산 유닛(232)은 보상을 수행하기 위하여 사용되고, 상기 보상을 하기 위한 논리 연산을 사용하는 알고리즘은 다음과 같다.
[RGB]=LogFun([RGB],[dR dG dB])
=[RGB]AND[dR dG dB]; or
=[RGB]OR [dR dG dB]; or
=[RGB]XOR[dR dG dB];...
상기 알고리즘의 첫 번째 줄은 상기 비디오 출력 신호[RGB]를 논리식(비디오 입력 신호 [RGB], 보상값 [dR,dG,dB])으로 설정하고, 상기 논리식은 각 불균일 영역에 근거하여 상기 두 번째 줄에서 상기 네 번째 줄까지 보상 모드를 수행한다. 상기 두 번째 줄에서 상기 네 번째 줄까지는 다양한 보상값들[dR,dG,dB]을 상기 비디오 출력 신호[RGB]에 추가한다. 예컨대, 상기 두 번째 줄에서 상기 비디오 입력 신호 [RGB]는 논리곱(AND)을 이용하여 상기 보상값[dR,dG,dB]을 제어하고 보상을 수행하며, 상기 세 번째 줄에서 상기 비디오 입력 신호 [RGB]는 논리합(OR)을 이용하여 상기 보상값[dR,dG,dB]을 제어하고 보상을 수행하며, 상기 네 번째 줄에서 상기 비디오 입력 신호[RGB]는 배타적 논리합(XOR)을 이용하여 상기 보상값[dR,dG,dB]을 제어하고 보상을 수행한다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 논리 연산 유닛(232)의 보상 방법은 상기한 알고리즘에 한정되지 않으며, 다양한 불균일 영역들에 따라 디자인되는 다른 논리적 연산식들에 의해 조절될 수 있음을 이해할 수 있을 것이다.
직접적인 맵핑 유닛(233)은 보상을 수행하기 위하여 사용되고, 상기 보상을 하기 위한 직접적인 맵핑(mapping) 연산을 사용하는 알고리즘은 다음과 같다.
[RGB]=MapFun([RGB], [dR dG dB])
= curves decided by LUT
도 4를 참조하면, 도 4는 상기 알고리즘의 맵핑 관련 그래프이다. 상기 수평축은 맵핑 전의 화소 휘도를 나타내고, 세로축은 맵핑 후의 화소 휘도를 나타낸다. 상기 알고리즘의 첫 번째 줄은 상기 비디오 출력 신호[RGB]를 맵핑 방정식(비디오 입력 신호 [RGB], 보상값 [dR,dG,dB])으로 설정하고, 상기 보상은 맵핑 곡선들(401,402,403)에 의해 각각 수행된다. 상기 맵핑 곡선들(401,402,403)은 검색 테이블(LUT)에 의하여 결정된다. 여기서, dR과 R이 맵핑되고, dG와 G가 맵핑되고, dB와 B가 맵핑되거나, 또는 dR과 G가 맵핑되고, dG와 B가 맵핑되고, dB와 R이 맵핑되는 것과 같이 상이한 컬러 범위(gamut)가 서로에 대해 맵핑될 수 있다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 직접적인 맵핑 유닛(233)의 보상 방법은 상기한 알고리즘에 한정되지 않으며, 다양한 불균일 영역들에 따라 디자인되는 다른 맵핑 곡선들에 의해 조절될 수 있음을 이해할 수 있을 것이다.
본 발명의 실시예에서 보여지듯, 본 발명에서 결함을 갖는 패널은 재질, 광학 필름 및 제조 공정들 등에 의하기 보다는 이득(gains), 오프셋(offset), 검색 테이블(LUT) 및 논리 연산에 의하여 보상될 수 있다.
동적 연산 유닛(234)에 있어서, 동적 연산 유닛(234)과 앞서 설명한 수학 연산 유닛(231), 논리 연산 유닛(232) 및 직접적인 맵핑 유닛(233)간의 차이점은, 동적 연산 유닛(234)은 점진적인 방법(progressive way)으로 보상을 수행하며 위치 또는 그레이 스케일 휘도(gray scale brightness)를 사용하고 보상에 대한 가중치(weighting value)를 조절한다는 점이다. 도 5a는 본 발명의 실시예에 따른 상기 불균일 영역들의 영역 구분도이다. 서로 다른 기울기를 갖는 곧은 선들(LV1-LV6)은 상기 불균일 영역들을 구획한다(mark out). 도 5b는 본 발명의 실시예에 따른 상기 불균일 영역들의 분포도이다. 도 5a 및 도 5b를 참조하면, 외부 윤곽선1(C1)은 영역1(R1) 및 영역2(R2)을 포함하고, 내부 윤곽선2(C2)는 영역2(R2)을 포함하며, 영역1(R1)은 외부 윤곽선1(C1)과 내부 윤곽선2(C2) 사이에 배치된다.
보상을 수행하기 위하여 위치 동적 연산을 채용하는 알고리즘은 다음과 같다.
[R`G`B`]=SpaceFadingFun([R G B],[dR dG dB],SpaceWeighting(·))
e.g.,
[R`G`B`]_A=[R G B]_A+[dR dG dB]_A*SpaceFadingWeighting(R_A);
e.g.,
[Y`U`V`]_A=[Y U V]_A+[dY dU dV]_A*SpaceFadingWeighting(R_A);
Where R_A: distance of A point to NUR central point similarly, for YUV, YCbCr...
상기 알고리즘의 첫 번째 줄은 상기 비디오 출력 신호[R'G'B']를 위치 동적 연산 방정식(비디오 입력 신호 [RGB], 보상값 [dR,dG,dB]*위치 조절 가중치(·))으로 설정하고, 상기 보상은 상기 불균일 영역(NUR)의 윤곽선(contour) 및 경계(boundary)에 따라서 상기 알고리즘의 동적 연산을 수행한다. 비디오 출력 신호 [R`G`B`]_A는 상기 위치 조절 가중치(SpaceFadingWeighting(R_A))에 상기 보상값 [dR dG dB]_A을 곱한 것에 상기 비디오 입력 신호 [R G B]_A을 더한 값으로 설정된다. 마찬가지로, 비디오 출력 신호 [Y`U`V`]_A는 상기 위치 조절 가중 치(SpaceFadingWeighting(YUV_A))에 상기 보상값 [dY dU dV]_A을 곱한 것에 상기 비디오 입력 신호 [Y U V]_A을 더한 값으로 설정된다. 여기서, 상기 R_A는 상기 보상점으로부터 상기 불균일 영역 중심까지의 거리이다. 상기 알고리즘, 도 5b 및 도 도 6a를 참조하면, 도 6a는 본 발명의 실시예에 따른 동적 연산의 곡선 다이어그램이다. 상기 수평축은 위치를 나타내고, 상기 세로축은 가중치를 나타내며, 여러가지 화소들의 서로 다른 가중치들은 내부 윤곽선1(C1)과 외부 윤곽선2(C2) 사이의 위치에 따라 곡선들(601-604)에 의하여 조절된다. 예컨대, 중심점(S1)은 1의 가중치를 갖고, 그러한 점진적인 방법으로 보다 자연스로운 시각적 보상 효과(more natural visual compensation effect)가 곡선들(601-604)에 의하여 달성될 수 있다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 동적 연산 유닛(234)의 보상 방법은 상기 동적 연산 곡선들에 한정되지 않으며, 다양한 불균일 영역들에 따라 디자인되는 다른 위치 동적 연산 곡선들에 의해 조절될 수 있음을 이해할 수 있을 것이다. 도 6b는 본 발명의 상기 실시예에 따른 동적 연산의 다른 곡선 다이어그램이다. 상기 수평축은 위치를 나타내고, 상기 세로축은 가중치를 나타내며, 여러 가지 화소들의 서로 다른 가중치들은 내부 윤곽선1(C1)과 외부 윤곽선2(C2) 사이의 위치에 따라 곡선들(605-608)에 의하여 조절된다. 나아가, 도 6c를 참조하면, 도 6c는 본 발명의 다른 실시예에 따른 동적 연산의 곡선 다이어그램이다. 여기서, 상기 수평축은 위치를 나타내고, 상기 세로축은 가중치를 나타낸다. 도 6a 및 도 6c의 차이점은, 도 6c에 있어서는 여섯 구간들(B1-B6)이 보상을 수행하기 위한 내부 윤곽선1(C1)과 외부 윤곽선2(C2) 사이에 위치하고, 각 구간의 폭, 즉 공간 적인 지연/시프트(delay/shift)가 2n이 된다는 점이다.
본 발명의 실시예에 따른 가중치는 중심점에서 가장자리로 갈수록 점진적으로 감소된다. 한편, 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 본 발명의 가중치가 정상 영역으로부터 불균일 영역으로 갈수록 점진적으로 감소되는 것에 한정되지 않으며, 정상 영역으로부터 불균일 영역으로 갈수록 점진적으로 증가될 수 있음을 이해할 수 있을 것이다. 또한, 상기 보상은 단일 사이드(single side) 또는 이중 사이드(double side)로부터 수행될 수 있다.
보상을 수행하기 위하여 위치 그레이 스케일 동적 연산을 채용하는 다른 알고리즘은 다음과 같다.
[RGB]=GrayFadingFun([RGB],[dR dG dB],
GrayWeighting(·));
e.g.,
[R`G`B`]_A=[RGB]_A+[dR dG dB]_A*
GrayWeighting([RGB]_A);
e.g.,
[Y`U`V`]_A=[YUV]_A+[dY dU dV]_A*
GrayWeighting([YUV]_A);
Where GrayWeighting([RGB]):weighting depends on [RGB] grays; Similarly, for YUV,YCbCr
상기 알고리즘의 첫 번째 줄은 상기 비디오 출력 신호[R'G'B']를 그레이 스케일 동적 연산 방정식(비디오 입력 신호 [RGB], 보상값 [dR dG dB]*그레이 스케일 가중치(·))으로 설정하고, 상기 보상은 상기 비디오 입력 신호[RGB]의 그레이 스케일값에 따라 상기 알고리즘의 동적 연산을 수행한다. 비디오 출력 신호[R`G`B`]_A는 상기 그레이 스케일 가중치(GrayWeighting(R_A))에 상기 보상값 [dR dG dB]_A을 곱한 것에 상기 비디오 입력 신호 [R G B]_A을 더한 값으로 설정된다. 마찬가지로, 비디오 출력 신호 [Y`U`V`]_A는 상기 그레이 스케일 가중치(GrayWeighting(R_A))에 상기 보상값 [dY dU dV]_A을 곱한 것에 상기 비디오 입력 신호 [Y U V]_A을 더한 값으로 설정된다. 여기서, 상기 RGB 신호의 그레이 스케일 가중치(GrayWeighting(R_A))는 상기 RGB의 상기 그레이 스케일 분포에 의하여 결정되고, 이는 상기 신호들 YUV, YCbCr에 있어서도 동일하다. 도 7을 함께 참조하면, 도 7은 본 발명의 또 다른 실시예에 따른 동적 연산의 곡선 다이어그램이다. 여기서, 상기 수평축은 RGB의 그레이 스케일 값을 나타내고, 상기 세로축은 가중치를 나타낸다. 상기 알고리즘에서 곡선들(701-704)은 동적 보상을 수행하기 위하여 사용되고, 서로 다른 보상들은 중심점(S2)의 각 사이드에서 수행된다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 동적 연산 유닛(234)의 보상 방법은 상기 동적 연산 곡선들에 한정되지 않으며, 다양한 불균일 영역들에 따라 디자인되는 다른 그레이 스케일 동적 연산 곡선들에 의해 조절될 수 있음을 이해할 수 있을 것이다. 한편, 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 본 발명의 가중치는 상기 그레이 스케일 값에 따라 증가하는(scale up) 것에 한정되지 않으며, 그 레이 스케일 값에 따라 감소하는(scale down) 것일 수도 있음을 이해할 수 있을 것이다.
도 8은 본 발명의 실시예에 따른 1차원 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다. 상기 1차원 불균일 영역들에 대한 보상 장치는 불균일 영역들에 대한 결정 유닛(81), 불균일 영역들에 대한 타입 스위치 유닛(82), 불균일 영역들에 대한 보상 유닛(83), 지연/우회 유닛(84), 경로 스위치 유닛(85), 불균일 영역들에 대한 데이터 베이스(86), 입력선 버퍼(87), 출력선 버퍼(88), 화소 카운터(89) 및 지연 유닛(D1)을 포함한다. 입력선 버퍼(87)는 데이터를 수신하고, 상기 데이터를 불균일 영역들에 대한 타입 스위치 유닛(82) 및 지연/우회 유닛(84)으로 전송한다. 화소 카운터(89) 및 불균일 영역들에 대한 데이터 베이스(86)의 데이터는 불균일 영역들에 대한 타입 결정을 수신하기 위하여 불균일 영역들에 대한 결정 유닛(81)으로 전달되고, 추가적인 결정을 수신하기 위하여 불균일 영역들에 대한 타입 스위치 유닛(82)으로 입력되며, 이후 불균일 영역들에 대한 보상 유닛(83)으로 입력된다.
불균일 영역들에 대한 보상 유닛(83)은 제1 보상 유닛(831), 제2 보상 유닛(832), 제3 보상 유닛(833), 제4 보상 유닛(834), 제5 보상 유닛(835) 및 멀티플렉서(836)를 포함한다. 보상 유닛들(831-833)은 단지 한 가지 방법을 이용하여 보상을 수행한다. 상기 방법은, 예컨대, 논리 연산, 수학 연산, 직접적인 맵핑 및 동적 연산 중에서 선택된다. 보상 유닛들(834,835)은 다양한 방법들을 이용하여 보상을 수행한다. 상기 방법은, 예컨대, 논리 연산, 수학 연산, 직접적인 맵핑 및 동적 연산으로부터의 임의의 조합이 될 수 있다. 그 후, 보상 유닛들(831-835)은 상기 보상된 신호를 멀티플렉서(836)에 입력하며, 멀티플렉서(836) 및 지연/우회 유닛(84)의 데이터는 함께 경로 스위치 유닛(85)에 입력된 후 출력선 버퍼(88)에 의하여 출력된다. 또한, 상기 1차원 불균일 영역들에 대한 보상 장치는 저비용이지만 고복잡성(low cost but high complexity)을 갖는 특징이 있다.
도 9는 본 발명의 실시예에 따른 2차원 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다. 2차원 불균일 영역들에 대한 보상 장치는 불균일 영역들에 대한 프로세싱 회로(93), 디램(DRAM)(96), 입력선 버퍼(97) 및 출력선 버퍼(98)를 포함한다. 입력선 버퍼(97)의 데이터는 불균일 영역들에 대한 프로세싱 회로(93)에 이어서 출력선 버퍼(98)로 입력된다. 불균일 영역들에 대한 프로세싱 회로(93)는 제한 프로세서(931), 연산 유닛(932), 데이터 프로세서(933) 및 그레이 스케일 조절기(934)를 포함하며, 제한 프로세서(931)는 상기 비디오 신호의 크기를 제한하기 위하여 사용된다. 상기 불균일 영역들에 대한 데이터 및 상기 변화량 정보는 미리 디램(96)에 저장되고, 연산 유닛(932)은, 예컨대, 논리 연산 및 수학 연산을 수행할 수 있다. 데이터 프로세서(933)는 디램(96)으로부터 데이터를 수신하여 디코딩(decoding)/복원(decompressing)을 수행하고, 상기 데이터를 그레이 스케일 조절기(934)에 입력한다. 이후, 상기 비디오 신호의 크기에 따라, 그레이 스케일 조절기(934)는 디램(96)에 저장된 불균일 영역들의 변화량 정보(variation amount information)에 대하여 서로 다른 가중치들의 그레이 스케일 조절(gray scale fading)을 수행한다. 이후, 상기 비디오 신호는 연산 유닛(932)에 입력된다. 1차원 불균일 영역들에 대한 보상 장치와 비교하여, 2차원 불균일 영역들에 대한 보상 장치는 복잡하지 않지만 고비용(low complexity but high cost)을 갖는 특징이 있다.
도 8 및 도 9 사이의 차이를 보다 분명하게 설명하기 위하여, 도 8 및 도 9를 함께 참조하면, 도 8에서의 필수적 요소들은 불균일 영역들에 대한 데이터 베이스(86), 불균일 영역들에 대한 결정 유닛(81) 및 불균일 영역들에 대한 보상 유닛(83)이고, 도 9에서의 필수적 요소들은 불균일 영역들에 대한 데이터 베이스(96) 및 불균일 영역들에 대한 프로세싱 회로(93)이다. 도 8에서 불균일 영역 데이터 베이스는 1차원 데이터를 저장하기 위하여 사용되고, 상기 1차원 데이터는 결정 유닛(81)을 통하여 2차원 공간으로 확장되어야 한다. 도 9에서 불균일 영역들에 대한 데이터 베이스(96)는 2차원 데이터를 저장하기 위하여 사용되고, 상기 2차원 데이터는 점대 점 방식(point-to-point manner)을 통하여 패널에서 불균일 영역들에 대한 보상을 수행하는데 직접 채용될 수 있다.
도 10a는 일반적인 유기 발광다이오드(OLED) 백라이트 모듈 플레이트의 디스플레이에 적용된 본 발명의 실시예의 기능 블록 다이어그램이다. 상기 디스플레이는 온도 센서(1001), 컬러 센서(1002), 마이크로 프로세서(1003), LED 파워 서플라이 드라이버(1004), LED 백라이트 모듈 플레이트(1005) 및 LCD 패널(1006)을 포함한다. 컬러 센서(1002)는 상기 비디오 신호를 마이크로 프로세서(1003)에 입력하고, 마이크로 프로세서(1003)는 또한 상기 신호를 온도 센서(1001)로부터 수신하여 LED 파워 서플라이 드라이버(1004)를 구동한다. 마이크로 프로세서(1003)는 불균일 영역들에 대한 보상 장치를 포함하고, 상기 보상 장치는 미리 LED 백라이트 모듈 플레이트(1005)를 위한 불균일 영역들에 대한 데이터를 저장한 후 상기 비디오 신호를 보상하여 LED 파워 서플라이 드라이버(1004)에 입력한다. 따라서, LED 파워 서플라이 드라이버(1004)는 LED 백라이트 모듈 플레이트(1005)를 구동하는데 사용될 수 있다. 본 발명이 속하는 분야의 통상의 지식을 가진 업자는 불균일 영역들에 대한 보상 장치는 상기 비디오 신호의 경로상에 놓여져서 미리 상기 비디오 신호를 보상할 수 있고, 이로써 LED 백라이트 모듈 플레이트(1005)는 조절된 휘도 또는 컬러의 광을 방출하면서 LCD 패널(1006)의 화질을 향상시킬 수 있음을 이해할 수 있을 것이다.
도 10b는 도 10a의 일반적인 유기 발광다이오드 백라이트 모듈 플레이트에 적용된 본 발명의 실시예에 따른 불균일 영역들에 대한 보상 장치의 기능 블록 다이어그램이다. 불균일 영역들에 대한 프로세싱 회로(1007) 및 불균일 영역들에 대한 데이터 베이스(1008)는 불균일 영역들에 대한 보상 장치를 구성한다. 상기 비디오 입력 신호는 보상이 수행될 수 있도록, 불균일 영역들에 대한 프로세싱 회로(1007)에 이어서 LED 파워 서플라이 드라이버(1004)에 입력된다. 본 발명의 앞의 실시예에서, 상기 LED 백라이트 모듈 플레이트의 불균일 영역들은 재질, 광학 필름들 또는 제조 공정들에 의하지 않고 처리되며, 이로써 LED 백라이트 모듈 플레이트의 제조 비용 및 복잡성이 증가하지 않는다. 또한, 본 발명은 음극선관 디스플레이들, 액정 디스플레이들, 플라즈마 디스플레이들, 유기 발광다이오드 디스플레이들 및 후사영 디스플레이들에 적용될 수 있고, 디무라 또는 무라가 없는 필드에서 디 지털 보상 장치 및 보상 방법을 제공할 수 있다.
본 발명은 위에서 바람직한 실시예에 의하여 개시되었지만, 본 발명은 상기 개시된 실시예들로 한정되지 않는다. 본 발명의 기술 분야에 숙달된 업자라면 본 발명의 기술 사상 및 범주로부터 벗어나지 않고 몇몇 변형을 가할 수 있다. 따라서, 본 발명의 보호 범위는 특허 청구 범위에 따라야 한다.
본 발명에 따르면, 디지털 프로세싱을 통하여 비용 증가없이 불균일 영역들을 보상할 수 있다.

Claims (64)

  1. 비디오 신호를 표시하는 패널에서 불균일 영역들의 부정적 효과를 제거하기 위하여 평판 디스플레이에 사용되는 불균일 영역 보상 장치에 있어서,
    테스트 결과에 따라 얻어진 불균일 영역들의 위치 정보를 저장하는 데이터 베이스;
    상기 데이터 베이스에서 상기 불균일 영역들의 위치 정보에 따라 상기 비디오 신호가 불균일 영역 화소에 해당하는지 또는 정상 영역 화소에 해당하는지를 결정하는 불균일 영역 결정 유닛; 및
    불균일 영역 보상 유닛을 포함하는 디지털 불균일 영역 프로세싱 회로를 포함하고, 상기 디지털 불균일 영역 프로세싱 회로에서 상기 불균일 영역 보상 유닛은 상기 불균일 영역 결정 유닛의 결정 결과에 따라 디지털 프로세싱을 통하여 상기 비디호 신호를 보상하며,
    상기 데이터 베이스는 상기 테스트 결과에 따라 얻어진 불균일 영역들의 타입 정보를 저장하고, 상기 불균일 영역 결정 유닛은 상기 불균일 영역들의 타입 정보에 따른 결정을 수행하고, 상기 비디오 신호가 상기 불균일 영역 화소에 해당하는 것으로 결정되면 상기 불균일 영역 결정 유닛은 상기 불균일 영역 화소의 불균일 영역 타입을 더 결정하고,
    상기 디지털 불균일 영역 프로세싱 회로는 상기 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 신호를 출력된 불균일 영역 타입에 따라 상기 불균일 영역 보상 유닛으로 스위칭하기 위한 불균일 영역 타입 스위치 유닛들을 더 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 디지털 불균일 영역 프로세싱 회로는 상기 불균일 영역 결정 유닛으로부터 전달되며 상기 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 신호를 수신하여 지연하거나 우회하기 위한 지연/우회(delay/bypass) 유닛과, 상기 지연/우회 유닛으로부터 전달된 상기 비디오 신호 및 상기 불균일 영역 보상 유닛으로부터 전달된 상기 보상된 비디오 신호를 스위치하고 출력하기 위한 경로(path) 스위치 회로를 포함하고, 상기 비디오 신호의 표시 시퀀스를 확보하는 것을 특징으로 하는 불균일 영역 보상 장치.
  5. 제 1항에 있어서,
    상기 불균일 영역 보상 유닛은 수학 연산 유닛(mathematical operation unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 수학 연산 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  6. 제 1항에 있어서,
    상기 불균일 영역 보상 유닛은 논리 연산 유닛(logic operation unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 논리 연산 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  7. 제 1항에 있어서,
    상기 불균일 영역 보상 유닛은 직접적인 맵핑 유닛(direct mapping unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 직접적인 맵핑 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  8. 제 1항에 있어서,
    상기 불균일 영역 보상 유닛은 상기 패널의 각 화소의 가중치(weighting value)에 따라 상기 비디오 신호에 대한 보상을 수행하기 위한 동적 연산 유닛(dynamic operation unit)을 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  9. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 위치 함수인 것을 특징으로 하는 불균일 영 역 보상 장치.
  10. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 정상 영역에서 불균일 영역으로 갈수록 증가하는(scale up) 것을 특징으로 하는 불균일 영역 보상 장치.
  11. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 정상 영역에서 불균일 영역으로 갈수록 감소하는(scale down) 것을 특징으로 하는 불균일 영역 보상 장치.
  12. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일에 관한 함수인 것을 특징으로 하는 불균일 영역 보상 장치.
  13. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일 값에 따라 증가하는(scale up) 것을 특징으로 하는 불균일 영역 보상 장치.
  14. 제 8항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일 값에 따라 감소하는(scale down)하는 것을 특징으로 하는 불균일 영역 보상 장치.
  15. 제 1항에 있어서,
    상기 불균일 영역 보상 장치는 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하며, 상기 비디오 신호를 발광 다이오드(LED) 파워 서플라이 드라이버에 입력하여 발광 다이오드 백라이트 모듈 플레이트를 제어하는 것을 특징으로 하는 불균일 영역 보상 장치.
  16. 제 1항에 있어서,
    상기 패널은 액정 디스플레이(LCD) 패널인 것을 특징으로 하는 불균일 영역 보상 장치.
  17. 제 1항에 있어서,
    상기 패널은 백라이트 모듈의 발광 다이오드 플레이트인 것을 특징으로 하는 불균일 영역 보상 장치.
  18. 비디오 신호를 표시하는 패널에서 불균일 영역들의 부정적 효과를 제거하기 위하여 평판 디스플레이에 사용되는 불균일 영역 보상 방법에 있어서,
    불균일 영역들의 위치 정보와 불균일 영역들의 타입 정보를 포함하는 상기 패널의 테스트 결과에 따라, 상기 비디오 신호가 정상 영역 화소에 해당하는지 또는 불균일 영역 화소에 해당하는지를 연산을 통하여 결정하는 단계; 및
    상기 비디오 신호가 불균일 영역 화소에 해당하는 것으로 결정되면, 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하는 단계를 포함하는 것을 특징으로 하는 불균일 영역 보상 방법으로,
    상기 불균일 영역 보상 방법은,
    상기 불균일 영역들의 타입 정보에 따라서 상기 불균일 영역 화소에 해당하는 상기 비디오 신호의 불균일 영역 타입을 결정하는 단계; 그리고
    상기 불균일 영역 화소의 상기 불균일 영역 타입에 따라서 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  19. 삭제
  20. 삭제
  21. 제 18항에 있어서,
    상기 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 신호를 지연하거나 우회하는(delaying or bypassing) 단계; 및
    상기 불균일 영역 화소에 해당하는 것으로 결정된 상기 비디오 신호 및 상기 보상된 비디오 신호를 연속적으로 스위치하고 출력하여, 상기 비디오 신호의 표시 시퀀스를 확보하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  22. 제 18항에 있어서,
    상기 보상 단계는 수학 연산(mathematical operation)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  23. 제 18항에 있어서,
    상기 보상 단계는 논리 연산(logic operation)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  24. 제 18항에 있어서,
    상기 보상 단계는 직접적인 맵핑(direct mapping)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  25. 제 18항에 있어서,
    상기 보상 단계는 동적 연산(dynamic operation)을 수행하여 상기 패널의 각 화소의 가중치(weighting value)에 따라 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  26. 제 25항에 있어서,
    상기 동적 연산 단계는 상기 패널의 각 화소의 위치에 따라서 상기 패널의 각 화소의 가중치를 결정하는 단계를 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  27. 제 25항에 있어서,
    상기 패널의 각 화소의 가중치는 정상 영역에서 불균일 영역으로 갈수록 증가하는(scale up) 것을 특징으로 하는 불균일 영역 보상 방법.
  28. 제 25항에 있어서,
    상기 패널의 각 화소의 가중치는 정상 영역에서 불균일 영역으로 갈수록 감소하는(scale down) 것을 특징으로 하는 불균일 영역 보상 방법.
  29. 제 25항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일에 관한 함수인 것을 특징으로 하는 불균일 영역 보상 방법.
  30. 제 25항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일 값에 따라 증가하는(scale up)하는 것을 특징으로 하는 불균일 영역 보상 방법.
  31. 제 25항에 있어서,
    상기 패널의 각 화소의 가중치는 그레이 스케일 값에 따라 감소하는(scale down)하는 것을 특징으로 하는 불균일 영역 보상 방법.
  32. 제 18항에 있어서,
    디지털 프로세싱을 통하여 상기 비디오 신호를 보상하고, 상기 비디오 신호를 발광 다이오드(LED) 파워 서플라이 드라이버에 입력하여 발광 다이오드 백라이트 모듈 플레이트를 제어하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  33. 제 18항에 있어서,
    상기 패널은 액정 디스플레이(LCD) 패널인 것을 특징으로 하는 불균일 영역 보상 방법.
  34. 제 18항에 있어서,
    상기 패널은 백라이트 모듈의 발광 다이오드 플레이트인 것을 특징으로 하는 불균일 영역 보상 방법.
  35. 비디오 신호를 표시하는 패널에서 불균일 영역들의 부정적 효과를 제거하기 위하여 평판 디스플레이에 사용되는 불균일 영역 보상 장치에 있어서,
    테스트 결과에 따라 얻어진 불균일 영역들의 위치 정보를 저장하는 데이터 베이스; 및
    불균일 영역 보상 유닛을 포함하는 디지털 불균일 영역 프로세싱 회로를 포함하고, 상기 디지털 불균일 영역 프로세싱 회로에서 상기 불균일 영역 보상 유닛은 상기 패널의 불균일 영역들의 위치 정보에 결과에 따라 디지털 프로세싱을 통하여 상기 비디호 신호를 보상하며,
    상기 불균일 영역 보상 유닛은 상기 비디오 신호의 크기를 제한하기 위하여 사용되는 제한 프로세서를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  36. 제 35항에 있어서,
    상기 불균일 영역 보상 유닛은 상기 불균일 영역들의 위치 정보를 프로세싱하기 위하여 사용되는 데이터 프로세서를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  37. 삭제
  38. 제 35항에 있어서,
    상기 비디오 신호를 수신하기 위한 입력선 버퍼를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  39. 제 35항에 있어서,
    상기 비디오 신호를 출력하기 위한 출력선 버퍼를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 장치.
  40. 제 35항에 있어서,
    상기 데이터 베이스는 디램(DRAM)인 것을 특징으로 하는 불균일 영역 보상 장치.
  41. 제 35항에 있어서,
    상기 데이터 베이스는 상기 패널의 변화량 정보(variation amount information)를 더 저장하는 것을 특징으로 하는 불균일 영역 보상 장치.
  42. 제 41항에 있어서,
    상기 불균일 영역 보상 유닛은 그레이 스케일 조절기(gray scale fader)를 더 포함하고, 상기 그레이 스케일 조절기는 상기 비디오 신호의 크기에 따라 상기 데이터 베이스에 저장된 불균일 영역들의 상기 변화량 정보에 대해 서로 다른 가중치(weighting value)들의 그레이 스케일 조절(gray scale fading)을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  43. 삭제
  44. 제 35항에 있어서,
    상기 불균일 영역 보상 유닛은 수학 연산 유닛(mathematical operation unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 수학 연산 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  45. 제 35항에 있어서,
    상기 불균일 영역 보상 유닛은 논리 연산 유닛(logic operation unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 논리 연산 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  46. 제 35항에 있어서,
    상기 불균일 영역 보상 유닛은 직접적인 맵핑 유닛(direct mapping unit)을 포함하고, 상기 불균일 영역 보상 유닛은 상기 직접적인 맵핑 유닛을 통하여 상기 비디오 신호에 대한 보상을 수행하는 것을 특징으로 하는 불균일 영역 보상 장치.
  47. 제 35항에 있어서,
    상기 불균일 영역 보상 장치는 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하며, 상기 비디오 신호를 발광 다이오드(LED) 파워 서플라이 드라이버에 입력하여 발광 다이오드 백라이트 모듈 플레이트를 제어하는 것을 특징으로 하는 불균일 영역 보상 장치.
  48. 제 35항에 있어서,
    상기 패널은 액정 디스플레이(LCD) 패널인 것을 특징으로 하는 불균일 영역 보상 장치.
  49. 제 35항에 있어서,
    상기 패널은 백라이트 모듈의 발광 다이오드 플레이트인 것을 특징으로 하는 불균일 영역 보상 장치.
  50. 비디오 신호를 표시하는 패널에서 불균일 영역들의 부정적 효과를 제거하기 위하여 평판 디스플레이에 사용되는 불균일 영역 보상 방법에 있어서,
    불균일 영역들의 위치 정보를 포함하는 상기 패널의 테스트 결과에 따라, 상기 비디오 신호가 정상 영역 화소에 해당하는지 또는 불균일 영역 화소에 해당하는지를 결정하는 단계; 및
    상기 비디오 신호가 불균일 영역 화소에 해당하는 것으로 결정되면, 디지털 프로세싱을 통하여 상기 비디오 신호를 보상하는 단계를 포함하는 것을 특징으로 하는 불균일 영역 보상 방법으로,
    상기 불균일 영역 보상 방법은 제한 프로세서를 사용하여 상기 비디오 신호의 크기를 제한하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  51. 제 50항에 있어서,
    데이터 프로세서를 사용하여 상기 불균일 영역들의 위치 정보를 프로세싱하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  52. 삭제
  53. 제 50항에 있어서,
    입력선 버퍼를 사용하여 상기 비디오 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  54. 제 50항에 있어서,
    출력선 버퍼를 사용하여 상기 비디오 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  55. 제 50항에 있어서,
    데이터 베이스를 사용하여 상기 불균일 영역들의 위치 정보를 저장하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  56. 제 55항에 있어서,
    상기 데이터 베이스는 디램(DRAM)인 것을 특징으로 하는 불균일 영역 보상 방법.
  57. 제 50항에 있어서,
    상기 패널의 변화량 정보(variation amount information)를 저장하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  58. 제 50항에 있어서,
    그레이 스케일 조절(gray scale fading) 연산을 수행하는 그레이 스케일 조절기(gray scale fader)를 사용하여 상기 비디오 신호를 보상하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  59. 제 50항에 있어서,
    상기 보상 단계는 수학 연산 (mathematical operation)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  60. 제 50항에 있어서,
    상기 보상 단계는 논리 연산 (logic operation)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  61. 제 50항에 있어서,
    상기 보상 단계는 직접적인 맵핑(direct mapping)을 수행하여 상기 비디오 신호를 보상하는 것을 특징으로 하는 불균일 영역 보상 방법.
  62. 제 50항에 있어서,
    디지털 프로세싱을 통하여 상기 비디오 신호를 보상하고, 상기 비디오 신호를 발광 다이오드(LED) 파워 서플라이 드라이버에 입력하여 발광 다이오드 백라이트 모듈 플레이트를 제어하는 단계를 더 포함하는 것을 특징으로 하는 불균일 영역 보상 방법.
  63. 제 50항에 있어서,
    상기 패널은 액정 디스플레이(LCD) 패널인 것을 특징으로 하는 불균일 영역 보상 방법.
  64. 제 50항에 있어서,
    상기 패널은 백라이트 모듈의 발광 다이오드 플레이트인 것을 특징으로 하는 불균일 영역 보상 방법.
KR1020080115717A 2006-08-29 2008-11-20 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법 KR101228131B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW095131707A TWI348133B (en) 2005-12-12 2006-08-29 Compensating device for non-uniform regions in flat display and method thereof
TW095131697A TW200723169A (en) 2005-12-12 2006-08-29 Compensating hardware for non-uniform regions in flat display
TW95131697 2006-08-29
TW95131707 2006-08-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053633A Division KR20080020454A (ko) 2006-08-29 2007-06-01 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상방법

Publications (2)

Publication Number Publication Date
KR20080108945A KR20080108945A (ko) 2008-12-16
KR101228131B1 true KR101228131B1 (ko) 2013-02-07

Family

ID=39395457

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020070053633A KR20080020454A (ko) 2006-08-29 2007-06-01 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상방법
KR1020070053634A KR100866368B1 (ko) 2006-08-29 2007-06-01 평판 디스플레이에서 불균일 영역 보상 하드웨어 장치
KR1020080115717A KR101228131B1 (ko) 2006-08-29 2008-11-20 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020070053633A KR20080020454A (ko) 2006-08-29 2007-06-01 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상방법
KR1020070053634A KR100866368B1 (ko) 2006-08-29 2007-06-01 평판 디스플레이에서 불균일 영역 보상 하드웨어 장치

Country Status (1)

Country Link
KR (3) KR20080020454A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665198B2 (en) 2017-09-15 2020-05-26 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070375B1 (ko) 2013-08-12 2020-03-03 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102220014B1 (ko) 2019-07-19 2021-02-25 (주)에스와이스틸 금속 표면처리 및 테이핑 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272821B1 (ko) * 1994-03-24 2000-11-15 야마자끼 순페이 표시장치의 보정시스템과 그의 보정방법
JP2003066398A (ja) * 2001-08-27 2003-03-05 Japan Science & Technology Corp 液晶ディスプレイパネルムラの分類処理方法、その装置及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272821B1 (ko) * 1994-03-24 2000-11-15 야마자끼 순페이 표시장치의 보정시스템과 그의 보정방법
JP2003066398A (ja) * 2001-08-27 2003-03-05 Japan Science & Technology Corp 液晶ディスプレイパネルムラの分類処理方法、その装置及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665198B2 (en) 2017-09-15 2020-05-26 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20080108945A (ko) 2008-12-16
KR100866368B1 (ko) 2008-11-03
KR20080020455A (ko) 2008-03-05
KR20080020454A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
USRE45332E1 (en) Compensation device for non-uniform regions in flat panel display and method thereof
TWI385615B (zh) 珈瑪修正元件、包含此元件的顯示裝置以及其珈瑪修正方法
CN107818766B (zh) 用于驱动显示面板的集成电路及其方法
CN106898286B (zh) 基于指定位置的Mura缺陷修复方法及装置
JP6768239B2 (ja) 液晶表示装置及びその補償データの記憶方法
TWI396160B (zh) Self - luminous display device
KR100731574B1 (ko) 타일형 평판 lcd 장치의 변부 효과 및 셀 갭 변화 보상방법 및 장치
EP1975915B1 (en) Reduction of mura effects, and display
US6611249B1 (en) System and method for providing a wide aspect ratio flat panel display monitor independent white-balance adjustment and gamma correction capabilities
US8049695B2 (en) Correction of visible mura distortions in displays by use of flexible system for memory resources and mura characteristics
WO2010146885A1 (ja) 画像表示装置およびその制御方法
KR100241839B1 (ko) 액정 디스플레이의 중간 표시 구동 방식
CN109192174B (zh) 一种显示面板的驱动方法、驱动装置及显示装置
KR102281900B1 (ko) 표시장치 및 그 구동 방법
WO2011010625A1 (en) System, display and method for compensation of differential aging mura of displays
KR20100059704A (ko) 보정치 산출 방법 및 표시 장치
US20080191979A1 (en) Display Control Device and Display Device
CN113674663B (zh) 显示装置亮度补偿查找表产生方法、其装置、及显示装置
US20110267541A1 (en) Display apparatus
US20140111560A1 (en) Liquid crystal display device
KR101228131B1 (ko) 평판 디스플레이에서 불균일 영역 보상 장치 및 그 보상 방법
JP2009128733A (ja) 液晶表示装置、制御回路、および液晶表示制御方法、並びにコンピュータ・プログラム
US11004406B1 (en) Dual liquid crystal display device
WO2013108646A1 (ja) 表示装置
KR20080001598A (ko) 평판표시장치의 화질제어 장치 및 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee