KR101221098B1 - 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법 - Google Patents

연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법 Download PDF

Info

Publication number
KR101221098B1
KR101221098B1 KR1020100114017A KR20100114017A KR101221098B1 KR 101221098 B1 KR101221098 B1 KR 101221098B1 KR 1020100114017 A KR1020100114017 A KR 1020100114017A KR 20100114017 A KR20100114017 A KR 20100114017A KR 101221098 B1 KR101221098 B1 KR 101221098B1
Authority
KR
South Korea
Prior art keywords
pci
standard device
pci standard
computer system
cable
Prior art date
Application number
KR1020100114017A
Other languages
English (en)
Other versions
KR20120052730A (ko
Inventor
이호석
백승엽
이제훈
Original Assignee
(주) 시스메이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 시스메이트 filed Critical (주) 시스메이트
Priority to KR1020100114017A priority Critical patent/KR101221098B1/ko
Publication of KR20120052730A publication Critical patent/KR20120052730A/ko
Application granted granted Critical
Publication of KR101221098B1 publication Critical patent/KR101221098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

연결 케이블을 이용한 PCI 기능 확장장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 PCI 기능 확장장치는 PCI 버스 규격에서 내포하고 있는 장치의 크기 제한에서 벗어나 케이블을 이용하여 PCI 규격장치들 간을 연결한다. 이에 따라 컴퓨터 시스템의 기능을 확장할 수 있다.

Description

연결 케이블을 이용한 ＰＣＩ 기능 확장장치 및 그 방법 {PCI expansion apparatus and method using cable}
본 발명의 일 양상은 컴퓨터 시스템의 기능 확장 기술에 관한 것으로, 보다 상세하게는 공간상으로 한정되어 있거나 추가적인 하드웨어 구성이 어려운 컴퓨터 시스템을 기능적으로 확장하는 PCI 기능 확장 기술에 관한 것이다.
현재 다양한 PCI(Peripheral Component Interconnect) 버스 기반의 제품들이 출시되고 있으며, 기능 또한 점차 확장되고 있는 추세이다. 하지만 다양하고 복잡한 기능들을 수용하기에는 PCI 버스 슬롯의 규격에 한계가 있으며, 규격에 벗어난 제품의 경우 일반적인 컴퓨터 시스템에 장착할 수 없다.
IT 시장의 추세를 보면, 다양한 기능을 제공하는 제품들이 융합되어 하나의 제품을 이루고 있으며, 기능이 융합된 반도체나 프로세서의 집적도보다 제품 및 기능 간의 융합이 빠르게 이루어지고 있어, 이를 수용하기 위해 제품의 부피가 역으로 증가하는 현상이 나타나고 있다. 특히 PCI 버스는 서버와 장치 간의 대표적인 연결 장치 중 하나로, 데이터 전송 능력이 타 인터페이스에 비해 빠르고 효율적이지만 장치의 크기에 대한 규격을 명시하고 있어 공간의 제약이 발생하고 제품 개발에 있어 다양한 기능 수용에 한계가 따른다.
이로 인해 기능이 많은 제품의 경우 서버를 별도로 제작하거나 케이블을 이용해 외부에 장치를 추가하고 있으며, 케이블 연결 시 발생하는 외부 충격에 대한 체결의 문제점과 제품의 안정성에 악영향을 미쳐 제품 개발에 제한이 따른다. 더욱이 공간의 제약으로 인해 장치가 케이블로 분리될 경우 추가적인 전력 사용, 이중의 개발 비용, 그리고 공간에 대한 부담이 증가하며, 이는 IT 업계가 지향하는 그린 컴퓨팅에 반하는 현상으로 볼 수 있다.
일 양상에 따라, 컴퓨터 시스템의 공간적 제약 상황에서 다양한 기능을 수용할 수 있는 PCI 기능 확장 기술을 제안한다.
일 양상에 따른 PCI 기능 확장장치는, 컴퓨터 시스템의 제1 버스 슬롯에 대응하는 형태의 제1 버스 단자와 제2 PCI 규격장치와의 데이터 통신을 위한 제1 케이블 연결부를 포함하는 제1 PCI 규격장치와, 컴퓨터 시스템의 제2 버스 슬롯에 대응하는 형태의 제2 버스 단자와 제1 PCI 규격장치와의 데이터 통신을 위한 제2 케이블 연결부를 포함하는 제2 PCI 규격장치와, 제1 PCI 규격장치와 제2 PCI 규격장치를 각각 연결하여 컴퓨터 시스템이 제1 PCI 규격장치와 제2 PCI 규격장치를 하나의 통합장치로 인식하도록 PCI 방식을 통해 장치들 간 데이터를 상호 전송하는 연결 케이블을 포함한다.
이때, 제1 PCI 규격장치와 제2 PCI 규격장치는 컴퓨터 시스템에서 공급하는 전원을 제1 버스 슬롯 및 제2 버스 슬롯을 통해 각각 동시에 공급받아 전기적 동기화를 수행하고 제1 PCI 규격장치와 제2 PCI 규격장치의 전원 레벨을 동일하게 설정할 수 있다.
나아가, 제1 PCI 규격장치가 데이터 송수신을 위한 클럭 신호를 발생하여 연결 케이블을 통해 제2 PCI 규격장치에 전송하면 제2 PCI 규격장치가 제1 PCI 규격장치로부터 전송받은 클럭 신호를 이용하여 제1 PCI 규격장치와 통신 시 동일한 클럭 레벨 및 타이밍을 유지할 수 있다.
연결 케이블은 제1 PCI 규격장치와 제2 PCI 규격장치 간의 신호 전송에 따라 손실을 줄일 수 있도록 제1 PCI 규격장치와 제2 PCI 규격장치에 임피던스 매칭(Impedance matching)된 저손실 케이블일 수 있다. 연결 케이블은 제1 PCI 규격장치와 제2 PCI 규격장치에 삽입 접속될 수 있다.
다른 양상에 따른 컴퓨터 시스템 내에서 PCI 기능을 확장하는 방법은, 컴퓨터 시스템 메인 기판의 제1 버스 슬롯에 제1 PCI 규격장치가 장착되고 메인 기판의 제2 버스 슬롯에 제2 PCI 규격장치가 장착되는 단계와, 연결 케이블을 이용하여 제1 PCI 규격장치와 제2 PCI 규격장치가 연결되는 단계를 포함한다.
일 실시예에 따르면, 공간상으로 한정되어 있거나 추가적인 하드웨어 구성이 어려운 컴퓨터 시스템을 기능적으로 확장할 수 있다. 즉, PCI 버스 규격에서 내포하고 있는 장치의 크기 제한에서 벗어나 연결 케이블을 이용하여 PCI 규격장치들 간을 연결함에 따라 컴퓨터 시스템의 기능을 확장할 수 있다.
나아가, 컴퓨터 시스템 내에 다양한 기능을 제공하는 장치들이 장착됨으로써, PCI 버스 규격에서 벗어나지 않고도 탈착이 용이하며 제품에 대한 안정성 및 이동성을 높일 수 있다. 나아가, 장애 발생시에 전체 시스템을 분해하지 않고서도 고속직렬 연결 처리 방식으로 개발 보드의 탈장을 용이하게 하여, 실제 제품 장애 발생시 유지보수를 용이하게 수행할 수 있다.
나아가, 외부 확장장치를 사용하지 않고 내부 자원을 사용하여 장치가 동작되므로, 전력 및 프로세서의 자원 낭비가 발생하지 않아 그린 컴퓨팅을 지향할 수 있다.
나아가, 고속으로 데이터 전송이 가능한 케이블을 이용하여 컴퓨터 시스템 내의 장치 간 인터페이스를 실현하여, 고속으로 대용량의 데이터를 컴퓨터 시스템으로 인가할 수 있다. 또한 컴퓨터 시스템을 하드웨어적으로 재구성하지 않고서도 고속 데이터를 직접적으로 인가함으로써 데이터 처리의 효율성을 높일 수 있다.
나아가, 네트워크 보안분야(네트워크 침입탐지 시스템, 네트워크 침입방지 시스템, 네트워크 방화벽 등), 그리고 고속의 이더넷 기반 패킷을 처리하고자 하는 장치 등 다양한 부분에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 케이블을 이용한 PCI 기능 확장장치의 구성도,
도 2는 본 발명의 일 실시예에 따라 제1 PCI 규격장치와 제2 PCI 규격장치를 연결 케이블로 연결한 상태를 설명하기 위한 예시도,
도 3은 본 발명의 일 실시예에 따라 제1 PCI 규격장치와 제2 PCI 규격장치를 컴퓨터 시스템에 연결하는 상태를 설명하기 위한 예시도,
도 4는 본 발명의 일 실시예에 따른 컴퓨터 시스템 내에서 PCI 기능을 확장하는 방법을 도시한 흐름도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 케이블을 이용한 PCI 기능 확장장치(20)의 구성도이다.
도 1을 참조하면, 컴퓨터 시스템(10)의 기능을 확장하기 위한 PCI 기능 확장장치(20)는 제1 PCI 규격장치(200), 제2 PCI 규격장치(220) 및 연결 케이블(240)을 포함한다. 제1 PCI 규격장치(200)는 제1 케이블 연결부(210)를 포함하고, 제2 PCI 규격장치(220)는 제2 케이블 연결부(230)를 포함한다.
컴퓨터 시스템(10)에서는 입출력 수단을 통하여 입출력되는 고속의 데이터가 패킷 처리를 담당하는 프로세서(100)로 전달된다. 컴퓨터 시스템(10)의 보드는 일반적으로 판매되고 있는 시스템의 보드로, PBA(Printed Board Assembly) 보드와 같은 형태의 보드이다. 컴퓨터 시스템(10) 또는 컴퓨터 시스템(10)의 보드에서의 데이터 전송은, 아이사(ISA, Industry Standard Architecture), 이서(EISA, extended industry standard architecture), 스카시(SCSI, small computer system interface) 등의 데이터 전송방식을 사용할 수 있으나, 본 발명에서는 다양한 데이터 전송방식 중 최근의 방식이자 동시에 최고 속도를 가진 PCI(Peripheral Component Interconnect) 방식을 사용한다.
PCI 버스는 고속의 PTP(point-to-point) 및 LPC(low pin count) 솔루션을 제공함으로써 끝없이 증가하는 I/O 대역폭에 대응하는 고속 입출력(I/O) 신호 전송 체계이다. PCI 체계는 디지털 디버깅 및 검증 솔루션, 아날로그 검증 및 적합성 소프트웨어 솔루션, 장치 특성화 솔루션 등으로 구성되며, 포괄적이고 통합적인 솔루션으로 보드 설계의 어려운 문제들을 신속하고 효과적으로 해결할 수 있는 직렬 방식의 인터페이스 구조이다. 이러한 PCI 방식은 인텔(INTEL) 사를 중심으로 하여 다수의 개인용 컴퓨터(PC) 관련 업체들이 참가하여 작성한 로컬 버스 규격(규약)이다.
제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에서 제공하는 PCI 장치 크기에 대한 규격을 따른다. PCI 방식을 따르는 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 크기 규격은 크게 3가지로 분류될 수 있다. 즉, Standard height, half length 로써 높이는 111.15 mm (4.376 inches)이고 길이는 167.65 mm (6.6 inches)인 규격과, Standard height, full length 로써 높이는 111.15 mm (4.376 inches)이고 길이는 312.00 mm (12.283 inches)인 규격과, Low profile 로써 높이는 68.90 mm (2.731 inches)이고 길이는 167.65 mm (6.6 inches) 인 규격을 따를 수 있다.
일 실시예에 따르면, 규격을 벗어나는 다양한 기능을 제공하는 장치들의 기능을 분리하고, 분리된 기능을 PCI 규격을 따르는 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)에 구현한다. 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에 장착되고 연결 케이블(240)을 통해 상호 연결된다. 이때, 연결 케이블(240)을 이용하여 다량의 데이터 신호를 추가로 접속하여 인가함으로써 컴퓨터 시스템(10)을 기능적으로 확장할 수 있다.
일 실시예에 따르면, 제1 PCI 규격장치(200)는 컴퓨터 시스템(10)에 형성되어 있는 제1 버스 슬롯(110)에 삽입할 수 있도록 카드 형태로 형성된다. 또한 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에 형성되어 있는 제2 버스 슬롯(120)에 삽입할 수 있도록 카드 형태로 형성된다. 나아가, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 어떠한 능동 전자소자를 포함하지 않고 단순한 PCB와 커넥터로 구성될 수도 있다(Null Card라고 부름). 또한 제1 PCI 규격장치(200)는 단순한 PCB와 커넥터 등의 수동소자로만 구성될 수도 있으며, 컴퓨터 시스템(10)의 보드가 PCI 방식을 채택하고 있는 경우 여기에 맞추기 위해, PCI 브릿지(PCI Bridge)나 PCI 스위치(PCI switch)가 사용될 수도 있다.
도 2는 본 발명의 일 실시예에 따라 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)를 연결 케이블(240)로 연결한 상태를 설명하기 위한 예시도이다.
도 2를 참조하면, 연결 케이블(240)은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)를 각각 연결하여 컴퓨터 시스템(10)이 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)를 하나의 장치로 인식하도록 PCI 방식을 통해 장치들 간 데이터를 상호 전송한다. 이에 따라, 연결 케이블(240)을 통해 일반적인 컴퓨터 시스템(10)에서 제공하는 PCI 장치 크기에 대한 규격을 벗어나지 않고도 컴퓨터 시스템(10)의 다양한 기능을 구현할 수 있다.
연결 케이블(240)로 연결된 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에서 하나의 장치로 인식되어 사용하기 위해 컴퓨터 시스템(10)의 PCI 버스 슬롯에서 제공하는 전원 및 클럭 신호를 사용한다. 즉, 하나의 동일한 컴퓨터 시스템(10) 내의 PCI 버스 슬롯을 사용하고, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간에 연결 케이블(240)을 연결함에 따라 컴퓨터 시스템(10), 제1 PCI 규격장치(200) 및 제2 PCI 규격장치(220) 간 동기화가 수행된다.
구체적으로, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간 그라운드(GND) 동기화를 수행한다. 이를 위해 연결 케이블(240)이 제공하는 라인 중 하나 이상을 그라운드(GND) 라인으로 제공하여 통신시 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간의 전기적인 레벨을 동일하게 설정하고 데이터 레벨을 일정하게 유지하여 데이터 손실 발생을 방지한다.
또한, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간 전원(FOWER) 동기화를 수행한다. 일 실시예에 따르면 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에서 공급하는 전원을 제1 버스 슬롯(110) 및 제2 버스 슬롯(120)을 통해 각각 동시에 공급받아 전기적 동기화를 수행하고, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 전원 레벨을 동일하게 설정한다. 이에 따라 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 전원 레벨이 동일하여 데이터 레벨이 일정하게 유지되므로 송수신되는 데이터 손실 발생이 방지된다.
일반적으로 하나의 버스 슬롯만을 사용할 경우 전원 소모량에 한계가 발생한다. 이때 추가 전원을 사용하여 전원을 공급할 수도 있지만 이 경우 전원 탈장착 및 전원 인가 오류, 동작 중 체결 문제로 인한 전원 손실 등의 문제가 발생할 수 있다. 그러나, 본 발명에 따르면 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 각각 컴퓨터 시스템(10)의 제1 버스 슬롯(110) 및 제2 버스 슬롯(120)으로부터 전원을 동시에 공급받아 전술한 문제를 해결할 수 있다.
추가 양상에 따르면, 컴퓨터 시스템의 전원 공급 수단은 제1 버스 슬롯에 삽입된 제1 PCI 규격장치(200)에서 제2 버스 슬롯에 삽입된 제2 PCI 규격장치(220)의 전원이 공급 또는 차단할 수 있도록 제어할 수 있다.
또한, 본 발명은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간 클럭(CLOCK) 동기화를 수행한다. 일 실시예에 따르면, 제1 PCI 규격장치(200)가 데이터 송수신을 위한 클럭 신호를 발생하여 연결 케이블(240)을 통해 제2 PCI 규격장치(220)에 전송한다. 그러면, 제2 PCI 규격장치(220)가 제1 PCI 규격장치(200)로부터 전송받은 클럭 신호를 이용하여 제1 PCI 규격장치(200)와 통신 시 동일한 클럭 레벨 및 타이밍을 유지한다. 이에 따라 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 클럭 레벨 및 타이밍이 동일하여 데이터 레벨이 일정하게 유지되므로 송수신되는 데이터 손실 발생이 방지된다.
일 실시예에 따르면, 컴퓨터 시스템(10)의 전원 공급 수단은 제1 버스 슬롯(110) 및 제2 버스 슬롯(120)에만 전원을 공급 또는 차단하도록 스위칭 회로를 구비하여 전원 낭비를 방지할 수 있다.
연결 케이블(240)은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 간의 신호 전송에 따라 손실을 줄일 수 있도록 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 중 어느 하나 이상과 임피던스 매칭(Impedance matching)된 저손실 케이블일 수 있다. 즉 고속의 데이터 신호를 손실이 적게 하여 목적지까지 전송하기 위해서는, 연결 케이블(240) 자체이며 이 연결 케이블(240)이 연결되는 구성부가 임피던스 매칭되는 것이 바람직하다. 연결 케이블(240)은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)에 임피던스 매칭시킴에 따라 저손실 케이블 특성을 나타내고, 아울러 필요한 수의 레인(Lane)으로 형성시키는 것이 가능하다.
일 실시예에 따르면, 연결 케이블(240)은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 중 어느 하나 이상에 삽입 접속될 수 있다. 또는 연결 케이블(240)은 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220) 중 어느 하나 이상과 고정될 수도 있다.
도 3은 본 발명의 일 실시예에 따라 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)를 컴퓨터 시스템(10)에 연결하는 상태를 설명하기 위한 예시도이다.
도 3을 참조하면, 제1 PCI 규격장치(200)는 컴퓨터 시스템(10)의 제1 버스 슬롯(110)에 대응하는 형태의 제1 버스 단자(250)와, 제2 PCI 규격장치(220)와의 데이터 통신을 위한 제1 케이블 연결부(210)를 포함한다. 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)의 제2 버스 슬롯(120)에 대응하는 형태의 제2 버스 단자(260)와, 제1 PCI 규격장치(200)와의 데이터 통신을 위한 제2 케이블 연결부(230)를 포함한다.
도 4는 본 발명의 일 실시예에 따른 컴퓨터 시스템 내에서 PCI 기능을 확장하는 방법을 도시한 흐름도이다. 이때 설명의 편의를 위해 도 1 및 도 2에서 기재한 도면 부호를 그대로 인용한다.
도 4를 참조하면, 컴퓨터 시스템(10)에서 제공하는 PCI 장치 크기에 대한 규격을 따르는 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)를 각각 컴퓨터 시스템(10)의 제1 버스 슬롯(110) 및 제2 버스 슬롯(120)에 삽입 또는 고정시킨다(400). 이어서, 제1 PCI 규격장치(200)의 제1 케이블 연결부(210)와 제2 PCI 규격장치(220)의 제2 케이블 연결부(230)를 서로 연결한다(410). 그리고, 상호 간 데이터를 공유한다.
이어서, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)에 전원 및 클럭 신호가 동시에 인가된다. 즉, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)는 컴퓨터 시스템(10)에서 공급하는 전원을 제1 버스 슬롯(110) 및 제2 버스 슬롯(120)을 통해 각각 동시에 공급받아 전기적 동기화를 수행하고, 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 전원 레벨을 동일하게 설정한다. 이때, 컴퓨터 시스템(10)의 제1 버스 슬롯(110)에 삽입된 제1 PCI 규격장치(200)에서 제2 버스 슬롯(120)에 삽입된 제2 PCI 규격장치(220)의 전원이 공급 또는 차단할 수 있도록 제어할 수 있다.
또한, 제1 PCI 규격장치(200)가 데이터 송수신을 위한 클럭 신호를 발생하여 연결 케이블(240)을 통해 제2 PCI 규격장치(220)에 전송한다. 그러면, 제2 PCI 규격장치(220)가 제1 PCI 규격장치(200)로부터 전송받은 클럭 신호를 이용하여 제1 PCI 규격장치(200)와 통신 시 동일한 클럭 레벨 및 타이밍을 유지한다. 이에 따라 제1 PCI 규격장치(200)와 제2 PCI 규격장치(220)의 전원 레벨과 클럭 레벨 및 타이밍이 동일하여 데이터 레벨이 일정하게 유지되므로 송수신되는 데이터 손실 발생이 방지된다.
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 : 컴퓨터 시스템 20 : PCI 기능 확장장치
110 : 제1 버스 슬롯 120 : 제2 버스 슬롯
200 : 제1 PCI 규격장치 210 : 제1 케이블 연결부
220 : 제2 PCI 규격장치 230 : 제2 케이블 연결부
240 : 연결 케이블 250 : 제1 버스 단자
260 : 제2 버스 단자

Claims (10)

  1. PCI 규격에 따라 컴퓨터 시스템의 기능을 확장하는 PCI 기능 확장장치에 있어서,
    상기 컴퓨터 시스템의 제1 버스 슬롯에 대응하는 형태의 제1 버스 단자와, 제2 PCI 규격장치와의 데이터 통신을 위한 제1 케이블 연결부를 포함하는 제1 PCI 규격장치;
    상기 컴퓨터 시스템의 제2 버스 슬롯에 대응하는 형태의 제2 버스 단자와, 상기 제1 PCI 규격장치와의 데이터 통신을 위한 제2 케이블 연결부를 포함하는 제2 PCI 규격장치; 및
    상기 제1 PCI 규격장치의 제1 케이블 연결부와 제2 PCI 규격장치의 제2 케이블 연결부를 연결하여 상기 컴퓨터 시스템이 상기 제1 PCI 규격장치와 제2 PCI 규격장치를 하나의 통합장치로 인식하도록 상기 제1 버스 슬롯과 제2 버스 슬롯에서 제공되는 전원과 상기 장치들 간 클럭을 동기화하고 PCI 방식을 통해 상기 장치들 간 데이터를 상호 전송하는 연결 케이블;
    을 포함하는 것을 특징으로 하는 PCI 기능 확장장치.
  2. 제 1 항에 있어서,
    상기 제1 PCI 규격장치와 상기 제2 PCI 규격장치는 상기 컴퓨터 시스템에서 공급하는 전원을 상기 제1 버스 슬롯 및 제2 버스 슬롯을 통해 각각 동시에 공급받아 전기적 동기화를 수행하고 상기 제1 PCI 규격장치와 상기 제2 PCI 규격장치의 전원 레벨을 동일하게 설정하는 것을 특징으로 하는 PCI 기능 확장장치.
  3. 제 2 항에 있어서,
    상기 컴퓨터 시스템의 제1 버스 슬롯에 삽입된 제1 PCI 규격장치에서 상기 제2 버스 슬롯에 삽입된 제2 PCI 규격장치의 전원이 공급 또는 차단할 수 있도록 제어하는 것을 특징으로 하는 PCI 기능 확장장치.
  4. 제 1 항에 있어서,
    상기 제1 PCI 규격장치가 데이터 송수신을 위한 클럭 신호를 발생하여 상기 연결 케이블을 통해 상기 제2 PCI 규격장치에 전송하면 상기 제2 PCI 규격장치가 상기 제1 PCI 규격장치로부터 전송받은 클럭 신호를 이용하여 상기 제1 PCI 규격장치와 통신 시 동일한 클럭 레벨 및 타이밍을 유지하는 것을 특징으로 하는 PCI 기능 확장장치.
  5. 제 1 항에 있어서, 상기 연결 케이블은
    상기 제1 PCI 규격장치와 제2 PCI 규격장치 간의 신호 전송에 따라 손실을 줄일 수 있도록 상기 제1 PCI 규격장치와 제2 PCI 규격장치에 임피던스 매칭(Impedance matching)된 케이블인 것을 특징으로 하는 PCI 기능 확장장치.
  6. 제 1 항에 있어서, 상기 연결 케이블은
    상기 제1 PCI 규격장치와 제2 PCI 규격장치 중 어느 하나 이상에 삽입 접속되는 것을 특징으로 하는 PCI 기능 확장장치.
  7. 제 1 항에 있어서, 상기 연결 케이블은
    상기 제1 PCI 규격장치와 제2 PCI 규격장치 중 어느 하나 이상과 고정되는 형태인 것을 특징으로 하는 PCI 기능 확장장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020100114017A 2010-11-16 2010-11-16 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법 KR101221098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100114017A KR101221098B1 (ko) 2010-11-16 2010-11-16 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114017A KR101221098B1 (ko) 2010-11-16 2010-11-16 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20120052730A KR20120052730A (ko) 2012-05-24
KR101221098B1 true KR101221098B1 (ko) 2013-01-22

Family

ID=46269249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114017A KR101221098B1 (ko) 2010-11-16 2010-11-16 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101221098B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016085016A1 (ko) * 2014-11-28 2016-06-02 윤동구 디바이스 확장 기능을 갖는 확장형 멀티 디바이스 베이 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0081192A1 (en) * 1981-12-09 1983-06-15 Sumitomo Electric Industries Limited Device for spectral analysis of body tissue
KR20080005464U (ko) * 2007-05-15 2008-11-21 주식회사 나우콤 고속 케이블을 이용한 네트워크 확장장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0081192A1 (en) * 1981-12-09 1983-06-15 Sumitomo Electric Industries Limited Device for spectral analysis of body tissue
KR20080005464U (ko) * 2007-05-15 2008-11-21 주식회사 나우콤 고속 케이블을 이용한 네트워크 확장장치

Also Published As

Publication number Publication date
KR20120052730A (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
CN109558371B (zh) 用于与微控制器通信的方法、以及计算系统
US9870336B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US9160451B2 (en) Active optical cable connector plug and active optical cable using same
US20110225341A1 (en) Communication apparatus, communication system and adapter
KR101347016B1 (ko) 인터페이스 장치 및 배선 기판
CN103207852B (zh) 多总线嵌入式处理装置
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
TWI454961B (zh) 介面裝置、佈線板及資訊處理設備
US10210128B2 (en) Redirection of lane resources
US20190079777A1 (en) Docking station, electrical device, and method for configuring basic input output system
WO2000070475A1 (en) Pci bridge configuration having physically separate parts
CN101782879A (zh) 多合一序列总线连接器的信号转换装置
KR101221098B1 (ko) 연결 케이블을 이용한 ｐｃｉ 기능 확장장치 및 그 방법
JP2008065364A (ja) 拡張システム、アドインカード及び外部装置
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
KR200443148Y1 (ko) 고속 케이블을 이용한 네트워크 확장장치
CN108737673B (zh) 网络电话设备、外部连接卡以及网络电话设备的通讯方法
CN106603310B (zh) 一种网络管理接口系统及网络分流器
US20100008219A1 (en) Automatic network signal diversion mechanism
CN114138354A (zh) 一种支持multihost的板载OCP网卡系统及服务器
US9811496B2 (en) Method and apparatus for detecting interface connection between devices
TWI398066B (zh) 分散式電源管理設備
JP2012063953A (ja) 通信装置、通信ユニット、通信システム、通信方法およびプログラム
US20140068130A1 (en) Information processing apparatus and controlling method
CN211207318U (zh) 网络安全隔离设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 8