KR101213164B1 - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR101213164B1
KR101213164B1 KR1020117003479A KR20117003479A KR101213164B1 KR 101213164 B1 KR101213164 B1 KR 101213164B1 KR 1020117003479 A KR1020117003479 A KR 1020117003479A KR 20117003479 A KR20117003479 A KR 20117003479A KR 101213164 B1 KR101213164 B1 KR 101213164B1
Authority
KR
South Korea
Prior art keywords
test
detection
unit
execution
output
Prior art date
Application number
KR1020117003479A
Other languages
English (en)
Other versions
KR20110039350A (ko
Inventor
쿠니유키 카네코
나오요시 와타나베
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110039350A publication Critical patent/KR20110039350A/ko
Application granted granted Critical
Publication of KR101213164B1 publication Critical patent/KR101213164B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 출력 단자를 구비한 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 실행부와, 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 기억부와, 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 검출부와, 검출부에 의한 검출 결과에 따라 시험 명령열의 실행 시컨스를 변경하는 적어도 2개의 검출 명령의 실행에 있어서, 기억부 내의 다른 설정 데이터를 선택하여 상기 검출부에 공급하는 선택부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 시험 방법{TEST APPARATUS AND TEST METHOD}
본 발명은, 피시험 디바이스를 시험하는 시험 장치 및 시험 방법에 관한 것이다.
반도체 등의 피시험 디바이스를 시험하는 시험 장치는, 소정의 시험 패턴의 시험 신호를 피시험 디바이스에 공급해, 해당 시험 신호에 따라 피시험 디바이스로부터 출력되는 신호의 값을 검출한다. 그리고, 시험 장치는, 검출한 신호의 값과 기대값을 비교하는 것으로, 해당 피시험 디바이스의 양부를 판정한다.
이러한 시험 장치는, 패턴 발생기를 구비한다. 패턴 발생기는, 시험 명령열(시컨스 데이터)에 포함되는 각 시험 명령을 순차적으로 실행한다. 그리고, 패턴 발생기는, 실행한 각 시험 명령에 대응하는 시험 패턴을 순차적으로 출력한다.
여기에서, 패턴 발생기는, 매치 명령으로 불리는 시험 명령을 실행할 수 있다(특허 문헌 1 및 특허 문헌 2 등 참조). 매치 명령은, 피시험 디바이스의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하여, 출력 신호의 값이 기대값과 일치하는 경우와 기대값과 일치하지 않는 경우에, 다른 명령으로 분기하는 분기 명령이다.
이러한 매치 명령을 포함한 시험 명령열을 실행함으로써, 시험 장치는, 예를 들면, 다음과 같은 동작을 할 수 있다.
PLL(Phase Locked Loop)을 구비한 피시험 디바이스는, PLL이 안정되어 있는 상태에, 락 신호를 출력한다. 이러한 피시험 디바이스를 시험하는 시험 장치는, 매치 명령을 이용해, 락 신호의 값이 소정값에 일치한 것을 조건으로 하여 루프를 벗어나는 처리를 실행한다. 이에 의해, 시험 장치는, 전원을 투입하고 나서 PLL이 안정 동작한 후에, 본래의 기능 시험을 실행할 수 있다.
또한, NAND형 플래시 메모리는, 소거 동작 중(또는 기록 동작 중)인지 여부를 나타내는 레디/비지 신호를 출력한다. 이러한 NAND형 플래시 메모리를 시험하는 시험 장치는, NAND형 플래시 메모리에 소거 동작 또는 기록 동작을 시켰을 경우에는, 레디/비지 신호의 값이 기대값에 일치한 것을 매치 명령에 의해 검출한 후에, 다음의 시험을 실행한다. 이에 의해, 시험 장치는, NAND형 플래시 메모리에서의 소거 동작 또는 기록 동작이 확실히 완료한 후에, 다음의 시험을 실행할 수 있다.
일본특허공개 2000-40389호 공보 일본특허공개 평11-64454호 공보
그런데, 시험 장치는, 매치 명령을 실행하는 경우, 해당 매치 명령에 의한 검출 대상이 되는 단자에, 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 하드웨어를, 미리 할당하지 않으면 안 된다. 따라서, 시험 장치는, 시험 시컨스의 실행 중에, 매치 명령에 의한 검출 대상이 되는 단자를 동적으로 변경할 수 없었다.
또한, 복수의 출력 신호의 값에 의해 3 이상의 상태를 나타내는 피시험 디바이스를 시험하는 경우, 시험 장치는, 3 이상의 상태의 각각마다, 다른 명령으로 분기시키는 것이 요구된다. 그러나, 시험 장치는, 위에서 설명한 바와 같이 시험 시컨스의 실행 중에 매치 명령의 검출 대상이 되는 단자를 동적으로 변경하지 못하고, 또한, 복수의 출력 신호에 의해 나타내지는 3 이상의 상태를 하드웨어로 검출하는 것도 매우 곤란한 것으로, 3 이상의 상태의 각각마다 다른 명령으로 천이시킬 수 없었다.
여기에서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 복수의 출력 단자를 구비한 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 실행부와, 상기 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 기억부와, 상기 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 검출부와, 상기 검출부에 의한 검출 결과에 따라 상기 시험 명령열의 실행 시컨스를 변경하는 적어도 2개의 검출 명령의 실행에 있어서, 상기 기억부 내의 다른 설정 데이터를 선택하여 상기 검출부에 공급하는 선택부를 포함하는 시험 장치, 및 해당 시험 장치에 관련하는 시험 방법을 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 발명의 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(300)와 함께 도시한다.
도 2는, 본 발명의 실시 형태에 관한 시험 장치(10)에서의 검출 명령의 실행시의 처리 플로우를 도시한다.
도 3은, 기억부(34), 선택부(36) 및 검출부(38)의 구성의 일례를 도시한다.
도 4는, 단자 대응 검출부(46)에 입력되는 신호, 및 단자 대응 검출부(46)로부터 출력되는 신호와의 관계를 도시한다.
도 5는, 실행부(20)에 의해 실행되는 시컨스의 일례를 나타내는 플로우 차트를 도시한다.
도 6a는 도 5에 도시된 시컨스를 실행시키기 위한, 제1 출력 단자에 대응하는 단자 대응 기억부(42)에 기억되는 대상 플래그의 일례를 도시한다.
도 6b는 도 5에 도시된 시컨스를 실행시키기 위한, 제2 출력 단자에 대응하는 단자 대응 기억부(42)에 기억되는 대상 플래그의 일례를 도시한다.
도 6c는 도 5에 도시된 시컨스를 실행시키기 위한, 제3 출력 단자에 대응하는 단자 대응 기억부(42)에 기억되는 대상 플래그의 일례를 도시한다.
도 7은, 도 5에 도시된 시컨스를 실행시키기 위한, 시험 명령열의 일례를 도시한다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(300)와 함께 도시한다. 시험 장치(10)는, 복수의 출력 단자를 구비한 피시험 디바이스(300)을 시험한다.
시험 장치(10)는, 본체부(12)와 제어 장치(14)를 구비한다. 본체부(12)는, 피시험 디바이스(300)와의 사이에 신호를 주고 받는다. 제어 장치(14)는, 해당 시험 장치(10)에 의한 피시험 디바이스(300)의 시험을 제어하는 제어 프로그램을 실행하여, 본체부(12)의 동작을 제어한다.
본체부(12)는, 실행부(20)와, 신호 공급부(30)와, 비교부(32)와, 기억부(34)와, 선택부(36)와, 검출부(38)를 가진다.
실행부(20)는, 피시험 디바이스(300)를 시험하기 위한 시험 명령열을 실행한다. 보다 자세하게는, 실행부(20)는, 시험 명령열에 포함되는 각 시험 명령을 순차적으로 실행한다. 그리고, 실행부(20)는, 실행한 시험 명령에 대응시켜 기억된 패턴(시험 패턴 및 기대값 패턴)을 발생한다. 이에 의해, 실행부(20)는, 피시험 디바이스(300)에게 주어야 하는 시험 신호의 패턴을 나타내는 시험 패턴 및 피시험 디바이스(300)가 출력해야 할 출력 신호의 기대값을 발생할 수 있다. 또한, 실행부(20)는, 시험 명령열의 실행에 앞서, 해당 시험 명령열을 제어 장치(14)로부터 수취한다.
신호 공급부(30)는, 실행부(20)에 의해 발생된 시험 패턴에 따른 파형의 시험 신호를 생성하여, 피시험 디바이스(300)에 공급한다. 이 결과, 피시험 디바이스(300)는, 주어진 시험 신호에 따른 동작을 한다.
비교부(32)는, 주어진 시험 신호에 따라 피시험 디바이스(300)가 출력하는 출력 신호를 수취한다. 그리고, 비교부(32)는, 수취한 출력 신호의 값과 실행부(20)에 의해 발생된 기대값을 비교하고, 비교 결과를 출력한다.
기억부(34)는, 피시험 디바이스(300)에서의 출력 신호를 출력하는 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억한다. 본 실시 형태에서는, 기억부(34)는, 각각 고유의 식별 정보가 부여된 복수의 설정 데이터를 기억한다. 또한, 기억부(34)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 복수의 설정 데이터를 제어 장치(14)로부터 수취하여 기억한다.
선택부(36)는, 기억부(34)에 기억된 복수의 설정 데이터 가운데, 실행부(20)에 의해 지정된 설정 데이터를 선택하여 검출부(38)에게 준다. 선택부(36)는, 일례로서 실행부(20)가 실행한 검출 명령(검출 명령에 대해서는 상세한 것을 후술한다)에 포함되는 식별 정보를 수취하여, 수취한 식별 정보에 대응하는 설정 데이터를 기억부(34) 내로부터 선택하여, 검출부(38)에게 준다.
검출부(38)는, 주어진 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이, 실행부(20)에 의해 발생된 기대값과 일치하는지 여부를 검출한다. 그리고, 검출부(38)는, 검출 결과를 실행부(20)에게 준다.
도 2는, 본 실시 형태에 관한 시험 장치(10)에서의 검출 명령의 실행시의 처리 플로우를 도시한다. 제어 장치(14)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 예를 들면 시험 프로그램 중에 기술된 해당 시험 명령열을, 실행부(20)에 기입한다. 또한, 제어 장치(14)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 예를 들면 제어 프로그램 중에 기술된 설정 데이터의 값을, 기억부(34)에 기입한다. 그리고, 실행부(20)는, 시험 개시의 지시가 주어지면, 시험 명령열에 포함되는 각 시험 명령을, 예를 들면 선두 어드레스의 시험 명령으로부터 순차적으로 실행한다.
여기에서, 실행부(20)가 실행하는 시험 명령열에는, 검출 명령이 포함되어도 된다. 검출 명령은, 검출부(38)에 의한 검출 결과에 따라 시험 명령열의 실행 시컨스를 변경하는 명령이다. 즉, 검출 명령은, 피시험 디바이스(300)의 출력 신호의 값과 기대값이 일치하는지 여부를 검출부(38)에 의해 검출시켜, 검출부(38)에 의한 검출 결과에 따라 다음에 실행해야 할 명령의 점프처가 바뀌는 명령이다. 예를 들면, 검출 명령은, 출력 신호의 값이 기대값에 일치하지 않는 것을 조건으로 하여 해당 검출 명령보다 전방의 명령으로 분기하고, 출력 신호의 값이 기대값에 일치하는 것을 조건으로 하여, 해당 검출 명령의 후방의 어드레스(예를 들면 다음의 어드레스)의 명령으로 분기하는 명령이어도 된다. 이에 의해, 해당 검출 명령은, 출력 신호의 값이 기대값에 일치할 때까지 루프를 반복하는 루프 처리를 실행시킬 수 있다.
또한, 검출 명령은, 기억부(34)에 기억된 복수의 설정 데이터 중에서, 검출부(38)에 공급해야 할 1개의 설정 데이터를 지정하는 정보를 포함한다. 본 예에서는, 검출 명령은, 검출부(38)에 공급해야 할 설정 데이터의 식별 정보를 오퍼랜드(operand)로서 포함한다.
이러한 검출 명령의 실행에 있어서, 시험 장치(10)는, 도 2에 도시된 처리 플로우를 실행한다. 우선, 각각의 검출 명령의 실행에 있어서, 선택부(36)는, 기억부(34)에 미리 기억된 복수의 설정 데이터로부터, 해당 검출 명령에 의해 지정된 하나의 설정 데이터를 선택하여 선택부(36)에 공급한다(S111). 본 예에서는, 선택부(36)는, 해당 검출 명령의 오퍼랜드에 포함된 식별 정보를 실행부(20)으로부터 수취하고, 수취한 식별 정보에 대응하는 설정 데이터를 기억부(34)로부터 선택하여 검출부(38)에 공급한다. 이에 의해 선택부(36)는, 적어도 2개의 검출 명령의 실행 에 있어서, 기억부(34) 내의 다른 설정 데이터를 선택허여 검출부(38)에 공급할 수 있다.
또한, 검출 명령의 오퍼랜드에 식별 정보를 포함하는 것에 대신하여, 해당 검출 명령에 대응시킨 패턴의 일부에 식별 정보가 포함되어도 된다. 이 경우, 실행부(20)는, 해당 검출 명령의 대응된 패턴의 일부로부터 식별 정보를 추출하여, 선택부(36)에게 준다.
또한, 각각의 검출 명령의 실행에 있어서, 실행부(20)는, 검출 명령의 실행을 나타내는 매치 플래그, 및 검출해야 하는 출력 신호의 기대값을 검출부(38)에 공급한다(S112). 검출부(38)는, 매치 플래그가 주어진 것을 조건으로 하여(예를 들면 매치 플래그의 값이 "1"이 된 것을 조건으로 하여), 주어진 설정 데이터에 의해 지정된 출력 단자의 출력 신호의 값의 각각과 대응하는 기대값이, 모두 일치하는지 여부를 검출한다(S113).
그리고, 설정 데이터에 의해 지정된 출력 단자의 출력 신호의 값의 모두가 대응하는 기대값에 일치하는 것을 조건으로 하여(S114의 예), 실행부(20)는, 해당 검출 명령에 계속하여, 해당 검출 명령에 의해 지정된 제1 분기처의 시험 명령을 실행한다(S115). 한편, 설정 데이터에 의해 지정된 출력 단자로부터 출력된 출력 신호의 값 중 적어도 하나의 대응하는 기대값과 일치하지 않는 것을 조건으로 하여(S114의 아니오), 실행부(20)는, 해당 검출 명령에 계속하여, 해당 검출 명령에 의해 지정된 제1 분기처와는 다른 제2 분기처의 시험 명령을 실행한다(S116).
이상과 같이 선택부(36)는, 실행부(20)가 검출 명령을 실행할 때마다, 기억부(34)가 미리 기억한 복수의 설정 데이터 중에서 하나의 설정 데이터를 선택하여 검출부(38)에 공급한다. 그리고, 검출부(38)는, 주어진 설정 데이터에 의해 지정된 출력 단자로부터 출력된 출력 신호와 기대값이 일치하는지 여부를 검출한다. 이에 의해, 시험 장치(10)는, 각 검출 명령의 실행마다, 기대값과 일치하는지 여부를 검출하는 대상이 되는 출력 단자를 변경할 수 있다.
도 3은, 기억부(34), 선택부(36) 및 검출부(38)의 구성의 일례를 도시한다. 도 4는, 단자 대응 검출부(46)에 입력되는 신호, 및 단자 대응 검출부(46)로부터 출력되는 신호의 관계를 도시한다.
기억부(34)는, 복수의 단자 대응 기억부(42)를 포함하여도 된다. 또한, 선택부(36)는, 복수의 단자 대응 선택부(44)를 포함하여도 된다. 또한, 검출부(38)는, 복수의 단자 대응 검출부(46)와, 전체 매치 검출부(48)와, 복수의 대상 단자 설정부(50)를 포함하여도 된다.
복수의 단자 대응 기억부(42)의 각각은, 피시험 디바이스(300)의 복수의 출력 단자의 각각에 대응하여 설치된다. 각 단자 대응 기억부(42)는, 대응하는 출력 단자를 검출부(38)에 의한 검출 대상으로 하는지 여부를 나타내는 대상 플래그를 식별 정보의 값마다 기억한다. 본 예에서는, 각 단자 대응 기억부(42)는, 검출 대상으로 하는 경우에는 "1", 검출 대상으로 하지 않는 경우에는 "0"을 나타내는 대상 플래그가 기입된다.
복수의 단자 대응 선택부(44)의 각각은, 피시험 디바이스(300)의 복수의 출력 단자의 각각에 대응하여 설치된다. 각 단자 대응 선택부(44)는, 실행부(20)가 검출 명령을 실행한 경우에, 해당 검출 명령에 포함되는 식별 정보의 값을 실행부(20)로부터 수취한다. 그리고, 각 단자 대응 선택부(44)는, 대응하는 단자 대응 기억부(42)에 기억된, 수취한 식별 정보의 값에 대응하는 대상 플래그를 선택하여, 검출부(38) 내의 대응하는 단자 대응 검출부(46)에게 준다.
복수의 단자 대응 검출부(46)의 각각은, 피시험 디바이스(300)의 복수의 출력 단자의 각각에 대응하여 설치된다. 각 단자 대응 검출부(46)는, 매치 플래그를 실행부(20)로부터 수취한다. 또한, 각 단자 대응 검출부(46)는, 피시험 디바이스(300)의 대응하는 출력 단자로부터 출력 신호를 수취하고, 대응하는 출력 단자로부터 출력되는 출력 신호의 기대값을 실행부(20)로부터 수취하고, 대응하는 단자 대응 선택부(44)로부터 대상 플래그를 수취한다.
복수의 단자 대응 검출부(46)의 각각은, 이러한 신호에 기초하여, 해당 출력 단자로부터의 출력 신호가 기대값과 일치한 것을 나타내는 핀 매치 신호를 출력한다. 보다 자세하게는, 각 단자 대응 검출부(46)는, 매치 플래그가 공급되고, 대응하는 출력 단자가 검출 대상인 것을 나타내는 대상 플래그가 대응하는 단자 대응 기억부(42)로부터 공급되고, 해당 출력 단자로부터의 출력 신호의 값이 기대값과 일치한 것을 조건으로 하여, 핀 매치 신호를 출력한다. 또는, 각 단자 대응 검출부(46)는, 매치 플래그가 공급되고, 대응하는 출력 단자가 검출 대상이 아닌 것을 나타내는 대상 플래그가 대응하는 단자 대응 기억부(42)로부터 공급된 것을 조건으로 하여, 핀 매치 신호를 출력한다.
또한, 각 단자 대응 검출부(46)는, 매치 플래그가 공급되지 않은 경우에는, 핀 매치 신호를 출력하지 않는다. 또한, 각 단자 대응 검출부(46)는, 매치 플래그가 공급되는 한편 대상 플래그가 공급되고 있는 경우이어도, 대응하는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하지 않는 경우에는, 핀 매치 신호를 출력하지 않는다.
본 예에서는, 각 단자 대응 검출부(46)는, 도 4에 도시된 바와 같이, 핀 매치 신호를 출력한다. 즉, 각 단자 대응 검출부(46)는, 매치 플래그의 값이 "0"인 경우, 대상 플래그의 값, 출력 신호의 값 및 기대값에 관련되지 않고, 핀 매치 신호의 값을 "0"으로 한다. 또한, 각 단자 대응 검출부(46)는, 매치 플래그의 값이 "1"이고 대상 플래그의 값이 "0"인 경우, 출력 신호의 값 및 기대값에 관련되지 않고, 핀 매치 신호의 값을 "1"로 한다.
또한, 각 단자 대응 검출부(46)는, 매치 플래그의 값이 "1"이고 대상 플래그의 값이 "1"인 경우, 출력 신호의 값이 기대값에 일치하고 있는 것을 조건으로 하여, 핀 매치 신호의 값을 "1"로 한다. 또한, 각 단자 대응 검출부(46)는, 매치 플래그의 값이 "1"이고 대상 플래그의 값이 "1"인 경우, 출력 신호의 값이 기대값에 일치하고 있지 않는 것을 조건으로 하여, 핀 매치 신호의 값을 "0"으로 한다.
또한, 이상에 더하여, 복수의 단자 대응 검출부(46)의 각각은, 대응하는 출력 단자를 해당 시험의 대상으로 하지 않는 것을 나타내는 마스크 신호를, 더 수취하여도 된다. 각 단자 대응 검출부(46)는, 일례로서 제어 장치(14)가 소정의 레지스터 등에 기입한 값을, 마스크 신호로서 수취한다. 각 단자 대응 검출부(46)는, 마스크 신호가 주어진 것을 조건으로 하여, 매치 플래그, 출력 신호의 값, 기대값 및 대상 플래그에 관련되지 않고, 핀 매치 신호를 출력한다. 이에 의해, 제어 장치(14)는, 예를 들면 피시험 디바이스(300)에 접속되어 있지 않은 단자 대응 검출부(46) 등을, 대상 플래그 등에 관련되지 않고 핀 매치 신호를 출력하도록, 설정할 수 있다.
전체 매치 검출부(48)는, 모든 단자 대응 검출부(46)로부터 핀 매치 신호가 출력된 것에 따라, 검출 대상으로 하는 출력 단자로부터의 출력 신호가 기대값과 일치한 것을 나타내는 전체 매치 신호를, 실행부(20)에 출력한다. 본 예에서는, 복수의 단자 대응 검출부(46)의 각각으로부터 출력되는 핀 매치 신호의 값이 모두 "1"인 것을 조건으로 하여, 전체 매치 검출부(48)는, "1"을 나타내는 전체 매치 신호를 실행부(20)에 출력한다. 또한, 복수의 단자 대응 검출부(46)의 각각으로부터 출력되는 핀 매치 신호 가운데, 값이 "0"인 핀 매치 신호가 포함되는 것을 조건으로 하여, 전체 매치 검출부(48)는, "0"을 나타내는 전체 매치 신호를 실행부(20)에 출력한다. 그리고, 이러한 전체 매치 신호를 수취한 실행부(20)는, 전체 매치 신호의 값에 따라 시험 명령의 실행 시컨스를 변경한다.
복수의 대상 단자 설정부(50)의 각각은, 대응하는 출력 단자를, 검출 명령에 의한 검출 대상으로 하는지 여부를 나타내는 단자 설정 신호를 수취한다. 각 대상 단자 설정부(50)는, 일례로서 제어 장치(14)가 소정의 레지스터 등에 기입한 값을, 단자 설정 신호로서 수취한다. 각 대상 단자 설정부(50)는, 단자 설정 신호가 주어진 것을 조건으로 하여, 대상 플래그를 대응하는 단자 대응 검출부(46)에 공급한다. 또한, 각 대상 단자 설정부(50)는, 단자 설정 신호가 주어지지 않은 것을 조건으로 하여, 대상 플래그를 단자 대응 검출부(46)에 공급하지 않는다(예를 들면 대상 플래그의 값을 0으로 고정한다). 이에 의해, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 제어 장치(14)는, 제어 프로그램 중에 기술된 검출 대상이 될 수 있는 출력 단자의 리스트에 기초하여, 검출 대상이 되지 않는 출력 단자에 대응하는 단자 대응 검출부(46)를, 대상 플래그의 값에 관련되지 않고 핀 매치 신호를 출력하도록, 설정할 수 있다.
이상과 같은 구성의 기억부(34) 및 선택부(36)는, 실행부(20)가 검출 명령을 실행할 때마다, 기억부(34)가 미리 기억한 복수의 설정 데이터 중에서 1개의 설정 데이터를 선택하여 검출부(38)에 공급할 수 있다. 그리고, 이러한 구성의 검출부(38)는, 주어진 설정 데이터에 의해 지정된 출력 단자로부터 출력된 출력 신호와 기대값이 일치하는지 여부를 검출할 수 있다.
또한, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 제어 장치(14)는, 적어도 1개의 식별 정보의 값에 대응하여, 모든 출력 단자의 단자 대응 기억부(42)에 대응하는 출력 단자를 검출 대상으로 하는 취지를 나타내는 대상 플래그를 기입하여도 된다. 제어 장치(14)는, 예를 들면, 복수의 단자 대응 기억부(42)의 각각의 선두의 식별 정보에 대응하여, 해당 출력 단자를 검출 대상으로 하는 값(본 예에서는, "1")의 대상 플래그를 기입하여도 된다.
이에 의해, 검출 명령에 의해 해당 식별 정보(예를 들면 선두의 식별 정보)가 지정된 경우에는, 검출부(38)는, 단자 설정 신호가 주어진 단자에 대하여만, 출력 신호의 값이 기대값과 일치하는지 여부를 검출할 수 있다. 즉, 검출부(38)는, 시험 명령열의 실행에 앞서 제어 장치(14)가 특정한 출력 단자에 대하여, 출력 신호의 값이 기대값과 일치하는지 여부를 검출할 수 있다.
도 5는, 실행부(20)에 의해 실행되는 시컨스의 일례를 나타내는 플로우 차트를 도시한다. 도 6a, 도 6b 및 도 6c는, 도 5에 도시된 시컨스를 실행시키기 위한, 단자 대응 기억부(42)에 기억되는 대상 플래그의 일례를 도시한다. 도 7은, 도 5에 나타나는 시컨스를 실행시키기 위한, 시험 명령열의 일례를 도시한다.
예를 들면, 실행부(20)가, 도 5의 플로우에 도시된 시컨스를 실행하는 것을 고려한다. 도 5의 플로우에 나타나는 시컨스는, 제1 출력 단자가 H 논리인 경우(S121의 예), 제1 분기처로 점프하고(S122), 제2 출력 단자가 H 논리인 경우(S123의 예), 제2 분기처로 점프하고(S124), 제3 출력 단자가 H 논리인 경우(S125의 예), 제3 분기처로 점프한다(S126). 또한, 도 5의 시컨스는, 제1 ~ 제3 출력 단자의 모두가 L 논리인 경우(S121의 아니오, S123의 아니오, S125의 아니오), 루프 내에서 처리를 대기한다.
이러한 시컨스를 실행하는 경우, 제어 장치(14)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 제1 출력 단자에 대응하는 단자 대응 기억부(42)에 예를 들면 도 6a에 도시된 바와 같은 대상 플래그를 기입한다. 즉, 제어 장치(14)는, 식별 정보 1에 값 1, 식별 정보 2, 3에 값 0의 대상 플래그를 기입한다.
또한, 제어 장치(14)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 제2 출력 단자에 대응하는 단자 대응 기억부(42)에 예를 들면 도 6b에 도시된 바와 같은 대상 플래그를 기입한다. 즉, 제어 장치(14)는, 식별 정보 2에 값 1, 식별 정보 1, 3에 값 0의 대상 플래그를 기입한다.
또한, 제어 장치(14)는, 실행부(20)에 의한 시험 명령열의 실행에 앞서, 제3 출력 단자에 대응하는 단자 대응 기억부(42)에 예를 들면 도 6b에 도시된 바와 같은 대상 플래그를 기입한다. 즉, 제어 장치(14)는, 식별 정보 3에 값 1, 식별 정보 1, 2에 값 0의 대상 플래그를 기입한다.
아울러, 이러한 시컨스를 실행하는 경우, 제어 장치(14)는, 도 7에 도시된 바와 같은, 시험 명령열을 실행부(20)에 실행시킨다. 또한, 도 7의 시험 명령열에서, NOP 명령은, 다음의 어드레스의 명령으로 처리를 이행하는 명령이다. JMP 명령은, 지정한 어드레스의 명령으로 전(前)방향 점프하는 명령이다.
FLGLi 명령은, 검출 명령의 일례이다. 보다 자세하게는, FLGLi 명령은, 오퍼랜드에 식별 정보를 포함하여, 식별 정보에 의해 지정된 출력 단자의 출력 신호의 값과 기대값이 일치하는지 여부를 검출부(38)에 의해 검출시킨다. 그리고, FLGLi 명령은, 일치하는 경우에는, 지정한 어드레스 i로 점프하고, 불일치하는 경우에는 다음의 어드레스의 명령으로 처리를 이행한다.
도 7에 도시된 시험 명령열은, JMP 명령에서 형성된 루프(어드레스 0003 ~ 0010) 내에, 제1 FLGLi 명령(어드레스 0004), 제2 FLGLi 명령(어드레스 0006), 및 제3 FLGLi 명령(어드레스 0008)이 배치된다. 제1 FLGLi 명령(어드레스 0004)은, 제1 출력 단자(P1)의 값이 H 논리에 일치하는지 여부를 검출하여, 일치하는 경우에는, 어드레스 1001로 점프하여 루프를 벗어난다. 제2 FLGLi 명령(어드레스 0006)은, 제2 출력 단자(P2)의 값이 H 논리에 일치하는지 여부를 검출하여, 일치하는 경우에는, 어드레스 2001에 점프하여 루프를 벗어난다. 제3 FLGLi 명령(어드레스 0008)은, 제3 출력 단자(P3)의 값이 H 논리에 일치하는지 여부를 검출하여, 일치하는 경우에는, 어드레스 3001에 점프하여 루프를 벗어난다.
본 실시 형태에 관한 시험 장치(10)는, 이러한 일치/불일치를 검출하는 출력 단자를 시험 시컨스 중에서 동적으로 변경할 수 있다. 이 결과, 시험 장치(10)는, 피시험 디바이스(300)의 복수의 출력 신호에 의해 나타내진 3 이상의 상태의 각각 마다, 시험 명령열 중에서의 다른 명령으로 점프시킬 수 있다.
이상, 본 발명을 실시의 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

Claims (8)

  1. 복수의 출력 단자를 구비한 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 기억부;
    상기 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 검출부;
    상기 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 실행부로서, 상기 검출부에 의한 검출 결과에 따라 상기 시험 명령열의 실행 시컨스를 변경하는 적어도 2개의 상이한 검출 명령열을 실행하는 상기 실행부; 및
    상기 실행부에 의한 2개의 상이한 검출 명령열의 실행에 있어서, 상기 기억부 내의 다른 설정 데이터를 선택하여 상기 검출부에 공급하는 선택부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 실행부는, 상기 검출부에 공급해야 할 상기 설정 데이터의 식별 정보를 오퍼랜드로서 포함한 상기 검출 명령을 실행하고,
    상기 선택부는, 각각의 상기 검출 명령의 실행에 있어서, 상기 검출 명령에 포함되는 상기 식별 정보에 대응하는 상기 설정 데이터를 상기 기억부로부터 선택 하여 상기 검출부에 공급하는,
    시험 장치.
  3. 제2항에 있어서,
    상기 기억부는, 상기 복수의 출력 단자의 각각에 대응하여, 대응하는 상기 출력 단자를 상기 검출부에 의한 검출 대상으로 하는지 여부를 나타내는 대상 플래그를 상기 식별 정보의 값마다 기억하는 단자 대응 기억부를 포함하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 검출부는,
    상기 복수의 출력 단자의 각각에 대응하여 설치되어, 대응하는 상기 출력 단자가 검출 대상이 아닌 것을 나타내는 대상 플래그가 대응하는 상기 단자 대응 기억부로부터 공급된 것, 또는 대응하는 상기 출력 단자가 검출 대상인 것을 나타내는 대상 플래그가 대응하는 상기 단자 대응 기억부로부터 공급되는 한편, 해당 출력 단자로부터의 출력 신호의 값이 기대값과 일치한 것을 조건으로 하여, 해당 출력 단자로부터의 출력 신호가 기대값과 일치한 것을 나타내는 핀 매치 신호를 출력하는 단자 대응 검출부; 및
    모든 상기 단자 대응 검출부로부터 핀 매치 신호가 출력된 것에 따라, 검출 대상으로 하는 출력 단자로부터의 출력 신호가 기대값과 일치한 것을 나타내는 전체 매치 신호를 출력하는 전체 매치 검출부
    를 포함하고,
    상기 실행부는, 상기 전체 매치 신호의 값에 따라 상기 시험 명령열의 실행 시컨스를 변경하는,
    시험 장치.
  5. 제4항에 있어서,
    해당 시험 장치에 의한 상기 피시험 디바이스의 시험을 제어하는 제어 프로그램을 실행하는 제어 장치를 더 포함하고,
    상기 제어 장치는, 상기 실행부에 의한 상기 시험 명령열의 실행에 앞서, 상기 제어 프로그램 중에 기술된 상기 설정 데이터의 값을 상기 기억부에 기입하는,
    시험 장치.
  6. 제5항에 있어서,
    상기 실행부에 의한 상기 시험 명령열의 실행에 앞서, 상기 제어 장치는, 상기 제어 프로그램 중에 기술된 검출 대상이 될 수 있는 상기 출력 단자의 리스트에 기초하여, 검출 대상이 되지 않는 상기 출력 단자에 대응하는 상기 단자 대응 검출부를, 대상 플래그의 값에 관련되지 않고 핀 매치 신호를 출력하도록 설정하는,
    시험 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 실행부에 의한 상기 시험 명령열의 실행에 앞서, 상기 제어 장치는, 적어도 1개의 상기 식별 정보의 값에 대응하여, 모든 상기 출력 단자의 상기 단자 대응 기억부에 대응하는 상기 출력 단자를 검출 대상으로 하는 취지를 나타내는 대상 플래그를 기입하는,
    시험 장치.
  8. 복수의 출력 단자를 구비한 피시험 디바이스를 시험하는 시험 장치에 의해 실행되는 시험 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 실행부;
    상기 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 기억부; 및
    상기 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 검출부
    를 포함하고,
    상기 시험 방법은,
    상기 실행부가, 상기 피시험 디바이스를 시험하기 위한 시험 명령열을 실행하는 단계;
    상기 기억부가, 상기 복수의 출력 단자 중 적어도 1개의 출력 단자를 지정하는 복수의 설정 데이터를 기억하는 단계;
    상기 검출부가, 상기 설정 데이터에 의해 지정되는 출력 단자로부터의 출력 신호의 값이 기대값과 일치하는지 여부를 검출하는 단계; 및
    상기 검출부에 의한 검출 결과에 따라 상기 시험 명령열의 실행 시컨스를 변경하는 적어도 2개의 검출 명령의 실행에 있어서, 상기 기억부 내의 다른 설정 데이터를 선택하여 상기 검출부에 공급하는 단계
    를 포함하는,
    시험 방법.
KR1020117003479A 2008-09-04 2008-09-04 시험 장치 및 시험 방법 KR101213164B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/066004 WO2010026641A1 (ja) 2008-09-04 2008-09-04 試験装置および試験方法

Publications (2)

Publication Number Publication Date
KR20110039350A KR20110039350A (ko) 2011-04-15
KR101213164B1 true KR101213164B1 (ko) 2012-12-24

Family

ID=41796829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003479A KR101213164B1 (ko) 2008-09-04 2008-09-04 시험 장치 및 시험 방법

Country Status (4)

Country Link
US (1) US8880375B2 (ko)
JP (1) JP5153880B2 (ko)
KR (1) KR101213164B1 (ko)
WO (1) WO2010026641A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104204A (ja) * 2010-11-11 2012-05-31 Advantest Corp 試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10296952B4 (de) * 2001-06-13 2007-07-19 Advantest Corp. Vorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung
JP4282334B2 (ja) * 2003-02-04 2009-06-17 株式会社アドバンテスト 試験装置
WO2005124378A1 (ja) * 2004-06-17 2005-12-29 Advantest Corporation 試験装置及び試験方法
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
US7213182B2 (en) * 2005-01-19 2007-05-01 Advantest Corporation Test apparatus and test method
US7574633B2 (en) * 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium
US7774669B2 (en) * 2007-06-11 2010-08-10 Lsi Corporation Complex pattern generator for analysis of high speed serial streams

Also Published As

Publication number Publication date
US8880375B2 (en) 2014-11-04
JP5153880B2 (ja) 2013-02-27
JPWO2010026641A1 (ja) 2012-01-26
WO2010026641A1 (ja) 2010-03-11
KR20110039350A (ko) 2011-04-15
US20110196640A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
US7359822B2 (en) Testing device
US8032803B2 (en) Semiconductor integrated circuit and test system thereof
US7653854B2 (en) Semiconductor integrated circuit having a (BIST) built-in self test circuit for fault diagnosing operation of a memory
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US8059547B2 (en) Test apparatus and test method
US10936474B2 (en) Software test program generation
CN105190334B (zh) 使用多条处理路径进行器件测试的方法和装置
KR20090129474A (ko) 시험 장치 및 전자 디바이스
EP1865332A1 (en) Tester and testing method
US8418011B2 (en) Test module and test method
US7657812B2 (en) Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern
KR101213164B1 (ko) 시험 장치 및 시험 방법
CN111045880A (zh) 芯片测试方法、验证系统及存储介质
JP5226014B2 (ja) 試験装置
JP2019164095A (ja) 半導体集積回路
JP2008304986A (ja) 半導体集積回路
JP4486383B2 (ja) パターン発生器、及び試験装置
US7409609B2 (en) Integrated circuit with a control input that can be disabled
WO2002097822A1 (fr) Dispositif d'essai de semiconducteurs
KR19980042835A (ko) 시퀀스 제어회로
EP2141597B1 (en) Semiconductor integrated circuit
EP3998532A1 (en) Method for the selective tracing of the execution of instructions, related processing device and processor
JP2008089493A (ja) Icテスタ用組み込みソフトウェアのデバッグ方法
JP5104720B2 (ja) Icテスタ
JP2010043966A (ja) Icテスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 8