KR101212823B1 - 테스트 장치를 제어하기 위한 시스템 - Google Patents

테스트 장치를 제어하기 위한 시스템 Download PDF

Info

Publication number
KR101212823B1
KR101212823B1 KR1020120055249A KR20120055249A KR101212823B1 KR 101212823 B1 KR101212823 B1 KR 101212823B1 KR 1020120055249 A KR1020120055249 A KR 1020120055249A KR 20120055249 A KR20120055249 A KR 20120055249A KR 101212823 B1 KR101212823 B1 KR 101212823B1
Authority
KR
South Korea
Prior art keywords
test
tester
server
network
testers
Prior art date
Application number
KR1020120055249A
Other languages
English (en)
Inventor
이민재
임지훈
박종석
Original Assignee
주식회사 아이티엔티
(주)유테크솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엔티, (주)유테크솔루션 filed Critical 주식회사 아이티엔티
Priority to KR1020120055249A priority Critical patent/KR101212823B1/ko
Application granted granted Critical
Publication of KR101212823B1 publication Critical patent/KR101212823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 장치를 제어하기 위한 시스템에 관한 것으로서, 보다 구체적으로는 반도체 소자를 테스트하기 위한 시스템에 있어서, 상기 반도체 소자를 테스트하기 위한 테스트 수행신호를 생성하는 서버; 및 네트워크를 통하여 상기 서버와 연결되고, 상기 테스트 수행신호를 수신하여 상기 반도체 소자를 순차적으로 테스트하는 복수의 테스터를 포함하고, 상기 복수의 테스터는 하나의 테스터마다 상기 서버와 유기적인 인터페이스 및 프로토콜에 의해 연결되어 독자적으로 동작하는 것을 그 구성상의 특징으로 한다.
본 발명에서 제안하고 있는 테스트 장치를 제어하기 위한 시스템에 따르면, 서버와 테스터 간의 능동적인 판단과 유기적인 정보통신을 토대로 테스터를 독자적으로 동작시킴으로써, 네트워크 장애 시 홀딩을 방지하고 테스터의 성능을 유지시킬 수 있다. 또한, 본 발명에 따르면, 네트워크 장애 시 테스터가 복구 시점에 다시 서버와의 정보통신을 재계함으로써, 전체 테스트 시스템의 홀딩을 방지할 수 있다.

Description

테스트 장치를 제어하기 위한 시스템{A SYSTEM FOR CONTROLLING TEST DEVICE}
본 발명은 테스트 장치를 제어하기 위한 시스템에 관한 것으로서, 보다 구체적으로는 서버와 테스터 간의 유기적 인터페이스 및 프로토콜을 이용하여 작업 노드를 줄이고, 네트워크 장애 시 홀딩을 방지하는 테스트 장치를 제어하기 위한 시스템에 관한 것이다.
공업화 및 산업화가 진행해감에 따라 제품 생산의 효율성을 제고하기 위한 다양한 형태의 자동화된 테스트 장치가 개발되어 왔다. 특히, 반도체 생산 기술의 발전과 더불어 반도체의 집적도가 높아지고 종류가 더욱 다양해짐에 따라 테스트 과정은 더욱 복잡하게 되었으며, 테스트 장치는 더욱 정교한 하드웨어와 소프트웨어를 요구하게 되었다.
테스트 장치는 웨이퍼 또는 집적회로들을 테스트하기 위하여 일반적으로 테스터 내부에 구비되는 테스트 프로그램의 제어 하에 동작한다. 테스트 프로그램은 네트워크를 통하여 연결된 서버로부터 입력된 데이터를 수신하여 반도체 장치의 다양한 특성들을 테스트한다.
도 1은 일반적인 반도체 테스트 장치를 간략히 도시한 도면이다. 도 1을 참조하면, 일반적인 반도체 테스트 장치(10)는 서버(12) 및 복수의 테스터(14)를 포함한다. 서버(12)는 복수의 테스터(14)와 연결되어 복수의 테스터(14)의 구동을 제어한다. 복수의 테스터(14)는 반도체 장치의 이상 유무에 대한 테스트를 수행한다. 여기서, 서버(12)는 네트웨어(Net-Ware)를 이용하여 테스터(14)를 제어하는 것이 가능했지만, 간혹 네트워크 장애 시 반도체 테스트 장치(10)의 전체 시스템 자체가 홀딩(Holding)되는 등의 고질적인 문제를 해결하기 어려운 문제점이 있다.
이와 관련된 기술로서, 대한민국 공개특허 제2006-0067055호(발명의 명칭: 테스트 장치를 원격 제어하기 위한 시스템 및 그 방법)는, 반도체 테스트 공정에서, 멀티 플랫폼을 지원하여 테스트 장치를 원격 제어하기 위한 네트워크 시스템 및 그의 처리방법을 개시하고 있다.
본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 서버와 테스터 간의 능동적인 판단과 유기적인 정보통신을 토대로 테스터를 독자적으로 동작시킴으로써 네트워크 장애 시 홀딩을 방지하고 테스터의 성능을 유지시키는, 테스트 장치를 제어하기 위한 시스템을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은, 네트워크 장애 시 테스터가 복구 시점에 다시 서버와의 정보통신을 재계하여 홀딩을 방지하는, 테스트 장치를 제어하기 위한 시스템을 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 테스트 장치를 제어하기 위한 시스템은,
반도체 소자를 테스트하기 위한 시스템에 있어서,
상기 반도체 소자를 테스트하기 위한 테스트 수행신호를 생성하는 서버; 및
네트워크를 통하여 상기 서버와 연결되고, 상기 테스트 수행신호를 수신하여 상기 반도체 소자를 순차적으로 테스트하는 복수의 테스터를 포함하고,
상기 복수의 테스터는 하나의 테스터마다 상기 서버와 유기적인 인터페이스 및 프로토콜에 의해 연결되어 독자적으로 동작하는 것을 그 구성상의 특징으로 한다.
바람직하게는, 상기 복수의 테스터는,
각 테스터마다 제어 프로그램을 포함하고, 상기 제어 프로그램이 제공하는 상기 인터페이스 및 프로토콜을 이용하여 상기 테스트 진행 상황 및 상기 네트워크 상태를 상기 서버와 통신할 수 있다.
더욱 바람직하게는, 상기 제어 프로그램은,
상기 네트워크 장애 시 연관된 테스터를 복구시키고, 상기 복구 시점에 상기 통신을 재계할 수 있다.
바람직하게는, 상기 복수의 테스터는,
상기 서버와 통신하기 위한 LAN(Local Area Network)을 포함하는 통신수단을 구비할 수 있다.
더욱 바람직하게는, 상기 인터페이스 및 프로토콜은,
GPIB(General Purpose Interface Bus) 방식 또는 RS232 방식을 포함하는 통신수단을 구비할 수 있다.
본 발명에서 제안하고 있는 테스트 장치를 제어하기 위한 시스템에 따르면, 서버와 테스터 간의 능동적인 판단과 유기적인 정보통신을 토대로 테스터를 독자적으로 동작시킴으로써, 네트워크 장애 시 홀딩을 방지하고 테스터의 성능을 유지시킬 수 있다.
또한, 본 발명에 따르면, 네트워크 장애 시 테스터가 복구 시점에 다시 서버와의 정보통신을 재계함으로써, 전체 테스트 시스템의 홀딩을 방지할 수 있다.
도 1은 일반적인 반도체 테스트 장치를 간략히 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템을 간략하게 나타낸 블록도.
도 3은 본 발명의 일 실시예에 따른 테스트 장치 관리 서버 및 테스터를 간략하게 나타낸 블록도.
도 4는 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템의 동작을 단계별로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 ‘연결’되어 있다고 할 때, 이는 ‘직접적으로 연결’되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 ‘간접적으로 연결’되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 ‘포함’한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 2는 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템을 간략하게 나타낸 블록도이고, 도 3은 본 발명의 일 실시예에 따른 테스트 장치 관리 서버 및 테스터를 간략하게 나타낸 블록도이다. 도 2 및 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템(100)은, 테스트 장치 관리 서버(110) 및 테스터(120)를 포함한다.
테스트 장치 관리 서버(110)는 통상적인 네트워크 서버로 구현될 수 있다. 네트워크 서버란, 일반적으로 사설 인트라넷 또는 인터넷과 같은 컴퓨터 네트워크를 통해 다른 네트워크 서버와 통신이 가능한 하위 장치와 연결되어 작업 수행 요청을 접수하고 그에 대한 작업을 수행하여 제공하는 컴퓨터 시스템 및 컴퓨터 소프트웨어(네트워크 서버 프로그램)를 뜻하는 것이다. 그러나 이와 같은 네트워크 서버 프로그램 이외에도, 네트워크 서버상에서 동작하는 일련의 응용 프로그램과 경우에 따라서는 내부에 구축되어 있는 각종 데이터베이스를 포함하는 넓은 개념으로 이해되어야 할 것이다. 이러한 네트워크 서버는, 도스(DOS), 윈도우(Window), 리눅스(Linux), 유닉스(Unix) 또는 매킨토시(Macintosh) 등의 운영체제에 따라 다양하게 제공되고 있는 네트워크 서버 프로그램을 이용하여 구현될 수 있다.
테스트 장치 관리 서버(110)는 자체 내의 데이터베이스(112)에 반도체 제품을 테스트하기 위한 테스트 프로그램을 프로그램 버전(Version)별로 디렉터리(Directory)를 구성하여 저장할 수 있다. 또한, 테스트 장치 관리 서버(110)는 테스터(130)로부터 ‘테스트 결과에 관한 정보’를 수신하여 테스트 데이터베이스(112)에 저장할 수 있다. 또한, 테스트 프로그램 관리 서버(110)는 저장한 ‘테스트 결과에 관한 정보’를 관리자 또는 작업자로부터 요청이 있는 경우에 화면에 출력하게 할 수 있다.
테스트 데이터베이스(112)는, 데이터베이스 관리 시스템(Database Management System; DBMS) 프로그램을 이용하여 컴퓨터 시스템의 저장 공간에 구현된 데이터 구조를 의미하는 것으로서, 데이터의 검색, 삭제, 편집 및 추가 등을 자유롭게 행할 수 있는 데이터 저장 형태를 뜻한다. 이와 같은 데이터베이스는, 오라클(Oracle), 인포믹스(informix), 사이베이스(Sybase), MS SQL(Microsoft Structured Query Language) 또는 DB2와 같은 관계형 데이터베이스 관리 시스템(Relational Database Management System; RDBMS)을 이용하여 본 발명의 목적에 맞게 구현될 수 있고, 데이터의 저장, 검색, 삭제, 편집 및 추가 등의 기능을 수행하기 위한 적당한 필드(Field) 또는 엘리먼트들을 가지고 있다.
테스트 데이터베이스(112)는 테스트 장치 관리 서버(110)로부터 테스트 결과 값을 수신하여 저장할 수 있다. 테스트 데이터베이스(112)는 ‘테스트 결과에 관한 정보’를 각 테스트 이벤트(Event) 별, 테스트 장비별, 테스트 제품별로 구분하여 저장할 수 있다. 또한, 테스트 데이터베이스(112)는 테스트 장치 관리 서버(110)로부터 요청이 있는 경우에 ‘테스트 결과에 관한 정보’를 검색하여 테스트 장치 관리 서버(110)로 전송할 수 있다.
또한, 테스트 장치 관리 서버(110)는 자체 내의 테스트 수행신호 생성부(114)를 통하여 반도체 소자를 테스트하기 위한 테스트 수행신호를 생성할 수 있다.
테스터(130)는 반도체 소자의 전기적 특성을 테스트하는 장비로서, 테스터(130)에는 프로버(140)(prover) 및 핸들러(150)(handler) 등의 하위 장비들을 제어하기 위해 중앙 처리 장치, 메모리 등의 컴퓨터 시스템이 내장되어 있으며, 반도체 소자를 전기적으로 검사하기 위한 전원 공급기, 전류/전압 측정기, 클락 발생기(Clock Generator) 등의 부가 장치가 장착될 수 있다.
테스터(130)는 테스트 장치 관리 서버(110), 프로버(140) 및 핸들러(150)와 연결될 수 있다. 테스터(130)는 테스트 장치 관리 서버(110)로부터 테스트 수행신호를 수신하여 반도체 소자를 테스트하는 역할을 수행할 수 있다. 즉, 테스트 수행신호에 의해 테스트 프로그램을 실행하여 프로버(140) 및 핸들러(150) 등의 하위의 장비를 제어할 수 있다.
여기서, ‘테스트 수행신호’는 테스터(130)가 테스트를 수행할 제품 또는 작업자를 인식하여 테스트를 수행하기 위한 정보로서, 예를 들면, 제품의 로트(Lot) 번호, 테스터(130)의 ID, 제품명 등을 포함하여 형성될 수 있다.
본 발명의 바람직한 실시예에 따른 테스터(130)는 복수 개가 일괄적으로 연결되고, 하나의 테스터(130)마다 테스트 장치 관리 서버(110)와 유기적인 인터페이스 및 프로토콜에 의해 연결되어 독자적으로 동작할 수 있다.
즉, 복수의 테스터(130)는 각 테스터마다 제어 프로그램을 포함하고, 상기 제어 프로그램이 제공하는 인터페이스 및 프로토콜을 이용하여 테스트 진행 상황 및 네트워크 상태를 테스트 장치 관리 서버(110)와 통신할 수 있다. 테스터(130)의 제어 프로그램은, 네트워크 장애 시 연관된 테스터를 복구시키고, 복구 시점에 상기 통신을 재계할 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 테스터(130)는 ‘테스트 결과에 관한 정보’를 테스트 장치 관리 서버(110)로 전송하여 테스트 데이터베이스(120)에 저장할 수 있다. 여기서, ‘테스트에 결과에 관한 정보’는 테스터(130) 자체 내의 소프트 빈(Soft Bean) 정보, 프로버(140)로부터 수신한 웨이퍼(Wafer)의 좌표(X-Y Coordination) 정보, 핸들러(150)로부터 수신한 온도 값, 잼(Jam) 코드 정보 및 그 정보들을 이용하여 계산한 결괏값을 포함할 수 있다.
따라서 본 발명의 바람직한 실시예에 따른 테스터(130)는, 테스트 프로그램 관리 서버(110)와 데이터를 송수신하기 위한 통신 수단, 및 프로버(140) 및 핸들러(150)와 데이터를 송수신하기 위한 통신 수단을 구비할 수 있다. 테스트 장치 관리 서버(110)와 데이터를 송수신하기 위한 통신 수단으로서는 LAN(Local Area Network) 등이 사용될 수 있으며, 프로버(140) 및 핸들러(150)와 데이터를 송수신하기 위한 통신 수단으로서 GPIB(General Purpose Interface Bus) 등의 병렬 통신 방식 또는 RS232, RS485, USB(Universal Serial Bus) 등의 직렬 통신 방식의 통신 수단이 사용될 수 있다.
여기서, GPIB는 센서나 프로그래밍이 가능한 기기 장치 등을 컴퓨터에 접속할 때 사용되는 IEEE 488 표준 병렬 인터페이스를 말한다. 또한, RS232 또는 RS485 등은 EIA(Electronic Industries Association)에 의해 승인된 직렬 장치 접속용 표준 인터페이스이다.
또한, 본 발명의 바람직한 실시예에 따른 테스터(130)는 GUI를 제공하는 데에 있어서, 테스터의 운영 체제와 관계없이 동일한 GUI를 제공하기 위한 제어 프로그램을 내장할 수 있다. 여기서, 제어 프로그램은 테스터(130)에 내장된 컴퓨터 시스템의 운영 체제와 관계없이 동일한 GUI를 제공하기 위해 펄(Perl), 자바 스크립트(Java Script), TCL/TK(Tool Command Language/Tool Kit) 등과 같은 프로그래밍 언어를 사용하여 작성될 수 있다.
본 발명에서 운영 체제와 관계없이 동일한 GUI를 제공할 수 있도록 작성된 제어 프로그램을 사용하는 이유는 후술하는 바와 같다. 도 2에서는 설명의 편의를 위하여 동일한 형태의 복수의 테스터들(130)을 도시하였으나, 실제로는 서로 다른 형태의 테스터들이 존재할 수 있다. 이러한 서로 다른 테스터들을 생산하는 제조업체가 상이할 수 있기 때문에 각 테스터에서 사용하는 컴퓨터 시스템의 운영 체제 또한 상이할 수 있다. 종래에는 상이한 운영 체제로 인하여 테스터에 출력되는 GUI 또한 상이했었고, 이는 작업자가 테스트 과정을 모니터링하기 위해 다수의 GUI에 대해 숙지하여야 하는 어려움이 존재했으며, 이로 인해 작동 및 모니터링 작업에 오류가 발생할 개연성이 컸다. 본 발명에 의하면, 전술한 바와 같이 GUI를 통일함으로써 작업자의 부담을 줄일 수 있으며, 테스트 과정의 오류 발생 확률을 낮출 수 있다.
프로버(140)는 웨이퍼로 제작한 칩을 테스트하기 위해 상온에서 웨이퍼를 운반, 정렬 및 위치시키는 역할을 수행하는 장비이다. 또한, 프로버(140)는 작업대 위의 전력 패드 또는 입/출력 패드를 정밀한 전기 프로버(140)와 연결하고 각각의 소형 다이 패드를 테스터(130)와 연결하는 역할을 수행하는 프로브 카드(미도시)와 소프트웨어 제어 하에서 칩을 구동시켜 웨이퍼의 기능을 점검하는 자동 테스트 장비(ATE : Automatic Test Equipment)를 포함할 수 있다. 프로버(140)는 테스터(130)와 연결되어 웨이퍼의 좌표값을 테스터(130)로 전송할 수 있다.
핸들러(150)는 패키지 테스트로서 칩을 테스트하기 위해 칩을 운반하여 소켓에 위치시키고 주변 온도를 특정한 온도로 설정하는 역할을 수행하는 장비이다. 또한, 핸들러(150)는 칩의 핀과 소켓을 접속하는 DUT(Device Under Test) 보드(Board) 및 소프트웨어 제어 하에서 칩의 성능을 평가하는 자동 테스트 장치를 포함할 수 있다. 핸들러(150)는 테스터(130)와 연결되어 온도 값, 잼 코드 등의 정보를 테스터(130)로 전송할 수 있다.
도 4는 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템의 동작을 단계별로 나타내는 도면이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템의 동작은, 테스트 수행신호를 생성하는 단계(S410), 반도체 소자를 순차적으로 테스트하는 단계(S420), 테스트 진행상황 및 네트워크 상태를 통신하는 단계(S430), 및 네트워크 장애 시, 해당 테스터 복구 및 통신 재계 단계(S440)를 포함할 수 있다.
단계 S410은, 테스트 수행신호를 생성하는 역할을 한다. 본 단계는, 테스트 장치 관리 서버(110)에서 자체 내의 테스트 수행신호 생성부(114)를 통하여 반도체 소자를 테스트하기 위한 테스트 수행신호를 생성하는 과정에 해당한다.
단계 S420은, 반도체 소자를 테스트하는 역할을 한다. 본 단계는, 테스터(130)가 테스트 장치 관리 서버(110)로부터 테스트 수행신호를 수신하여 반도체 소자를 테스트하는 과정에 해당한다. 테스트 수행신호에 의해 테스트 프로그램을 실행하여 프로버(140) 및 핸들러(150) 등의 하위의 장비를 제어함으로써 반도체 소자를 테스트할 수 있다. 여기서, ‘테스트 수행신호’는 테스터(130)가 테스트를 수행할 제품 또는 작업자를 인식하여 테스트를 수행하기 위한 정보로서, 예를 들면, 제품의 로트(Lot) 번호, 테스터(130)의 ID, 제품명 등을 포함하여 형성될 수 있다.
단계 S430은, 테스트 진행 상황 및 네트워크 상태를 통신하는 역할을 한다. 본 단계는, 복수 개가 일괄적으로 연결되고, 하나의 테스터(130)마다 테스트 장치 관리 서버(110)와 유기적인 인터페이스 및 프로토콜에 의해 연결되어 독자적으로 동작하는 테스터(130)가 인터페이스 및 프로토콜을 이용하여 테스트 진행 상황 및 네트워크 상태를 테스트 장치 관리 서버(110)와 통신하는 과정에 해당한다. 즉, 복수의 테스터(130)는 각 테스터마다 제어 프로그램을 포함하고, 제어 프로그램이 제공하는 인터페이스 및 프로토콜을 이용하여 테스트 진행 상황 및 네트워크 상태를 테스트 장치 관리 서버(110)와 통신할 수 있다.
단계 S440은, 네트워크 장애 시, 해당 테스터를 복구 및 통신 재계하는 역할을 한다. 본 단계는, 각 테스터(130)에 포함된 제어 프로그램이 제공하는 인터페이스 및 프로토콜을 이용하여 테스트 진행 상황 및 네트워크 상태를 테스트 장치 관리 서버(110)와 통신하는 과정에 대한 결과로서, 네트워크 장애가 발생했을 때, 네트워크 장애와 연관된 테스터를 복구시키고, 복구 시점에 통신을 재계하는 과정에 해당한다.
본 발명에서 제안하고 있는 테스트 장치를 제어하기 위한 시스템에 따르면, 서버와 테스터 간의 능동적인 판단과 유기적인 정보통신을 토대로 테스터를 독자적으로 동작시킴으로써, 네트워크 장애 시 홀딩을 방지하고 테스터의 성능을 유지시킬 수 있다.
또한, 본 발명에 따르면, 네트워크 장애 시 테스터가 복구 시점에 다시 서버와의 정보통신을 재계함으로써, 전체 테스트 시스템의 홀딩을 방지할 수 있다.
이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
100: 본 발명의 일 실시예에 따른 테스트 장치를 제어하기 위한 시스템
110: 테스트 장치 관리 서버 130: 테스터
140: 프로버 150: 핸들러
S410: 테스트 수행신호를 생성하는 단계
S420: 반도체 소자를 순차적으로 테스트하는 단계
S430: 테스트 진행상황 및 네트워크 상태를 통신하는 단계
S440: 네트워크 장애 시, 해당 테스터 복구 및 통신 재계 단계

Claims (5)

  1. 반도체 소자를 테스트하기 위한 테스트 장치를 제어하기 위한 시스템에 있어서,
    상기 반도체 소자를 테스트하기 위한 테스트 수행신호를 생성하는 서버; 및
    네트워크를 통하여 상기 서버와 연결되고, 상기 테스트 수행신호를 수신하여 상기 반도체 소자를 순차적으로 테스트하는 복수의 테스터를 포함하고,
    상기 복수의 테스터는 하나의 테스터마다 상기 서버와 유기적인 인터페이스 및 프로토콜에 의해 연결되어 독자적으로 동작하며, 각 테스터마다 제어 프로그램을 포함하고, 상기 제어 프로그램이 제공하는 상기 인터페이스 및 프로토콜을 이용하여 상기 테스트의 진행 상황 및 상기 네트워크의 상태를 상기 서버와 통신하며, 상기 네트워크의 장애 시 연관된 테스터를 복구시키고, 상기 복구의 시점에 상기 통신을 재계하는 것을 특징으로 하는 테스트 장치를 제어하기 위한 시스템.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 복수의 테스터는,
    상기 서버와 통신하기 위한 LAN(Local Area Network)을 포함하는 통신수단을 구비하는, 테스트 장치를 제어하기 위한 시스템.
  5. 제1항에 있어서, 상기 인터페이스 및 프로토콜은,
    GPIB(General Purpose Interface Bus) 방식 또는 RS232 방식을 포함하는 통신수단을 구비하는, 테스트 장치를 제어하기 위한 시스템.
KR1020120055249A 2012-05-24 2012-05-24 테스트 장치를 제어하기 위한 시스템 KR101212823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120055249A KR101212823B1 (ko) 2012-05-24 2012-05-24 테스트 장치를 제어하기 위한 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120055249A KR101212823B1 (ko) 2012-05-24 2012-05-24 테스트 장치를 제어하기 위한 시스템

Publications (1)

Publication Number Publication Date
KR101212823B1 true KR101212823B1 (ko) 2012-12-21

Family

ID=47907762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120055249A KR101212823B1 (ko) 2012-05-24 2012-05-24 테스트 장치를 제어하기 위한 시스템

Country Status (1)

Country Link
KR (1) KR101212823B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023121407A1 (ko) * 2021-12-23 2023-06-29 엘지이노텍 주식회사 네트워크 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023121407A1 (ko) * 2021-12-23 2023-06-29 엘지이노텍 주식회사 네트워크 테스트 방법

Similar Documents

Publication Publication Date Title
US20060212253A1 (en) Intelligent measurement modular semiconductor parametric test system
EP1149385B1 (en) Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation
US7323899B2 (en) System and method for resumed probing of a wafer
KR101025527B1 (ko) 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치
CN104518924B (zh) 自动化测试及结果比对方法及系统
US7583833B2 (en) Method and apparatus for manufacturing data indexing
US10955468B2 (en) Wafer probe resumption of die testing
CN107462821B (zh) 晶圆测试机台的远端监控方法及系统
TWI744511B (zh) 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
US7230417B2 (en) Test system of semiconductor device having a handler remote control and method of operating the same
CN115598495A (zh) 芯片测试配置生成方法、测试方法、装置及电子设备
KR101212823B1 (ko) 테스트 장치를 제어하기 위한 시스템
US10658211B2 (en) Data structures for semiconductor die packaging
CN104050308A (zh) 切割诊断（cid）—提高成品率陡升工艺的产量的方法
KR100636404B1 (ko) 자동화 제어 프로그램을 이용한 테스트 방법 및 시스템
CN109150596B (zh) 一种scada系统实时数据转储方法和装置
CN113012410B (zh) 一种晶圆测试预警方法
US7408339B2 (en) Test system of semiconductor device having a handler remote control and method of operating the same
WO2012014303A1 (ja) 半導体集積回路装置、その制御方法及び情報処理装置
Ng et al. Improving efficiency of IC burn-In testing
CN103972122A (zh) 一种晶圆针测方法及装置
CN112834907A (zh) 一种支持log文件配置的测试系统
US8228084B1 (en) Systems and methods for self-testing of integrated devices during production
US12051317B2 (en) Adaptive automated alarm response system
CN111008113A (zh) 一种SAS-Expander测试方法和工具

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 8