KR101209475B1 - Semiconductor package using interposer - Google Patents

Semiconductor package using interposer Download PDF

Info

Publication number
KR101209475B1
KR101209475B1 KR1020110079908A KR20110079908A KR101209475B1 KR 101209475 B1 KR101209475 B1 KR 101209475B1 KR 1020110079908 A KR1020110079908 A KR 1020110079908A KR 20110079908 A KR20110079908 A KR 20110079908A KR 101209475 B1 KR101209475 B1 KR 101209475B1
Authority
KR
South Korea
Prior art keywords
interposer
chip
substrate
printed circuit
circuit board
Prior art date
Application number
KR1020110079908A
Other languages
Korean (ko)
Inventor
이재웅
김병진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110079908A priority Critical patent/KR101209475B1/en
Application granted granted Critical
Publication of KR101209475B1 publication Critical patent/KR101209475B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

PURPOSE: A semiconductor package is provided to mount the interposer a PCB(Printed Circuit Board) interposer having a back volume space on a substrate and respectively attach a MEMS(Micro Electro Mechanical Systems) chip and an ASIC(Application-Specific Integrated Circuit) chip on and the substrate, thereby securing a large back volume space for the MEMS chip. CONSTITUTION: A semiconductor package comprises a substrate(10), a PCB interposer(20), a MEMS chip(30), an ASIC chip(40), and a lead(50). A Borland(22) is formed on the top of the PCB interposer, a via-hole for the electric conduction is formed in the vertical direction of the interposer, and a back volume space(24) is formed in the central portion of the interposer. The MEMS chip comprises a membrane(32) which corresponds to the back volume space while being laminated and attached on the Borland of the PCB interposer by the medium of a conductive bump(34). The ASIC chip is electrically connected to the MEMS chip through the PCB interposer or the substrate. The lead comprises a sound wave induction hole(52) corresponding to the membrane.

Description

인터포져를 이용한 반도체 패키지{Semiconductor package using interposer}Semiconductor package using interposer

본 발명은 인터포져를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 인터포져를 이용하여 멤스칩의 진동 울림 공간인 백 불륨 공간을 보다 크게 확보할 수 있도록 한 새로운 구조의 인터포져를 이용한 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package using an interposer, and more particularly, using a printed circuit board interposer and using a new structure interposer to secure a larger volume of space, which is a vibration ringing space of MEMS chips. A semiconductor package.

통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS) 디바이스가 공지되어 있으며, 여기에는 멤스(MEMS) 칩과 에이직(ASIC) 칩이 포함되어 있다.Typically, micro-electro-mechanical system (MEMS) devices are known that convert physical phenomena such as pressure, acceleration, sound or light into electrical signals, including MEMS chips and ASIC chips. It is.

일종의 반도체 패키지인 마이크로-전자 기계적 시스템 디바이스는 멤스 칩과 에이직 칩이 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 상하로 적층 부착되거나, 측방향으로 배열되는 구조로 제조되고 있다.A micro-electromechanical system device, which is a kind of semiconductor package, is manufactured in a structure in which MEMS chips and AICS chips are stacked on top of each other (printed circuit boards, lead frames, LCCs, etc.) or arranged laterally.

여기서, 종래의 멤스 디바이스에 대한 일례를 첨부한 도 6을 참조로 살펴보면 다음과 같다.Here, referring to FIG. 6, which is an example of a conventional MEMS device, it is as follows.

인쇄회로기판(120)의 상면에 멤스 칩(100)과 이 멤스 칩(100)에 대한 신호 처리 소자인 에이직 칩(112)이 나란히 부착되는 바, 멤스 칩(100)은 기판(120)에 전기적 신호 전달 가능하게 도전성 금속 재질의 스터드 범프(123)로 부착되고, 에이직 칩(112)은 기판(120)에 도전성 와이어(124)로 연결된다.The MEMS chip 100 and the AC chip 112, which is a signal processing element for the MEMS chip 100, are attached to the upper surface of the printed circuit board 120, and the MEMS chip 100 is attached to the substrate 120. The electrical chip can be attached to the stud bump 123 of a conductive metal material, and the AC chip 112 is connected to the substrate 120 by a conductive wire 124.

상기 멤스 칩(100)은 마이크로폰, 휴대용 마이크 등에 사용될 수 있는 칩으로서, 그 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(128)이 부착되어 있다.The MEMS chip 100 is a chip that can be used for a microphone, a portable microphone, and the like, and a membrane 128 for detecting sound waves is attached to a hole formed in a central portion thereof.

또한, 기판(120) 위에는 멤스 칩(100)과 에이직 칩(112)을 비롯하여 와이어(124)를 외부로부터 보호하기 위한 외부캡(130)이 부착되고, 멤스 칩(110)과 외부캡(130) 간에는 밀봉을 위한 어코스틱 실(134, acoustic seal)이 부착되며, 물론 외부캡(130)에는 음파를 멤브레인(128)쪽으로 유도하기 위한 음파 유입구(132)이 형성되어 있다.In addition, an external cap 130 is attached on the substrate 120 to protect the wire 124 from the outside, including the MEMS chip 100 and the AC chip 112, and the MEMS chip 110 and the external cap 130. Acoustic seal 134 for sealing is attached between), and the outer cap 130 has a sound wave inlet 132 for guiding sound waves toward the membrane 128.

이때, 상기 멤스 칩(100)의 멤브레인(128)과 기판(120) 사이의 공간은 음파에 의하여 멤브레인(128)이 진동하는 진동 울림 공간인 백 볼륨(back volume) 공간(116)으로 형성된다.In this case, the space between the membrane 128 and the substrate 120 of the MEMS chip 100 is formed as a back volume space 116 that is a vibration ringing space in which the membrane 128 vibrates by sound waves.

따라서, 상기 외부캡(130)에 형성된 음파 유입구(132)을 통해 음파가 유입되면, 이 유입된 음파에 의하여 멤브레인(128)이 진동 울림 공간인 백 볼륨 공간(116)을 기반으로 진동을 하게 되고, 이 멤브레인(28)의 진동 신호가 멤스 칩(100)에서 기판(120)을 경유하여 에이직 칩(112)으로 전달되어 전기적 신호 처리가 이루어진 후, 기판(120)을 통해 출력된다.Therefore, when sound waves are introduced through the sound wave inlet 132 formed in the outer cap 130, the membrane 128 vibrates based on the back volume space 116, which is a vibration ringing space, by the introduced sound waves. In addition, the vibration signal of the membrane 28 is transferred from the MEMS chip 100 to the AIC chip 112 via the substrate 120 to perform electrical signal processing, and then is output through the substrate 120.

그러나, 종래 기술의 일례에 따른 멤스 디바이스는 멤스 칩의 멤브레인과 기판 사이의 공간 즉, 백 볼륨 공간이 매우 협소하여 멤스 칩의 멤브레인이 제대로 울리지 않는 단점이 있다.However, the MEMS device according to an example of the prior art has a disadvantage in that the space between the membrane and the substrate of the MEMS chip, that is, the back volume space, is very narrow so that the membrane of the MEMS chip does not ring properly.

여기서, 종래의 멤스 디바이스에 대한 다른 예를 첨부한 도 7을 참조로 살펴보면 다음과 같다.Here, referring to FIG. 7 attached to another example of the conventional MEMS device, it is as follows.

종래의 다른 예에 따른 멤스 디바이스는 캐비티기판(200)과 하부기판(202)을 도전 가능하게 적층 구성한 점에 특징이 있다.The MEMS device according to another example of the related art is characterized in that the cavity substrate 200 and the lower substrate 202 are laminated in a conductive manner.

상기 하부기판(202)은 상면 중앙영역에 반도체 칩 부착영역(204)이 형성되고, 반도체 칩 부착영역(204)의 외주부에는 전도성패턴(206)이 노출 형성된 구조로 구비된다.The lower substrate 202 has a structure in which a semiconductor chip attaching region 204 is formed in an upper surface central region, and a conductive pattern 206 is exposed on an outer circumferential portion of the semiconductor chip attaching region 204.

상기 캐비티 기판(200)은 상면 전체 표면에 걸쳐 가로 및 세로 방향을 따라 다수의 입출력패드(208)가 형성된 수평기판(210)과, 이 수평기판(210)의 저면에 도전 가능하게 일체로 형성되고 입출력패드(208)와 통전되는 전도성패턴(212)이 형성된 수직기판(214)으로 구성된다.The cavity substrate 200 is formed integrally with the horizontal substrate 210 having a plurality of input / output pads 208 formed along the entire surface of the upper surface in a horizontal and vertical direction, and the bottom surface of the horizontal substrate 210. The vertical substrate 214 is formed with a conductive pattern 212 that is electrically connected to the input / output pad 208.

따라서, 상기 하부기판(202)의 상면에 노출된 전도성패턴(206)과, 상기 캐비티 기판(200)의 수직기판(214) 저면에 노출된 전도성패턴(212)이 도전성 접착수단(215)에 의하여 연결됨에 따라, 하부기판(202)에 캐비티 기판(200)이 적층되며 부착된 상태가 된다.Accordingly, the conductive pattern 206 exposed on the upper surface of the lower substrate 202 and the conductive pattern 212 exposed on the bottom surface of the vertical substrate 214 of the cavity substrate 200 are formed by the conductive adhesive means 215. As it is connected, the cavity substrate 200 is stacked and attached to the lower substrate 202.

이때, 멤브레인(218)을 갖는 제1반도체 칩(220)이 하부기판(202)의 반도체 칩 부착영역(204)에 부착되되, 하부기판(202)의 관통구(216)가 형성된 위치에 부착되고, 또한 상기 하부기판(202)에는 제1반도체 칩(220)이 부착된 바로 옆에 제2반도체 칩(222)이 나란히 부착된다.In this case, the first semiconductor chip 220 having the membrane 218 is attached to the semiconductor chip attachment region 204 of the lower substrate 202, and is attached to the position where the through hole 216 of the lower substrate 202 is formed. In addition, a second semiconductor chip 222 is side-by-side attached to the lower substrate 202 directly next to the first semiconductor chip 220.

또한, 상기 하부기판(202)과 제1반도체 칩(220), 그리고 수평기판(210)과 제2반도체 칩(222)이 도전성 연결수단(224)에 의하여 전기적 신호 교환 가능하게 연결되고, 캐비티 기판(200)의 입출력패드(208)에는 해당 전자기기(예를 들어 가속도센서의 마더보드)에 부착되는 솔더볼(226)이 융착된다.In addition, the lower substrate 202 and the first semiconductor chip 220, and the horizontal substrate 210 and the second semiconductor chip 222 are electrically connected to each other by the conductive connecting means 224, and the cavity substrate. The solder ball 226 attached to the corresponding electronic device (for example, the motherboard of the acceleration sensor) is fused to the input / output pad 208 of the 200.

그러나, 종래의 다른 예에 따른 디바이스는 캐비티 기판에 멤스 칩 및 로직 칩인 제1 및 제2반도체 칩을 수용할 수 있는 캐비티 공간을 가공 제작하는데 어려움이 있고, 또한 캐비티기판 및 하부기판을 별도로 제작 구비함에 따른 비용이 매우 많이 드는 단점이 있었다.
However, the device according to another conventional example has a difficulty in fabricating and manufacturing a cavity space capable of accommodating the first and second semiconductor chips, which are MEMS chips and logic chips, on the cavity substrate, and also separately fabricating the cavity substrate and the lower substrate. There was a drawback of being very expensive.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 제조 비용을 크게 절감하면서도 인쇄회로기판 인터포져를 이용하여 멤스칩의 진동 울림 공간인 백 불륨 공간을 보다 크게 확보할 수 있도록 한 새로운 구조의 인터포져를 이용한 반도체 패키지를 제공하는데 그 목적이 있다.
The present invention has been made to solve the above-mentioned problems, and a new way to secure a large volume of the back volume of the vibration ring space of the MEMS chip using a printed circuit board interposer while significantly reducing the manufacturing cost. An object of the present invention is to provide a semiconductor package using an interposer having a structure.

상기한 목적을 달성하기 위한 본 발명은: 기판과; 상면에 볼랜드가 형성되고, 전기적 도전을 위한 비아홀이 상하방향으로 형성되며, 중앙부에는 백볼륨 공간이 형성된 구조로 구비되어, 기판에 전기적 신호 교환 가능하게 부착되는 인쇄회로기판 인터포져와; 상기 인쇄회로기판 인터포져의 볼랜드에 도전성 범프를 매개로 적층 부착되는 동시에 백볼륨 공간과 일치하는 멤브레인을 갖는 멤스 칩과; 상기 기판의 멤스 칩이 부착된 바로 옆에 나란히 부착되어, 인쇄회로기판 인터포져를 통하여 멤스 칩과 전기적으로 연결되거나, 또는 기판을 통하여 멤스 칩과 전기적으로 연결되는 에이직 칩과; 멤브레인과 일치하는 음파 유도구가 관통 형성된 구조로 구비되어, 멤스 칩의 상면에 밀착되는 동시에 테두리단이 기판에 부착되는 리드; 를 포함하여 구성된 것을 특징으로 하는 인터포져를 이용한 반도체 패키지를 제공한다.The present invention for achieving the above object is a substrate; A printed circuit board interposer having a ball land formed on an upper surface thereof, a via hole for electrical conduction formed in a vertical direction, and having a back volume space formed in a central portion thereof, the substrate interposer being attached to the substrate so as to exchange electrical signals; A MEMS chip laminated to and attached to the ball lands of the printed circuit board interposer and having a membrane coinciding with the back volume space; An AIC chip which is attached to the side of the substrate and directly adjacent to the MEMS chip, electrically connected to the MEMS chip through a printed circuit board interposer, or electrically connected to the MEMS chip through the substrate; A lead provided with a structure in which a sound wave guide hole coincides with the membrane, the lead being in close contact with the upper surface of the MEMS chip and attached to the substrate; It provides a semiconductor package using an interposer, characterized in that configured to include.

바람직하게는, 상기 인쇄회로기판 인터포져는 원피스 구조로서, 중앙에 백볼륨 공간이 관통 형성된 구조로 제작된 것임을 특징으로 한다.Preferably, the printed circuit board interposer is a one-piece structure, characterized in that the back volume space is formed in the structure formed through the center.

또는, 상기 인쇄회로기판 인터포져는 동일한 두 개의 블럭 타입 인쇄회로기판이 백볼륨 공간을 형성하며 서로 마주보는 투피스 구조로 제작된 것임을 특징으로 한다.Alternatively, the printed circuit board interposer is characterized in that the same two block type printed circuit board is formed in a two-piece structure facing each other forming a back volume space.

바람직하게는, 상기 에이직 칩과 기판이 도전성 플립 칩, 도전성 범프, 도전성 와이어 중 선택된 하나를 매개로 도전 가능하게 연결되어, 멤스 칩과 에이직 칩이 인쇄회로기판 인터포져 및 기판을 통하여 도전 가능하게 연결되는 것을 특징으로 한다.Preferably, the AICC chip and the substrate are electrically connected to each other by a selected one of a conductive flip chip, a conductive bump, and a conductive wire, so that the MEMS chip and the AIZ chip can be electrically conductive through the printed circuit board interposer and the substrate. It is characterized in that the connection.

또는, 상기 인쇄회로기판 인터포져와 에이직 칩이 도전성 와이어로 연결되는 동시에 에이직 칩이 기판과 도전성 와이어로 연결되어, 멤스 칩과 에이직 칩이 인쇄회로기판 인터포져을 통하여 도전 가능하게 연결되는 것을 특징으로 한다.
Alternatively, the printed circuit board interposer and the AIPS chip are connected with the conductive wire, and the AIDS chip is connected with the substrate and the conductive wire, so that the MEMS chip and the AICS chip are electrically connected through the printed circuit board interposer. It is characterized by.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

본 발명에 따르면, 중앙부에 백볼륨 공간을 갖는 원피스(one piece) 또는 투피스(two piece) 구조로 제작한 인쇄회로기판 인터포져를 기판에 탑재한 다음, 멤스칩 및 에이직 칩을 각각 인터포져 및 기판에 부착함으로써, 멤스 칩과 기판 사이에 존재하는 인터포져의 백볼륨 공간으로 인하여 멤스칩의 진동 울림 공간인 백 불륨 공간을 보다 크게 확보할 수 있다.According to the present invention, a printed circuit board interposer fabricated in a one piece or two piece structure having a back volume space at a central portion thereof is mounted on a substrate, and then the MEMS chip and AICC chip are respectively interposer and By attaching to the substrate, the back volume space of the oscillation ring space of the MEMS chip can be more secured due to the back volume space of the interposer existing between the MEMS chip and the substrate.

특히, 제조 비용을 크게 절감하면서도 인쇄회로기판 인터포져를 이용하여 멤스칩의 진동 울림 공간인 백 불륨 공간을 보다 크게 확보할 수 있다.
In particular, while significantly reducing the manufacturing cost, it is possible to secure a large volume of white volume, which is a vibration ringing space of MEMS chips, using a printed circuit board interposer.

도 1은 본 발명의 제1실시예에 따른 인터포져를 이용한 반도체 패키지를 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 인터포져를 이용한 반도체 패키지를 나타내는 단면도,
도 3은 본 발명의 제3실시예에 따른 인터포져를 이용한 반도체 패키지를 나타내는 단면도,
도 4 및 도 5는 본 발명에 따른 반도체 패키지에 이용되는 인쇄회로기판 인터포져를 나타내는 개략도,
도 6 및 도 7은 종래의 반도체 패키지를 나타내는 단면도.1 is a cross-sectional view showing a semiconductor package using an interposer according to a first embodiment of the present invention;
2 is a cross-sectional view illustrating a semiconductor package using an interposer according to a second embodiment of the present invention;
3 is a cross-sectional view illustrating a semiconductor package using an interposer according to a third embodiment of the present invention;
4 and 5 are schematic diagrams showing a printed circuit board interposer used in a semiconductor package according to the present invention;
6 and 7 are cross-sectional views showing a conventional semiconductor package.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 인쇄회로기판(PCB) 형태의 인터포져(interposer)를 이용하여 멤스칩의 멤브레인에 대한 백볼륨 공간을 크게 확보할 수 있도록 한 점에 주안점이 있다.The present invention focuses on the large size of the back volume space on the membrane of the MEMS chip using an interposer in the form of a printed circuit board (PCB).

본 발명의 제1실시예에 따른 인터포져를 이용한 반도체 패키지를 첨부한 도 1을 참조로 설명하면 다음과 같다.A semiconductor package using an interposer according to a first embodiment of the present invention will be described with reference to FIG. 1.

멤스(MEMS) 디바이스용 기판(10)의 상면에 멤스 칩(30)과 이 멤스 칩(30)에 대한 신호 처리 소자인 에이직 칩(40)을 나란히 부착하되, 멤스 칩(30)은 기판(10)에 부착되는 인쇄회로기판 인터포져(20) 위에 부착된다.On the upper surface of the MEMS device substrate 10, the MEMS chip 30 and the AC chip 40, which is a signal processing element for the MEMS chip 30, are mounted side by side, but the MEMS chip 30 is attached to the substrate ( It is attached to the printed circuit board interposer 20 attached to 10).

상기 인쇄회로기판 인터포져(20)는 상면에 도전성 범프, 솔더볼, 플립 칩과 같은 도전수단이 융착되는 볼랜드(22)가 형성되고, 전기적 도전을 위한 비아홀이 상하방향으로 형성되며, 또한 도전성 와이어가 도전 가능하게 본딩되는 전도성패턴(미도시됨)이 테두리 부분에 형성되며, 특히 중앙부에 백볼륨 공간(24)이 관통 형성된 구조로 제작된다.The printed circuit board interposer 20 has a ball land 22 formed thereon in which conductive means such as conductive bumps, solder balls, and flip chips are fused, and via holes for electrical conduction are formed in the vertical direction. A conductive pattern (not shown) that is electrically conductively bonded is formed on the edge portion, and in particular, the back volume space 24 penetrates the center portion.

본 발명에 따른 인쇄회로기판 인터포져(20)는 첨부한 도 4a에 도시된 바와 같이, 소정 면적의 인쇄회로기판의 중앙에 원형홀 형태의 백볼륨 공간(24)이 관통 형성된 원피스 구조로 제작된다.As shown in FIG. 4A, the printed circuit board interposer 20 according to the present invention is manufactured in a one-piece structure in which a back volume space 24 having a circular hole shape is formed in the center of a printed circuit board having a predetermined area. .

또는, 본 발명의 인쇄회로기판 인터포져(20)는 첨부한 도 5에 도시된 바와 같이, 두 개의 블럭 타입 인쇄회로기판이 서로 마주보는 투피스 구조로 제작될 수 있고, 서로 마주보는 인쇄회로기판 사이 공간이 백볼륨 공간(24)으로 형성된다.Alternatively, the printed circuit board interposer 20 of the present invention may be manufactured in a two-piece structure in which two block-type printed circuit boards face each other, as shown in FIG. 5, and between the printed circuit boards facing each other. The space is formed of the back volume space 24.

따라서, 상기 멤스 칩(10) 즉, 마이크로폰, 휴대용 마이크 등에 사용될 수 있도록 중앙부에 형성된 홀내에 음파를 감지하는 멤브레인(32)을 갖는 멤스 칩(30)이 인쇄회로기판 인터포져(20) 위에 도전 가능하게 적층 부착된다.Therefore, the MEMS chip 10, that is, the MEMS chip 30 having a membrane 32 for detecting sound waves in a hole formed in the center portion of the MEMS chip 10, that is, a microphone, a portable microphone, and the like, can be conductive on the printed circuit board interposer 20. Laminated is attached.

바람직하게는, 멤브레인(32)을 갖는 멤스 칩(30)의 저면에 형성된 본딩패드(전기적 신호의 입출력부분)에 도전성 범프(34, bump)를 융착시킨 다음, 이 도전성 범프(34)를 인쇄회로기판 인터포져(20)의 볼랜드(22)에 융착함으로써, 멤브레인(32)을 갖는 멤스 칩(10)이 인쇄회로기판 인터포져(20) 위에 도전 가능하게 적층 되는 상태가 된다.Preferably, the conductive bumps 34 are fused to a bonding pad (input / output portion of the electrical signal) formed on the bottom surface of the MEMS chip 30 having the membrane 32, and then the conductive bumps 34 are printed circuits. By fusion bonding to the ball lands 22 of the substrate interposer 20, the MEMS chip 10 having the membrane 32 is electrically conductively stacked on the printed circuit board interposer 20.

이에 따라, 상기 멤스 칩(10)의 멤브레인(32)과 인쇄회로기판 인터포져(20)의 백볼륨 공간(24)이 상호 일치하게 되는 바, 인쇄회로기판 인터포져(20)의 높이만큼 멤브레인(32)의 진동 울림을 위한 백볼륨 공간(24)이 크게 확보되는 상태가 된다.Accordingly, the membrane 32 of the MEMS chip 10 and the back volume space 24 of the printed circuit board interposer 20 coincide with each other, so that the membrane (the height of the printed circuit board interposer 20) is increased. The back volume space 24 for vibrating the vibration of 32 is secured.

이때, 상기 기판(10)의 멤스 칩(30)이 부착된 바로 옆에 에이직 칩(40)이 나란히 부착되는 바, 본 발명의 제1실시예에 따르면 에이직 칩(40)은 인쇄회로기판 인터포져(20) 및 기판(10)을 통하여 멤스 칩(30)과 전기적으로 연결된다.At this time, the ASI chip 40 is attached side by side immediately next to the MEMS chip 30 of the substrate 10, according to the first embodiment of the present invention, the ASI chip 40 is a printed circuit board It is electrically connected to the MEMS chip 30 through the interposer 20 and the substrate 10.

보다 상세하게는, 멤스 칩(30)이 부착된 인쇄회로기판 인터포져(20)가 기판(10)에 도전 가능하게 적층 부착되고, 에이직 칩(40)이 도전성 범프(42)를 매개로 기판(10)에 도전 가능하게 연결된 상태이므로, 에이직 칩(40)은 인쇄회로기판 인터포져(20) 및 기판(10)을 통하여 멤스 칩(30)과 전기적으로 연결되는 상태가 된다.More specifically, the printed circuit board interposer 20 having the MEMS chip 30 attached thereto is conductively laminated to the substrate 10, and the AC chip 40 is connected to the substrate via the conductive bumps 42. Since the conductive chip 10 is electrically conductive, the AC chip 40 is electrically connected to the MEMS chip 30 through the printed circuit board interposer 20 and the substrate 10.

한편, 멤브레인(32)과 일치하는 음파 유도구(52)가 관통 형성된 리드(Lid, 50)를 구비하여, 리드(50)의 저면을 멤스 칩(30)의 상면에 밀착시키는 동시에 테두리단을 기판(10)에 접착수단을 매개로 부착함으로써, 멤스 칩(30)을 비롯한 에이직 칩(40) 등이 외부로부터 보호되는 상태가 된다.On the other hand, the lead (Lid, 50) is formed through the sound wave induction hole 52 corresponding to the membrane 32, the bottom surface of the lead 50 is in close contact with the upper surface of the MEMS chip 30, the edge of the substrate By attaching the bonding means to 10, the AIMS chip 40 including the MEMS chip 30 is protected from the outside.

이와 같이 완성된 제1실시예에 따른 반도체 패키지의 신호 전달 경로를 살펴보면, 먼저 상기 리드(50)의 음파 유도구(52)로 음파가 유입되면, 음파 유입구(52)와 일치된 그 아래쪽의 멤스 칩(30)의 멤브레인(32)이 울리면서 진동을 하게 된다.Looking at the signal transmission path of the semiconductor package according to the first embodiment completed as described above, first, when the sound wave is introduced into the sound wave induction port 52 of the lead 50, the lower memes matched with the sound wave inlet 52 The membrane 32 of the chip 30 is vibrating while ringing.

이때, 멤브레인(32)은 인쇄회로기판 인터포져(20)의 높이만큼 높게 확보된 백볼륨 공간(24)을 기반으로 진동이 용이하게 이루어지게 된다.In this case, the membrane 32 is easily vibrated based on the back volume space 24 secured as high as the height of the printed circuit board interposer 20.

따라서, 멤브레인(32)의 진동 신호가 멤스 칩(30)에서 에이직 칩(40)으로 전달되어 전기적 신호 처리된 후, 기판(10)을 통해 출력된다.Therefore, the vibration signal of the membrane 32 is transferred from the MEMS chip 30 to the AIPS chip 40, and then subjected to electrical signal processing, and then output through the substrate 10.

보다 상세하게는, 멤브레인(32)의 진동 신호가 멤스 칩(30)에서 전도성 범프(42) 및 인쇄회로기판 인터포져(20)를 통해 기판(10)으로 전달된 후, 다시 전도성 범프(42)를 통하여 에이직 칩(40)으로 전달되어 전기적 신호 처리된 후, 다시 전도성 범프(42)를 통해 기판(10)으로 출력된다.More specifically, the vibration signal of the membrane 32 is transmitted from the MEMS chip 30 to the substrate 10 through the conductive bumps 42 and the printed circuit board interposer 20, and then again to the conductive bumps 42. After being transmitted to the AIC chip 40 through the electrical signal processing, and is again output to the substrate 10 through the conductive bump (42).

한편, 본 발명의 제2실시예에 따른 반도체 패키지는 첨부한 도 2에 도시된 바와 같이, 에이직 칩(40)과 기판(10) 간을 도전성 와이어(44)로 연결한 점에 특징이 있고, 나머지 구성들은 상기한 제1실시예와 동일하므로 상세한 구성 설명은 생략하기로 하며, 전기적 신호 전달 경로를 보면 멤브레인(32)의 진동 신호가 전도성 범프(42) 및 인쇄회로기판 인터포져(20)를 통해 기판(10)으로 전달된 후, 다시 전도성 와이어(44)를 통하여 에이직 칩(40)으로 전달되어 전기적 신호 처리된 후, 다시 전도성 와이어(44)를 통해 기판(10)으로 출력된다.On the other hand, the semiconductor package according to the second embodiment of the present invention is characterized in that the connection between the AI chip 40 and the substrate 10 with a conductive wire 44, as shown in FIG. Since the rest of the components are the same as those of the first embodiment, detailed descriptions thereof will be omitted, and the vibration signal of the membrane 32 is transferred to the conductive bumps 42 and the printed circuit board interposer 20. After the transfer to the substrate 10 through, the conductive wire 44 is again transferred to the AI chip 40 through the electrical signal processing, and then output through the conductive wire 44 to the substrate 10 again.

또한, 본 발명의 제3실시예에 따른 반도체 패키지는 첨부한 도 3에 도시된 바와 같이, 인쇄회로기판 인터포져(20)와 에이직 칩(40)을 도전성 와이어(44)로 직접 연결한 점에 특징이 있고, 나머지 구성들은 상기한 제1실시예와 동일하므로 상세한 구성 설명은 생략하기로 하며, 전기적 신호 전달 경로를 보면 멤브레인(32)의 진동 신호가 인쇄회로기판 인터포져(20) 및 도전성 와이어(44)를 통해 에이직 칩(40)으로 직접 전달되어 전기적 신호 처리된 후, 다시 전도성 와이어(44)를 통해 기판(10)으로 출력된다.In addition, in the semiconductor package according to the third embodiment of the present invention, as shown in FIG. 3, the printed circuit board interposer 20 and the AICC chip 40 are directly connected by conductive wires 44. Since the rest of the configuration is the same as the first embodiment described above, a detailed description of the configuration will be omitted, and the vibration signal of the membrane 32 is transmitted to the printed circuit board interposer 20 and the conductive path in the electrical signal transmission path. After being directly transmitted to the AC chip 40 through the wire 44, the electrical signal is processed, and then output to the substrate 10 through the conductive wire 44.

한편, 본 발명에 따른 인쇄회로기판 인터포져(20)를 소정 면적의 인쇄회로기판의 중앙에 원형홀 형태의 백볼륨 공간(24)이 관통 형성된 원피스 구조로 적용한 경우, 멤스 칩(30)과 인쇄회로기판 인터포져(20) 간을 상기와 같이 도전성 범프(34)로 연결하되, 첨부한 도 4b에 점선으로 나타낸 바와 같이 인쇄회로기판 인터포져(20)의 볼랜드(22)가 형성된 나머지 둘레 부분(26)에 에폭시(epoxy)를 도포하여 멤스 칩(30)과 인쇄회로기판 인터포져(20) 간의 사이 틈새가 에폭시(epoxy)에 의하여 실링(sealing)되도록 함으로써, 멤스 칩(30)의 멤브레인(32) 아래쪽과 일치하는 인터포져(20)의 백볼륨 공간(24)이 밀폐되어, 결국 멤스 칩(30)의 멤브레인(32)이 울리면서 진동을 하는 백볼륨 공간의 신뢰성을 증대시킬 수 있다.Meanwhile, when the printed circuit board interposer 20 according to the present invention is applied in a one-piece structure in which a circular hole-shaped back volume space 24 penetrates in the center of a printed circuit board having a predetermined area, the MEMS chip 30 and the printing are printed. The conductive bumps 34 are connected between the circuit board interposers 20 as described above, and the remaining circumferential portions in which the ball lands 22 of the printed circuit board interposer 20 are formed as shown by a dotted line in FIG. 4B. The epoxy 32 is applied to the membrane 32 of the MEMS chip 30 by sealing the gap between the MEMS chip 30 and the printed circuit board interposer 20 by epoxy. The back volume space 24 of the interposer 20 coinciding with the bottom is sealed, thereby increasing the reliability of the back volume space in which the membrane 32 of the MEMS chip 30 vibrates and vibrates.

또는, 멤스 칩(30)과 인쇄회로기판 인터포져(20) 사이를 에폭시(epoxy)와 같은 물질로 실링(sealing)하지 않는 경우에는 멤스 칩(30)의 멤브레인(32) 아래쪽과 일치하는 인터포져(20)의 백볼륨 공간(24)을 비롯하여 기판(10)과 리드(50) 사이의 넓은 공간까지 백볼륨 공간이 된다.
Alternatively, when sealing between the MEMS chip 30 and the printed circuit board interposer 20 with an epoxy-like material, the interposer coincides with the bottom of the membrane 32 of the MEMS chip 30. In addition to the back volume space 24 of 20, a wide volume space between the substrate 10 and the lead 50 becomes a back volume space.

10 : 기판
20 : 인쇄회로기판 인터포져
22 : 볼랜드
24 : 백볼륨 공간
30 : 멤스 칩
32 : 멤브레인
34 : 도전성 범프
40 : 에이직 칩
42 : 도전성 범프
44 : 도전성 와이어
50 : 리드
52 : 음파 유도구10: substrate
20: printed circuit board interposer
22: Borland
24: back volume space
30: MEMS chip
32: membrane
34: conductive bump
40: AIZ chip
42: conductive bump
44: conductive wire
50: lead
52: sound wave guide

Claims (5)

기판(10)과;
상면에 볼랜드(22)가 형성되고, 전기적 도전을 위한 비아홀이 상하방향으로 형성되며, 중앙부에는 백볼륨 공간(24)이 형성된 구조로 구비되어, 기판에 전기적 신호 교환 가능하게 부착되는 인쇄회로기판 인터포져(20)와;
상기 인쇄회로기판 인터포져(20)의 볼랜드(22)에 도전성 범프(34)를 매개로 적층 부착되는 동시에 백볼륨 공간(24)과 일치하는 멤브레인(32)을 갖는 멤스 칩(30)과;
상기 기판(10)의 멤스 칩(30)이 부착된 바로 옆에 나란히 부착되어, 인쇄회로기판 인터포져(20)를 통하여 멤스 칩(30)과 전기적으로 연결되거나, 또는 기판(10)을 통하여 멤스 칩(30)과 전기적으로 연결되는 에이직 칩(40)과;
멤브레인(32)과 일치하는 음파 유도구(52)가 관통 형성된 구조로 구비되어, 멤스 칩(30)의 상면에 밀착되는 동시에 테두리단이 기판(10)에 부착되는 리드(50);
를 포함하여 구성된 것을 특징으로 하는 인터포져를 이용한 반도체 패키지.
A substrate (10);
Borland 22 is formed on the upper surface, the via hole for the electrical conduction is formed in the vertical direction, the center portion is provided with a structure formed with a back volume space 24, the printed circuit board inter is attached to the substrate so as to exchange electrical signals A fuzzer 20;
A MEMS chip (30) having a membrane (32) coinciding with the back volume space (24) laminated and attached to the ball lands (22) of the printed circuit board interposer (20) via a conductive bump (34);
Side by side adjacent to the MEMS chip 30 of the substrate 10 is attached, electrically connected to the MEMS chip 30 through the printed circuit board interposer 20, or through the MEMS 10 AC chip 40 electrically connected to chip 30;
A lead 50 having a structure in which a sound wave guide hole 52 coinciding with the membrane 32 is formed to be in contact with the upper surface of the MEMS chip 30 and the edge end is attached to the substrate 10;
Semiconductor package using an interposer, characterized in that configured to include.
청구항 1에 있어서,
상기 인쇄회로기판 인터포져(20)는 원피스 구조로서, 중앙에 원형홀 형태의 백볼륨 공간(24)이 관통 형성된 구조로 제작된 것임을 특징으로 하는 인터포져를 이용한 반도체 패키지.
The method according to claim 1,
The printed circuit board interposer (20) is a one-piece structure, the semiconductor package using an interposer, characterized in that it is manufactured in a structure in which a circular hole-shaped back volume space 24 is formed through.
청구항 1에 있어서,
상기 인쇄회로기판 인터포져(20)는 동일한 두 개의 블럭 타입 인쇄회로기판이 백볼륨 공간(24)을 형성하며 서로 마주보는 투피스 구조로 제작된 것임을 특징으로 하는 인터포져를 이용한 반도체 패키지.
The method according to claim 1,
The printed circuit board interposer (20) is a semiconductor package using an interposer, characterized in that the same two block type printed circuit board is formed in a two-piece structure facing each other forming a back volume space (24).
청구항 1에 있어서,
상기 에이직 칩(40)과 기판(10)이 도전성 플립 칩, 도전성 범프(42), 도전성 와이어(44) 중 선택된 어느 하나를 매개로 도전 가능하게 연결되어, 멤스 칩(30)과 에이직 칩(40)이 인쇄회로기판 인터포져(20) 및 기판(10)을 통하여 도전 가능하게 연결되는 것을 특징으로 하는 인터포져를 이용한 반도체 패키지.
The method according to claim 1,
The AC chip 40 and the substrate 10 are electrically connected to each other by a conductive flip chip, a conductive bump 42, or a conductive wire 44. A semiconductor package using an interposer, characterized in that 40 is electrically conductively connected through a printed circuit board interposer (20) and the substrate (10).
청구항 1에 있어서,
상기 인쇄회로기판 인터포져(20)와 에이직 칩(40)이 도전성 와이어(44)로 연결되는 동시에 에이직 칩(40)이 기판(10)과 도전성 와이어(44)로 연결되어, 멤스 칩(30)과 에이직 칩(40)이 인쇄회로기판 인터포져(30)을 통하여 도전 가능하게 연결되는 것을 특징으로 하는 인터포져를 이용한 반도체 패키지.
The method according to claim 1,
The printed circuit board interposer 20 and the AIPS chip 40 are connected with the conductive wires 44, and the AIDS chip 40 is connected with the substrate 10 and the conductive wires 44. 30) and the AI chip 40 is a semiconductor package using an interposer, characterized in that conductively connected through a printed circuit board interposer (30).
KR1020110079908A 2011-08-11 2011-08-11 Semiconductor package using interposer KR101209475B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110079908A KR101209475B1 (en) 2011-08-11 2011-08-11 Semiconductor package using interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110079908A KR101209475B1 (en) 2011-08-11 2011-08-11 Semiconductor package using interposer

Publications (1)

Publication Number Publication Date
KR101209475B1 true KR101209475B1 (en) 2012-12-07

Family

ID=47907107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110079908A KR101209475B1 (en) 2011-08-11 2011-08-11 Semiconductor package using interposer

Country Status (1)

Country Link
KR (1) KR101209475B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2584163B (en) * 2019-05-22 2022-05-11 Cirrus Logic Int Semiconductor Ltd Packaging for a MEMS transducer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133767A (en) 1998-10-24 2000-05-12 Hyundai Electronics Ind Co Ltd Laminated semiconductor package and its manufacture
JP2005026680A (en) 2003-06-30 2005-01-27 Samsung Electronics Co Ltd Stacked ball grid array package and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133767A (en) 1998-10-24 2000-05-12 Hyundai Electronics Ind Co Ltd Laminated semiconductor package and its manufacture
JP2005026680A (en) 2003-06-30 2005-01-27 Samsung Electronics Co Ltd Stacked ball grid array package and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2584163B (en) * 2019-05-22 2022-05-11 Cirrus Logic Int Semiconductor Ltd Packaging for a MEMS transducer

Similar Documents

Publication Publication Date Title
US9108840B2 (en) MEMS microphone and method for packaging the same
US9432759B2 (en) Surface mountable microphone package, a microphone arrangement, a mobile phone and a method for recording microphone signals
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
US8193596B2 (en) Micro-electro-mechanical systems (MEMS) package
JP5675653B2 (en) Sensor module and manufacturing method thereof
US8618619B1 (en) Top port with interposer MEMS microphone package and method
US20120104629A1 (en) Reversible top/bottom mems package
US20170320726A1 (en) MEMS Package
US7994618B2 (en) Sensor module and method for manufacturing same
CN110677793B (en) Microphone packaging structure
CN101316461A (en) Packaging body and packaging component for microphone of micro electro-mechanical systems
TW201608904A (en) Stacked MEMS microphone packaging method
KR20160086383A (en) Printed circuit board for mounting a microphone component and microphone module with such a printed circuit board
KR101060121B1 (en) Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same
KR101209475B1 (en) Semiconductor package using interposer
KR101300572B1 (en) Semicounductor package having Micro Electronic Mechnical System
KR101953089B1 (en) Lead frame-based chip carrier used in the fabrication of mems transducer packages
KR101366418B1 (en) Semiconductor device
KR101981831B1 (en) Cavity package design
US20180014099A1 (en) Transducer package with through-vias
TWI591779B (en) Semiconductor package and manufacturing method thereof
KR101185456B1 (en) Semiconductor package
JP4466497B2 (en) Sensor module
JP2008185369A (en) Angular velocity sensor, its manufacturing method, electronic apparatus, and circuit board
KR20150060468A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8