KR101366418B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR101366418B1
KR101366418B1 KR1020120043423A KR20120043423A KR101366418B1 KR 101366418 B1 KR101366418 B1 KR 101366418B1 KR 1020120043423 A KR1020120043423 A KR 1020120043423A KR 20120043423 A KR20120043423 A KR 20120043423A KR 101366418 B1 KR101366418 B1 KR 101366418B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
mems die
die
dam
wiring pattern
Prior art date
Application number
KR1020120043423A
Other languages
Korean (ko)
Other versions
KR20130120284A (en
Inventor
이재웅
김병진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120043423A priority Critical patent/KR101366418B1/en
Publication of KR20130120284A publication Critical patent/KR20130120284A/en
Application granted granted Critical
Publication of KR101366418B1 publication Critical patent/KR101366418B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

본 발명은 세라믹 기판의 상부로 돌출된 댐을 형성하여 접착 부재가 흘러 넘치는 것을 방지할 수 있는 반도체 디바이스에 관한 것이다.
일례로, 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판; 상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이; 상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이; 상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및 상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고, 상기 댐은 상기 멤스 다이의 외측에서 상기 멤스 다이를 둘러싸도록 형성된 것을 특징으로 하는 반도체 디바이스를 개시한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of forming a dam protruding to an upper portion of a ceramic substrate to prevent the adhesive member from flowing over.
For example, a ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon; A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein; An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die; A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And a dam formed to protrude above the ceramic substrate, wherein the dam is formed to surround the MEMS die at an outside of the MEMS die.

Description

반도체 디바이스{Semiconductor device}Semiconductor device

본 발명은 반도체 디바이스에 관한 것이다.The present invention relates to a semiconductor device.

일반적으로 멤스 마이크로폰은 회로 기판에 멤스 다이와 ASIC 다이가 부착되어 있으며, 도전성 와이어를 통해 서로 전기적으로 연결된다. 상기 멤스 마이크로폰은 상기 멤스 다이에 인가된 음향 신호에 의해 멤스 다이의 멤브레인이 진동하여 정전 용량이 변화하게 된다. 또한, ASIC 다이는 이러한 멤스 다이의 정전 용량의 변화에 따라 음향 신호를 전기적인 신호로 변환한다. In general, MEMS microphones have MEMS dies and ASIC dies attached to a circuit board, and are electrically connected to each other through conductive wires. The MEMS microphone causes the membrane of the MEMS die to vibrate by the acoustic signal applied to the MEMS die, thereby changing the capacitance. The ASIC die also converts acoustic signals into electrical signals in response to changes in the capacitance of the MEMS die.

상기 멤스 다이는 회로 기판에 액상 액폭시와 같은 접착제로 부착된다. 이때, 상기 접착제는 상기 도전성 와이어가 본딩되는 패턴으로 흘러 넘게 되는 문제가 발생할 수 있다. 따라서, 멤스 다이와 패턴 사이의 간격을 충분히 확보하여야 하는데, 이럴 경우 패키지의 크기가 커지는 문제가 발생한다.The MEMS die is attached to the circuit board with an adhesive such as liquid epoxy. In this case, the adhesive may cause a problem that the conductive wire flows over the bonded pattern. Therefore, the gap between the MEMS die and the pattern must be sufficiently secured. In this case, the size of the package increases.

본 발명은 세라믹 기판의 상부로 돌출된 댐을 형성하여 접착 부재가 흘러 넘치는 것을 방지할 수 있는 반도체 디바이스를 제공한다.The present invention provides a semiconductor device capable of forming a dam that protrudes above the ceramic substrate to prevent the adhesive member from flowing over.

본 발명에 의한 반도체 디바이스는 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판; 상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이; 상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이; 상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및 상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고, 상기 댐은 상기 멤스 다이의 외측에서 상기 멤스 다이를 둘러싸도록 형성된 것을 특징으로 한다.A semiconductor device according to the present invention includes a ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon; A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein; An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die; A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And a dam formed to protrude upward from the ceramic substrate, wherein the dam is formed to surround the MEMS die at an outside of the MEMS die.

또한, 상기 댐은 상기 도전성 와이어가 본딩된 상부 배선 패턴과 상기 멤스 다이 사이에 형성될 수 있다.The dam may be formed between the upper wiring pattern to which the conductive wire is bonded and the MEMS die.

또한, 상기 댐은 상기 세라믹 기판과 일체로 형성될 수 있다.In addition, the dam may be integrally formed with the ceramic substrate.

또한, 상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the ceramic substrate may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

또한, 상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함할 수 있다.In addition, the ceramic substrate may further include a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire.

또한, 상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the cover may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

또한, 상기 멤스 다이는 상기 세라믹 기판에 부착되는 몸체; 및 상기 몸체의 상부에 상대적으로 얇게 형성된 멤브레인을 포함할 수 있다.In addition, the MEMS die body is attached to the ceramic substrate; And it may include a membrane formed relatively thin on the upper portion of the body.

본 발명에 의한 반도체 디바이스는 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판; 상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이; 상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이; 상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및 상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고, 상기 댐은 상기 멤스 다이의 내측에 형성된 것을 특징으로 한다.A semiconductor device according to the present invention includes a ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon; A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein; An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die; A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And a dam formed to protrude above the ceramic substrate, wherein the dam is formed inside the MEMS die.

또한, 상기 댐은 상기 멤스 다이의 캐비티에 형성될 수 있다.In addition, the dam may be formed in the cavity of the MEMS die.

또한, 상기 댐은 상기 세라믹 기판과 일체로 형성될 수 있다.In addition, the dam may be integrally formed with the ceramic substrate.

또한, 상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the ceramic substrate may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

또한, 상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함할 수 있다.In addition, the ceramic substrate may further include a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire.

또한, 상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the cover may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

본 발명에 의한 반도체 디바이스는 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판; 상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이; 상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이; 상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및 상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고, 상기 댐은 상기 멤스 다이의 외측에서 상기 멤스 다이를 둘러싸도록 형성된 제 1 댐; 및 상기 멤스 다이의 내측에 형성된 제 2 댐을 포함하는 것을 특징으로 한다.A semiconductor device according to the present invention includes a ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon; A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein; An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die; A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And a dam formed to protrude upward from the ceramic substrate, wherein the dam comprises: a first dam formed to surround the MEMS die at an outside of the MEMS die; And a second dam formed inside the MEMS die.

또한, 상기 제 1 댐은 상기 도전성 와이어가 본딩된 상부 배선 패턴과 상기 멤스 다이 사이에 형성될 수 있다. In addition, the first dam may be formed between the upper wiring pattern to which the conductive wire is bonded and the MEMS die.

또한, 상기 제 2 댐은 상기 멤스 다이의 캐비티에 형성될 수 있다. In addition, the second dam may be formed in a cavity of the MEMS die.

또한, 상기 댐은 상기 세라믹 기판과 일체로 형성될 수 있다.In addition, the dam may be integrally formed with the ceramic substrate.

또한, 상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the ceramic substrate may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

또한, 상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함할 수 있다.In addition, the ceramic substrate may further include a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire.

또한, 상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성될 수 있다.In addition, the cover may have a through hole formed at a position corresponding to the cavity formed in the MEMS die.

본 발명의 일 실시예에 따른 반도체 디바이스는 멤스 다이와 세라믹 기판에 형성된 상부 배선 패턴 사이에 댐을 형성함으로써, 상기 멤스 다이를 세라믹 기판에 부착시키는 접착 부재가 상부 배선 패턴으로 흐르는 것을 방지할 수 있다. In the semiconductor device according to the exemplary embodiment of the present invention, a dam is formed between the MEMS die and the upper wiring pattern formed on the ceramic substrate, thereby preventing the adhesive member attaching the MEMS die to the ceramic substrate from flowing in the upper wiring pattern.

또한, 본 발명의 일 실시예에 따른 반도체 디바이스는 멤스 다이와 세라믹 기판에 형성된 상부 배선 패턴 사이에 댐을 형성함으로써, 패키지 사이즈를 줄일 수 있다.In addition, the semiconductor device according to the embodiment of the present invention can reduce the package size by forming a dam between the MEMS die and the upper wiring pattern formed on the ceramic substrate.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 3은 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 4는 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 5는 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 6은 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
3 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
6 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
DETAILED DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 세라믹 기판(110), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(150) 및 댐(160)을 포함한다.
Referring to FIG. 1, a semiconductor device 100 according to an embodiment of the present invention may include a ceramic substrate 110, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 150, and a dam. 160.

상기 세라믹 기판(110)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(110)은 상면에는 상부 절연층(111)과 상부 배선 패턴(113)이 형성되고, 하면에는 하부 절연층(112)과 하부 배선 패턴(114)이 형성된다. 여기서, 상기 상부 배선 패턴(113)과 하부 배선 패턴(114)은 관통 비아(미도시)를 통해서 전기적으로 연결될 수 있다. 상기 상부 절연층(111)에는 상기 멤스 다이(120) 및 ASIC 다이(130)가 안착된다. 상기 상부 배선 패턴(113)은 상기 멤스 다이(120)와 상기 ASIC 다이(130) 사이에 형성된다. 또한, 상기 상부 배선 패턴(113)은 도전성 와이어(140)를 통해 상기 멤스 다이(120) 및 상기 ASIC 다이(130)에 전기적으로 연결된다. 상기 하부 배선 패턴(114)에는 솔더볼 또는 도전성 범프가 형성되어 상기 반도체 디바이스(100)를 외부 기판에 전기적으로 연결시킬 수 있다. 또한, 상기 세라믹 기판(110)은 상면에서 하면을 관통하는 관통홀(115)을 더 포함한다. 상기 관통홀(115)은 상기 멤스 다이(120)의 하부에 형성되어, 상기 관통홀(115)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다.The ceramic substrate 110 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 111 and an upper wiring pattern 113 are formed on an upper surface of the ceramic substrate 110, and a lower insulating layer 112 and a lower wiring pattern 114 are formed on a lower surface of the ceramic substrate 110. The upper wiring pattern 113 and the lower wiring pattern 114 may be electrically connected through through vias (not shown). The MEMS die 120 and the ASIC die 130 are mounted on the upper insulating layer 111. The upper wiring pattern 113 is formed between the MEMS die 120 and the ASIC die 130. In addition, the upper wiring pattern 113 is electrically connected to the MEMS die 120 and the ASIC die 130 through the conductive wire 140. Solder balls or conductive bumps may be formed on the lower wiring patterns 114 to electrically connect the semiconductor device 100 to an external substrate. In addition, the ceramic substrate 110 further includes a through hole 115 penetrating the lower surface from the upper surface. The through hole 115 is formed under the MEMS die 120 so that the acoustic signal introduced through the through hole 115 is transmitted to the MEMS die 120.

이러한 세라믹 기판(110)은 기존의 인쇄회로기판에 비해 내열성, 내마모성 및 우수한 전기적 특성을 갖는다. 또한, 상기 세라믹 기판(110)은 다수개의 세라믹 시트를 적층한 다층 구조일 수 있다. 더불어, 상기 세라믹 기판(110)은 후술하는 댐(160)을 형성하기 용이하다.
The ceramic substrate 110 has heat resistance, abrasion resistance, and excellent electrical characteristics compared to a conventional printed circuit board. In addition, the ceramic substrate 110 may have a multilayer structure in which a plurality of ceramic sheets are stacked. In addition, the ceramic substrate 110 may easily form a dam 160 to be described later.

상기 멤스(MEMS) 다이(120)는 상기 세라믹 기판(110)의 상부에 접착 부재(10)를 통해 부착된다. 또한, 상기 멤스 다이(120)는 상기 세라믹 기판(110)의 상부에 형성된 상부 절연층(111)에 형성된다. 상기 멤스 다이(120)는 기본적으로 실리콘 재질로 형성된다. 더불어, 상기 접착 부재(10)는 통상의 액상 에폭시 접착제로 형성될 수 있다. 이때, 상기 멤스 다이(120)를 세라믹 기판(110)에 부착할 때, 상기 접착 부재(10)가 상기 세라믹 기판(110)의 상부 배선 패턴(113)으로 흐를 수 있다. 그러나, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 상기 멤스 다이(120)와 상기 상부 배선 패턴(113) 사이에 댐(160)을 형성하여, 상기 접착 부재(10)가 상부 배선 패턴(113)으로 흐르는 것을 방지한다. 이러한 댐(160)에 대해서는 하기에서 자세히 설명하기로 한다.The MEMS die 120 is attached to the upper portion of the ceramic substrate 110 through an adhesive member 10. In addition, the MEMS die 120 is formed on the upper insulating layer 111 formed on the ceramic substrate 110. The MEMS die 120 is basically formed of a silicon material. In addition, the adhesive member 10 may be formed of a conventional liquid epoxy adhesive. In this case, when the MEMS die 120 is attached to the ceramic substrate 110, the adhesive member 10 may flow into the upper wiring pattern 113 of the ceramic substrate 110. However, in the semiconductor device 100 according to the exemplary embodiment of the present invention, the dam 160 is formed between the MEMS die 120 and the upper wiring pattern 113, so that the adhesive member 10 is formed on the upper wiring pattern. Prevent flow to 113. The dam 160 will be described in detail later.

상기 멤스 다이(120)는 몸체(121)와 상기 몸체(121)의 상부에 상대적으로 얇게 형성된 멤브레인(122)을 포함한다.The MEMS die 120 includes a body 121 and a membrane 122 formed relatively thinly on the top of the body 121.

상기 몸체(121)는 상기 세라믹 기판(110)의 상부에 부착되며, 내부에 캐비티(121a)가 형성되어 있다. 상기 캐비티(121a)는 상기 멤스 다이(120)를 에칭하여 형성되며, 이러한 캐비티(121a)에 의해 두께가 상대적으로 얇은 멤브레인(122)이 형성된다. The body 121 is attached to the upper portion of the ceramic substrate 110, the cavity 121a is formed therein. The cavity 121a is formed by etching the MEMS die 120, and by this cavity 121a, a membrane 122 having a relatively thin thickness is formed.

상기 멤브레인(122)은 상기 몸체(121)의 상부에 형성되며, 멤스 다이(120)의 상면을 이룬다. 상기 멤브레인(122)은 음압이 작용할 때 진동하는 진동판이다. 상기 멤스 다이(120)는 유입되는 음향 신호에 의해 멤브레인(122)이 진동하고, 이에 따라 정전 용량이 변화하게 된다.
The membrane 122 is formed on an upper portion of the body 121 and forms an upper surface of the MEMS die 120. The membrane 122 is a diaphragm that vibrates when a negative pressure is applied. The membrane die of the MEMS die 120 is vibrated by the incoming sound signal, and thus the capacitance changes.

상기 ASIC(Application Specific Integrated Circuit Chip) 다이(130)는 상기 세라믹 기판(110)의 상부에 형성되며, 상기 멤스 다이(120)의 일측에 형성된다. 상기 ASIC 다이(130)는 상기 멤스 다이(120)에서 검출된 정전 용량의 변화에 따라, 음향 신호를 전기적인 신호로 변환하는 역할을 한다. 상기 ASIC 다이(130)는 도전성 와이어(140)를 통해 상기 멤스 다이(120)와 전기적으로 연결된다.
The ASIC die 130 is formed on the ceramic substrate 110 and is formed on one side of the MEMS die 120. The ASIC die 130 converts an acoustic signal into an electrical signal according to a change in capacitance detected by the MEMS die 120. The ASIC die 130 is electrically connected to the MEMS die 120 through the conductive wire 140.

상기 도전성 와이어(140)는 상기 멤스 다이(120)와 상기 ASIC 다이(130)를 전기적으로 연결시킨다. 상기 도전성 와이어(140)는 일측이 상기 멤스 다이(120)의 본드 패드(미도시)에 본딩되고 타측이 상기 ASIC 다이(130)의 본드 패드(미도시)에 본딩되어, 상기 멤스 다이(120)와 상기 ASIC 다이(130)를 직접적으로 연결할 수 있다. 즉, 상기 멤스 다이(120)와 상기 ASIC 다이(130)는 상기 도전성 와이어(140)를 통해 직접적으로 연결될 수 있다. 또한, 상기 도전성 와이어(140)는 일측이 상기 ASIC 다이(130)의 본드 패드에 본딩되고, 타측이 상기 세라믹 기판(110)의 상부 배선 패턴(113)에 본딩될 수 있다. 여기서, 상기 상부 배선 패턴(113)은 상기 멤스 다이(120)와 전기적으로 연결되어 있다. 따라서, 상기 상기 멤스 다이(120)와 상기 ASIC 다이(130)는 상기 도전성 와이어(140)와 상부 배선 패턴(113)을 통해서 전기적으로 연결될 수 있다.
The conductive wire 140 electrically connects the MEMS die 120 and the ASIC die 130. One side of the conductive wire 140 is bonded to a bond pad (not shown) of the MEMS die 120, and the other side of the conductive wire 140 is bonded to a bond pad (not shown) of the ASIC die 130. And the ASIC die 130 may be directly connected. That is, the MEMS die 120 and the ASIC die 130 may be directly connected through the conductive wire 140. In addition, one side of the conductive wire 140 may be bonded to the bond pad of the ASIC die 130, and the other side of the conductive wire 140 may be bonded to the upper wiring pattern 113 of the ceramic substrate 110. The upper wiring pattern 113 is electrically connected to the MEMS die 120. Therefore, the MEMS die 120 and the ASIC die 130 may be electrically connected through the conductive wire 140 and the upper wiring pattern 113.

상기 커버(150)는 상기 세라믹 기판(110)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(150)는 상기 세라믹 기판(110)에 접착 부재로 부착될 수 있다.
The cover 150 is formed on the ceramic substrate 110 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 150 may be attached to the ceramic substrate 110 as an adhesive member.

상기 댐(160)은 상기 세라믹 기판(110)의 상부로 돌출되게 형성되며, 상기 세라믹 기판(110)과 일체로 형성된다. 즉, 상기 댐(160)은 상기 세라믹 기판(110)과 동일한 물질로 이루어지며, 상기 세라믹 기판(110)을 형성할 때 함께 형성된다. 상기 댐(160)은 상기 멤스 다이(120)의 외측에 형성되며, 상기 멤스 다이(120)를 둘러싸는 사각의 링 형태로 형성된다. 또한, 상기 댐(160)은 상기 멤스 다이(120)와 상기 세라믹 기판(110)의 상부 배선 패턴(113) 사이에 형성되며, 상기 접착 부재(10)보다 높게 형성된다. The dam 160 is formed to protrude upward from the ceramic substrate 110 and is integrally formed with the ceramic substrate 110. That is, the dam 160 is made of the same material as the ceramic substrate 110 and formed together when the ceramic substrate 110 is formed. The dam 160 is formed outside the MEMS die 120 and has a rectangular ring shape surrounding the MEMS die 120. In addition, the dam 160 is formed between the MEMS die 120 and the upper wiring pattern 113 of the ceramic substrate 110 and is formed higher than the adhesive member 10.

따라서, 상기 댐(160)은 상기 멤스 다이(120)를 상기 세라믹 기판(110)에 부착할 때 사용되는 접착 부재(10)가 상기 상부 배선 패턴(113)으로 흐르는 것을 방지한다. 여기서, 상기 접착 부재(10)가 상부 배선 패턴(113)으로 흘러 넘치게 되면, 상기 상부 배선 패턴(113)에 도전성 와이어(140)를 본딩할 수 없게 된다. 그러나, 본 발명과 같이 멤스 다이(120)와 상부 배선 패턴(113) 사이에 댐(160)을 형성함으로써, 상기 접착 부재(10)가 상부 배선 패턴(113)으로 흐르는 것을 막을 수 있다. Accordingly, the dam 160 prevents the adhesive member 10 used to attach the MEMS die 120 to the ceramic substrate 110 to flow into the upper wiring pattern 113. When the adhesive member 10 overflows the upper wiring pattern 113, the conductive wire 140 may not be bonded to the upper wiring pattern 113. However, by forming the dam 160 between the MEMS die 120 and the upper wiring pattern 113 as in the present invention, it is possible to prevent the adhesive member 10 from flowing into the upper wiring pattern 113.

더불어, 이러한 댐(160)을 형성하지 않았을 경우에는 상기 접착 부재(10)가 상부 배선 패턴(113)으로 흐르지 않을 정도로 충분한 간격을 확보해야 했다. 그러나, 본 발명과 같이 멤스 다이(120)와 상부 배선 패턴(113) 사이에 댐(160)을 형성함으로써, 이러한 간격을 확보하지 않아도 된다. 따라서, 상기 멤스 다이(120)와 상부 배선 패턴(113) 사이의 간격을 줄일 수 있으므로, 전체 패키지 사이즈를 줄일 수 있다.
In addition, in the case where the dam 160 was not formed, a sufficient gap must be secured such that the adhesive member 10 does not flow into the upper wiring pattern 113. However, by forming the dam 160 between the MEMS die 120 and the upper wiring pattern 113 as in the present invention, it is not necessary to secure such a gap. Therefore, since the gap between the MEMS die 120 and the upper wiring pattern 113 can be reduced, the overall package size can be reduced.

이와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 멤스 다이(120)와 세라믹 기판(110)에 형성된 상부 배선 패턴(113) 사이에 댐(160)을 형성함으로써, 상기 멤스 다이(120)를 세라믹 기판(110)에 부착시키는 접착 부재(10)가 상부 배선 패턴(113)으로 흐르는 것을 방지할 수 있다.As such, in the semiconductor device 100 according to an exemplary embodiment, the dams 160 may be formed between the MEMS die 120 and the upper wiring pattern 113 formed on the ceramic substrate 110. The adhesive member 10 attaching the 120 to the ceramic substrate 110 may be prevented from flowing in the upper wiring pattern 113.

또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 멤스 다이(120)와 세라믹 기판(110)에 형성된 상부 배선 패턴(113) 사이에 댐(160)을 형성함으로써, 패키지 사이즈를 줄일 수 있다.
In addition, the semiconductor device 100 according to an exemplary embodiment may reduce the package size by forming a dam 160 between the MEMS die 120 and the upper wiring pattern 113 formed on the ceramic substrate 110. have.

다음은 본 발명의 다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다.Next, a semiconductor device according to another exemplary embodiment of the present invention will be described.

도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

도 2에 도시된 반도체 디바이스(200)는 도 1에 도시된 반도체 디바이스(100)와 거의 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명하기로 한다.The semiconductor device 200 shown in Fig. 2 is substantially similar to the semiconductor device 100 shown in Fig. Therefore, the difference will be mainly described here.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 세라믹 기판(210), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(250) 및 댐(160)을 포함한다. 즉, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 도 1에 도시된 반도체 디바이스(100)에서 세라믹 기판(110)에 형성된 관통홀(115)이 커버(150)에 형성된 것이다.2, a semiconductor device 200 according to another embodiment of the present invention may include a ceramic substrate 210, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 250, and a dam. 160. That is, in the semiconductor device 200 according to another embodiment of the present invention, the through hole 115 formed in the ceramic substrate 110 in the semiconductor device 100 shown in FIG. 1 is formed in the cover 150.

상기 세라믹 기판(210)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(210)은 상면에는 상부 절연층(211)과 상부 배선 패턴(213)이 형성되고, 하면에는 하부 절연층(212)과 하부 배선 패턴(214)이 형성된다. 상기 세라믹 기판(210)은 도 1에 도시된 세라믹 기판(110)에서 관통홀(115)만 없는 것이므로, 이에 대한 상세한 설명은 생략하기로 한다. The ceramic substrate 210 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 211 and an upper wiring pattern 213 are formed on an upper surface of the ceramic substrate 210, and a lower insulating layer 212 and a lower wiring pattern 214 are formed on a lower surface of the ceramic substrate 210. Since the ceramic substrate 210 has only the through hole 115 in the ceramic substrate 110 shown in FIG. 1, a detailed description thereof will be omitted.

상기 커버(250)는 상기 세라믹 기판(210)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(250)는 상기 세라믹 기판(210)에 접착 부재로 부착될 수 있다. 또한, 상기 커버(250)의 일측에는 관통홀(251)이 형성된다. 상기 관통홀(251)은 상기 멤스 다이(120)의 상부에 형성되어, 상기 관통홀(251)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다.
The cover 250 is formed on the ceramic substrate 210 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 250 may be attached to the ceramic substrate 210 as an adhesive member. In addition, a through hole 251 is formed at one side of the cover 250. The through hole 251 is formed in the upper portion of the MEMS die 120, so that the sound signal introduced through the through hole 251 is transmitted to the MEMS die 120.

도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor device in accordance with another embodiment of the present invention.

도 3에 도시된 반도체 디바이스(300)는 도 1에 도시된 반도체 디바이스(100)와 거의 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명하기로 한다.The semiconductor device 300 shown in FIG. 3 is substantially similar to the semiconductor device 100 shown in FIG. Therefore, the difference will be mainly described here.

도 3을 참조하면, 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 세라믹 기판(310), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(350) 및 댐(360)을 포함한다. 즉, 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 상기 댐(360)이 멤스 다이(120)의 내측에 형성된 것이다.Referring to FIG. 3, the semiconductor device 300 according to another embodiment of the present invention may include a ceramic substrate 310, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 350, and Dam 360. That is, in the semiconductor device 300 according to another embodiment of the present invention, the dam 360 is formed inside the MEMS die 120.

상기 세라믹 기판(310)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(310)은 상면에는 상부 절연층(311)과 상부 배선 패턴(313)이 형성되고, 하면에는 하부 절연층(312)과 하부 배선 패턴(314)이 형성된다. 또한, 상기 세라믹 기판(310)은 상면에서 하면을 관통하는 관통홀(315)을 더 포함한다. 상기 관통홀(315)은 상기 멤스 다이(120)의 하부에 형성되어, 상기 관통홀(315)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다. 즉, 상기 세라믹 기판(310)은 도 1에 도시된 세라믹 기판(110)과 실질적으로 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.The ceramic substrate 310 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 311 and an upper wiring pattern 313 are formed on an upper surface of the ceramic substrate 310, and a lower insulating layer 312 and a lower wiring pattern 314 are formed on a lower surface of the ceramic substrate 310. In addition, the ceramic substrate 310 further includes a through hole 315 penetrating the lower surface from the upper surface. The through hole 315 is formed under the MEMS die 120 so that the acoustic signal introduced through the through hole 315 is transmitted to the MEMS die 120. That is, since the ceramic substrate 310 is substantially the same as the ceramic substrate 110 shown in FIG. 1, a detailed description thereof will be omitted.

상기 커버(350)는 상기 세라믹 기판(310)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(350)는 상기 세라믹 기판(310)에 접착 부재로 부착될 수 있다.
The cover 350 is formed on the ceramic substrate 310 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 350 may be attached to the ceramic substrate 310 as an adhesive member.

상기 댐(360)은 상기 세라믹 기판(310)의 상부로 돌출되게 형성되며, 상기 세라믹 기판(310)과 일체로 형성된다. 즉, 상기 댐(360)은 상기 세라믹 기판(310)과 동일한 물질로 이루어지며, 상기 세라믹 기판(310)을 형성할 때 함께 형성된다. 상기 댐(360)은 상기 멤스 다이(120)의 내측에 형성되며, 구체적으로 상기 멤스 다이(120)에 형성된 캐비티(121a)의 내부에 사각의 링 형태로 형성된다. 또한, 상기 댐(360)은 상기 멤스 다이(120)를 상기 세라믹 기판(310)에 접착시키는 접착 부재(10)보다 높게 형성된다. The dam 360 is formed to protrude upward from the ceramic substrate 310 and is integrally formed with the ceramic substrate 310. That is, the dam 360 is made of the same material as the ceramic substrate 310 and formed together when the ceramic substrate 310 is formed. The dam 360 is formed inside the MEMS die 120, and specifically, is formed in a rectangular ring shape inside the cavity 121a formed in the MEMS die 120. In addition, the dam 360 is formed higher than the adhesive member 10 that adheres the MEMS die 120 to the ceramic substrate 310.

따라서, 상기 댐(360)은 상기 멤스 다이(120)를 상기 세라믹 기판에 부착할 때 사용되는 접착 부재(10)가 상기 멤스 다이(120)의 몸체(121)를 타고 멤브레인(122)으로 흐르는 것을 방지한다. 여기서, 상기 접착 부재(10)가 몸체(121)를 타고 멤브레인(122)으로 흐르면, 상기 멤브레인(122)의 동작을 방해하게 된다. 그러나, 본 발명과 같이 멤스 다이(120)의 내측에 댐(360)을 형성함으로써, 상기 접착 부재(10)가 맴브레인(122)으로 흐르는 것을 막을 수 있다. 또한, 상기 댐(360)은 상기 접착 부재(10)가 상기 세라믹 기판(310)에 형성된 관통홀(315)로 흐르는 것을 방지한다.
Accordingly, the dam 360 may allow the adhesive member 10, which is used to attach the MEMS die 120 to the ceramic substrate, to flow through the body 121 of the MEMS die 120 to the membrane 122. prevent. Here, when the adhesive member 10 flows through the body 121 to the membrane 122, the adhesive member 10 may interfere with the operation of the membrane 122. However, by forming the dam 360 inside the MEMS die 120 as in the present invention, it is possible to prevent the adhesive member 10 from flowing into the membrane 122. In addition, the dam 360 prevents the adhesive member 10 from flowing through the through hole 315 formed in the ceramic substrate 310.

이와 같이, 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 멤스 다이(120)의 내측에 댐(360)을 형성함으로써, 상기 멤스 다이(120)를 세라믹 기판(310)에 부착시키는 접착 부재(10)가 멤브레인(122) 및 관통홀(315)로 흐르는 것을 방지할 수 있다.
As such, the semiconductor device 300 according to another embodiment of the present invention forms a dam 360 inside the MEMS die 120, thereby adhering the MEMS die 120 to the ceramic substrate 310. The member 10 may be prevented from flowing into the membrane 122 and the through hole 315.

도 4는 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

도 4에 도시된 반도체 디바이스(400)는 도 3에 도시된 반도체 디바이스(300)와 거의 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명하기로 한다.The semiconductor device 400 shown in FIG. 4 is almost similar to the semiconductor device 300 shown in FIG. 3. Therefore, the difference will be mainly described here.

도 4를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 디바이스(400)는 세라믹 기판(410), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(450) 및 댐(360)을 포함한다. 즉, 본 발명의 또다른 실시예에 따른 반도체 디바이스(400)는 도 3에 도시된 반도체 디바이스(300)에서 세라믹 기판(310)에 형성된 관통홀(315)이 커버(350)에 형성된 것이다.Referring to FIG. 4, a semiconductor device 400 according to another embodiment of the present invention may include a ceramic substrate 410, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 450, and Dam 360. That is, in the semiconductor device 400 according to another exemplary embodiment of the present invention, the through hole 315 formed in the ceramic substrate 310 in the semiconductor device 300 illustrated in FIG. 3 is formed in the cover 350.

상기 세라믹 기판(410)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(410)은 상면에는 상부 절연층(411)과 상부 배선 패턴(413)이 형성되고, 하면에는 하부 절연층(412)과 하부 배선 패턴(414)이 형성된다. 상기 세라믹 기판(410)은 도 3에 도시된 세라믹 기판(310)에서 관통홀(315)만 없는 것이므로, 이에 대한 상세한 설명은 생략하기로 한다. The ceramic substrate 410 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 411 and an upper wiring pattern 413 are formed on an upper surface of the ceramic substrate 410, and a lower insulating layer 412 and a lower wiring pattern 414 are formed on a lower surface of the ceramic substrate 410. Since the ceramic substrate 410 has only the through hole 315 in the ceramic substrate 310 illustrated in FIG. 3, a detailed description thereof will be omitted.

상기 커버(450)는 상기 세라믹 기판(410)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(450)는 상기 세라믹 기판(410)에 접착 부재로 부착될 수 있다. 또한, 상기 커버(450)의 일측에는 관통홀(451)이 형성된다. 상기 관통홀(451)은 상기 멤스 다이(120)의 상부에 형성되어, 상기 관통홀(451)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다.
The cover 450 is formed on the ceramic substrate 410 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 450 may be attached to the ceramic substrate 410 as an adhesive member. In addition, a through hole 451 is formed at one side of the cover 450. The through hole 451 is formed on the MEMS die 120 to transmit the sound signal introduced through the through hole 451 to the MEMS die 120.

도 5는 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

도 5에 도시된 반도체 디바이스(500)는 도 1에 도시된 반도체 디바이스(100)와 거의 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명하기로 한다.The semiconductor device 500 shown in FIG. 5 is almost similar to the semiconductor device 100 shown in FIG. 1. Therefore, the difference will be mainly described here.

도 5를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 디바이스(500)는 세라믹 기판(510), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(550) 및 댐(560)을 포함한다. Referring to FIG. 5, a semiconductor device 500 according to another embodiment of the present invention may include a ceramic substrate 510, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 550, and the like. Dam 560.

상기 세라믹 기판(510)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(510)은 상면에는 상부 절연층(511)과 상부 배선 패턴(513)이 형성되고, 하면에는 하부 절연층(512)과 하부 배선 패턴(514)이 형성된다. 또한, 상기 세라믹 기판(510)은 상면에서 하면을 관통하는 관통홀(515)을 더 포함한다. 상기 관통홀(315)은 상기 멤스 다이(120)의 하부에 형성되어, 상기 관통홀(515)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다. 즉, 상기 세라믹 기판(510)은 도 1에 도시된 세라믹 기판(110)과 실질적으로 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.The ceramic substrate 510 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 511 and an upper wiring pattern 513 are formed on an upper surface of the ceramic substrate 510, and a lower insulating layer 512 and a lower wiring pattern 514 are formed on a lower surface of the ceramic substrate 510. In addition, the ceramic substrate 510 further includes a through hole 515 penetrating the lower surface from the upper surface. The through hole 315 is formed under the MEMS die 120 so that the acoustic signal introduced through the through hole 515 is transmitted to the MEMS die 120. That is, since the ceramic substrate 510 is substantially the same as the ceramic substrate 110 shown in FIG. 1, a detailed description thereof will be omitted.

상기 커버(550)는 상기 세라믹 기판(510)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(550)는 상기 세라믹 기판(510)에 접착 부재로 부착될 수 있다.
The cover 550 is formed on the ceramic substrate 510 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 550 may be attached to the ceramic substrate 510 as an adhesive member.

상기 댐(560)은 상기 세라믹 기판(510)의 상부로 돌출되게 형성되며, 상기 세라믹 기판(510)과 일체로 형성된다. 즉, 상기 댐(560)은 상기 세라믹 기판(510)과 동일한 물질로 이루어지며, 상기 세라믹 기판(510)을 형성할 때 함께 형성된다. 또한, 상기 댐(560)은 제 1 댐(561)과 제 2 댐(562)을 포함한다.The dam 560 is formed to protrude upward from the ceramic substrate 510 and is integrally formed with the ceramic substrate 510. That is, the dam 560 is made of the same material as the ceramic substrate 510 and is formed together when the ceramic substrate 510 is formed. In addition, the dam 560 includes a first dam 561 and a second dam 562.

상기 제 1 댐(561)은 상기 멤스 다이(120)의 외측에 형성되며, 상기 멤스 다이(120)를 둘러싸는 사각의 링 형태로 형성된다. 또한, 상기 제 1 댐(561)은 상기 멤스 다이(120)와 상기 세라믹 기판(510)의 상부 배선 패턴(513) 사이에 형성되며, 상기 접착 부재(10)보다 높게 형성된다. The first dam 561 is formed outside the MEMS die 120 and has a rectangular ring shape surrounding the MEMS die 120. In addition, the first dam 561 is formed between the MEMS die 120 and the upper wiring pattern 513 of the ceramic substrate 510, and is formed higher than the adhesive member 10.

따라서, 상기 제 1 댐(561)은 상기 멤스 다이(120)를 상기 세라믹 기판(510)에 부착할 때 사용되는 접착 부재(10)가 상기 상부 배선 패턴(513)으로 흐르는 것을 방지한다. 여기서, 상기 접착 부재(10)가 상부 배선 패턴(513)으로 흘러 넘치게 되면, 상기 상부 배선 패턴(513)에 도전성 와이어(140)를 본딩할 수 없게 된다. 그러나, 본 발명과 같이 멤스 다이(120)와 상부 배선 패턴(513) 사이에 제 1 댐(561)을 형성함으로써, 상기 접착 부재(10)가 상부 배선 패턴(513)으로 흐르는 것을 막을 수 있다. Accordingly, the first dam 561 prevents the adhesive member 10 used to attach the MEMS die 120 to the ceramic substrate 510 to flow into the upper wiring pattern 513. When the adhesive member 10 overflows the upper wiring pattern 513, the conductive wire 140 may not be bonded to the upper wiring pattern 513. However, by forming the first dam 561 between the MEMS die 120 and the upper wiring pattern 513 as in the present invention, it is possible to prevent the adhesive member 10 from flowing into the upper wiring pattern 513.

상기 제 2 댐(562)은 상기 멤스 다이(120)의 내측에 형성되며, 구체적으로 상기 멤스 다이(120)에 형성된 캐비티(121a)의 내부에 사각의 링 형태로 형성된다. 또한, 상기 제 2 댐(562)은 상기 멤스 다이(120)를 상기 세라믹 기판(510)에 접착시키는 접착 부재(10)보다 높게 형성된다. The second dam 562 is formed inside the MEMS die 120, and specifically, is formed in a rectangular ring shape inside the cavity 121a formed in the MEMS die 120. In addition, the second dam 562 is formed higher than the adhesive member 10 that adheres the MEMS die 120 to the ceramic substrate 510.

따라서, 상기 제 2 댐(562)은 상기 멤스 다이(120)를 상기 세라믹 기판(510)에 부착할 때 사용되는 접착 부재(10)가 상기 멤스 다이(120)의 몸체(121)를 타고 멤브레인(122)으로 흐르는 것을 방지한다. 여기서, 상기 접착 부재(10)가 몸체(121)를 타고 멤브레인(122)으로 흐르면, 상기 멤브레인(122)의 동작을 방해하게 된다. 그러나, 본 발명과 같이 멤스 다이(120)의 내측에 제 2 댐(562)을 형성함으로써, 상기 접착 부재(10)가 맴브레인(122)으로 흐르는 것을 막을 수 있다. 또한, 상기 제 2 댐(562)은 상기 접착 부재(10)가 상기 세라믹 기판(510)에 형성된 관통홀(515)로 흐르는 것을 방지한다.
Accordingly, the second dam 562 may have an adhesive member 10, which is used to attach the MEMS die 120 to the ceramic substrate 510, on the body 121 of the MEMS die 120. 122). Here, when the adhesive member 10 flows through the body 121 to the membrane 122, the adhesive member 10 may interfere with the operation of the membrane 122. However, by forming the second dam 562 inside the MEMS die 120 as in the present invention, it is possible to prevent the adhesive member 10 from flowing to the membrane 122. In addition, the second dam 562 prevents the adhesive member 10 from flowing through the through hole 515 formed in the ceramic substrate 510.

이와 같이, 본 발명의 또다른 실시예에 따른 반도체 디바이스(500)는 멤스 다이(120)와 상부 배선 패턴(513) 사이에 형성된 제 1 댐(561)과 멤스 다이(120)의 캐비티(121a) 내부에 형성된 제 2 댐(562)을 포함하는 댐(560)을 구비함으로써, 멤스 다이(120)를 세라믹 기판(510)에 부착시키는 접착 부재(10)가 상부 배선 패턴(513) 및 멤브레인(122)으로 흐르는 것을 방지할 수 있다.
As such, the semiconductor device 500 according to another exemplary embodiment of the present invention may include the first dam 561 and the cavity 121a of the MEMS die 120 formed between the MEMS die 120 and the upper wiring pattern 513. By providing the dam 560 including the second dam 562 formed therein, the adhesive member 10 for attaching the MEMS die 120 to the ceramic substrate 510 is provided with the upper wiring pattern 513 and the membrane 122. ) Can be prevented from flowing.

도 6은 본 발명의 또다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.

도 6에 도시된 반도체 디바이스(600)는 도 5에 도시된 반도체 디바이스(500)와 거의 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명하기로 한다.The semiconductor device 600 shown in FIG. 6 is almost similar to the semiconductor device 500 shown in FIG. 5. Therefore, the difference will be mainly described here.

도 6을 참조하면, 본 발명의 또다른 실시예에 따른 반도체 디바이스(600)는 세라믹 기판(610), 멤스 다이(120), ASIC 다이(130), 도전성 와이어(140), 커버(650) 및 댐(560)을 포함한다. 즉, 본 발명의 또다른 실시예에 따른 반도체 디바이스(600)는 도 5에 도시된 반도체 디바이스(500)에서 세라믹 기판(510)에 형성된 관통홀(515)이 커버(550)에 형성된 것이다.Referring to FIG. 6, a semiconductor device 600 according to another embodiment of the present invention may include a ceramic substrate 610, a MEMS die 120, an ASIC die 130, a conductive wire 140, a cover 650, and the like. Dam 560. That is, in the semiconductor device 600 according to another exemplary embodiment of the present invention, the through hole 515 formed in the ceramic substrate 510 is formed in the cover 550 in the semiconductor device 500 illustrated in FIG. 5.

상기 세라믹 기판(610)은 대략 평평한 상면과 상기 상면의 반대면으로서 대략 평평한 하면을 갖는다. 상기 세라믹 기판(610)은 상면에는 상부 절연층(611)과 상부 배선 패턴(613)이 형성되고, 하면에는 하부 절연층(612)과 하부 배선 패턴(614)이 형성된다. 상기 세라믹 기판(610)은 도 5에 도시된 세라믹 기판(510)에서 관통홀(515)만 없는 것이므로, 이에 대한 상세한 설명은 생략하기로 한다. The ceramic substrate 610 has an approximately flat upper surface and an approximately flat lower surface as an opposite surface of the upper surface. An upper insulating layer 611 and an upper wiring pattern 613 are formed on an upper surface of the ceramic substrate 610, and a lower insulating layer 612 and a lower wiring pattern 614 are formed on a lower surface of the ceramic substrate 610. Since the ceramic substrate 610 has only the through hole 515 in the ceramic substrate 510 illustrated in FIG. 5, a detailed description thereof will be omitted.

상기 커버(650)는 상기 세라믹 기판(610)의 상부에 형성되며, 상기 멤스 다이(120), ASIC 다이(130) 및 도전성 와이어(140)를 커버한다. 상기 커버(650)는 상기 세라믹 기판(610)에 접착 부재로 부착될 수 있다. 또한, 상기 커버(650)의 일측에는 관통홀(651)이 형성된다. 상기 관통홀(651)은 상기 멤스 다이(120)의 상부에 형성되어, 상기 관통홀(651)을 통해 유입된 음향 신호가 멤스 다이(120)에 전달되게 한다.
The cover 650 is formed on the ceramic substrate 610 and covers the MEMS die 120, the ASIC die 130, and the conductive wire 140. The cover 650 may be attached to the ceramic substrate 610 as an adhesive member. In addition, a through hole 651 is formed at one side of the cover 650. The through hole 651 is formed on the MEMS die 120 to transmit the acoustic signal introduced through the through hole 651 to the MEMS die 120.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out the semiconductor device according to the present invention, and the present invention is not limited to the above-described embodiment, and the present invention deviates from the gist of the present invention. Without this, anyone skilled in the art to which the present invention pertains will have the technical spirit of the present invention to the extent that various modifications can be made.

100: 반도체 디바이스 110: 세라믹 기판
111: 상부 절연층 112: 하부 절연층
113: 상부 배선 패턴 114: 하부 배선 패턴
115: 관통홀 120: 멤스 다이
121: 몸체 121a: 캐비티
122: 멤브레인 130: ASIC 다이
140: 도전성 와이어 150: 커버
160: 댐100: semiconductor device 110: ceramic substrate
111: upper insulating layer 112: lower insulating layer
113: upper wiring pattern 114: lower wiring pattern
115: through hole 120: MEMS die
121: body 121a: cavity
122: membrane 130: ASIC die
140: conductive wire 150: cover
160: dam

Claims (20)

상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판;
상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이;
상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이;
상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및
상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고,
상기 댐은 상기 멤스 다이의 외측에서 상기 멤스 다이를 둘러싸도록 형성된 것을 특징으로 하는 반도체 디바이스.A ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon;
A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein;
An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die;
A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And
A dam formed to protrude upward of the ceramic substrate,
And wherein the dam is formed to surround the MEMS die outside of the MEMS die. 제 1 항에 있어서,
상기 댐은 상기 도전성 와이어가 본딩된 상부 배선 패턴과 상기 멤스 다이 사이에 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And wherein the dam is formed between the upper wiring pattern to which the conductive wire is bonded and the MEMS die. 제 1 항에 있어서,
상기 댐은 상기 세라믹 기판과 일체로 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And the dam is integrally formed with the ceramic substrate. 제 1 항에 있어서,
상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And the through hole is formed at a position corresponding to the cavity formed in the MEMS die. 제 1 항에 있어서,
상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire. 제 5 항에 있어서,
상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 5, wherein
The cover is a semiconductor device, characterized in that the through-hole is formed in a position corresponding to the cavity formed in the MEMS die. 제 1 항에 있어서,
상기 멤스 다이는
상기 세라믹 기판에 부착되는 몸체; 및
상기 몸체의 상부에 상대적으로 얇게 형성된 멤브레인을 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
The MEMS die
A body attached to the ceramic substrate; And
And a membrane formed relatively thinly on top of the body. 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판;
상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이;
상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이;
상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및
상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고,
상기 댐은 상기 멤스 다이의 내측에 형성된 것을 특징으로 하는 반도체 디바이스.A ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon;
A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein;
An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die;
A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And
A dam formed to protrude upward of the ceramic substrate,
And the dam is formed inside the MEMS die. 제 8 항에 있어서,
상기 댐은 상기 멤스 다이의 캐비티에 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And the dam is formed in a cavity of the MEMS die. 제 8 항에 있어서,
상기 댐은 상기 세라믹 기판과 일체로 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And the dam is integrally formed with the ceramic substrate. 제 8 항에 있어서,
상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And the through hole is formed at a position corresponding to the cavity formed in the MEMS die. 제 8 항에 있어서,
상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire. 제 12 항에 있어서,
상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.13. The method of claim 12,
The cover is a semiconductor device, characterized in that the through-hole is formed in a position corresponding to the cavity formed in the MEMS die. 상부에 형성된 상부 절연층과 상부 배선 패턴을 포함하는 세라믹 기판;
상기 세라믹 기판의 상부에 접착 부재로 부착되며, 내측에 캐비티가 형성된 멤스 다이;
상기 세라믹 기판의 상부에 위치하며, 상기 멤스 다이의 일측에 위치한 ASIC 다이;
상기 ASIC 다이와 상기 멤스 다이의 외측에 형성된 상부 배선 패턴에 본딩되는 도전성 와이어; 및
상기 세라믹 기판의 상부로 돌출되게 형성된 댐을 포함하고,
상기 댐은
상기 멤스 다이의 외측에서 상기 멤스 다이를 둘러싸도록 형성된 제 1 댐; 및
상기 멤스 다이의 내측에 형성된 제 2 댐을 포함하는 것을 특징으로 하는 반도체 디바이스.A ceramic substrate including an upper insulating layer and an upper wiring pattern formed thereon;
A MEMS die attached to an upper portion of the ceramic substrate with an adhesive member and having a cavity formed therein;
An ASIC die positioned on the ceramic substrate and located on one side of the MEMS die;
A conductive wire bonded to the ASIC die and an upper wiring pattern formed on the outside of the MEMS die; And
A dam formed to protrude upward of the ceramic substrate,
The dam
A first dam formed outside the MEMS die to surround the MEMS die; And
And a second dam formed inside the MEMS die. 제 14 항에 있어서,
상기 제 1 댐은 상기 도전성 와이어가 본딩된 상부 배선 패턴과 상기 멤스 다이 사이에 형성된 것을 특징으로 하는 반도체 디바이스.15. The method of claim 14,
And the first dam is formed between the upper wiring pattern to which the conductive wire is bonded and the MEMS die. 제 14 항에 있어서,
상기 제 2 댐은 상기 멤스 다이의 캐비티에 형성된 것을 특징으로 하는 반도체 디바이스.15. The method of claim 14,
And the second dam is formed in a cavity of the MEMS die. 제 14 항에 있어서,
상기 댐은 상기 세라믹 기판과 일체로 형성된 것을 특징으로 하는 반도체 디바이스.15. The method of claim 14,
And the dam is integrally formed with the ceramic substrate. 제 14 항에 있어서,
상기 세라믹 기판은 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.15. The method of claim 14,
And the through hole is formed at a position corresponding to the cavity formed in the MEMS die. 제 14 항에 있어서,
상기 세라믹 기판의 상부에 형성되며, 상기 멤스 다이, ASIC 다이 및 도전성 와이어를 커버하는 커버를 더 포함하는 것을 특징으로 하는 반도체 디바이스.15. The method of claim 14,
And a cover formed on the ceramic substrate and covering the MEMS die, the ASIC die, and the conductive wire. 제 19 항에 있어서,
상기 커버는 상기 멤스 다이에 형성된 캐비티와 대응되는 위치에 관통홀이 형성된 것을 특징으로 하는 반도체 디바이스.The method of claim 19,
The cover is a semiconductor device, characterized in that the through-hole is formed in a position corresponding to the cavity formed in the MEMS die.
KR1020120043423A 2012-04-25 2012-04-25 Semiconductor device KR101366418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120043423A KR101366418B1 (en) 2012-04-25 2012-04-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043423A KR101366418B1 (en) 2012-04-25 2012-04-25 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20130120284A KR20130120284A (en) 2013-11-04
KR101366418B1 true KR101366418B1 (en) 2014-02-25

Family

ID=49851015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043423A KR101366418B1 (en) 2012-04-25 2012-04-25 Semiconductor device

Country Status (1)

Country Link
KR (1) KR101366418B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170320726A1 (en) * 2014-11-10 2017-11-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft MEMS Package
CN105236343B (en) * 2015-09-07 2017-07-07 苏州敏芯微电子技术有限公司 Media-isolated pressure sensor packaging structure
CN106608613A (en) * 2015-10-24 2017-05-03 美律电子(深圳)有限公司 Chip package of micro-electro-mechanical system and manufacturing method of chip package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003582U (en) * 1997-06-30 1999-01-25 김영환 Semiconductor package
KR20100060681A (en) * 2008-11-28 2010-06-07 앰코 테크놀로지 코리아 주식회사 Semiconductor package for image sensor and fabricating method thereof
KR101039256B1 (en) 2010-01-18 2011-06-07 주식회사 비에스이 Mems microphone package using additional chamber
KR101060121B1 (en) 2010-02-23 2011-08-29 앰코 테크놀로지 코리아 주식회사 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003582U (en) * 1997-06-30 1999-01-25 김영환 Semiconductor package
KR20100060681A (en) * 2008-11-28 2010-06-07 앰코 테크놀로지 코리아 주식회사 Semiconductor package for image sensor and fabricating method thereof
KR101039256B1 (en) 2010-01-18 2011-06-07 주식회사 비에스이 Mems microphone package using additional chamber
KR101060121B1 (en) 2010-02-23 2011-08-29 앰코 테크놀로지 코리아 주식회사 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20130120284A (en) 2013-11-04

Similar Documents

Publication Publication Date Title
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
US7706149B2 (en) Micro-electro-mechanical-system package and method for manufacturing the same
TWI616104B (en) Reduced footprint microphone system with spacer member having through-hole
US9108840B2 (en) MEMS microphone and method for packaging the same
JP5675653B2 (en) Sensor module and manufacturing method thereof
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
US7994618B2 (en) Sensor module and method for manufacturing same
CN110194435B (en) Electronic device
TWI727164B (en) Assembly comprising mems device and electronic device comprising assembly
TWI533715B (en) Packaging Method of Stacked Micro - Electromechanical Microphone
JP2007060389A (en) Silicon microphone package
US10362406B2 (en) MEMS microphone package
KR101366418B1 (en) Semiconductor device
JP2010016096A (en) Electronic component
JP2012006092A (en) Mems device and method for manufacturing the same, and package with the same
US10277983B2 (en) Microphone device
TW201626816A (en) Microphone package with molded spacer
KR101953089B1 (en) Lead frame-based chip carrier used in the fabrication of mems transducer packages
JP7166602B2 (en) MEMS microphone
KR101300572B1 (en) Semicounductor package having Micro Electronic Mechnical System
KR101981831B1 (en) Cavity package design
US9309108B2 (en) MEMS microphone packaging method
KR102307550B1 (en) A microphone package
KR101209475B1 (en) Semiconductor package using interposer
TWI635040B (en) Semiconductor device and manufacturing meyhod thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 6