KR101201560B1 - 송신 장치 및 송신 방법 - Google Patents

송신 장치 및 송신 방법 Download PDF

Info

Publication number
KR101201560B1
KR101201560B1 KR1020100084028A KR20100084028A KR101201560B1 KR 101201560 B1 KR101201560 B1 KR 101201560B1 KR 1020100084028 A KR1020100084028 A KR 1020100084028A KR 20100084028 A KR20100084028 A KR 20100084028A KR 101201560 B1 KR101201560 B1 KR 101201560B1
Authority
KR
South Korea
Prior art keywords
timing
signal
voltage control
control signal
unit
Prior art date
Application number
KR1020100084028A
Other languages
English (en)
Other versions
KR20110025103A (ko
Inventor
유이찌 우쯔노미야
노부까즈 후다바
히로요시 이시까와
하지메 하마다
가즈오 나가따니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110025103A publication Critical patent/KR20110025103A/ko
Application granted granted Critical
Publication of KR101201560B1 publication Critical patent/KR101201560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

본원 발명은, 송신 전파에 미치는 영향을 저감하면서, 송신 신호를 증폭하는 증폭기에서의 제어 타이밍을 조정하는 것이다. 송신 장치는, 송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성부와, 상기 제1 전압 제어 신호에 따라서 송신 신호를 증폭하는 증폭기와, 제1 전압 제어 신호에 의한 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정부와, 증폭기로부터의 출력 신호와, 송신 신호에 기초하여, 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정부를 갖는다.

Description

송신 장치 및 송신 방법{TRANSMISSION DEVICE AND TRANSMISSION METHOD}
본 발명은, 이동 통신 시스템에 관한 것으로, 특히 송신 장치에서의 전압 제어 앰프에 공급하는 전압 신호와 송신 신호의 지연 조정 방법에 관한 것이다.
무선 통신 시스템에서의 송신 장치에서는, 장치의 소형화, 에너지 절약화의 관점에서 전력 효율의 향상이 강하게 요망되고 있다. 특히, 소비 전력이 큰 전력 증폭기를 갖는 송신 장치에서는 전력 효율의 향상의 요망이 강하다.
전력 증폭기의 전력 효율을 높이는 기술의 일례로서, 전력 증폭기의 드레인 전극 혹은 게이트 전극에 인가하는 전압을 제어함으로써 고효율화를 실현하는 드레인/게이트 전압 제어 기술이 있다. 그러나, 그 드레인/게이트 전압 제어 기술에서 원하는 출력을 얻기 위해서는, 전력 증폭기에 입력되는 신호와 전압 제어 신호의 타이밍을 맞춘다.
[특허 문헌 1] 일본 특개 2008-22513호 공보
전압 제어 앰프의 지연 조정 기술의 다른 예로서 이하의 기술이 있다.
송신측의 지연 회로에 의해 송신 신호 혹은 전압 제어 신호를 지연시킨다. 송신 신호 혹은 전압 제어 신호를 지연시켰을 때의 전력 증폭기의 출력 신호의 일부를 피드백한 신호에 의해 대역외 복사 전력 측정을 행한다. 그 대역외 복사 전력의 대소에 의해 지연량을 추정한다.
그 기술에서는, 송신측의 지연 회로에 지연값을 설정하여 피드백 신호의 해석을 행함으로써 지연량을 추정한다. 송신측의 지연 회로에 지연값을 설정하여 지연량을 추정하기 때문에, 조정 중에 불필요한 신호가 출력된다.
따라서, 본 발명은 전술한 문제점 중 적어도 하나를 해결하기 위해서 이루어진 것으로, 송신 전파에 미치는 영향을 저감하면서, 송신 신호를 증폭하는 증폭기에서의 제어 타이밍을 조정할 수 있는 송신 장치를 제공하는 것에 있다.
본 송신 장치는,
송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성부와,
상기 제1 전압 제어 신호에 따라서 상기 송신 신호를 증폭하는 증폭기와,
상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정부와,
상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정부
를 갖는다.
본 송신 방법은,
송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성 스텝과,
상기 제1 전압 제어 신호에 따라서 증폭기에 의해 상기 송신 신호를 증폭하는 증폭 스텝과,
상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정 스텝과,
상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정 스텝
을 갖는다.
개시의 송신 장치 및 송신 방법에 의하면, 송신 전파에 미치는 영향을 저감하면서, 송신 신호를 증폭하는 증폭기에서의 제어 타이밍을 조정할 수 있다.
도 1은 일 실시예에 따른 무선 통신 시스템을 도시하는 기능 블록도.
도 2는 일 실시예에 따른 송신 장치를 도시하는 기능 블록도.
도 3은 일 실시예에 따른 송신 장치를 도시하는 부분 블록도.
도 4는 일 실시예에 따른 송신 장치의 동작을 도시하는 설명도.
도 5는 일 실시예에 따른 송신 장치의 동작을 도시하는 설명도.
도 6은 일 실시예에 따른 송신 장치의 동작을 설명하는 플로우차트.
도 7은 일 실시예에 따른 송신 장치의 동작을 설명하는 플로우차트.
도 8은 일 실시예에 따른 송신 장치를 도시하는 부분 블록도.
도 9는 일 실시예에 따른 송신 장치의 동작을 설명하는 설명도.
도 10은 일 실시예에 따른 송신 장치의 동작을 설명하는 플로우차트.
도 11은 일 실시예에 따른 송신 장치를 도시하는 부분 블록도.
도 12는 일 실시예에 따른 송신 장치의 동작을 도시하는 설명도.
도 13은 일 실시예에 따른 송신 장치의 동작을 도시하는 설명도.
도 14는 일 실시예에 따른 송신 장치의 동작을 설명하는 플로우차트.
다음으로, 본 발명을 실시하기 위한 형태를, 이하의 실시예에 기초하여 도면을 참조하면서 설명한다.
또한, 실시예를 설명하기 위한 전체 도면에서, 동일 기능을 갖는 것은 동일 부호를 이용하고, 반복 설명은 생략한다.
<시스템>
도 1은 본 실시예에 따른 시스템의 예를 도시한다.
본 시스템은, 기지국 장치(BS : Base Station)(100)와, 유저 단말 장치(UE : User Equipment)(200)를 갖는다.
기지국 장치(100)는, 송신부(102)와, 수신부(104)와, 베이스 밴드 처리부(106)를 갖는다.
수신부(102)는, 안테나에 의해 수신된 전파 신호를 중간 주파수(IF : Intermediate Frequency)대로 다운 컨버트하고, 베이스 밴드 처리부(106)에 입력한다. 베이스 밴드 처리부(106)는, 수신부(102)에 의해 입력된 신호를 처리하고, 고정 통신망에 송신한다.
한편, 고정 통신망으로부터 송신된 신호는, 베이스 밴드 처리부(106)에 의해 신호 처리되어, 송신부(102)에 입력된다. 송신부(102)는, 베이스 밴드 처리부(106)에 의해 입력된 신호를 무선 주파수(RF : Radio Frequency)대로 업 컨버트하고, 전력 증폭기에 의해 증폭하여, 송신한다.
유저 단말 장치(200)는, 송신부(202)와, 수신부(204)와, 베이스 밴드 처리부(206)를 갖는다.
수신부(202)는, 안테나에 의해 수신된 고주파 전파 신호를 주파수 변환하고, 베이스 밴드 처리부(206)에 입력한다. 베이스 밴드 처리부(206)는, 수신부(202)에 의해 입력된 신호를 아날로그 신호로 변환한다. 베이스 밴드 처리부(206)에 의해 변환된 아날로그 신호는, 증폭되어, 스피커로부터 출력된다. 한편, 예를 들면, 마이크에 의해 입력된 음성 신호는, 베이스 밴드 처리부(206)에 입력된다. 베이스 밴드 처리부(206)는, 입력된 음성 신호를 디지털 신호로 변환하고, 송신부(202)에 입력한다. 송신부(202)는, 베이스 밴드 처리부(206)에 의해 입력된 디지털 신호를 전력 증폭기에 의해 증폭하고, 기지국 장치(100)에 무선 송신한다.
본 실시예에 따른 송신 장치(300)는, 기지국 장치(100)와, 유저 단말 장치(200)에 적용할 수 있다. 예를 들면, 기지국(100)의 송신부(102) 및/또는 유저 단말 장치(200)의 송신부(202)에 적용되어도 된다.
또한, 본 실시예에 따른 송신 장치(300)는, 입력 신호를 증폭하여 출력하는 증폭기를 갖는 기기에 적용할 수 있다. 예를 들면, 휴대 정보 단말기(PDA : Personal Digital Assistants), 휴대 단말기 등에 적용할 수 있다.
이하, 송신 장치에 대하여 상세하게 설명한다.
<송신 장치>
도 2는 본 실시예에 따른 송신 장치를 도시하는 기능 블록도이다.
본 송신 장치(300)는, 송신 신호를 전압 제어 신호로 변환한다. 그 전압 제어 신호는, 송신 신호를 전력 증폭기에 의해 증폭할 때에 사용하는 증폭률(도)을 설정하기 위한 신호이어도 된다. 예를 들면, 임의의 소정의 단위 시간에서의 송신 신호의 진폭에 기초하여, 그 임의의 소정의 단위 시간에서의 증폭률이 설정되어도 된다. 본 송신 장치(300)는, 전력 증폭기에서, 송신 신호와 전압 제어 신호의 입력 타이밍을 맞추도록 제어한다. 예를 들면, 본 송신 장치(300)는, 송신 신호와, 그 송신 신호가 전력 증폭기에 의해 증폭된 신호 사이의 타이밍의 어긋남이 최소로 되도록, 송신 신호에 대한 전압 제어 신호의 지연값을 구한다. 전력 증폭기에서, 송신 신호와 전압 제어 신호의 입력 타이밍을 맞추도록 제어함으로써, 송신 신호의 레벨에 따라서 적절하게 증폭할 수 있다. 송신 신호에 레벨에 따라서 적절하게 증폭할 수 있기 때문에, 증폭 효율을 향상시킬 수 있다. 증폭 효율을 향상시킬 수 있기 때문에, 전력 효율을 향상시킬 수 있다.
또한, 전압 제어 신호의 지연값을 구하는 처리는, 송신 신호를 증폭시키는 처리와는 독립하여 행해진다. 따라서, 전파를 송신하면서 지연값을 변경하는 일이 없다. 따라서, 불요파를 출력하지 않고, 지연값을 설정할 수 있다.
본 송신 장치(300)는, 전압 제어 신호 변환부(302)를 갖는다. 전압 제어 신호 변환부(302)는, 베이스 밴드 처리부(도시 생략)와 접속된다. 전압 제어 신호 변환부(302)는, 베이스 밴드 처리부에 의해 입력되는 디지털 신호를 전압 제어 신호로 변환하고, 그 전압 제어 신호를 타이밍 조정 회로(304)에 입력한다.
본 송신 장치(300)는, 타이밍 조정 회로(304)를 갖는다. 타이밍 조정 회로(304)는 전압 제어 신호 변환부(302)와 접속된다. 타이밍 조정 회로(304)는, 후술하는 타이밍 오차 검출부(318)에 의해 설정된 지연 설정값에 따라서, 전압 제어 신호 변환부(302)에 의해 입력된 전압 제어 신호에 대하여, 타이밍 조정을 행한다. 예를 들면, 후술하는 증폭기(314)에 공급하는 전압 제어 신호의 타이밍을 조정한다.
본 송신 장치(300)는, 변조기(310)를 갖는다. 변조기(310)는, 베이스 밴드 처리부와 접속된다. 변조기(310)는, 발진기(312)로부터의 신호에 의해, 입력 신호를 변조하고, 그 변조 신호를 증폭기(314)에 입력한다.
본 송신 장치(300)는, 발진기(312)를 갖는다. 발진기(312)는, 변조기(310)와 접속된다. 발진기(312)는, 발진 신호를 변조기(310)에 출력한다.
본 송신 장치(300)는, 증폭기(314)를 갖는다. 증폭기(314)는, 변조기(310)와 접속된다. 증폭기(314)는, 변조기(310)에 의해 입력된 신호를 증폭하고, 그 증폭한 신호를 출력한다. 출력 신호는, 후술하는 믹서(324)에 입력된다. 이하, 그 믹서(324)에 입력되는 증폭기(314)의 출력 신호를 「피드백 신호」라고 부른다.
본 송신 장치(300)는, 믹서(324)를 갖는다. 믹서(324)는, 증폭기(314)의 출력 단자와 접속된다. 믹서(324)는, 피드백 신호를 발진기(326)로부터의 발진 주파수에 기초하여, IF 주파수로 다운 컨버트하고, 메모리(320)에 입력한다.
본 송신 장치(300)는, 발진기(326)를 갖는다. 발진기(326)는, 믹서(324)와 접속된다. 발진기(326)는, 발진 신호를 믹서(324)에 출력한다.
본 송신 장치(300)는, 메모리(320)를 갖는다. 메모리(320)는, 믹서(324)와 접속된다. 그 메모리(320)는, 믹서(324)에 의해 입력된 디지털 신호를 기억한다.
본 송신 장치(300)는, 메모리(316)를 갖는다. 메모리(316)는, 베이스 밴드 처리부와 접속된다. 메모리(316)는, 송신 신호를 기억한다.
본 송신 장치(300)는, 타이밍 오차 검출부(318)를 갖는다. 타이밍 오차 검출부(318)는, 타이밍 조정 회로(304), 메모리(316 및 320)와 접속된다. 타이밍 오차 검출부(318)는, 메모리(316)에 의해 기억된 송신 신호와, 메모리(320)에 의해 기억된 디지털 신호에 기초하여, 송신 신호와 전압 제어 신호 사이의 증폭기(314)에서의 입력 타이밍의 어긋남이 최소로 되도록, 송신 신호에 대한 전압 제어 신호의 지연 설정값을 구한다. 그 디지털 신호는, 믹서(324)에 의해 다운 컨버트되고, 디지털 신호로 변환된 피드백 신호이다. 예를 들면, 타이밍 오차 검출부(318)는, 메모리(316 및 320)로부터, 각각 송신 신호 및 디지털 신호를 시계열 데이터로서 읽어낸다. 신호 타이밍 오차 검출부(318)는, 구한 지연 설정값을 타이밍 조정 회로(304)에 설정한다.
또한, 전압 제어 신호 변환부(302), 타이밍 조정 회로(304), 타이밍 오차 검출부(318)에서의 처리는, 디지털 신호에 의해 행해지도록 해도 된다.
<타이밍 오차 검출부(그 1)>
도 3은 타이밍 오차 검출부(318)의 상세(그 1)를 도시한다.
타이밍 오차 검출부(318)는, 전압 제어 신호 변환부(3182)와, 최소값 검출부(3184)와, 연산 처리부(3186)와, 출력 신호 변환부(3188)와, 타이밍 조정 회로(3190)를 갖는다.
전압 제어 신호 변환부(3182)는, 메모리(316)와 접속된다. 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 전압 제어 신호로 변환하고, 최소값 검출부(3184) 및 타이밍 조정 회로(3190)에 입력한다.
타이밍 조정 회로(3190)는 전압 제어 신호 변환부(3182)와 접속된다. 타이밍 조정 회로(3190)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호의 타이밍을 조정(제어)하고, 최소값 검출부(3184)에 입력한다. 예를 들면, 타이밍 조정 회로(3190)는, 연산 처리부(3186)에 의해 설정된 지연 설정값 D2에 기초하여, 전압 제어 신호를 지연시켜, 최소값 검출부(3184)에 입력한다. 이하, 타이밍 조정 회로(3190)에 의해 지연시킨 전압 제어 신호를 「지연 전압 제어 신호」라고 부른다.
최소값 검출부(3184)는, 전압 제어 신호 변환부(3182) 및 타이밍 조정 회로(3190)와 접속된다. 최소값 검출부(3184)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호와, 타이밍 조정 회로(3190)에 의해 입력된 지연 전압 제어 신호에 기초하여, 양자의 최소값을 구하고, 후술하는 출력 신호 변환부(3188)에 의해 출력되는 신호와 등가의 신호로서 연산 처리부(3186)에 출력한다. 이하, 그 최소값에 의해 나타내어지는 신호를 「최소값 신호」라고 부른다.
도 4는 최소값 검출부(3184)의 처리를 도시한다.
도 4에서, 횡축은 시간(t), 종축은 엔벨로프값이다. 또한, 가는 실선은 전압 제어 신호 변환부(3182)에 의해 입력되는 전압 제어 신호를 나타내고, 파선은 타이밍 조정 회로(3190)에 의해 입력되는, 전압 제어 신호를 지연 설정값 D2에 기초하여 지연시킨 지연 전압 제어 신호를 나타내고, 굵은 실선은 최소값 검출부(3184)의 출력 신호(최소값 신호)를 나타낸다. 그 출력 신호는, 각 시간에서, 전압 제어 신호와 지연 전압 제어 신호 사이에서 작은 쪽의 값(최소값)에 의해 나타내어진다.
출력 신호 변환부(3188)는, 메모리(320)와 접속된다. 출력 신호 변환부(3188)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 의사적으로 전압 제어 신호로 변환하고, 연산 처리부(3186)에 입력한다. 이하, 출력 신호 변환부(3188)에 의해 의사적으로 변환된 전압 제어 신호를 「의사 전압 제어 신호」라고 부른다. 여기서, 의사적이란, 피드백 신호에 의해 전압 제어 신호 변환부(302 및 3182)와 마찬가지의 처리가 행해지지만, 전압 제어 신호로서는 사용되지 않는 것을 나타낸다. 그 소정의 처리는, 믹서(324)에 의해 다운 컨버트하는 처리를 포함한다.
도 5는 증폭기(314)의 출력 신호를 도시한다.
도 5에서, 횡축은 시간(t), 종축은 엔벨로프값이다. 또한, 가는 실선은 타이밍 조정 회로(304)에 의해 공급되는 전압 제어 신호를 나타내고, 파선은 변조기(310)에 의해 입력되는 송신 신호이다. 바꾸어 말하면, 파선은, 증폭기(314)의 입력 신호이다. 굵은 실선은 증폭기(314)의 출력 신호를 나타낸다. 출력 신호에는, 하락점이 복수 보인다. 여기서, 송신 신호와 전압 제어 신호 사이에서 타이밍이 일치하고 있으면, 송신 신호의 하락의 간격과 출력 신호의 하락 간격은 동일하게 된다. 그러나, 타이밍이 어긋나 있으면, 송신 신호의 하락의 간격과 출력 신호의 하락 간격은 상이하다. 출력 신호의 하락의 수가 증가한다.
연산 처리부(3186)는, 타이밍 조정 회로(304), 타이밍 조정 회로(3190), 최소값 검출부(3184) 및 출력 신호 변환부(3188)와 접속된다. 연산 처리부(3186)는, 출력 신호 변환부(3188)에 의해 입력된 의사 전압 제어 신호와, 최소값 검출부(3184)로부터의 최소값 신호를 비교한다. 연산 처리부(3186)는, 의사 전압 제어 신호와 최소값 신호 사이의 타이밍 오차를 구한다. 예를 들면, 연산 처리부(3186)는, 그 의사 전압 제어 신호와, 최소값 신호 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다. 또한, 예를 들면, 연산 처리부(3186)는, 그 의사 전압 제어 신호와, 최소값 신호 사이의 상관을 구하도록 해도 된다. 연산 처리부(3186)는, 그 타이밍 오차를 일시적으로 기억하고, 타이밍 조정 회로(3190)에 설정하는 지연 설정값 D2를 변경한다. 그리고, 변경된 지연 설정값 D2에 의해, 연산 처리부(3186)는, 출력 신호 변환부(3188)에 의해 입력된 의사 전압 제어 신호와, 최소값 검출부(3184)로부터의 최소값 신호를 비교한다. 또한, 연산 처리부(3186)는, 의사 전압 제어 신호와 최소값 신호 사이의 타이밍 오차를 구한다. 예를 들면, 연산 처리부(3186)는, 그 의사 전압 제어 신호와, 최소값 신호 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다. 또한, 예를 들면, 연산 처리부(3186)는, 그 의사 전압 제어 신호와, 최소값 신호 사이의 상관을 구하도록 해도 된다. 연산 처리부(3186)는, 그 타이밍 오차를 일시적으로 기억한다. 그 지연 설정값 D2의 변경은, 타이밍 오차가 최소로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 상관값이 구해지는 경우에는, 상관값이 최대로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 예를 들면, 타이밍 오차가 감소하다가 증가로 바뀐 경우의 타이밍 오차를 최소값으로 해도 된다. 또한, 예를 들면, 상관값이 증가하다가 감소로 바뀐 경우의 상관값을 최대값으로 해도 된다. 연산 처리부(3186)는, 타이밍 조정 회로(3190)로부터, 타이밍 오차가 최소로 되었을 때의 지연 설정값 D20을 취득한다. 또한, 연산 처리부(3186)는, 타이밍 조정 회로(3190)로부터, 최소값 신호와 의사 전압 제어 신호의 상관값이 최대로 되었을 때의 지연 설정값 D20을 취득하도록 해도 된다. 그리고, 연산 처리부(3186)는, 취득한 지연 설정값 D20에 기초하여, 타이밍 조정 회로(304)의 지연 설정값 D1을 구한다. 그리고, 연산 처리부(3186)는, 타이밍 조정 회로(304)에, 그 지연 설정값 D1을 설정한다.
<송신 장치(300)의 동작>
도 6은 본 송신 장치(300)의 동작을 설명하는 플로우차트이다.
도 6에서, D1은 타이밍 조정 회로(304)의 지연 설정값을 나타내고, D2는 타이밍 조정 회로(3190)의 지연 설정값을 나타낸다. N은 반복 횟수를 나타낸다. Errmin은 최소(타이밍) 오차를 나타낸다. Dmim은 최소 오차로 되는 지연 설정값을 나타낸다.
송신 장치(300)는, 파라미터의 설정을 행한다(스텝 S602). 예를 들면, 송신 장치(300)는, 타이밍 조정 회로(304)의 지연 설정값 D1과, 타이밍 조정 회로(3190)의 지연 설정값 D2를 동일한 값으로 설정한다. 또한, 예를 들면, 송신 장치(300)는, 반복 횟수 N을 N0으로 설정한다. 또한, 예를 들면, 송신 장치(300)는, 최소 오차 Errmin을 무한대(∞)로 설정한다. 또한, 예를 들면, 송신 장치(300)는, 최소 오차로 되는 지연값 Dmim을 0으로 설정한다. 또한, 예를 들면, 송신 장치(300)는, 반복 횟수를 나타내는 파라미터 i를 0으로 설정한다. 예를 들면, 연산 처리부(3186)는, 지연 설정값 D1 및 D2와, 반복 횟수 N과, 최소 오차 Errmin과, 지연값 Dmim과, 반복 횟수를 나타내는 파라미터 i를 설정한다.
송신 장치(300)는, 송신 신호와, 피드백 신호를 메모리에 읽어들인다(스텝 S604). 예를 들면, 메모리(316)는 베이스 밴드 처리부로부터의 송신 신호를 기억한다. 또한, 예를 들면, 메모리(320)는 믹서(324)로부터 소정의 처리가 행해진 피드백 신호를 기억한다.
송신 장치(300)는, 메모리(160)에 기억된 송신 신호와, 메모리(320)에 기억된 피드백 신호를 시계열 데이터로서 읽어낸다(스텝 S606). 예를 들면, 타이밍 오차 검출부(318)는, 메모리(316)에 기억된 송신 신호와, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 시계열 데이터로서 읽어낸다.
송신 장치(300)는, 타이밍 오차 Erri를 검출한다(스텝 S608). 예를 들면, 타이밍 오차 검출부(318)는, 최소값 신호와 의사 전압 제어 신호 사이의 타이밍 오차 Erri를 검출한다. 전술한 바와 같이 최소값 신호는, 전압 제어 신호로 변환한 송신 신호와, 그 전압 제어 신호를 지연 설정값 D2에 기초하여 지연시킨 지연 전압 제어 신호에 기초하여, 구해진다.
송신 장치(300)는, 스텝 S608에 의해 검출된 타이밍 오차 Erri가, 최소 오차 Errmin 미만인지를 판정한다(스텝 S610). 예를 들면, 타이밍 오차 검출부(318)는, 타이밍 오차 Erri가, 최소 오차 Errmin 미만인지의 여부를 판정한다.
타이밍 오차 Erri가, 최소 오차 Errmin 미만인 경우(스텝 S610 : 예), 송신 장치(300)는, 최소 오차 Errmin에 타이밍 오차 Erri를 설정하고, 지연값 Dmin에 지연 설정값 D2를 설정한다(스텝 S612). 예를 들면, 타이밍 오차 검출부(318)는, 타이밍 오차 Erri가 최소 오차 Errmin 미만인 경우, 최소 오차 Errmin에 타이밍 오차 Erri를 설정하고, 지연값 Dmin에 지연 설정값 D2를 설정한다.
타이밍 오차 Erri가, 최소 오차 Errmin 미만이 아닌 경우(스텝 S610 : 아니오), 바꾸어 말하면, 타이밍 오차 Erri가 최소 오차 Errmin 이상인 경우 및 스텝 S612에 의해 최소 오차 Errmin에 타이밍 오차 Erri를 설정하고, 지연값 Dmin에 지연 설정값 D2를 설정한 후, 송신 장치(300)는, 반복 횟수를 나타내는 파라미터 i가 반복 횟수 N보다 큰지의 여부를 판정한다(스텝 S614). 그 반복 횟수 N은 미리 설정된다. 예를 들면, 타이밍 오차 검출부(318)는, 반복 횟수를 나타내는 파라미터 i가 반복 횟수 N보다 큰지의 여부를 판정한다.
반복 횟수를 나타내는 파라미터 i가 반복 횟수 N보다 큰 경우(스텝 S614 : 예), 송신 장치(300)는, 타이밍 조정 회로(304)의 지연 설정값 D1이, 타이밍 조정 회로(3190)에서 지연량이 0으로 되는 지연 설정값 D20 미만인지의 여부를 판정한다(스텝 S618). 예를 들면, 타이밍 오차 검출부(318)는, 타이밍 조정 회로(304)의 지연 설정값 D1이, 타이밍 조정 회로(3190)에서 지연량이 0으로 되는 지연 설정값 D20 미만인지의 여부를 판정한다.
한편, 반복 횟수를 나타내는 파라미터 i가 반복 횟수 N 이하인 경우(스텝 S614 : 아니오), 송신 장치(300)는, i에 1을 가한 값을 새로운 i로 한다(스텝 S616). 그리고, 스텝 S606으로 되돌아간다. 다시, 지연 설정값 D2가 설정되고, 타이밍 오차가 검출된다.
스텝 S618에 의해, 타이밍 조정 회로(304)의 지연 설정값 D1이, 지연 설정값 D20 미만이라고 판정된 경우(스텝 S618 : 예), 송신 장치(300)는, 지연 설정값 D20으로부터 최소 오차로 되는 지연값 Dmin을 뺀 값을 구하고, 그 값을 지연 설정값 D1에 가한 값을, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1로 한다(스텝 S620). 즉, D1+(D20-Dmin)에 의해, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1이 구해진다. 예를 들면, 타이밍 오차 검출부(318)는, 지연 설정값 D20으로부터 최소 오차로 되는 지연값 Dmin을 뺀 값을 구하고, 그 값을 지연 설정값 D1에 가한 값을, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1로 한다.
한편, 스텝 S618에 의해, 타이밍 조정 회로(304)의 지연 설정값 D1이, 타이밍 조정 회로(3190)에서 지연량이 0으로 되는 지연 설정값 D20 미만이 아니라고 판정된 경우(스텝 S618 : 아니오), 바꾸어 말하면, 타이밍 조정 회로(304)의 지연 설정값 D1이, 타이밍 조정 회로(3190)에서 지연량이 0으로 되는 지연 설정값 D20 이상이라고 판정된 경우, 송신 장치(300)는, 최소 오차로 되는 지연값 Dmin으로부터 지연 설정값 D20을 뺀 값을 구하고, 그 값을 지연 설정값 D1로부터 뺀 값을, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1로 한다(스텝 S622). 즉, D1-(Dmin-D20)에 의해, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1이 구해진다. 예를 들면, 타이밍 오차 검출부(318)는, 최소 오차로 되는 지연값 Dmin으로부터 지연 설정값 D20을 뺀 값을 구하고, 그 값을 지연 설정값 D1로부터 뺀 값을, 타이밍 조정 회로(304)에 설정할 지연 설정값 D1로 한다.
<타이밍 오차 검출부에서의 처리>
도 7은 본 송신 장치(300)의 타이밍 오차 검출부(318)의 동작을 설명하는 플로우차트이다.
타이밍 오차 검출부(318)는, 송신 신호를 전압 제어 신호로 변환한다(스텝 S702). 예를 들면, 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 읽어내고, 그 송신 신호를 전압 제어 신호로 변환한다.
타이밍 오차 검출부(318)는, 타이밍 조정 회로(3190)에 전압 제어 신호의 출력 지연 설정값 D2를 설정한다(스텝 S704). 예를 들면, 연산 처리부(3186)는, 타이밍 조정 회로(3190)에, 전압 제어 신호의 출력 지연 설정값 D2를 설정한다.
타이밍 오차 검출부(318)는, 전압 제어 신호와, 타이밍 조정 회로(3190)에 설정된 지연 설정값 D2에 의해 지연시킨 지연 전압 제어 신호에 기초하여, 최소값을 검출한다(스텝 S706). 예를 들면, 최소값 검출부(3184)는, 전압 제어 신호와, 지연 전압 제어 신호에 기초하여, 최소값을 검출한다. 최소값 검출부(3184)로부터 최소값 신호가 출력된다.
타이밍 오차 검출부(318)는, 소정의 처리가 행해진 피드백 신호를 의사 전압 제어 신호로 변환한다(스텝 S708). 예를 들면, 출력 신호 변환부(3188)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 의사 전압 제어 신호로 변환한다.
타이밍 오차 검출부(318)는, 최소값 신호와, 의사 전압 제어 신호에 기초하여, 타이밍 오차 Erri를 구한다(스텝 S710). 예를 들면, 연산 처리부(3186)는, 출력 신호 변환부(3188)에 의해 입력된 의사 전압 제어 신호와, 최소값 검출부(3184)로부터의 최소값 신호를 비교한다. 연산 처리부(3186)는, 의사 전압 제어 신호와 최소값 신호 사이의 타이밍 오차 Erri를 구한다. 예를 들면, 연산 처리부(3186)는, 그 의사 전압 제어 신호와, 최소값 신호 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다.
본 실시예에서, 송신 신호에 대하여 지연 설정값을 설정하도록 해도 된다. 송신 신호에 대하여 지연 설정값을 설정하는 경우에는, 베이스 밴드 처리부와 증폭기(314) 사이에 타이밍 조정 회로를 구비하도록 해도 된다.
본 송신 장치에 의하면, 신호의 송신에 관여하지 않는 부분을 이용하여 지연 설정값을 추정하기 때문에, 불요파를 출력하지 않고 지연 조정하는 것이 가능하다.
또한, 메모리에 기억한 송신 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터로부터 전압 제어 신호를 생성하고, 그 전압 제어 신호를 지연 회로에 의해 지연시킨 지연 전압 제어 신호를 생성한다. 그리고, 전압 제어 신호와 지연 전압 제어 신호 사이에서 최소값을 검출함으로써, 증폭기로부터의 출력 신호와 등가의 신호, 바꾸어 말하면, 증폭기로부터의 출력 신호에 상당하는 신호를 생성한다. 한편, 메모리에 기억한 증폭기로부터의 피드백 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터로부터 의사 전압 제어 신호를 생성한다. 그리고, 증폭기로부터의 출력 신호와 등가의 신호와, 의사 전압 제어 신호와의 타이밍 오차가 최소로 되는(기준값으로부터의) 지연값을 구하고, 그 지연값에 의해 전압 제어 신호 또는 송신 신호의 증폭기에서의 제어 타이밍을 보정한다.
<타이밍 오차 검출부(그 2)>
도 8은 타이밍 오차 검출부(318)의 상세(그 2)를 도시한다.
타이밍 오차 검출부(318)는, 전압 제어 신호 변환부(3182)와, 타이밍 조정 회로(3190)와, 게인 조정부(3192)와, 곱셈기(3194)와, 연산 처리부(3196)를 갖는다.
전압 제어 신호 변환부(3182)는, 메모리(316)와 접속된다. 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 전압 제어 신호로 변환하고, 게인 조정부(3192) 및 타이밍 조정 회로(3190)에 입력한다.
타이밍 조정 회로(3190)는, 전압 제어 신호 변환부(3182)와 접속된다. 타이밍 조정 회로(3190)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호의 타이밍을 조정하고, 게인 조정부(3192)에 입력한다. 예를 들면, 타이밍 조정 회로(3190)는, 연산 처리부(3196)에 의해 설정된 지연 설정값 D2에 기초하여, 전압 제어 신호의 타이밍을 조정하고, 게인 조정부(3192)에 입력한다. 그 타이밍은, 게인 조정부(3192)에 입력하는 타이밍이어도 된다.
게인 조정부(3192)는, 전압 제어 신호 변환부(3182) 및 타이밍 조정 회로(3190)와 접속된다. 게인 조정부(3192)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호(이하, 「전압 제어 신호 B」라고 부름)와, 타이밍 조정 회로(3190)에 의해 입력된 전압 제어 신호의 타이밍을 조정한 신호(이하, 「타이밍 조정 신호 A」라고 부름)에 기초하여, 게인 조절값을 구한다. 예를 들면, 게인 조절부(3192)는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있고, 또한 전압 제어 신호 B의 진폭 쪽이 타이밍 조정 신호 A의 진폭보다 큰 경우(타이밍 조정 신호 A의 진폭이 전압 제어 신호 B의 진폭 미만인 경우)에는, 타이밍 조정 신호 A의 진폭을 전압 제어 신호 B의 진폭에 의해 제산함으로써 게인 조절값을 구한다. 또한, 예를 들면, 게인 조절부(3192)는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있고, 또한 전압 제어 신호 B의 진폭 쪽이 타이밍 조정 신호 A의 진폭보다 크지 않은 경우(전압 제어 신호 B의 진폭이 타이밍 조정 신호 A의 진폭 이하인 경우)에는, 게인 조절값을 1로 한다.
또한, 예를 들면, 게인 조절부(3192)는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 지연되어 있고, 또한 전압 제어 신호 B의 진폭 쪽이 타이밍 조정 신호 A의 진폭보다 큰 경우(전압 제어 신호 B의 진폭이 타이밍 조정 신호 A의 진폭 이상인 경우)에는, 게인 조절값을 1로 한다. 또한, 예를 들면, 게인 조절부(3192)는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 지연되어 있고, 또한 타이밍 조정 신호 A의 진폭 쪽이 전압 제어 신호 B의 진폭보다 큰 경우(전압 제어 신호 B의 진폭이 타이밍 조정 신호 A의 진폭 미만인 경우)에는, 전압 제어 신호 B의 진폭을 타이밍 조정 신호 A의 진폭에 의해 제산함으로써 게인 조절값을 구한다. 게인 조절부(3192)는, 게인 조절값을 곱셈기(3194)에 입력한다.
곱셈기(3194)는, 메모리(316) 및 게인 조정부(3192)와 접속된다. 곱셈부(3194)는, 메모리(316)로부터 시계열 데이터로서 읽어내어진 송신 신호에, 게인 조정부(3192)에 의해 입력된 게인 조정값을 곱하고, 연산 처리부(3196)에 입력한다. 이하, 곱셈기(3194)에 의해 출력되는 신호를 「게인 조정 송신 신호」라고 부른다.
도 9는 곱셈기(3194)에 의해 출력되는 신호를 도시한다.
도 9에서, 횡축은 시간(t), 종축은 엔벨로프값이다. 또한, 가는 실선은 전압 제어 신호 변환부(3182)에 의해 입력되는 전압 제어 신호 B를 나타내고, 파선은 타이밍 조정 회로(3190)에 의해 입력되는 전압 제어 신호를 지연 설정값 D2에 기초하여 타이밍 조정시킨 타이밍 조정 신호 A를 나타내고, 굵은 실선은 곱셈기(3194)의 출력 신호(게인 조정 송신 신호)를 나타낸다. 도 9에는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있는 예를 도시한다.
연산 처리부(3196)는, 곱셈부(3194), 메모리(320), 타이밍 조정 회로(304) 및 타이밍 조정 회로(3190)와 접속된다. 연산 처리부(3196)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호의 시계열 데이터와, 곱셈기(3194)에 의해 입력된 게인 조정 송신 신호를 비교한다. 연산 처리부(3196)는, 양자의 타이밍 오차를 구한다. 예를 들면, 연산 처리부(3196)는, 게인 조정 송신 신호와, 소정의 처리가 행해진 피드백 신호의 시계열 데이터 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다. 또한, 예를 들면, 연산 처리부(3196)는, 게인 조정 송신 신호와, 소정의 처리가 행해진 피드백 신호의 시계열 데이터 사이의 상관을 구하도록 해도 된다. 연산 처리부(3196)는, 그 타이밍 오차를 일시적으로 기억하고, 타이밍 조정 회로(3190)에 설정하는 지연 설정값 D2를 변경한다. 그리고, 변경된 지연 설정값 D2에 의해, 연산 처리부(3196)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호의 시계열 데이터와, 곱셈기(3194)에 의해 입력된 게인 조정 송신 신호를 비교한다. 연산 처리부(3196)는, 양자의 타이밍 오차를 구한다. 예를 들면, 연산 처리부(3196)는, 게인 조정 송신 신호와, 소정의 처리가 행해진 피드백 신호의 시계열 데이터 사이의 상관을 구하도록 해도 된다. 연산 처리부(3196)는, 그 타이밍 오차를 일시적으로 기억한다. 그 지연 설정값 D2의 변경은, 타이밍 오차가 최소로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 상관값이 구해지는 경우에는, 상관값이 최대로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 예를 들면, 타이밍 오차가 감소하다가 증가로 바뀐 경우의 타이밍 오차를 최소값으로 해도 된다. 또한, 예를 들면, 상관값이 증가하다가 감소로 바뀐 경우의 상관값을 최대값으로 해도 된다. 연산 처리부(3196)는, 타이밍 조정 회로(3190)로부터, 타이밍 오차가 최소로 되었을 때의 지연 설정값 Dmin을 취득한다. 또한, 연산 처리부(3196)는, 타이밍 조정 회로(3190)로부터, 상관값이 최대로 되었을 때의 지연 설정값을 취득하도록 해도 된다. 그리고, 연산 처리부(3196)는, 취득한 지연 설정값 Dmin에 기초하여, 타이밍 조정 회로(304)의 지연 설정값 D1을 구한다. 그리고, 연산 처리부(3186)는, 타이밍 조정 회로(304)에, 그 지연 설정값 D1을 설정한다.
<송신 장치(300)의 동작>
본 송신 장치(300)의 동작은, 도 6에 도시하는 플로우차트와 마찬가지이다.
<타이밍 오차 검출부에서의 처리>
도 10은 본 송신 장치(300)의 타이밍 오차 검출부(318)의 동작을 설명하는 플로우차트이다.
타이밍 오차 검출부(318)는, 송신 신호를 전압 제어 신호 B로 변환한다(스텝 S1002). 예를 들면, 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 전압 제어 신호 B로 변환한다.
타이밍 오차 검출부(318)는, 타이밍 조정 회로(3190)에 전압 제어 신호의 출력 지연 설정값 D2를 설정한다(스텝 S1004). 예를 들면, 연산 처리부(3186)는, 타이밍 조정 회로(3190)에, 전압 제어 신호의 출력 지연 설정값 D2를 설정한다.
타이밍 오차 검출부(318)는, 타이밍 조정 회로(3190)에 설정된 지연 설정값 D2에 의해 타이밍 조정된 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있는지를 판정한다(스텝 S1006). 예를 들면, 게인 조정부(3192)는, 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있는지를 판정한다.
타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있다고 판정된 경우(스텝 S1006 : 예), 타이밍 오차 검출부(318)는, 타이밍 조정 신호 A의 크기(진폭) │A│가 전압 제어 신호 B의 크기(진폭) │B│ 미만인지의 여부를 판정한다(스텝 S1008). 예를 들면, 게인 조정부(3192)는, 타이밍 조정 신호 A의 진폭 │A│가 전압 제어 신호 B의 진폭 │B│ 미만인지의 여부를 판정한다.
타이밍 조정 신호 A의 진폭 │A│가 전압 제어 신호 B의 진폭 │B│ 미만인 경우(스텝 S1008 : 예), 타이밍 오차 검출부(318)는, 타이밍 조정 신호 A의 진폭 │A│를, 전압 제어 신호 B의 진폭 │B│에 의해 제산함으로써 게인 조절값을 구한다(스텝 S1010). 예를 들면, 게인 조정부(3192)는, 타이밍 조정 신호 A의 진폭 │A│를, 전압 제어 신호 B의 진폭 │B│에 의해 제산함으로써 게인 조절값을 구한다.
한편, 타이밍 조정 신호 A의 진폭 │A│가 전압 제어 신호 B의 진폭 │B│ 미만이 아닌 경우(스텝 S1008 : 아니오), 타이밍 오차 검출부(318)는, 게인 조절값을 1로 한다(스텝 S1012). 예를 들면, 게인 조정부(3192)는, 게인 조절값을 1로 한다.
한편, 타이밍 조정 신호 A보다 전압 제어 신호 B가 진행되어 있다고 판정되지 않은 경우(스텝 S1006 : 아니오), 타이밍 오차 검출부(318)는, 전압 제어 신호 B의 크기(진폭) │B│가 타이밍 조정 신호 A의 크기(진폭) │A│ 미만인지를 판정한다(스텝 S1014). 예를 들면, 게인 조정부(3192)는, 전압 제어 신호 B의 진폭 │B│가 타이밍 조정 신호 A의 진폭 │A│ 미만인지의 여부를 판정한다.
전압 제어 신호 B의 진폭 │B│가 타이밍 조정 신호 A의 진폭 │A│ 미만인 경우(스텝 S1014 : 예), 타이밍 오차 검출부(318)는, 전압 제어 신호 B의 진폭 │B│를, 타이밍 조정 신호 A의 진폭 │A│에 의해 제산함으로써 게인 조절값을 구한다(스텝 S1016). 예를 들면, 게인 조정부(3192)는, 전압 제어 신호 B의 진폭 │B│를, 타이밍 조정 신호 A의 진폭 │A│에 의해 제산함으로써 게인 조절값을 구한다.
한편, 전압 제어 신호 B의 진폭 │B│가 타이밍 조정 신호 A의 진폭 │A│ 미만이 아닌 경우(스텝 S1014 : 아니오), 타이밍 오차 검출부(318)는, 게인 조절값을 1로 한다(스텝 S1012). 예를 들면, 게인 조정부(3192)는, 게인 조절값을 1로 한다.
타이밍 오차 검출부(318)는, 송신 신호에, 스텝 S1010, S1012, 또는 S1016에 의해 구해진 게인 조정값을 곱한다(스텝 S1018). 예를 들면, 곱셈부(3194)는, 송신 신호에, 게인 조정부(3192)에 의해 입력된 게인 조정값을 곱한다.
타이밍 오차 검출부(318)는, 소정의 처리가 행해진 피드백 신호의 시계열 데이터와, 게인 조정 송신 신호에 기초하여, 타이밍 오차 Erri를 구한다(스텝 S1020). 예를 들면, 연산 처리부(3196)는, 곱셈부(3194)에 의해 입력된 게인 조정 송신 신호와, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 읽어냄으로써 얻어지는 시계열 데이터를 비교한다. 연산 처리부(3186)는, 게인 조정 송신 신호와 소정의 처리가 행해진 피드백 신호의 시계열 데이터 사이의 타이밍 오차 Erri를 구한다. 그 시간 오차는 지연량이어도 된다.
본 송신 장치(300)에 의하면, 송신 신호로부터 피드백 신호에 상당하는 신호를 작성할 수 있다. 따라서, 전압 제어 신호로 변환하지 않고, 타이밍 오차를 구할 수 있다.
<타이밍 오차 검출부(그 3)>
도 11은 타이밍 오차 검출부(318)의 상세(그 3)를 도시한다.
타이밍 오차 검출부(318)는, 전압 제어 신호 변환부(3182)와, 연산 처리부(3200)와, 출력 신호 변환부(3188)와, 타이밍 조정 회로(3190)와, 최대값 검출부(3198)를 갖는다.
전압 제어 신호 변환부(3182)는, 메모리(316)와 접속된다. 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 전압 제어 신호로 변환하고, 연산 처리부(3200) 및 타이밍 조정 회로(3190)에 입력한다.
도 12는 전압 제어 신호의 일례를 도시한다. 도 12에서, 횡축은 시간(t), 종축은 엔벨로프값이다.
타이밍 조정 회로(3190)는, 전압 제어 신호 변환부(3182)와 접속된다. 타이밍 조정 회로(3190)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호의 타이밍을 조정(제어)하고, 최대값 검출부(3198)에 입력한다. 예를 들면, 타이밍 조정 회로(3190)는, 연산 처리부(3200)에 의해 설정된 지연 설정값 D2에 기초하여, 전압 제어 신호를 지연시켜, 최대값 검출부(3198)에 입력한다. 이하, 타이밍 조정 회로(3190)에 의해 최대값 검출부(3198)에 입력되는 신호를 「지연 전압 제어 신호」라고 부른다.
출력 신호 변환부(3188)는, 메모리(320)와 접속된다. 출력 신호 변환부(3188)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 의사적으로 전압 제어 신호로 변환하고, 최대값 검출부(3198)에 입력한다. 이하, 출력 신호 변환부(3188)에 의해 의사적으로 변환된 전압 제어 신호를 의사 전압 제어 신호라고 부른다. 여기서, 의사적이란, 피드백 신호에 의해 전압 제어 신호 변환부(302 및 3182)와 마찬가지의 처리가 행해지지만, 전압 제어 신호로서는 사용되지 않는 것을 나타낸다. 그 소정의 처리는, 믹서(324)에 의해 다운 컨버트하는 처리를 포함한다.
최대값 검출부(3198)는, 출력 신호 변환부(3188) 및 타이밍 조정 회로(3190)와 접속된다. 최대값 검출부(3198)는, 출력 신호 변환부(3188)에 의해 입력된 의사 전압 제어 신호와, 타이밍 조정 회로(3190)에 의해 입력된 지연 전압 제어 신호에 기초하여, 양자의 최대값을 구하고, 전압 제어 신호 변환부(3182)에 의해 출력되는 전압 제어 신호와 등가의 신호로서 연산 처리부(3200)에 출력한다. 이하, 그 최대값에 의해 나타내어지는 신호를 「최대값 신호」라고 부른다.
도 13은 최대값 검출부(3198)의 처리를 도시한다.
도 13에서, 횡축은 시간(t), 종축은 엔벨로프값이다. 또한, 가는 실선은 출력 신호 변환부(3188)에 의해 입력되는 의사 전압 제어 신호를 나타내고, 파선은 타이밍 조정 회로(3190)에 의해 입력되는 전압 제어 신호를 지연 설정값 D2에 기초하여 지연시킨 지연 전압 제어 신호를 나타내고, 굵은 실선은 최대값 검출부(3198)의 출력 신호를 나타낸다. 그 출력 신호는, 각 시간에서, 전압 제어 신호와 지연 전압 제어 신호 사이에서 큰 쪽의 값(최대값)에 의해 나타내어진다.
연산 처리부(3200)는, 타이밍 조정 회로(304), 전압 제어 신호 변환부(3182), 타이밍 조정 회로(3190) 및 최대값 검출부(3198)와 접속된다. 연산 처리부(3200)는, 전압 제어 신호 변환부(3182)로부터 입력된 전압 제어 신호와, 최대값 검출부(3198)로부터의 최대값 신호를 비교한다. 연산 처리부(3200)는, 전압 제어 신호와 최대값 신호 사이의 타이밍 오차를 구한다. 그 시간 오차는 지연량이어도 된다. 예를 들면, 연산 처리부(3200)는, 그 전압 제어 신호의 최대값 신호에 대한 시간 오차를 구한다. 또한, 예를 들면, 연산 처리부(3200)는, 그 전압 제어 신호와, 최대값 신호 사이의 상관을 구하도록 해도 된다. 연산 처리부(3200)는, 그 타이밍 오차를 일시적으로 기억하고, 타이밍 조정 회로(3190)에 설정하는 지연 설정값 D2를 변경한다. 그리고, 변경된 지연 설정값 D2에 의해, 연산 처리부(3200)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호와, 최대값 검출부(3198)로부터의 최대값 신호를 비교한다. 연산 처리부(3200)는, 전압 제어 신호와 최대값 신호 사이의 타이밍 오차를 구한다. 예를 들면, 연산 처리부(3200)는, 그 전압 제어 신호와, 최대값 신호 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다. 또한, 예를 들면, 연산 처리부(3200)는, 그 전압 제어 신호와, 최대값 신호 사이의 상관을 구하도록 해도 된다. 연산 처리부(3200)는, 그 타이밍 오차를 일시적으로 기억한다. 그 지연 설정값 D2의 변경은, 타이밍 오차가 최소로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 상관값이 구해지는 경우에는, 상관값이 최대로 될 때까지 행해지도록 해도 되고, 지연 설정값 D2의 변경 횟수를 미리 설정하도록 해도 된다. 예를 들면, 타이밍 오차가 감소하다가 증가로 바뀐 경우의 타이밍 오차를 최소값으로 해도 된다. 또한, 예를 들면, 상관값이 증가하다가 감소로 바뀐 경우의 상관값을 최대값으로 해도 된다. 연산 처리부(3200)는, 타이밍 조정 회로(3190)로부터, 타이밍 오차가 최소로 되었을 때의 지연 설정값 Dmin을 취득한다. 그리고, 연산 처리부(3200)는, 취득한 지연 설정값 Dmin에 기초하여, 타이밍 조정 회로(304)의 지연 설정값 D1을 구한다. 그리고, 연산 처리부(3200)는, 타이밍 조정 회로(304)에, 그 지연 설정값 D1을 설정한다.
<송신 장치(300)의 동작>
본 송신 장치(300)의 동작은, 도 6에 도시하는 플로우차트와 마찬가지이다.
<타이밍 오차 검출부에서의 처리>
도 14는 본 송신 장치(300)의 타이밍 오차 검출부(318)의 동작을 설명하는 플로우차트이다.
타이밍 오차 검출부(318)는, 송신 신호를 전압 제어 신호로 변환한다(스텝 S1402). 예를 들면, 전압 제어 신호 변환부(3182)는, 메모리(316)에 기억된 송신 신호를 읽어내고, 그 송신 신호를 전압 제어 신호로 변환한다.
타이밍 오차 검출부(318)는, 타이밍 조정 회로(3190)에 전압 제어 신호의 출력 지연 설정값 D2를 설정한다(스텝 S1404). 예를 들면, 연산 처리부(3200)는, 타이밍 조정 회로(3190)에, 전압 제어 신호의 출력 지연 설정값 D2를 설정한다.
타이밍 오차 검출부(318)는, 소정의 처리가 행해진 피드백 신호를 의사 전압 제어 신호로 변환한다(스텝 S1406). 예를 들면, 출력 신호 변환부(3188)는, 메모리(320)에 기억된 소정의 처리가 행해진 피드백 신호를 시계열 데이터로서 읽어내고, 그 시계열 데이터를 의사 전압 제어 신호로 변환한다.
타이밍 오차 검출부(318)는, 의사 전압 제어 신호와, 타이밍 조정 회로(3190)에 설정된 지연 설정값 D2에 의해 지연시킨 지연 전압 제어 신호에 기초하여, 최대값을 검출한다(스텝 S1408). 예를 들면, 최대값 검출부(3198)는, 그 의사 전압 제어 신호와, 지연 전압 제어 신호에 기초하여, 최대값을 검출한다. 최대값 검출부(3198)로부터 최대값 신호가 출력된다.
타이밍 오차 검출부(318)는, 최대값 신호와, 송신 신호를 변환함으로써 생성한 전압 제어 신호에 기초하여, 타이밍 오차 Erri를 구한다(스텝 S1410). 예를 들면, 연산 처리부(3200)는, 전압 제어 신호 변환부(3182)에 의해 입력된 전압 제어 신호와, 최대값 검출부(3198)로부터의 최대값 신호를 비교한다. 연산 처리부(3200)는, 전압 제어 신호와 최대값 신호 사이의 타이밍 오차 Erri를 구한다. 예를 들면, 연산 처리부(3200)는, 그 전압 제어 신호와, 최대값 신호 사이의 시간 오차를 구한다. 그 시간 오차는 지연량이어도 된다.
본 송신 장치(300)에 의하면, 증폭기의 출력 신호로부터, 송신 신호를 변환함으로써 얻어지는 전압 제어 신호에 상당하는 신호를 생성할 수 있다.
이상의 실시예를 포함하는 실시 형태에 관하여, 이하의 부기를 더 개시한다.
(부기 1)
송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성부와,
상기 제1 전압 제어 신호에 따라서 상기 송신 신호를 증폭하는 증폭기와,
상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정부와,
상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정부
를 갖는 송신 장치.
(부기 2)
부기 1에 기재된 송신 장치에 있어서,
상기 제어 타이밍 설정부는,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환부와,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 출력 신호 변환부에 의해 생성되는 의사 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성부와,
상기 신호 생성부에 의해 생성한 신호와, 상기 의사 전압 제어 신호를 비교하는 비교부와,
상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
를 갖는 송신 장치.
(부기 3)
부기 2에 기재된 송신 장치에 있어서,
상기 신호 생성부는, 상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 양자의 최소값을 출력하는 송신 장치.
(부기 4)
부기 2 또는 3에 기재된 송신 장치에 있어서,
상기 비교부는, 상기 신호 생성부에 의해 생성한 신호와, 상기 제3 전압 제어 신호 사이의 타이밍 오차 및 상관 중 적어도 어느 하나를 구함으로써 비교하는 송신 장치.
(부기 5)
부기 1에 기재된 송신 장치에 있어서,
상기 제어 타이밍 설정부는,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 송신 신호의 레벨을 조정하는 게인 조정값을 생성하는 게인 조정값 생성부와,
상기 게인 조정값 생성부에 의해 생성된 게인 조정값과, 상기 송신 신호를 곱하는 곱셈부와,
상기 곱셈부에 의해 게인 조정값이 곱해진 송신 신호와, 상기 증폭기의 출력 신호를 비교하는 비교부와,
상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
를 갖는 송신 장치.
(부기 6)
부기 5에 기재된 송신 장치에 있어서,
상기 게인 조정값 생성부는,
상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호보다 상기 제2 전압 제어 신호 쪽이 진행되어 있고, 또한 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭이 상기 제2 전압 제어 신호의 진폭 미만인 경우에, 상기 게인 조정값을, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭을 상기 제2 전압 제어 신호의 진폭에 의해 제산한 값으로 하고,
상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호보다 상기 제2 전압 제어 신호 쪽이 진행되어 있고, 또한 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭이 상기 제2 전압 제어 신호의 진폭 미만이 아닌 경우에, 상기 게인 조정값을 1로 하는 송신 장치.
(부기 7)
부기 5에 기재된 송신 장치에 있어서,
상기 게인 조정값 생성부는,
상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호보다 상기 제2 전압 제어 신호 쪽이 지연되어 있고, 또한 상기 제2 전압 제어 신호의 진폭이 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭 미만인 경우에, 상기 게인 조정값을, 상기 제2 전압 제어 신호의 진폭을 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭에 의해 제산한 값으로 하고,
상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호보다 상기 제2 전압 제어 신호 쪽이 지연되어 있고, 또한 상기 제2 전압 제어 신호의 진폭이 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호의 진폭 미만이 아닌 경우에, 상기 게인 조정값을 1로 하는 송신 장치.
(부기 8)
부기 5 내지 7 중 어느 한 항에 기재된 송신 장치에 있어서,
상기 비교부는, 상기 곱셈부에 의해 게인 조정값이 곱해진 송신 신호와, 상기 증폭기의 출력 신호 사이의 타이밍 오차 및/또는 상관을 구함으로써 비교하는 송신 장치.
(부기 9)
부기 1에 기재된 송신 장치에 있어서,
상기 제어 타이밍 설정부는,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환부와,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
상기 출력 신호 변환부에 의해 생성된 의사 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 제2 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성부와,
상기 신호 생성부에 의해 생성한 신호와, 상기 제2 전압 제어 신호를 비교하는 비교부와,
상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
를 갖는 송신 장치.
(부기 10)
부기 9에 기재된 송신 장치에 있어서,
상기 신호 생성부는, 상기 의사 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 양자의 최대값을 출력하는 송신 장치.
(부기 11)
부기 9 또는 10에 기재된 송신 장치에 있어서,
상기 비교부는, 상기 신호 생성부에 의해 생성한 신호와, 상기 제2 전압 제어 신호 사이의 타이밍 오차 및 상관 중 적어도 어느 하나를 구함으로써 비교하는 송신 장치.
(부기 12)
송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성 스텝과,
상기 제1 전압 제어 신호에 따라서 증폭기에 의해 상기 송신 신호를 증폭하는 증폭 스텝과,
상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정 스텝과,
상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정 스텝
을 갖는 송신 방법.
(부기 13)
부기 12에 기재된 송신 방법에 있어서,
상기 제어 타이밍 설정 스텝은,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성 스텝과,
상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환 스텝과,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어 스텝과,
상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 출력 신호 변환 스텝에 의해 생성되는 의사 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성 스텝과,
상기 신호 생성 스텝에 의해 생성된 신호와, 상기 의사 전압 제어 신호를 비교하는 비교 스텝과,
상기 비교 스텝에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정 스텝에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정 스텝
을 갖는 송신 방법.
(부기 14)
부기 12에 기재된 송신 방법에 있어서,
상기 제어 타이밍 설정 스텝은,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성 스텝과,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어 스텝과,
상기 제2 전압 제어 신호와, 상기 타이밍 제어 스텝에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 송신 신호의 레벨을 조정하는 게인 조정값을 생성하는 게인 조정값 생성 스텝과,
상기 게인 조정값 생성 스텝에 의해 생성된 게인 조정값과, 상기 송신 신호를 곱하는 곱셈 스텝과,
상기 곱셈 스텝에 의해 게인 조정값이 곱해진 송신 신호와, 상기 증폭기의 출력 신호를 비교하는 비교 스텝과,
상기 비교 스텝에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정 스텝에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정 스텝
을 갖는 송신 방법.
(부기 15)
부기 12에 기재된 송신 방법에 있어서,
상기 제어 타이밍 설정 스텝은,
상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성 스텝과,
상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환 스텝과,
상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어 스텝과,
상기 출력 신호 변환부에 의해 생성된 의사 전압 제어 신호와, 상기 타이밍 제어 스텝에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 제2 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성 스텝과,
상기 신호 생성 스텝에 의해 생성한 신호와, 상기 제2 전압 제어 신호를 비교하는 비교 스텝과,
상기 비교 스텝에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정 스텝에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정 스텝
을 갖는 송신 방법.
100 : 기지국 장치(BS : Base Station)
102 : 송신부
104 : 수신부
106 : 베이스 밴드 처리부
200 : 유저 단말 장치(UE : User Equipment)
202 : 송신부
204 : 수신부
206 : 베이스 밴드 처리부
300 : 송신 장치
302 : 전압 제어 신호 변환부
304 : 타이밍 조정 회로
310 : 직교 변환기
312 : 발진기
314 : 증폭기
316 : 메모리
318 : 타이밍 오차 검출부
320 : 메모리
324 : 믹서
326 : 발진기
3182 : 전압 제어 신호 변환부
3184 : 최소값 검출부
3186 : 연산 처리부
3188 : 전압 제어 신호 변환부
3190 : 타이밍 조정 회로
3192 : 게인 조정부
3194 : 곱셈기
3196 : 연산 처리부
3198 : 최대값 검출부
3200 : 연산 처리부

Claims (10)

  1. 송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성부와,
    상기 제1 전압 제어 신호에 따라서 상기 송신 신호를 증폭하는 증폭기와,
    상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정부와,
    상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정부에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정부
    를 갖고,
    상기 제어 타이밍 설정부는,
    상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
    상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환부와,
    상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
    상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 출력 신호 변환부에 의해 생성되는 의사 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성부와,
    상기 신호 생성부에 의해 생성한 신호와, 상기 의사 전압 제어 신호를 비교하는 비교부와,
    상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
    를 갖는 송신 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 신호 생성부는, 상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 양자의 최소값을 출력하는 송신 장치.
  4. 제1항 또는 제3항에 있어서,
    상기 비교부는, 상기 신호 생성부에 의해 생성한 신호와, 상기 제3 전압 제어 신호 사이의 타이밍 오차 및 상관 중 적어도 어느 하나를 구함으로써 비교하는 송신 장치.
  5. 제1항에 있어서,
    상기 제어 타이밍 설정부는,
    상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
    상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
    상기 제2 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 송신 신호의 레벨을 조정하는 게인 조정값을 생성하는 게인 조정값 생성부와,
    상기 게인 조정값 생성부에 의해 생성된 게인 조정값과, 상기 송신 신호를 곱하는 곱셈부와,
    상기 곱셈부에 의해 게인 조정값이 곱해진 송신 신호와, 상기 증폭기의 출력 신호를 비교하는 비교부와,
    상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
    를 갖는 송신 장치.
  6. 제5항에 있어서,
    상기 비교부는, 상기 곱셈부에 의해 게인 조정값이 곱해진 송신 신호와, 상기 증폭기의 출력 신호 사이의 타이밍 오차 및/또는 상관을 구함으로써 비교하는 송신 장치.
  7. 제1항에 있어서,
    상기 제어 타이밍 설정부는,
    상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성부와,
    상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환부와,
    상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어부와,
    상기 출력 신호 변환부에 의해 생성된 의사 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 제2 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성부와,
    상기 신호 생성부에 의해 생성한 신호와, 상기 제2 전압 제어 신호를 비교하는 비교부와,
    상기 비교부에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정부에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정부
    를 갖는 송신 장치.
  8. 제7항에 있어서,
    상기 신호 생성부는, 상기 의사 전압 제어 신호와, 상기 타이밍 제어부에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 양자의 최대값을 출력하는 송신 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 비교부는, 상기 신호 생성부에 의해 생성한 신호와, 상기 제2 전압 제어 신호 사이의 타이밍 오차 및/또는 상관을 구함으로써 비교하는 송신 장치.
  10. 송신 신호로부터 제1 전압 제어 신호를 생성하는 제1 전압 제어 신호 생성 스텝과,
    상기 제1 전압 제어 신호에 따라서 증폭기에 의해 상기 송신 신호를 증폭하는 증폭 스텝과,
    상기 제1 전압 제어 신호에 의한 상기 증폭기의 전압 제어의 제어 타이밍을 조정하는 제1 타이밍 조정 스텝과,
    상기 증폭기로부터의 출력 신호와, 상기 송신 신호에 기초하여, 상기 제1 타이밍 조정 스텝에 의해 조정되는 제어 타이밍을 설정하는 제어 타이밍 설정 스텝
    을 갖고,
    상기 제어 타이밍 설정 스텝은,
    상기 송신 신호로부터 제2 전압 제어 신호를 생성하는 제2 전압 제어 신호 생성 스텝과,
    상기 증폭기로부터의 출력 신호로부터 의사적으로 전압 제어 신호를 생성하는 출력 신호 변환 스텝과,
    상기 제2 전압 제어 신호의 타이밍을 제어하는 타이밍 제어 스텝과,
    상기 제2 전압 제어 신호와, 상기 타이밍 제어 스텝에 의해 타이밍이 제어된 제2 전압 제어 신호에 기초하여, 상기 출력 신호 변환 스텝에 의해 생성되는 의사 전압 제어 신호에 상당하는 신호를 생성하는 신호 생성 스텝과,
    상기 신호 생성 스텝에 의해 생성한 신호와, 상기 의사 전압 제어 신호를 비교하는 비교 스텝과,
    상기 비교 스텝에 의한 비교 결과에 기초하여, 상기 제2 전압 제어 신호의 타이밍을 결정하고, 그 타이밍에 기초하여, 상기 제1 타이밍 조정 스텝에 설정할 제어 타이밍을 결정하는 제어 타이밍 결정 스텝
    을 갖는 송신 방법.
KR1020100084028A 2009-09-01 2010-08-30 송신 장치 및 송신 방법 KR101201560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-201247 2009-09-01
JP2009201247A JP5267389B2 (ja) 2009-09-01 2009-09-01 送信装置及び送信方法

Publications (2)

Publication Number Publication Date
KR20110025103A KR20110025103A (ko) 2011-03-09
KR101201560B1 true KR101201560B1 (ko) 2012-11-14

Family

ID=43306216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084028A KR101201560B1 (ko) 2009-09-01 2010-08-30 송신 장치 및 송신 방법

Country Status (5)

Country Link
US (1) US8433262B2 (ko)
EP (1) EP2290831B1 (ko)
JP (1) JP5267389B2 (ko)
KR (1) KR101201560B1 (ko)
CN (1) CN102006090B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6424891B2 (ja) * 2014-06-02 2018-11-21 株式会社村田製作所 送信回路、高周波フロントエンド回路、送信信号の制御方法、および、高周波フロントエンドの送受信制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709316B2 (ja) * 1999-05-28 2005-10-26 松下電器産業株式会社 通信装置及び通信方法
US6366177B1 (en) * 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
US6882831B2 (en) * 2001-12-07 2005-04-19 Broadcom Corporation Translational loop transmitter architecture employing channel power ratio measurements for modulation accuracy calibration
JP3985649B2 (ja) * 2002-10-03 2007-10-03 松下電器産業株式会社 送信方法及び送信装置
GB2404506B (en) * 2003-07-31 2006-02-22 Renesas Tech Corp Method of ramping up output level of power amplifier of radio communication system,communication semiconductor integrated circuit,& radio communication system
JP3844352B2 (ja) * 2003-08-07 2006-11-08 松下電器産業株式会社 送信装置
US7480344B2 (en) * 2004-09-30 2009-01-20 Broadcom Corporation Architectural techniques for envelope and phase signal alignment in RF polar transmitters using power amplifier feedback
US7333780B2 (en) * 2004-03-03 2008-02-19 Matsushita Electric Industrial Co., Ltd. Polar modulation transmission apparatus and radio communication apparatus
WO2006054464A1 (ja) * 2004-11-17 2006-05-26 Matsushita Electric Industrial Co., Ltd. 送信回路、送信方法、及びそれを用いた通信機器
JP4652974B2 (ja) * 2005-12-27 2011-03-16 富士通株式会社 タイミング調整装置及びタイミング調整方法
JP2007189438A (ja) * 2006-01-12 2007-07-26 Fujitsu Ltd タイミング調整装置及びタイミング調整方法
JP2008022513A (ja) 2006-06-15 2008-01-31 Hitachi Kokusai Electric Inc 歪制御機能付き増幅装置
JP2009194575A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 送信装置

Also Published As

Publication number Publication date
US8433262B2 (en) 2013-04-30
CN102006090B (zh) 2013-11-06
US20110053531A1 (en) 2011-03-03
KR20110025103A (ko) 2011-03-09
EP2290831B1 (en) 2017-06-28
CN102006090A (zh) 2011-04-06
JP2011055178A (ja) 2011-03-17
EP2290831A3 (en) 2014-01-22
JP5267389B2 (ja) 2013-08-21
EP2290831A2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
US7519336B2 (en) Method and arrangement for optimizing efficiency of a power amplifier
CN102656806B (zh) 管理接收机的正交信号路径中的自动增益控制的电路、系统和方法
US6968166B2 (en) Method and apparatus of a fast digital automatic gain control circuit
CN1282151A (zh) 具有供电调整以控制相邻和相间信道功率的功率放大电路
JP5861301B2 (ja) 無線通信端末及び自動利得制御方法
JP2003309513A (ja) アダプティブアレイアンテナ受信装置及びアンテナ・アレイ校正方法
KR970078176A (ko) 이동통신 시스템
JPWO2006054464A1 (ja) 送信回路、送信方法、及びそれを用いた通信機器
JP2006005525A (ja) 送信装置
JP2005244950A (ja) 送信回路
JP2005086364A (ja) 無線通信移動局のａｇｃ制御方法
KR101201560B1 (ko) 송신 장치 및 송신 방법
JP2009182589A (ja) Ｒｆ受信装置
JP2000059158A (ja) デジタル自動利得制御方法および装置、自動利得制御機能を持った無線通信装置
US9300255B2 (en) Radio communication circuit and radio communication apparatus
JP4337085B2 (ja) Ａｇｃの温度補正方法、その温度補正装置、これを用いた通信端末、及び携帯電話機
US7532905B2 (en) Filter device and transmission power control apparatus
JP3322307B2 (ja) 送信機
KR100932267B1 (ko) 수신 신호 이득 제어 방법 및 무선 신호 수신 장치
CN103857026A (zh) 下行信号处理装置及方法、信号处理系统及信号处理方法
JP2007274697A (ja) デジタル通信システムにおける量子化装置及び方法
JP2009232089A (ja) 無線通信装置および無線通信方法
JP4185601B2 (ja) 送信電力制御方法及び送信電力制御装置及びそれを備えた基地局
JP4779523B2 (ja) 受信電界強度検出回路及びその方法並びにそれを用いた受信機
JP2007266853A (ja) 自動利得制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee