KR101199301B1 - 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법 - Google Patents
확산 영역을 포함하는 화합물 반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR101199301B1 KR101199301B1 KR1020090027619A KR20090027619A KR101199301B1 KR 101199301 B1 KR101199301 B1 KR 101199301B1 KR 1020090027619 A KR1020090027619 A KR 1020090027619A KR 20090027619 A KR20090027619 A KR 20090027619A KR 101199301 B1 KR101199301 B1 KR 101199301B1
- Authority
- KR
- South Korea
- Prior art keywords
- compound semiconductor
- dopant
- film
- semiconductor film
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 150000001875 compounds Chemical class 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 109
- 238000009792 diffusion process Methods 0.000 title claims abstract description 71
- 239000002019 doping agent Substances 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000137 annealing Methods 0.000 claims abstract description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000001816 cooling Methods 0.000 claims abstract description 31
- 239000007788 liquid Substances 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 6
- 238000007598 dipping method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
- H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Abstract
화합물 반도체 소자의 형성 방법을 제공한다. 이 방법에 따르면, 기판 상에 언도프트 화합물 반도체막을 형성하고, 언도프트 화합물 반도체막 상에 도펀트막을 형성하고, 어닐링 공정을 수행하여 도펀트막내 도펀트들을 언도프트 화합물 반도체막내로 확산시켜 도펀트 확산 영역을 형성하고, 도펀트 확산 영역을 갖는 기판에 액체질소를 사용하는 급속 냉각 처리를 수행한다.
Description
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT 성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-008-01, 과제명: FTTH 고도화 광부품 기술개발].
반도체 소자는 소형화, 경량화등의 특성에 의하여 전자 산업에서 중요한 요소로 사용되고 있다. 통상적으로, 기억 소자 및/또는 논리 소자등은 실리콘 기반의 반도체 소자들이 주로 사용되고 있다. 하지만, 최근 전자 산업은 보다 특수한 기능의 반도체 소자들을 요구하고 있다. 예컨대, 최근 전자 산업은 빛을 생성하는 발광 다이오드, 레이저를 발진시키는 반도체 레이저 및/또는 높은 주파수를 발진시킬 수 있는 고주파 발진 소자등을 요구하고 있다. 이러한 특수한 기능의 반도체 소자는 실리콘 기반 하에서 구현되는 것이 다소 어려울 수 있다. 이로 인하여, 최근에 보다 다양한 특성들을 구현할 수 있는 화합물 반도체에 대한 많은 연구가 진행되고 있다. 화합물 반도체는 실리콘 기반의 반도체가 구현하기 어려운 여러 특수한 기능을 구현하는 것이 용이하다.
상술된 바와 같이, 화합물 반도체로 형성된 소자는 실리콘 기반의 소자가 구현하기 어려운 특수한 기능을 발휘할 수 있다. 또한, 화합물 반도체 소자는 실리콘 기반의 소자가 구현하는 기능 보다 더욱 우수한 기능을 발휘할 수 있다. 이에 따라, 화합물 반도체를 사용하여 다양한 기능의 소자들을 구현하기 위한 방안들에 대해서 많은 연구들이 진행되고 있다.
화합물 반도체 소자는 도펀트들이 확산되어 형성된 확산 영역을 포함할 수 있다. 확산 영역은 다이오드등을 구현하기 위한 중요한 요소들 중에 하나이다. 확산 영역에 대한 제어는 화합물 반도체 소자의 특성과 밀접한 관계를 가질 수 있다. 예컨대, 확산 영역의 경계면이 불안정한 경우에, 화합물 반도체 소자의 특성이 열화될 수 있다. 또한, 확산 영역의 깊이등이 요구치를 충족시키지 못하는 경우에, 화합물 반도체 소자의 특성이 열화될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 우수한 신뢰성을 갖는 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 확산 영역의 균일도를 향상시킬 수 있는 화합물 반도체 소자의 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 확산 영역의 재현성을 향상 시킬 수 있는 화합물 반도체 소자의 형성 방법을 제공하는 데 있다.
상술된 기술적 과제들을 해결하기 위한 화합물 반도체 소자의 형성 방법을 제공한다. 이 방법은 기판 상에 언도프트 화합물 반도체막(undoped compound semiconductor layer)을 형성하는 것; 상기 언도프트 화합물 반도체막 상에 도펀트막(dopant element layer)을 형성하는 것; 어닐링 공정을 수행하여 상기 도펀트막내 도펀트들을 상기 언도프트 화합물 반도체막내로 확산시켜 도펀트 확산 영역을 형성하는 것; 및 상기 도펀트 확산 영역을 갖는 기판에 액체질소를 사용하는 급속 냉각 처리를 수행하는 것을 포함한다.
일 실시예에 따르면, 상기 액체 질소를 사용하는 급속 냉각 처리를 수행하는 것은, 상기 도펀트 확산 영역을 갖는 기판을 상기 액체질소에 디핑(dipping)하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 어닐링 공정은 급속 열 어닐링 공정(rapid thermal annealing process)일 수 있다.
일 실시예에 따르면, 상기 방법은 상기 급속 냉각 처리를 수행한 후에, 잔존된 상기 도펀트막을 제거하는 것; 상기 도펀트 확산 영역을 덮는 절연막을 형성하는 것; 상기 절연막을 갖는 기판에 제2 어닐링 공정을 수행하여 상기 도펀트 확산 영역내 비활성화된 도펀트들을 활성시키는 것; 및 상기 제2 어닐링 공정이 수행된 기판에 액체 질소를 사용하는 제2 급속 냉각 처리를 수행하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2 급속 냉각 처리를 수행하는 것은, 상기 제2 어닐링 공정이 수행된 기판을 상기 제2 급속 냉각 처리에 사용되는 액체 질소에 디핑(dipping)하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제2 어닐링 공정은 급속 열 처리 공정일 수 있다.
일 실시예에 따르면, 상기 방법은 상기 어닐링 공정을 수행하기 전에, 상기 도펀트막을 덮는 캐핑막을 형성하는 것; 및 상기 급속 냉각 처리를 수행한 후에, 상기 캐핑막을 제거하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 도펀트막은 상기 언도프트 화합물 반도체막의 일부분과 접촉되도록 형성될 수 있다. 이 경우에, 상기 도펀트막을 형성하는 것은, 상기 언도프트 화합물 반도체막 상에 하드마스크막을 형성하는 것; 상기 하드마스크막을 패터닝하여 상기 언도프트 화합물 반도체막의 일부분을 노출시키는 개구부를 형성하는 것; 및 상기 개구부에 노출된 언도프트 화합물 반도체막과 접촉하는 상기 도펀트막을 상기 기판 상에 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 방법은 상기 도펀트막을 형성하기 전에, 상기 개구부에 노출된 상기 언도프트 화합물 반도체막을 리세스(recess)하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 방법은 상기 어닐링 공정을 수행하기 전에, 상기 도펀트막을 패터닝하는 것을 더 포함할 수 있다. 상기 패터닝된 도펀트막은 상기 개구부에 노출된 언도프트 화합물 반도체막과 접촉된다.
일 실시예에 따르면, 상기 기판은 제1 타입의 도펀트들로 도핑된 화합물 반 도체로 형성되고, 상기 도펀트막은 제2 타입의 도펀트들을 포함할 수 있다. 상기 제1 타입의 도펀트 및 제2 타입의 도펀트 중에 어느 하나는 n형 도펀트이고, 다른 하나는 p형 도펀트이다.
일 실시예에 따르면, 상기 방법은 상기 언도프트 화합물 반도체막을 형성하기 전에, 상기 기판 상에 흡수 화합물 반도체막을 형성하는 것을 더 포함할 수 있다. 상기 흡수 화합물 반도체막은 상기 언도프트 화합물 반도체막 보다 작은 밴드 갭을 갖고, 진성 상태일 수 있다.
일 실시예에 따르면, 상기 방법은 상기 언도프트 화합물 반도체막을 형성하기 전에, 상기 흡수 화합물 반도체막 상에 적어도 하나의 그래이딩 화합물 반도체막을 형성하는 것; 및 상기 그래이딩 화합물 반도체막 상에 차아지 시트층(charge sheet layer)을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 기판 및 언도프트 화합물 반도체막은 3A족 원소 및 5A족 원소를 포함하는 화합물 반도체로 형성될 수 있으며, 상기 기판은 n형 도펀트들로 도핑되고, 상기 도펀트막은 p형 도펀트들을 포함할 수 있다.
일 실시예에 따르면, 상기 언도프트 화합물 반도체막은 인듐인(InP)으로 형성될 수 있으며, 상기 도펀트막은 아연 및 카드뮴 중에서 적어도 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 도펀트 확산 영역을 액체 질소를 사용하는 급속 냉각 처리로 급냉시킴으로써, 상기 도펀트 확산 영역을 매우 정밀하게 제어할 수 있다. 예컨대, 상기 도펀트 확산 영역의 의도되지 않는 추가 확산을 최소화할 수 있다. 또한, 상기 도펀트 확산 영역의 경계면이 매우 안정된 상태를 가질 수 있다. 따라서, 우수한 신뢰성 및/또는 향상된 재현성을 갖는 도펀트 확산 영역을 구현할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 화합물 반도체 소자의 형성 방법을 설명하기 위한 단면도들이고, 도 2는 본 발명의 실시예에 따른 화합물 반도체 소자내 도펀트 확산 영역을 형성하는 방법을 설명하기 위한 플로우 챠트이다.
도 1a를 참조하면, 기판(100) 상에 흡수 화합물 반도체막(102)을 형성할 수 있다. 상기 기판(100)은 제1 타입의 도펀트로 도핑된 화합물 반도체로 형성될 수 있다. 예컨대, 상기 기판(100)은 3A족(또는 13족) 원소 및 5A족(또는 15족) 원소를 포함하는 화합물 반도체로 형성될 수 있다. 예컨대, 상기 기판(100)은 인듐인(InP)으로 형성될 수 있다. 상기 흡수 화합물 반도체막(102)은 상기 기판(100) 및/또는 후속에 형성되는 언도프트(undoped) 화합물 반도체막(109)에 비하여 밴드갭이 작은 화합물 반도체로 형성될 수 있다. 예컨대, 상기 흡수 화합물 반도체막(102)은 인듐갈륨비소(InGaAs)으로 형성될 수 있다. 상기 흡수 화합물 반도체막(102)은 광을 흡수하는 층일 수 있다. 상기 흡수 화합물 반도체막(102)은 진성 상태(intrinsic state)로 형성될 수 있다.
상기 흡수 화합물 반도체막(102) 상에 그래이딩(grading) 화합물 반도체막(105)을 형성할 수 있다. 상기 그래이딩 화합물 반도체막(105)은 언도프트 상태(undoped state)일 수 있다. 상기 그래이딩 화합물 반도체막(105) 상에 차아지 시트층(107, charge sheet layer)을 형성할 수 있다. 상기 차아지 시트층(107)은 상기 흡수 화합물 반도체막(102) 보다 밴드갭이 큰 화합물 반도체로 형성될 수 있다. 예컨대, 상기 차아지 시트층(107)은 인듐인(InP)으로 형성될 수 있다. 상기 차아지 시트층(107)은 도펀트로 도핑될 수 있다. 예컨대, 상기 차아지 시트층(107)은 상기 기판(100)과 동일한 타입의 도펀트로 도핑될 수 있다. 즉, 상기 차아지 시트층(107)은 상기 제1 타입의 도펀트로 도핑될 수 있다.
상기 그래이딩 화합물 반도체막(105)은 상기 흡수 화합물 반도체막(102) 및 차아지 시트층(107)의 밴드갭을 완화시키는 기능을 수행할 수 있다. 예컨대, 상기 흡수 화합물 반도체막(102)의 밴드갭 보다 크고 상기 차아지 시트층(107)의 밴드갭 보다 작은 밴드갭을 갖는 화합물 반도체로 형성될 수 있다. 상기 그래이딩 화합물 반도체막(105)의 밴드갭은 하부면으로부터 상부면으로 갈수록 단계적으로 증가될 수 있다. 이 경우에, 상기 그레딩 화합물 반도체막(105)은 차례로 적층된 복수의 부 그래이딩층들(104a,104b, 104c)을 포함할 수 있다. 본 실시예에서는, 상기 그래이딩 화합물 반도체막(105)은 제1, 제2 및 제3 부 그래이딩층들(104a,104b,104c)을 포함하도록 도시하였다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 그레이딩 화합물 반도체막(105)은 2 층 이상의 부 그레이딩층들을 포함할 수도 있다. 상기 각 부 그래이딩층들(104a,104b,104c)의 밴드 갭은 균일할 수 있다. 이때, 상대적으로 높게 위치한 부 그래이딩층은 상대적으로 낮게 위치한 부 그래이딩층 보다 큰 밴드갭을 가질 수 있다. 예컨대, 상기 부 그래이딩층들(104a,104b,104c)은 인듐갈륨비소인(InGaAsP)으로 형성될 수 있다. 인듐갈륨비소인(InGaAsP)의 조성비율을 달리하여 상술한 상기 부 그래이딩층들(104a,104b,104c)이 요구하는 밴드갭들을 충족시킬 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래이딩 화합물 반도체막(105)의 밴드갭은 하부면으로부터 상부면으로 갈수록 점진적으로 증가될 수도 있다. 이 경우에, 상기 그래이딩 화합물 반도체막(105)은 인듐갈륨비소인(InGaAsP)으로 형성되고, 인듐갈륨비소인의 조성비는 점진적으로 변화될 수 있다.
상기 차아지 시트층(107) 상에 언도프트 화합물 반도체막(109)을 형성할 수 있다. 상기 언도프트 화합물 반도체막(109)은 3A족(또는 13족) 원소 및 5A족(또는 15족)을 포함하는 화합물 반도체로 형성될 수 있다. 예컨대, 상기 언도프트 화합물 반도체막(109)은 인듐인(InP)으로 형성될 수 있다.
이어서, 상기 언도프트 화합물 반도체막(109) 내에 도펀트 확산 영역을 형성하는 방법을 도 2의 플로우 챠트 및 도 1a 내지 도 1e를 참조하여 설명한다.
도 1a, 도 1b 및 도 2를 참조하면, 상기 언도프트 화합물 반도체막(109) 상에 도펀트막(115)을 형성한다(S200). 상기 도펀트막(115)은 상기 언도프트 화합물 반도체막(109)의 일부분과 접촉할 수 있다. 구체적으로, 상기 언도프트 화합물 반도체막(109) 상에 하드마스크막(111)을 형성하고, 상기 하드마스크막(111)을 패터닝하여 상기 언도프트 화합물 반도체막(109)의 일부분을 노출시키는 개구부(113)를 형성한다. 상기 개구부(113)를 갖는 기판(100) 상에 상기 도펀트막(115)을 형성한다. 상기 도펀트막(115)은 상기 개구부(113)에 노출된 상기 언도프트 화합물 반도체막(109)과 접촉된다.
상기 도펀트막(115)은 제2 타입의 도펀트들을 포함한다. 상기 제1 타입의 도펀트 및 상기 제2 타입의 도펀트 중에서 어느 하나는 n형 도펀트이고, 다른 하나는 p형 도펀트이다. 예컨대, 상기 제1 타입의 도펀트가 n형 도펀트이고, 상기 제2 타입의 도펀트가 p형 도펀트일 수 있다. 이 경우에, 상기 기판(100) 및 차아지 시트층(107)은 n형 인듐인(InP)으로 형성되고, 상기 도펀트막(115)은 p형 도펀트들을 포함할 수 있다. 이와는 반대로, 상기 제1 타입의 도펀트가 p형 도펀트이고, 상기 제2 타입의 도펀트가 n형 도펀트일 수도 있다.
상기 기판(100) 및 언도프트 화합물 반도체막(109)은 3A족 원소 및 5A족 원 소를 포함하는 화합물 반도체로 형성되는 경우에, 상기 n형 도펀트들은 주석(Sn), 셀레늄(Se) 및 텔루르(Te)등에서 적어도 하나일 수 있으며, 상기 p형 도펀트들은 아연(Zn) 및 카드뮴(Cd) 등에서 적어도 하나일 수 있다. 상기 제1 타입의 도펀트가 n형 도펀트이고, 상기 제2 타입의 도펀트가 p형 도펀트인 경우에, 상기 도펀트막(115)은 아연(Zn) 및 카드뮴(Cd) 등에서 적어도 하나를 포함할 수 있다.
도 1c 및 도 2를 참조하면, 상기 도펀트막(115) 덮는 캐핑막(117)을 형성할 수 있다(S205). 상기 캐핑막(117)은 상기 도펀트막(115)의 전체를 덮을 수 있다. 이와는 달리, 본 발명의 일 실시예에 따르면, 상기 캐핑막(117)을 형성하기 전에, 상기 도펀트막(115)을 패터닝할 수 있다. 상기 패터닝된 도펀트막(115a)은 상기 개구부(113)에 노출된 언도프트 화합물 반도체막(109)과 접촉한다. 상기 패터닝된 도펀트막(115a)은 상기 개구부(113)에 인접한 하드마스크막(111)의 상면의 일부를 덮을 수 있다. 이 경우에, 상기 캐핑막(117)은 상기 패터닝된 도펀트막(115a)을 덮을 수 있다. 상기 캐핑막(117)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산화질화물등으로 형성될 수 있다.
도 1d 및 도 2를 참조하면, 이어서, 상기 기판(100)에 제1 어닐링 공정(first annealing process)를 수행하여 상기 언도프트 화합물 반도체막(109) 내에 도펀트 확산 영역(120)을 형성한다(S210). 상기 제1 어닐링 공정에 의하여 상기 도펀트막(115)내 제2 타입의 도펀트들이 상기 언도프트 화합물 반도체막(109) 내로 확산된다. 이로 인하여, 상기 도펀트 확산 영역(120)이 상기 언도프트 화합물 반도체막(109) 내에 형성된다. 상기 제1 어닐링 공정은 급속 열 어닐링 공정(rapid thermal annealing process)로 수행하는 것이 바람직하다. 상기 제1 어닐링 공정의 공정 온도는 약 500℃ 내지 약 550℃일 수 있다. 상기 제1 어닐링 공정의 공정 시간은 약 10분 내지 약 15분일 수 있다. 상기 제1 어닐링 공정 후에 상기 도펀트 확산 영역(120) 내 도펀트들의 적어도 일부는 활성될 수도 있다.
이어서, 상기 도펀트 확산 영역(120)을 갖는 기판(100)에 액체 질소를 사용하는 제1 급속 냉각 처리를 수행한다(S215). 상기 액체 질소는 매우 낮은 온도를 갖는다. 예컨대, 상기 액체 질소는 압력에 따라 약 -150℃ 내지 약 -200℃의 매우 낮은 온도를 가질 수 있다. 따라서, 상기 제1 급속 냉각 처리에 의하여 상기 도펀트 확산 영역(120)을 갖는 기판(100)이 급냉된다. 상기 도펀트 확산 영역(120)이 급냉됨으로써, 상기 도펀트 확산 영역(120)의 경계면이 매우 정밀하게 제어될 수 있다. 예컨대, 상기 도펀트 확산 영역(120)의 의도되지 않은 추가확산을 최소화할 수 있다. 이로써, 상기 도펀트 확산 영역(120)의 깊이가 증가되는 것이 최소화될 수 있다. 또한, 상기 도펀트 확산 영역(120)의 경계면이 매우 안정된 상태일 수 있다. 상기 제1 급속 냉각 처리는 상기 도펀트 확산 영역(120)을 갖는 기판(100)을 상기 액체 질소에 디핑(dipping)하는 방식을 이용할 수 있다. 이 경우에, 상기 제1 어닐링 공정과 상기 제1 급속 냉각 처리 사이의 시간 간격은 약 1초 내지 약 1분으로 매우 짧게 유지하는 것이 바람직하다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제1 급속 냉각 처리는 상기 액체 질소를 사용하는 다른 방법들에 의해서 수행될 수도 있다.
도 1e 및 도 2를 참조하면, 상기 제1 급속 냉각 처리를 수행한 후에, 상기 캐핑막(117) 및 도펀트막(115a)을 제거할 수 있다(S220). 상기 캐핑막(117)이 실리콘 산화물로 형성되는 경우에, 상기 캐핑막(117)은 BOE 용액(Buffer Oxide Etchant solution)에 의하여 제거될 수 있다. 상기 제거되는 도펀트막(115a)은 상기 도펀트 확산 영역(120)을 위하여 도펀트들을 상기 언도프트 화합물 반도체막(109)내로 공급한 후에 잔존되는 도펀트막(115a)에 해당할 수 있다. 상기 도펀트막(115a)이 아연으로 형성되는 경우에, 상기 도펀트막(115a)은 질산 및 순수를 포함하는 식각 용액으로 제거될 수 있다.
상기 캐핑막(117) 및 도펀트막(115a)을 제거한 후에, 상기 하드마스크막(111)을 제거하여 상기 도펀트 확산 영역(120)을 포함하는 상기 언도프트 화합물 반도체막(109)을 노출시킬 수 있다. 상기 하드마스크막(111)은 습식 식각 및/또는 건식 식각으로 제거될 수 있다.
이어서, 상기 도펀트 확산 영역(120)을 갖는 기판(100) 상에 절연막(122)을 형성할 수 있다(S225). 상기 절연막(122)은 상기 도펀트 확산 영역(120)을 포함하는 언도프트 화합물 반도체막(109)을 덮는다. 상기 절연막(122)은 상기 도펀트 확산 영역(120) 및 언도프트 화합물 반도체막(109)과 접촉될 수 있다. 상기 절연막(122)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산화질화물등으로 형성될 수 있다.
이어서, 상기 절연막(122)을 갖는 기판(100)에 제2 어닐링 공정을 수행할 수 있다(S230). 상기 제2 어닐링 공정에 의하여 상기 도펀트 확산 영역(120)내에 비활성 상태의 도펀트들이 활성화될 수 있다. 예컨대, 상기 제1 어닐링 공정 후에 상기 도펀트 확산 영역(120)내 도펀트들의 적어도 일부는 비활성화된 상태일 수 있다. 이 경우에, 상기 제2 어닐링 공정에 의하여 상기 비활성화된 상태의 도펀트들이 활성화될 수 있다. 상기 제2 어닐링 공정은 급속 열 어닐링 공정인 것이 바람직하다. 상기 제2 어닐링 공정의 공정 온도는 약 500℃ 내지 약 550℃일 수 있다. 상기 제2 어닐링 공정의 공정 시간은 약 10분 내지 15분일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제2 어닐링 공정의 공정 온도 및/또는 공정 시간은 다른 온도 및/또는 다른 시간일 수 있다.
이어서, 상기 제2 어닐링 공정이 수행된 도펀트 확산 영역(120a)을 갖는 기판(100)에 액체 질소를 사용하는 제2 급속 냉각 처리를 수행한다(S235). 상기 제2 급속 냉각 처리에 의하여 상기 도펀트 확산 영역(120a)은 급냉된다. 이에 따라, 상기 도펀트 확산 영역(120a)의 상기 도펀트 확산 영역(120a)의 경계면이 매우 정밀하게 제어될 수 있다. 예컨대, 상기 도펀트 확산 영역(120a)의 의도되지 않은 추가 확산을 최소화시킬 수 있다. 상기 도펀트 확산 영역(120a)의 경계면이 매우 안정된 상태일 수 있다. 상기 제2 급속 냉각 처리는 상기 도펀트 확산 영역(120a)을 갖는 기판(100)을 액체 질소에 디핑(dipping)하는 방식일 수 있다. 이 경우에, 상기 제2 어닐링 공정 및 제2 급속 냉각 처리 사이의 시간 간격은 약 1초 내지 약 1분으로 매우 짧게 제어하는 것이 바람직하다. 하지만, 본 발명은 여기에 한정되지 않는다. 상기 제2 급속 냉각 처리는 상기 액체 질소를 사용하는 다른 방식으로 수행될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 도펀트 확산 영역(120)내 도펀트들의 일부는 상기 제1 어닐링 공정에 의해 활성화되고, 다른 일부는 상기 제2 어닐링 공정에 의해 활성화될 수 있다. 이와는 다르게, 본 발명의 일 실시예에 따르면, 상기 도펀트 확산 영역(120)내 도펀트들의 대부분이 상기 제2 어닐링 공정에 의하여 활성화될 수도 있다. 이와는 또 다르게, 본 발명의 일 실시예에 따르면, 상기 제1 어닐링 공정에 의하여 상기 도펀트들의 대부분이 활성화될 수도 있다. 이 경우에, 상기 제2 어닐링 공정 및 제2 급속 냉각 처리는 생략될 수도 있다.
상기 기판(100), 흡수 화합물 반도체막(102), 그래이딩 화합물 반도체막(105), 차아지 시트층(107), 언도프트 화합물 반도체막(109) 및 도펀트 확산 영역(120a)은 애벌런치 포토 다이오드(avalanche photodiode)를 구성할 수 있다.
상술한 화합물 반도체 소자의 형성 방법에 따르면, 상기 제1 어닐링 공정을 수행한 후에 상기 제1 급속 냉각 처리를 수행(S215)한다. 이에 따라, 상기 도펀트 확산 영역(120)은 매우 정밀하게 형성될 수 있다. 또한, 상기 도펀트 확산 영역(120)의 추가적인 확산등을 최소화함으로써, 상기 도펀트 확산 영역(120)의 재현성을 향상시킬 수 있다. 그 결과, 우수한 신뢰성 및 재현성을 갖는 도펀트 확산 영역(120)을 구현할 수 있다. 이러한 도펀트 확산 영역(120)을 갖는 상기 애벌런치 포토 다이오드의 특성 열화도 최소화시킬 수 있다.
또한, 상기 제2 어닐링 공정 후에 상기 제2 급속 냉각 처리를 수행(S235)할 수 있다. 따라서, 활성화된 도펀트들을 갖는 도펀트 확산 영역(120a)은 우수한 신뢰성 및 향상된 재현성을 가질 수 있다.
다음으로, 본 발명의 실시예에 따른 화합물 반도체 소자의 형성 방법의 변형예를 도면을 참조하여 설명한다. 본 변형예에 따른 형성 방법은 도 1a 내지 1e를 참조하여 설명한 방법과 유사하다. 따라서, 동일한 구성요소들은 동일한 참조부호를 사용하고, 중복되는 설명들은 생략한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 화합물 반도체 소자의 형성 방법의 변형예를 설명하기 위한 단면도들이다. 본 변형예는 도 1a를 참조하여 설명한 방법들을 포함할 수 있다.
도 1a 및 도 3a를 참조하면, 개구부(113)에 노출된 언도프트 화합물 반도체막(109)을 리세스(recess)시키어 리세스 영역(114)을 형성할 수 있다. 상기 개구부(113)에 노출된 언도프트 화합물 반도체막(109)은 등방성 식각 및/또는 이방성 식각으로 리세스될 수 있다.
도 2 및 도 3b를 참조하면, 도펀트막을 형성한다(S200). 상기 도펀트막은 상기 리세스 영역(114)의 내면과 접촉될 수 있다. 상기 도펀트막은 상기 개구부(113) 및 리세스 영역(114)을 채울 수 있다. 상기 도펀트막을 패터닝을 할 수 있다. 패터닝된 도펀트막(115a)은 상기 개구부(113) 및 리세스 영역(114)을 채우고, 상기 개구부(113) 주변의 하드마스크막(111)의 상면 일부를 덮을 수 있다.
이어서, 캐핑막(117)을 형성(S205)할 수 있으며, 이어서, 제1 어닐링 공정을 수행(S210)하여 도펀트막(115a) 내 도퍼트들을 상기 언도프트 화합물 반도체막(109)내로 확산시켜 도펀트 확산 영역(120')을 형성한다. 상기 리세스 영역(114)에 의하여 상기 도펀트 확산 영역(120')의 최저바닥면은 도 1d의 도펀트 확 산 영역(120)의 최저 바닥면 보다 낮출 수 있다. 이어서, 도 2를 참조하여 설명한 제1 급속 냉각 처리를 수행(S215)한다. 이 후에 상술된 도 1e 및 도 2를 참조하여 설명한 단계들(S220,S225,S230,S235)를 수행할 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 화합물 반도체 소자의 형성 방법을 설명하기 위한 단면도들.
도 2는 본 발명의 실시예에 따른 화합물 반도체 소자내 도펀트 확산 영역을 형성하는 방법을 설명하기 위한 플로우 챠트.
도 3a 및 도 3b는 본 발명의 실시예에 따른 화합물 반도체 소자의 형성 방법의 변형예를 설명하기 위한 단면도들.
Claims (16)
- 기판 상에 언도프트 화합물 반도체막(undoped compound semiconductor layer)을 형성하는 것;상기 언도프트 화합물 반도체막 상에 도펀트막(dopant element layer)을 형성하는 것;어닐링 공정을 수행하여 상기 도펀트막내 도펀트들을 상기 언도프트 화합물 반도체막내로 확산시켜 도펀트 확산 영역을 형성하는 것; 및상기 도펀트 확산 영역을 갖는 기판에 액체질소를 사용하는 급속 냉각 처리를 수행하는 것을 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 액체 질소를 사용하는 급속 냉각 처리를 수행하는 것은,상기 도펀트 확산 영역을 갖는 기판을 상기 액체질소에 디핑(dipping)하는 것을 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 어닐링 공정은 급속 열 어닐링 공정(rapid thermal annealing process)인 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 급속 냉각 처리를 수행한 후에,잔존된 상기 도펀트막을 제거하는 것;상기 도펀트 확산 영역을 덮는 절연막을 형성하는 것;상기 절연막을 갖는 기판에 제2 어닐링 공정을 수행하여 상기 도펀트 확산 영역내 비활성화된 도펀트들을 활성시키는 것; 및상기 제2 어닐링 공정이 수행된 기판에 액체 질소를 사용하는 제2 급속 냉각 처리를 수행하는 것을 더 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 4항에 있어서,상기 제2 급속 냉각 처리를 수행하는 것은,상기 제2 어닐링 공정이 수행된 기판을 상기 제2 급속 냉각 처리에 사용되는 액체 질소에 디핑(dipping)하는 것을 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 4항에 있어서,상기 제2 어닐링 공정은 급속 열 처리 공정인 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 어닐링 공정을 수행하기 전에, 상기 도펀트막을 덮는 캐핑막을 형성하 는 것; 및상기 급속 냉각 처리를 수행한 후에, 상기 캐핑막을 제거하는 것을 더 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 도펀트막은 상기 언도프트 화합물 반도체막의 일부분과 접촉되도록 형성되는 화합물 반도체 소자의 형성 방법.
- 청구항 8항에 있어서,상기 도펀트막을 형성하는 것은,상기 언도프트 화합물 반도체막 상에 하드마스크막을 형성하는 것;상기 하드마스크막을 패터닝하여 상기 언도프트 화합물 반도체막의 일부분을 노출시키는 개구부를 형성하는 것; 및상기 개구부에 노출된 언도프트 화합물 반도체막과 접촉하는 상기 도펀트막을 상기 기판 상에 형성하는 것을 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 9항에 있어서,상기 도펀트막을 형성하기 전에, 상기 개구부에 노출된 상기 언도프트 화합물 반도체막을 리세스(recess)하는 것을 더 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 9항에 있어서,상기 어닐링 공정을 수행하기 전에, 상기 도펀트막을 패터닝하는 것을 더 포함하되,상기 패터닝된 도펀트막은 상기 개구부에 노출된 언도프트 화합물 반도체막과 접촉되는 화합물 반도체 소자의 형성 방법.
- 청구항 1항에 있어서,상기 기판은 제1 타입의 도펀트들로 도핑된 화합물 반도체로 형성되고,상기 도펀트막은 제2 타입의 도펀트들을 포함하고,상기 제1 타입의 도펀트 및 제2 타입의 도펀트 중에 어느 하나는 n형 도펀트이고, 다른 하나는 p형 도펀트인 화합물 반도체 소자의 형성 방법.
- 청구항 12항에 있어서,상기 언도프트 화합물 반도체막을 형성하기 전에,상기 기판 상에 흡수 화합물 반도체막을 형성하는 것을 더 포함하되, 상기 흡수 화합물 반도체막은 상기 언도프트 화합물 반도체막 보다 작은 밴드 갭을 갖고, 진성 상태인 화합물 반도체 소자의 형성 방법.
- 청구항 13항에 있어서,상기 언도프트 화합물 반도체막을 형성하기 전에,상기 흡수 화합물 반도체막 상에 그래이딩(grading) 화합물 반도체막을 형성하는 것; 및상기 그래이딩 화합물 반도체막 상에 차아지 시트층(charge sheet layer)을 형성하는 것을 더 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 12항에 있어서,상기 기판 및 언도프트 화합물 반도체막은 3A족 원소 및 5A족 원소를 포함하는 화합물 반도체로 형성되고,상기 기판은 n형 도펀트들로 도핑되고, 상기 도펀트막은 p형 도펀트들을 포함하는 화합물 반도체 소자의 형성 방법.
- 청구항 15항에 있어서,상기 언도프트 화합물 반도체막은 인듐인으로 형성되고, 상기 도펀트막은 아연 및 카드뮴 중에서 적어도 하나를 포함하는 화합물 반도체 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/508,382 US8030188B2 (en) | 2008-12-05 | 2009-07-23 | Methods of forming a compound semiconductor device including a diffusion region |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080123174 | 2008-12-05 | ||
| KR1020080123174 | 2008-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100065033A KR20100065033A (ko) | 2010-06-15 |
| KR101199301B1 true KR101199301B1 (ko) | 2012-11-09 |
Family
ID=42364541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090027619A KR101199301B1 (ko) | 2008-12-05 | 2009-03-31 | 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101199301B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6609213B2 (ja) * | 2016-03-30 | 2019-11-20 | 東京応化工業株式会社 | 半導体基板の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274293B1 (ko) | 1995-06-26 | 2001-01-15 | 야스카와 히데아키 | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 |
| KR100303110B1 (ko) | 1993-12-02 | 2001-12-15 | 야마자끼 순페이 | 반도체장치및제조방법 |
| KR100390670B1 (ko) | 1997-10-08 | 2003-08-19 | 루센트 테크놀러지스 인크 | 디바이스제조방법 |
-
2009
- 2009-03-31 KR KR1020090027619A patent/KR101199301B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303110B1 (ko) | 1993-12-02 | 2001-12-15 | 야마자끼 순페이 | 반도체장치및제조방법 |
| KR100274293B1 (ko) | 1995-06-26 | 2001-01-15 | 야스카와 히데아키 | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 |
| KR100390670B1 (ko) | 1997-10-08 | 2003-08-19 | 루센트 테크놀러지스 인크 | 디바이스제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100065033A (ko) | 2010-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9425341B2 (en) | P-I-N photodiode with dopant diffusion barrier layer | |
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| JP4381656B2 (ja) | 埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法 | |
| US8633573B2 (en) | Strained semiconductor materials, devices and methods therefore | |
| CN101188263B (zh) | 氮化物半导体发光器件的制造方法 | |
| KR100206079B1 (ko) | 실리콘 감광소자 | |
| JP2007005697A (ja) | アバランシ・フォトダイオード | |
| US11810989B2 (en) | Fin-based photodetector structure | |
| KR101695700B1 (ko) | 아발란치 포토다이오드의 제조방법 | |
| KR20130076314A (ko) | 파워소자 및 이의 제조방법 | |
| US7482665B2 (en) | Photo diode and method for manufacturing same | |
| US8030188B2 (en) | Methods of forming a compound semiconductor device including a diffusion region | |
| KR101199301B1 (ko) | 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법 | |
| JPH09232618A (ja) | 半導体受光素子及びその製造方法 | |
| US20110133187A1 (en) | Photo detector and method of manufacturing the same | |
| US10818807B2 (en) | Semiconductor detectors integrated with Bragg reflectors | |
| KR100943171B1 (ko) | ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을포함하는 반도체 소자의 제조 방법 | |
| KR20130054010A (ko) | Ｉｉｉ-ｖ족 물질을 이용한 반도체 소자 및 그 제조방법 | |
| US20020090167A1 (en) | Electronic device having a barrier region including aluminum and a method of manufacture therefor | |
| US11374143B2 (en) | Fin-based photodetector structure | |
| CN103633008A (zh) | 浅沟槽隔离制造方法 | |
| KR100937587B1 (ko) | 광 감지 소자 및 그 형성 방법 | |
| US6818520B1 (en) | Method for controlling critical dimension in an HBT emitter | |
| JPS5928392A (ja) | ヘテロ構造を持つプレ−ナ形フオト・ダイオ−ドの製造方法 | |
| Park et al. | N-type doping of germanium epilayer on silicon by ex-situ phosphorus diffusion based on POCl3 phosphosilicate glass |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190904 Year of fee payment: 8 |