KR101198356B1 - Process for producing diffusion wafer and diffusion wafer - Google Patents
Process for producing diffusion wafer and diffusion wafer Download PDFInfo
- Publication number
- KR101198356B1 KR101198356B1 KR1020090034321A KR20090034321A KR101198356B1 KR 101198356 B1 KR101198356 B1 KR 101198356B1 KR 1020090034321 A KR1020090034321 A KR 1020090034321A KR 20090034321 A KR20090034321 A KR 20090034321A KR 101198356 B1 KR101198356 B1 KR 101198356B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- diffusion
- diffusion layer
- etching
- thickness
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 325
- 238000000034 method Methods 0.000 title claims description 69
- 238000005530 etching Methods 0.000 claims abstract description 152
- 239000007788 liquid Substances 0.000 claims abstract description 76
- 230000002093 peripheral effect Effects 0.000 claims abstract description 44
- 238000009826 distribution Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 211
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003513 alkali Substances 0.000 description 6
- 238000005336 cracking Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
비확산층(21) 및 확산층(22)을 가지는 확산 웨이퍼(20)에서의 비확산층(21)의 일부(23)를 매엽식으로 스핀 에칭에 의해 제거하는 스핀 에칭 공정을 구비하고, 스핀 에칭 공정에 있어서, 확산 웨이퍼(20)의 면내방향(D2)으로 이동가능하며 또한 에칭액을 확산 웨이퍼(20)의 비확산층(21)에 공급하는 액공급구를 구비하는 스핀 에칭 장치를 이용하여, 이 스핀 에칭 장치의 액공급구를 확산 웨이퍼(20)의 면내방향 주변부(20c) 및 면내방향 중심부(20d)에 각각 위치시켜 액공급구로부터 에칭액을 비확산층(21)에 공급함으로써, 비확산층(21)의 두께방향의 형상에 의거하여 스핀 에칭시의 비확산층(21)의 에칭 제거량의 웨이퍼 면내분포를 제어한다.And a spin etching step of removing part 23 of the non-diffusion layer 21 in the diffusion wafer 20 having the non-diffusion layer 21 and the diffusion layer 22 by a single wafer. This spin etching is performed by using a spin etching apparatus which is movable in the in-plane direction D2 of the diffusion wafer 20 and has a liquid supply port for supplying the etching liquid to the non-diffusion layer 21 of the diffusion wafer 20. The liquid supply port of the apparatus is positioned at the in-plane peripheral portion 20c and the in-plane direction central portion 20d of the diffusion wafer 20, respectively, and the etching liquid is supplied to the non-diffusion layer 21 from the liquid supply port, thereby The wafer in-plane distribution of the etching removal amount of the non-diffusion layer 21 during spin etching is controlled based on the shape in the thickness direction.
Description
본 발명은 비확산층 및 확산층을 가지는 확산 웨이퍼의 제조방법 및 확산 웨이퍼에 관한 것이다.The present invention relates to a method of manufacturing a diffusion wafer having a non-diffusion layer and a diffusion layer, and a diffusion wafer.
대출력 트랜지스터, 다이오드, 정류소자 등의 디스크리트(단기능) 용도의 파워 디바이스를 제조하기 위해서는, 확산층 및 비확산층의 2층을 가지는 확산 웨이퍼가 사용된다. 확산층은 고농도 도판트가 확산된 저항률이 낮은 층이다. 비확산층은 도판트가 거의 또는 전혀 확산되지 않은 저항률이 높은 층이다.In order to manufacture power devices for discrete (single-function) applications such as large output transistors, diodes, rectifiers, and the like, a diffusion wafer having two layers of a diffusion layer and a non-diffusion layer is used. The diffusion layer is a low resistivity layer in which a high concentration dopant is diffused. The non-diffusion layer is a high resistivity layer with little or no diffusion of dopant.
확산 웨이퍼에서의 비확산층의 두께는 반도체 디바이스의 특성에 영향을 미친다. 따라서, 비확산층의 두께가 각 웨이퍼간에 편차 없이, 또한 웨이퍼의 면내방향(웨이퍼의 두께방향과 직교하는 방향)에서 편차가 없도록, 비확산층에는, 높은 정밀도로 형성될 것이 요구된다. 예를 들면, 드레인?소스간 내압(VDSS) 특성과 비확산층의 두께는 상관성이 매우 높기 때문에, VDSS 특성이 면내방향에서 균일한 반도체 디바이스를 얻기 위해서는, 두께가 면내방향으로 균일한 비확산층을 가지는 확산 웨이퍼가 필요하다.The thickness of the non-diffusion layer in the diffusion wafer affects the properties of the semiconductor device. Therefore, the non-diffusion layer is required to be formed with high precision so that the thickness of the non-diffusion layer does not vary between the wafers and also in the in-plane direction of the wafer (the direction orthogonal to the thickness direction of the wafer). For example, since the drain-source breakdown voltage (VDSS) characteristics and the thickness of the non-diffusion layer are highly correlated, in order to obtain a semiconductor device having VDSS characteristics uniform in the in-plane direction, the non-diffusion layer having a uniform thickness in the in-plane direction is provided. Diffusion wafers are needed.
그런데, 확산 웨이퍼의 비확산층은 예를 들면 매엽식 스핀 에칭에 의해 에칭된다(예를 들면 일본 특허 공개 제2007-103857호 공보 참조).By the way, the non-diffusion layer of the diffusion wafer is etched by, for example, sheet-fed spin etching (see, for example, Japanese Patent Laid-Open No. 2007-103857).
종래의 확산 웨이퍼의 제조방법의 일례에 대해서 도 11 및 도 12를 참조하여 설명한다. 도 11은 종래의 확산 웨이퍼의 제조방법의 일례를 나타내는 플로우차트이다. 도 12의 (a) 및 (b)는 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내는 단면도이다.An example of the manufacturing method of the conventional diffusion wafer is demonstrated with reference to FIG. 11 and FIG. 11 is a flowchart showing an example of a conventional method for manufacturing a diffusion wafer. 12 (a) and 12 (b) are cross-sectional views showing a procedure of obtaining two diffusion wafers from one silicon wafer.
도 11에 나타낸 바와 같이, 종래의 확산 웨이퍼의 제조방법의 일례는 하기 공정(S1~ S10)을 구비한다.As shown in FIG. 11, an example of the conventional manufacturing method of a diffused wafer is provided with the following process (S1-S10).
(S1) 슬라이스 공정(S1) slice process
실리콘 잉곳을 슬라이스하여 실리콘 웨이퍼(이하 "웨이퍼"라고도 한다)를 얻는다.The silicon ingot is sliced to obtain a silicon wafer (hereinafter also referred to as "wafer").
(S2) 모따기 공정(S2) chamfering process
슬라이스 공정(S1)을 거친 웨이퍼에 모따기 가공(베벨링)이 실시된다. 상세하게 설명하면, 웨이퍼의 측단면 엣지에 회전 숫돌을 대어 엣지를 둥글린다. 이로 인해 웨이퍼의 균열이나 깨짐 등을 방지할 수 있다.The chamfering process (beveling) is performed to the wafer which passed through the slicing process S1. In detail, a grinding wheel is applied to the side edge of the wafer to round the edge. As a result, cracking or cracking of the wafer can be prevented.
(S3) 래핑 공정(S3) Lapping Process
모따기 공정(S2)을 거친 웨이퍼가 래핑 장치에 세팅되어 웨이퍼 표면에 래핑이 실시된다. 이에 따라 슬라이스로 인해 발생한 웨이퍼 표면의 상처나 요철 등의 손상이 제거되는 동시에 웨이퍼가 평탄화된다.The wafer which has undergone the chamfering process (S2) is set in the lapping apparatus and lapping is performed on the wafer surface. As a result, damages such as scratches and irregularities on the surface of the wafer caused by the slices are removed, and the wafer is flattened.
(S4) 알칼리 에칭 공정(S4) alkali etching process
래핑 공정(S3)을 거쳐 평탄화된 웨이퍼가 알카리성 에칭액에 침지되어 알칼리 에칭가 실시된다. 이에 따라 웨이퍼 표면의 가공 변형층이 제거된다.The wafer flattened through the lapping step (S3) is immersed in the alkaline etching solution to perform alkali etching. As a result, the processing strained layer on the wafer surface is removed.
(S5) 확산 공정(S5) diffusion process
알칼리 에칭 공정(S4)을 거친 웨이퍼를 열처리 보트에 장전하고, 그 상태에서 고온의 도판트가 존재하는 분위기(확산로 내 등)에 소정 시간 노출시킨다(확산처리를 실시한다). 이에 따라 도 12의 (a)에 나타낸 바와 같이, 웨이퍼(110)에는 비확산층(121)을 사이에 두고 웨이퍼(110)의 양쪽 표면측에 각각 확산층(122)이 형성된다.The wafer having undergone the alkali etching step (S4) is loaded into a heat treatment boat, and is exposed to an atmosphere (diffusion furnace, etc.) where a high temperature dopant is present for a predetermined time (diffusion processing). As a result, as shown in FIG. 12A, the
(S6) 2분할 공정(S6) two-division process
도 12의 (a) 및 (b)에 나타낸 바와 같이, 확산 공정(S5)을 거친 웨이퍼(110)를, 그 두께방향(D1)의 중심선(도 12의 (a)의 일점쇄선)을 따라 와이어 소(wire saw) 등으로 절단하여 웨이퍼(110)를 두께방향(D1)으로 2분할한다. 이에 따라 1장의 웨이퍼(110)로부터 2장의 확산 웨이퍼(120)를 얻을 수 있다. 확산 웨이퍼(120)는 각각 비확산층(121) 및 확산층(122)을 가진다.As shown in FIGS. 12A and 12B, the
(S7) 평면연삭공정(S7) plane grinding process
2분할 공정(S6)에 의해 형성된 확산 웨이퍼(120)를 평면연삭기에 세팅하고, 확산 웨이퍼(120)의 비확산층(121) 표면(121a)에 연삭용 숫돌을 눌러서 확산 웨이퍼(120)에 평면연삭가공을 실시한다. 이에 따라 확산 웨이퍼(120)의 비확산층(121) 표면(121a)이 평탄화된다.The
2분할 공정(S6)을 실시하지 않고, 그 대신에 웨이퍼(110)를 평면연삭기로 평 면연삭가공하여 비확산층(121)의 표면(121a)이 평탄화된 확산 웨이퍼를 얻을 수도 있다.Instead of performing the dividing process (S6), instead, the
(S8) 모따기 공정(S8) Chamfering Process
평면연삭공정(S7)을 거친 확산 웨이퍼(120)에 모따기 가공(베벨링)이 실시된다. 상세하게 설명하면, 확산 웨이퍼(120)의 측단면 엣지에 회전 숫돌을 대어 엣지를 둥글린다. 이에 따라 확산 웨이퍼(120)의 균열이나 먼지의 발생 등을 방지할 수 있다.The chamfering process (beveling) is performed to the diffused
(S9) 스핀 에칭 공정(S9) spin etching process
모따기 공정(S8)을 거친 확산 웨이퍼(120)의 비확산층(121) 표면(121a)의 각 부분에 에칭액이 공급되어 확산 웨이퍼(120)에 대하여 매엽식으로 1장씩 스핀 에칭이 실시된다. 이에 따라 확산 웨이퍼(120)의 비확산층(121)의 일부가 제거된다.Etching liquid is supplied to each part of the
(S10) 세정 공정(S10) cleaning process
스핀 에칭 공정(S9)을 거친 확산 웨이퍼(120)가 세정된다. 세정 공정(S10)을 거친 확산 웨이퍼(120)는 다음 공정으로 보내져 다음 처리가 실시된다.The
그런데, 확산 웨이퍼(120)에 있어서는 전술한 바와 같이 비확산층(121)의 두께가 면내방향(웨이퍼의 두께방향과 직교하는 방향)(D2)으로 균일할 것이 요구된다.By the way, in the
그러나, 전술한 종래의 확산 웨이퍼의 제조방법에서는 비확산층(121)의 두께를 면내방향(D2)으로 균일하게 하는 것은 어렵다. 도 13의 (a) 및 (b)는 확산층의 형상이 다른, 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내 는 단면도이다.However, in the conventional method for manufacturing a diffusion wafer described above, it is difficult to make the thickness of the
상세하게 설명하면, 도 13의 (a)에 나타낸 바와 같이, 웨이퍼(110)의 확산층(122)은 면내방향(D2)의 주변부보다도 면내방향(D2)의 중심부쪽이 얇게 형성된다. 이 현상은 주로 확산 공정(S5)에서의 웨이퍼(110)의 온도의 면내 경향성이나 도판트 가스의 면내 균일성 때문에 발생한다.In detail, as shown in FIG. 13A, the
따라서, 도 13의 (b)에 나타낸 바와 같이, 웨이퍼(110)가 두께방향(D1)의 중심선(도 13 (a)의 일점쇄선)으로 절단되어 획득되는 확산 웨이퍼(120)에서의 확산층(122)은 면내방향 주변부(120c)보다 면내방향 중심부(120d)쪽이 얇게 형성된다. 한편, 비확산층(121)의 표면(121a)은 면내방향(D2)으로 평탄한 형상이다. 결국, 비확산층(121)은 확산층(122)과는 반대로, 면내방향 주변부(120c)보다 면내방향 중심부(120d)쪽이 두껍게 형성된다. 이와 같이, 비확산층(121)의 두께는 면내방향(D2)에 균일하지 않다.Therefore, as shown in FIG. 13B, the
또한, 확산층(122) 두께의 균일화(두께 편차 방지)를 도모함으로써, 비확산층(121) 두께의 균일화를 도모할 수도 있다. 그러나, 웨이퍼(110)에 대한 확산층(122)의 형성은 매우 높은 온도의 확산로 등 내에서 장시간 확산 처리하여 형성된다. 따라서, 공업적인 조건 하에서 확산 처리의 정밀도를 더욱 향상시킴으로써 확산층(122) 두께의 균일화를 도모한다는 것은 어렵다.In addition, by uniformizing the thickness of the diffusion layer 122 (prevention of thickness variation), the thickness of the
따라서, 본 발명은 비확산층 및 두께가 불균일한 확산층을 가지는 확산 웨이퍼에 대하여 스핀 에칭을 실시하고, 비확산층의 일부를 제거함으로써 비확산층의 두께를 거의 균일화할 수 있는 확산 웨이퍼의 제조방법, 및 이 제조방법에 의해 얻어지는 확산 웨이퍼를 제공하는 것을 목적으로 한다.Accordingly, the present invention provides a method for manufacturing a diffusion wafer capable of almost uniformly thicknessing the non-diffusion layer by performing spin etching on the diffusion wafer having a non-diffusion layer and a diffusion layer having a non-uniform thickness, and removing a portion of the non-diffusion layer, and An object of the present invention is to provide a diffusion wafer obtained by a manufacturing method.
또한, 확산 웨이퍼에 관한 기술은 아니지만, 일본 특허 공개 평성 5-283397호 공보에는 반도체 장치(반도체 디바이스)의 제조방법에 관한 기술로서, "반도체 기판 상에 웨이퍼 중심부가 웨이퍼 주변부보다 두꺼운 두께 분포를 가지는 에피택셜층을 형성한 후, 상기 에피택셜층을 소정의 에칭액을 이용하여 반응 율속(律速)으로 소정 두께로 에칭하는 반도체 장치의 제조방법에 있어서, 상기 에피택셜층을 에칭할 때 스핀 에칭 장치를 이용하여 상기 웨이퍼를 회전시키면서 상기 에칭액에 접촉시켜서 상기 웨이퍼 중심부보다 상기 웨이퍼 주변부에서 상기 에칭액의 확산성을 높인 것을 특징으로 하는 반도체장치의 제조방법"이 개시되어 있다.In addition, although not related to the diffusion wafer, Japanese Patent Application Laid-open No. Hei 5-283397 discloses a technique for manufacturing a semiconductor device (semiconductor device). A method of manufacturing a semiconductor device in which, after forming an epitaxial layer, the epitaxial layer is etched to a predetermined thickness using a predetermined etching solution at a reaction rate, wherein the spin etching apparatus is used to etch the epitaxial layer. And a method of manufacturing a semiconductor device, wherein the diffusion of the etchant is increased at the periphery of the wafer rather than the center of the wafer while the wafer is brought into contact with the etchant while rotating the wafer.
그러나, 본 발명이 확산 웨이퍼의 비확산층 일부를 스핀 에칭에 의해 제거하는 기술인데 비해, 일본 특허 공개 평성 제5-283397호 공보에 기재된 기술은 반도체 기판 상에 형성된 에피택셜층의 일부를 스핀 에칭에 의해 제거하는 기술이다. 결국, 특허문헌 2에 기재된 기술과 본 발명은 스핀 에칭에 의해 제거하는 층(에피택셜층/비확산층) 등이 다르다.However, while the present invention is a technique of removing a portion of the non-diffusion layer of the diffusion wafer by spin etching, the technique described in Japanese Patent Application Laid-open No. 5-283397 discloses a part of the epitaxial layer formed on the semiconductor substrate for spin etching. By technology. As a result, the technique described in
또한, 일본 특허 공개 평성 제5-283397호 공보에 기재된 기술과 본 발명은 스핀 에칭에 의해 제거되는 제거부분의 크기(두께) 가 크게 다르다. 즉, 일본 특허 공개 평성 제5-283397호 공보에 기재된 기술은 에피택셜층으로부터 1 μm 이하의 크기를 제거하는 기술인데 비해, 본 발명은 후술하는 바와 같이, 비확산층으로부터 10 μm 이상의 크기를 제거하는 기술로, 제거부분의 크기(두께) 가 μm오더로 2자릿수 정도 다르다.Further, the technique described in Japanese Patent Application Laid-Open No. 5-283397 differs greatly from the size (thickness) of the removal portion removed by spin etching. That is, while the technique described in Japanese Patent Application Laid-Open No. 5-283397 is a technique of removing a size of 1 μm or less from the epitaxial layer, the present invention removes a size of 10 μm or more from the non-diffusion layer, as described below. With the technique, the size (thickness) of the removal part differs by two orders of magnitude in the μm order.
(1) 본 발명에 의한 확산 웨이퍼의 제조방법은, 비확산층 및 확산층을 가지는 확산 웨이퍼의 상기 비확산층의 일부를 매엽식으로 스핀 에칭에 의해 제거하는 스핀 에칭 공정을 구비하는 확산 웨이퍼의 제조방법으로, 상기 스핀 에칭 공정에 있어서, 상기 확산 웨이퍼의 면내방향으로 이동가능하며 또한 에칭액을 상기 확산 웨이퍼의 상기 비확산층에 공급하는 액공급구를 구비하는 스핀 에칭 장치를 이용하여 이 스핀 에칭 장치의 상기 액공급구를 상기 확산 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 각각 위치시켜 상기 액공급구로부터 에칭액을 상기 비확산층에 공급함으로써, 상기 비확산층의 두께방향의 형상에 의거하여, 상기 스핀 에칭시의 상기 비확산층의 에칭 제거량의 웨이퍼 면내분포를 제어하는 것을 특징으로 한다.(1) The manufacturing method of the diffusion wafer which concerns on this invention is a manufacturing method of the diffusion wafer provided with the spin-etching process which removes a part of said non-diffusion layer of the diffusion wafer which has a non-diffusion layer and a diffusion layer by a single wafer by spin etching. The liquid in the spin etching apparatus using the spin etching apparatus in the spin etching process, the spin etching apparatus being movable in an in-plane direction of the diffusion wafer and having a liquid supply port for supplying etching liquid to the non-diffusion layer of the diffusion wafer. The supply port is positioned in the in-plane peripheral portion and the in-plane direction center of the diffusion wafer, respectively, and the etching liquid is supplied from the liquid supply port to the non-diffusion layer, so that the spin diffusion may be performed on the basis of the shape of the non-diffusion layer in the thickness direction. The wafer in-plane distribution of the etching removal amount of the non-diffusion layer is controlled.
(1)의 발명에 따르면, 비확산층 및 두께가 불균일한 확산층을 가지는 확산 웨이퍼에 대하여 스핀 에칭을 실시하여, 비확산층의 일부를 제거함으로써 비확산층의 두께를 거의 균일화할 수 있다.According to the invention of (1), the thickness of the non-diffusion layer can be made almost uniform by performing spin etching on the diffusion wafer having the non-diffusion layer and the diffusion layer having a non-uniform thickness.
(2) (1)의 발명에 있어서, 상기 확산층은 그 상기 비확산층측이 상기 확산 웨이퍼의 면내방향 주변부에서 면내방향 중심부를 향함에 따라 움푹 들어간 오목형 상을 가지며, 상기 확산 웨이퍼로부터 제거되는 상기 비확산층의 일부는 그 상기 확산층측이 상기 확산 웨이퍼의 면내방향 주변부에서 면내방향 중심부를 향함에 따라 불룩해지는 볼록 형상을 가지는 것이 바람직하다.(2) In the invention of (1), the diffusion layer has a concave shape in which the non-diffusion layer side is recessed toward the center in the in-plane direction from the in-plane peripheral portion of the diffusion wafer, and is removed from the diffusion wafer. Part of the layer preferably has a convex shape in which the diffusion layer side is bulged toward the center in the in-plane direction from the in-plane peripheral portion of the diffusion wafer.
(2)의 발명에 따르면, 확산층에서의 비확산층측이 확산 웨이퍼의 면내방향 주변부에서 면내방향 중심부를 향함에 따라 움푹 들어간 오목형상을 가지는 경우(일반적으로 확산층은 이러한 오목형상을 가진다), 확산 웨이퍼로부터 제거되는 비확산층의 일부(즉 제거부분)는 확산 웨이퍼의 면내방향 주변부에서 면내방향 중심부를 향함에 따라 불룩해지는 볼록 형상을 가진다. 그 때문에 스핀 에칭 후에 비확산층의 두께방향의 형상은 공기(밥그릇) 형태가 된다. 따라서, 비확산층의 두께가 거의 균일화되기 쉽다.According to the invention of (2), in the case where the non-diffusion layer side in the diffusion layer has a concave shape which is recessed from the in-plane peripheral portion of the diffusion wafer toward the in-plane direction center (generally, the diffusion layer has such concave shape) from the diffusion wafer A portion of the non-diffusion layer to be removed (ie the removal portion) has a convex shape that bulges out from the in-plane peripheral portion of the diffusion wafer toward the in-plane direction center portion. Therefore, the shape of the non-diffusion layer in the thickness direction after the spin etching is in the form of air (bowl). Therefore, the thickness of the non-diffusion layer tends to be almost uniform.
(3) (1) 또는 (2)의 발명에 있어서, 상기 스핀 에칭 공정 전에 상기 확산 웨이퍼의 상기 비확산층의 두께를 FT-IR법으로 측정하는 비확산층 두께측정공정을 구비하고, 상기 스핀 에칭 공정에서 상기 비확산층의 에칭 제거량의 웨이퍼 면내분포의 제어는, 상기 비확산층 두께측정공정에 의해 측정된 상기 비확산층의 두께 분포에 의거하여 실시되는 것이 바람직하다.(3) In the invention of (1) or (2), the non-diffusion layer thickness measuring step of measuring the thickness of the non-diffusion layer of the diffusion wafer by the FT-IR method before the spin etching step, wherein the spin etching step The wafer in-plane distribution of the etching removal amount of the non-diffusion layer is preferably performed based on the thickness distribution of the non-diffusion layer measured by the non-diffusion layer thickness measuring step.
(3)의 발명에 따르면, 스핀 에칭 공정은 비확산층 두께 측정공정에 의하여 측정된 비확산층의 두께 분포에 의거하여, 스핀 에칭시에 비확산층의 에칭 제거량의 웨이퍼 면내분포를 제어한다. 그 때문에 스핀 에칭 후의 비확산층의 두께 균일성이 한층 향상된다.According to the invention of (3), the spin etching step controls the in-plane distribution of the etching removal amount of the non-diffusion layer at the time of spin etching based on the thickness distribution of the non-diffusion layer measured by the non-diffusion layer thickness measurement process. Therefore, the thickness uniformity of the non-diffusion layer after spin etching improves further.
(4) 또한, 본 발명의 확산 웨이퍼는 상기 확산 웨이퍼의 제조방법에 의해 제 조되며, 상기 비확산층의 최대두께와 최소두께의 차가 3 μm 이내인 것을 특징으로 한다.(4) The diffusion wafer of the present invention is also manufactured by the method for manufacturing the diffusion wafer, characterized in that the difference between the maximum thickness and the minimum thickness of the non-diffusion layer is within 3 μm.
본 발명에 따르면, 비확산층 및 두께가 불균일한 확산층을 가지는 확산 웨이퍼에 대하여 스핀 에칭을 실시하여, 비확산층의 일부를 제거함으로써 비확산층의 두께를 거의 균일화시킬 수 있는 확산 웨이퍼의 제조방법, 및 이 제조방법에 의해 얻을 수 있는 확산 웨이퍼를 제공할 수 있다.According to the present invention, a method of manufacturing a diffusion wafer capable of substantially uniformly thicknessing a non-diffusion layer by spin-etching a diffusion wafer having a non-diffusion layer and a diffusion layer having a non-uniform thickness and removing a portion of the non-diffusion layer, and The diffusion wafer obtained by the manufacturing method can be provided.
이하, 본 발명의 확산 웨이퍼의 제조방법의 일 실시양태에 대해 도면을 참조하면서 설명한다. 도 1은, 본 발명의 확산 웨이퍼의 제조방법의 일 실시양태를 나타내는 플로우차트이다. 도 2의 (a) 및 (b)는, 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내는 단면도이다. 도 3의 (a) 및 (b)는, 확산 웨이퍼에서의 비확산층의 일부를 제거하는 순서를 나타내는 단면도이다.EMBODIMENT OF THE INVENTION Hereinafter, one Embodiment of the manufacturing method of the diffused wafer of this invention is described, referring drawings. 1 is a flowchart showing an embodiment of a method of manufacturing a diffusion wafer of the present invention. 2 (a) and 2 (b) are cross-sectional views showing a procedure of obtaining two diffusion wafers from one silicon wafer. 3A and 3B are cross-sectional views showing a procedure of removing a part of the non-diffusion layer in the diffusion wafer.
도 1에 도시한 바와 같이, 본 실시양태의 확산 웨이퍼의 제조방법은 하기 공정(S1~ S8, S11, S12 및 S10)을 구비한다. 하기 공정(S1~ S8 및 S10)은 전술한 종래의 확산 웨이퍼의 제조방법의 공정(S1~ S8 및 S10)과 거의 동일하지만 다시 설명한다.As shown in FIG. 1, the manufacturing method of the diffused wafer of this embodiment is provided with the following process (S1-S8, S11, S12, and S10). The following steps (S1 to S8 and S10) are almost the same as the steps (S1 to S8 and S10) of the conventional method for manufacturing a diffusion wafer, but will be described again.
(S1) 슬라이스 공정(S1) slice process
실리콘 잉곳을 슬라이스하여 실리콘 웨이퍼(이하 "웨이퍼"라고도 한다)를 얻는다.The silicon ingot is sliced to obtain a silicon wafer (hereinafter also referred to as "wafer").
(S2) 모따기 공정(S2) chamfering process
슬라이스 공정(S1)을 거친 웨이퍼에 모따기 가공(베벨링)이 실시된다. 상세하게 설명하면, 웨이퍼의 측단면 엣지에 회전 숫돌을 대어 엣지를 둥글린다. 이에 따라 웨이퍼의 균열이나 깨짐 등을 방지할 수 있다.The chamfering process (beveling) is performed to the wafer which passed through the slicing process S1. In detail, a grinding wheel is applied to the side edge of the wafer to round the edge. As a result, cracking or cracking of the wafer can be prevented.
(S3) 래핑 공정(S3) Lapping Process
모따기 공정(S2)을 거친 웨이퍼가 래핑 장치에 세팅되어 웨이퍼 표면에 래핑이 실시된다. 이에 따라 슬라이스에 의해 발생한 웨이퍼 표면의 상처나 요철 등의 손상이 제거되는 동시에 웨이퍼가 평탄화된다.The wafer which has undergone the chamfering process (S2) is set in the lapping apparatus and lapping is performed on the wafer surface. As a result, damages such as scratches and irregularities on the surface of the wafer caused by the slices are removed, and the wafer is flattened.
(S4) 알칼리 에칭 공정(S4) alkali etching process
래핑 공정(S3)을 거쳐 평탄화된 웨이퍼가 알카리성의 에칭액에 침지되어 알칼리 에칭이 실시된다. 이에 따라 웨이퍼 표면의 가공 변형층이 제거된다.The wafer flattened through the lapping step S3 is immersed in an alkaline etching solution and alkali etching is performed. As a result, the processing strained layer on the wafer surface is removed.
(S5) 확산 공정(S5) diffusion process
알칼리 에칭 공정(S4)을 거친 웨이퍼를 열처리 보트에 장전하고, 그 상태에서 고온의 도판트가 존재하는 분위기(확산로 내 등)에 소정 시간 노출시킨다(확산처리를 실시한다). 이에 따라 도 2의 (a)에 나타낸 바와 같이, 웨이퍼(10)에는 비확산층(21)을 사이에 두고 웨이퍼(10)의 양쪽 표면측에 각각 확산층(22)이 형성된다.The wafer having undergone the alkali etching step (S4) is loaded into a heat treatment boat, and is exposed to an atmosphere (diffusion furnace, etc.) where a high temperature dopant is present for a predetermined time (diffusion processing). As a result, as shown in FIG. 2A, a
(S6) 2분할 공정(S6) two-division process
도 2의 (a) 및 (b)에 나타낸 바와 같이, 확산 공정(S5)을 거친 웨이퍼(10)를, 그 두께방향(D1)의 중심선(도 2의 (a)의 일점쇄선)을 따라 와이어 소 등으로 절단하여 웨이퍼(10)를 두께방향(D1)으로 2분할한다. 이에 따라 1장의 웨이퍼(10)로부터 2장의 확산 웨이퍼(20)를 얻을 수 있다. 확산 웨이퍼(20)는 각각 비확산층(21) 및 확산층(22)을 가진다.As shown in (a) and (b) of FIG. 2, the
확산 웨이퍼(20)의 비확산층(21)의 표면(21a)측을 확산 웨이퍼(20)의 표면(20a)이라 한다. 확산 웨이퍼(20)의 확산층(22)의 표면(22a)측을 확산 웨이퍼(20)의 이면(20b)으로 한다.The
여기서, 전술한 이유에 의해, 비확산층(21)은, 그 확산층(22)측이 확산 웨이퍼(20)의 면내방향(D2)의 주변부(20c)로부터 면내방향(D2)의 중심부(20d)를 향함에 따라, 비확산층(21)으로부터 확산층(22)을 향하여 불룩한 볼록 형상을 갖고 있다.In the
한편, 확산층(22)은, 그 비확산층(21)측이 확산 웨이퍼(20)의 면내방향 주변부(20c)로부터 면내방향 중심부(20d)를 향함에 따라, 비확산층(21)으로부터 확산층(22)을 향하여 움푹 들어간 오목형상을 갖고 있다.On the other hand, the
(S7) 평면연삭공정(S7) plane grinding process
2분할 공정(S6)에 의해 형성된 확산 웨이퍼(20)를 평면연삭기에 세팅하고, 확산 웨이퍼(20)의 표면(20a)(비확산층(21)의 표면(21a))에 연삭용 숫돌을 눌러서 확산 웨이퍼(20)에 평면연삭가공을 실시한다. 이에 따라 확산 웨이퍼(20)의 비확산층(21)의 표면(21a)이 평탄화된다.The
(S8) 모따기 공정(S8) Chamfering Process
평면연삭공정(S7)을 거친 확산 웨이퍼(20)에 모따기 가공(베벨링)이 실시된다. 상세하게 설명하면, 확산 웨이퍼(20)의 측단면 엣지에 회전 숫돌을 대어 엣지 를 둥글린다. 이에 따라 확산 웨이퍼(20)의 균열이나 먼지 발생 등을 방지할 수 있다.The chamfering process (beveling) is performed to the diffused
(S11) 비확산층 두께측정공정(S11) Non-Diffusion Layer Thickness Measurement Process
FT-IR(푸리에 변환 적외분광)장치(31)(도 4 참조)를 이용하여 모따기 공정(S8)을 거친 확산 웨이퍼(20)의 비확산층(21) 두께를 FT-IR법으로 측정한다. FT-IR장치(31)를 포함하는 스핀 에칭 시스템(30)에 대해서는 후술한다.Using the FT-IR (Fourier Transform Infrared Spectroscopy) 31 (see FIG. 4), the thickness of the
(S12) 스핀 에칭 공정(S12) Spin Etching Process
비확산층 두께측정공정(S11)을 거친 확산 웨이퍼(20)의 표면(20a)에 에칭액이 공급되어 확산 웨이퍼(20)에 대하여 매엽식으로 1장씩 스핀 에칭이 실시된다. 이에 따라 도 3의 (a) 및 (b)에 나타낸 바와 같이, 확산 웨이퍼(20)의 비확산층(21)의 일부(23)가 제거된다. 이하, 비확산층(21)에서 제거되는 일부(23)를 "제거부분"이라고도 한다.Etching liquid is supplied to the
스핀 에칭 공정(S12)을 실시하는 스핀 에칭 장치(40)의 상세에 관해서는 후술한다. 상기 스핀 에칭 시스템(30)은 FT-IR장치(31), 스핀 에칭 장치(40) 등으로 구성된다.The detail of the
(S10) 세정 공정(S10) cleaning process
스핀 에칭 공정(S12)을 거친 확산 웨이퍼(20)가 세정된다. 세정 공정(S10)을 거친 확산 웨이퍼(20)는 다음 공정으로 보내져서 다음 처리가 실시된다.The
다음에, 스핀 에칭 시스템(30)에 대하여 설명한다. 도 4는, FT-IR장치 및 스핀 에칭 장치를 포함하는 스핀 에칭 시스템을 나타내는 기능 블럭도이다. 도 5는, 스핀 에칭 장치를 모식적으로 나타내는 사시도이다. 도 6은, 스핀 에칭 장치를 모식적으로 나타내는 평면도로, (a)는 액공급구가 확산 웨이퍼의 면내방향 주변부에 위치하는 상태를 도시한 도면이고, (b)는 액공급구가 확산 웨이퍼의 면내방향 중심부에 위치하는 상태를 도시하는 도면이다.Next, the
도 4에 도시한 바와 같이, 스핀 에칭 시스템(30)은 FT-IR장치(31)와, 스핀 에칭 장치(40)를 구비한다.As shown in FIG. 4, the
FT-IR장치(31)는 FT-IR법에 의해 확산 웨이퍼(20)의 비확산층(21)의 두께를 측정할 수 있다.The FT-
도 4 및 도 5에 나타낸 바와 같이, 스핀 에칭 장치(40)는 스핀 척(41)과, 액공급구(42)와, 회동 암(43)과, CPU(44)와, 메모리(45)를 구비한다.As shown in FIG. 4 and FIG. 5, the
도 5에 도시한 바와 같이, 스핀 척(41)은 비확산층(21)이 위쪽(스핀 척(41)의 상면과는 반대측)을 향하도록 확산 웨이퍼(20)를 유지하여 회전시킬 수 있다. 스핀 척(41)의 회전속도(각속도), 즉 스핀 척(41)에 유지되는 확산 웨이퍼(20)의 회전속도는 에칭 조건 등에 따라 적절히 설정할 수 있다. 스핀 척(41)의 회전속도는 특별히 제한되지 않지만, 예를 들면 500 ~ 900 rpm으로 설정할 수 있다.As shown in FIG. 5, the
액공급구(42)는 스핀 척(41)에 의해 회전되는 확산 웨이퍼(20)의 비확산층(21)에 에칭액을 공급할 수 있다. 확산 웨이퍼(20)에 에칭액을 공급하는 형태는 특별히 제한되지 않으며, 예를 들면 적하, 분사, 유하(流下)일 수 있다. 확산 웨이퍼(20)에 에칭액을 공급하는 속도(mL/s)는 에칭 조건 등에 따라 적절히 설정할 수 있다.The
액공급구(42)는 후술하는 바와 같이, 회동 암(43)에 연결되어 있기 때문에 확산 웨이퍼(20)의 면내방향(D2)으로 이동할 수 있다.Since the
에칭액은 에칭 조건 등에 따라 적절한 점성(면확산성)을 가지는 것을 사용할 수 있으며, 특별히 제한되지 않는다. 에칭액으로서는, 예를 들면 인산계의 혼산(混酸)(H3PO4?HNO3?H2SO4?HF)이 사용된다.Etching liquid can use what has a suitable viscosity (surface diffusivity) according to etching conditions, etc., and is not specifically limited. As the etching solution, for example, a mixed acid of phosphoric acid (H 3 PO 4 ? HNO 3 ? H 2 SO 4 ? HF) is used.
에칭액의 확산속도(에칭액이 확산 웨이퍼(20)의 표면(20a) 위에 퍼지는 속도)는 에칭 조건 등에 따라 적절히 설정된다. 에칭액의 확산속도는 에칭액의 점성, 에칭액의 공급속도, 스핀 척(41)의 회전속도 등을 바꿈으로써 변경할 수 있다.The diffusion rate of the etching solution (the rate at which the etching solution spreads over the
회동 암(43)은 그 일단부가 액공급구(42)에 연결되어 있다. 또한, 회동 암(43)은 그 타단부를 지지점으로 하여 회전 가능하게 구성되어 있다. 회동 암(43)에 의하면, 액공급구(42)를, 예를 들면 도 6의 (a)에 나타낸 바와 같이, 스핀 척(41)에 의해 회전되는 확산 웨이퍼(20)의 면내방향 주변부(20c)에 소정 시간 위치시킬 수 있다. 또는, 회동 암(43)에 의하면, 액공급구(42)를, 도 6의 (b)에 나타낸 바와 같이, 스핀 척(41)에 의해 회전되는 확산 웨이퍼(20)의 면내방향 중심부(20d)에 소정 시간 위치시킬 수 있다.One end of the
혹은, 회동 암(43)에 의하면 액공급구(42)를, 예를 들면 도 6의 (a)에 나타내는 확산 웨이퍼(20)의 면내방향 주변부(20c)로부터, 도 6의 (b)에 나타내는 확산 웨이퍼(20)의 면내방향 중심부(20d)로 이동시킬 수 있다. 혹은, 회동 암(43)에 의하면, 액공급구(42)를, 도 6의 (b)에 나타내는 확산 웨이퍼(20)의 면내방향 중심 부(20d)로부터, 도 6의 (a)에 나타내는 확산 웨이퍼(20)의 면내방향 주변부(20c)로 이동시킬 수 있다.Or according to the
액공급구(42)는 회동 암(43)의 회동에 따라서, 스핀 척(41)의 거의 지름방향(즉, 확산 웨이퍼(20)의 거의 지름방향)으로 이동할 수 있다. 스핀 척(41)의 지름방향을 따르는 액공급구(42)의 이동 속도는 에칭 조건 등에 따라 적절히 설정되며, 예를 들면 0 ~ 20 (mm/s)로 설정할 수 있다.The
또한, 액공급구(42)는 스핀 척(41)의 지름방향을 따라 이동하면서, 에칭액(E)을 확산 웨이퍼(20)에 공급할 수 있다.In addition, the
CPU(44)는 스핀 에칭 시스템(30) 전체를 제어한다. CPU(44)는 특히 스핀 척(41), 액공급구(42), 회동 암(43) 등에 대하여 소정의 제어를 실시한다. 예를 들면 CPU(44)는 확산층(22)의 두께방향(D1)의 형상 및 FT-IR장치(31)에 의해 측정된 비확산층(21)의 두께 등에 의거하여, 스핀 척(41)의 회전속도, 액공급구(42)로부터의 에칭액(E)의 공급속도, 회동 암(43)의 회동속도(스핀 척(41)의 지름방향을 따른 액공급구(42)의 이동속도), 회동 암(43)의 정지위치 등을 제어한다.The
메모리(45)에는 소정의 데이터가 기억되어 있다. 예를 들면 메모리(45)에는 스핀 에칭 시스템(30)을 실행하기 위한 각종 기능 프로그램, 에칭조건 DB(45a) 등이 기억되어 있다. 에칭조건 DB(45a)는 FT-IR장치(31)에 의해 측정된 비확산층(21)의 두께 등에 따른 에칭 조건이 저장되어 있는 데이터베이스이다.Predetermined data is stored in the
다음에, 스핀 에칭 공정(S12)에 대해 상세하게 설명한다.Next, the spin etching step (S12) will be described in detail.
스핀 에칭 공정(S12)에서는, 스핀 에칭 시스템(30)을 이용하여 스핀 에칭시 의 비확산층(21)의 에칭 제거량의 웨이퍼 면내분포를 제어한다. 상세하게 설명하면, 스핀 에칭 공정(S12)에서는, 액공급구(42)를 확산 웨이퍼(20)의 면내방향 주변부(20c) 및 면내방향 중심부(20d)에 각각 위치시켜서 액공급구(42)로부터 에칭액(E)을 비확산층(21)에 공급한다.In the spin etching step S12, the in-plane distribution of the etching removal amount of the
상세하게 설명하면, 액공급구(42)를 확산 웨이퍼(20)의 면내방향 주변부(20c)에 소정 시간 위치시켜서 액공급구(42)로부터 에칭액(E)을 비확산층(21)의 표면(21a)에 공급한다. In detail, the
그 후,액공급구(42)를 확산 웨이퍼(20)의 면내방향 주변부(20c)로부터 면내방향 중심부(20d)로 이동시킨다. 그 동안에도 액공급구(42)로부터 비확산층(21)의 표면(21a)에 에칭액(E)을 공급한다. 액공급구(42)를 확산 웨이퍼(20)의 면내방향 중심부(20d)에 소정 시간 위치시켜서 액공급구(42)로부터 에칭액(E)을 비확산층(21)의 표면(21a)에 공급한다. 이렇게 하여, 비확산층(21)의 두께방향의 형상에 의거하여, 스핀 에칭시에 비확산층(21)의 에칭 제거량의 웨이퍼 면내분포를 제어한다.Thereafter, the
또한, 스핀 에칭 공정(S12)에서는, 비확산층(21)의 두께방향 형상에 의거하면서, 또한 비확산층 두께측정공정(S11)에 의해 측정된 비확산층(21)의 두께 분포에 의거하여, 스핀 에칭시의 비확산층(21)의 에칭 제거량의 웨이퍼 면내분포를 제어한다. 예를 들면, FT-IR장치(31)에 의해 확산 웨이퍼(20)의 비확산층(21)의 두께가 측정되면, CPU(44)는 메모리(45)의 에칭조건 DB(45a)에 접속하여, 측정된 비확산층(21)의 두께에 적합한 에칭 조건을 얻는다. 그리고, 그 에칭 조건에 따라, 스 핀 척(41), 액공급구(42), 회동 암(43) 등에 대해 소정의 제어를 실시하고, 확산 웨이퍼(20)에 대해 소정의 스핀 에칭을 실시한다.In the spin etching step S12, the spin etching is performed based on the thickness direction shape of the
그 결과, 도 3에 도시한 바와 같이, 스핀 에칭 공정(S12) 전에 평탄한 형상이었던 확산 웨이퍼(20)에서, 비확산층(21)의 제거부분(23)이 제거된다. 그리고, 제거부분(23)은 확산 웨이퍼(20)의 면내방향 주변부(20c)로부터 면내방향 중심부(20d)를 향함에 따라서, 비확산층(21)으로부터 확산층(22)을 향하여 불룩한 볼록 형상을 가지게 된다.As a result, as shown in FIG. 3, the
이와 같이, 본 실시양태의 제조방법에 따르면, 상기 각 공정(S1~ S8, S11, S12 및 S10)을 거침으로써, 비확산층(21) 및 두께가 불균일한 확산층(22)을 가지는 확산 웨이퍼(20)에 대하여 스핀 에칭을 실시하고, 비확산층(21)의 일부(제거부분(23))를 제거함으로써, 비확산층(21)의 두께를 거의 균일화시킬 수 있다. 그 결과, 예를 들면 비확산층(21)의 최대두께와 최소두께의 차가 3 μm 이내인 확산 웨이퍼(20)를 얻을 수 있다.As described above, according to the manufacturing method of the present embodiment, the
이하, 본 발명의 효과에 관한 각종 그래프에 대해 설명한다.Hereinafter, various graphs concerning the effects of the present invention will be described.
도 7의 (a) ~ (c)는, 비확산층의 제거부분 크기의 목적값을 다르게 한 경우의 제거부분 크기의 실측값을 나타내는 그래프이다. 도 7의 (a)는 평탄형상의 제거부분을 목적으로 한 경우를 나타내는 그래프이다. 도 7의 (b)는 요철의 차(요철 갭)가 1.5 μm인 제거부분을 목적으로 한 경우를 나타내는 그래프이다. 도 7의 (c)는 요철의 차가 2 μm인 제거부분을 목적으로 한 경우를 나타내는 그래프이다.7 (a) to 7 (c) are graphs showing measured values of the removed portion size when the target value of the removed portion size of the non-diffusion layer is changed. Fig. 7A is a graph showing a case where the removal portion of the flat shape is intended. FIG. 7B is a graph showing a case where the removal portion having a difference in unevenness (unevenness gap) of 1.5 µm is intended. FIG. 7C is a graph showing a case where the removal portion whose difference in unevenness is 2 μm is aimed at.
도 7의 (a) ~ (c)에 있어서, 그래프의 가로축 방향의 중앙부를 지나는 일점 쇄선의 세로선은 제거부분의 면내방향 중심부를 나타낸다. 그래프의 가로축은 제거부분의 면내방향 중심부로부터의 면내방향의 거리를 나타낸다. 그래프의 우단 및 좌단은 각각 면내방향 중심부로부터 면내방향으로 75 mm의 위치를 나타낸다. 그래프의 세로축은 제거부분 두께(μm)를 나타낸다. 또한, 실선은 웨이퍼의 면내방향 중심부에서의 제거부분 두께가 11 μm인 경우의 제거부분 크기의 실측값을 나타낸다. 파선은 웨이퍼의 면내방향 중심부에서의 제거부분 두께가 10 μm인 경우의 제거부분 크기의 실측값을 나타낸다. 이점쇄선은 웨이퍼의 면내방향 중심부에서의 제거부분 두께가 9 μm인 경우의 제거부분 크기의 실측값을 나타낸다.In FIG.7 (a)-(c), the vertical line of the dashed-dotted line which passes through the center part of the horizontal axis direction of a graph shows the in-plane direction center part of a removal part. The horizontal axis of the graph represents the distance in the in-plane direction from the in-plane direction center of the removal portion. The right end and left end of the graph each represent a position of 75 mm in the in-plane direction from the in-plane direction center. The vertical axis of the graph represents the thickness of the removed portion (μm). In addition, the solid line shows the measured value of the removal part size when the removal part thickness in the in-plane direction center part of a wafer is 11 micrometers. The broken line shows the measured value of the removal portion size when the removal portion thickness at the in-plane direction center of the wafer is 10 탆. The double dashed line indicates the measured value of the removed portion size when the removed portion thickness at the in-plane direction center portion of the wafer is 9 μm.
도 7의 (a) ~ (c)에 따르면, 스핀 에칭의 조건을 다르게 함으로써 제거부분의 요철의 차를 다르게(0 μm = 평탄형상, 1.5 μm, 2 μm) 할 수 있음을 알 수 있다. 또한, 비확산층 두께의 목적값을 다르게(11 μm, 10 μm, 9 μm) 함으로써 비확산층의 두께의 실측값을 다르게 할 수 있다는 것, 및 비확산층 두께의 목적값에 상관없이 제거부분의 전체 형상이 거의 같은 형상이 되는 것을 알 수 있다.According to (a) to (c) of FIG. 7, it can be seen that the difference in the unevenness of the removed portion can be different (0 μm = flat shape, 1.5 μm, 2 μm) by changing the spin etching conditions. In addition, by varying the target value of the non-diffusion layer thickness (11 μm, 10 μm, 9 μm), the actual value of the thickness of the non-diffusion layer can be changed, and the overall shape of the removed portion regardless of the target value of the non-diffusion layer thickness. It turns out that this becomes substantially the same shape.
도 8은, 비확산층의 두께 분포를 나타내는 그래프이다. 그래프의 세로축은 비확산층의 면내방향의 두께 분포(두께의 최대값 - 최소값)(μm)를 나타낸다. 그래프의 좌측은 종래예에서의 비확산층의 두께 분포를 나타내고, 그래프의 우측은 본 발명에서의 비확산층의 두께 분포를 나타낸다. 사각형은 중앙값에 대한 20% 분포를 의미한다. "20% 분포"란 전체 샘플수 중 20%의 샘플이 포함되는 분포의 범위를 의미한다. 사각형의 상하로 뻗은 가로줄은 각각 중앙값에 대한 75% 분포를 의미한다. "75% 분포"란 전체 샘플수 중 75%의 샘플이 포함되는 분포의 범위를 의미한다.8 is a graph showing the thickness distribution of the non-diffusion layer. The vertical axis of the graph represents the thickness distribution (maximum value-minimum value of thickness) (μm) in the in-plane direction of the non-diffusion layer. The left side of the graph shows the thickness distribution of the non-diffusion layer in the conventional example, and the right side of the graph shows the thickness distribution of the non-diffusion layer in the present invention. Squares represent a 20% distribution over the median. "20% distribution" means a range of distributions in which 20% of the total number of samples is included. The horizontal lines extending up and down the rectangle represent 75% of the median. "75% distribution" means the range of the distribution which contains 75% of the sample.
도 8에 의하면, 종래예에 비하여 본 발명은 비확산층의 두께 분포가 적어,즉, 비확산층의 두께 균일성이 향상되었음을 알 수 있다.According to FIG. 8, it can be seen that the present invention has a smaller thickness distribution of the non-diffusion layer, that is, the thickness uniformity of the non-diffusion layer is improved as compared with the conventional example.
도 9의 (a) 및 (b)는, 에칭액의 공급 위치 등과 비확산층의 제거부분 두께와의 관련성을 나타내는 그래프이다. 도 9의 (a)는 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 에칭액을 공급한 경우, 및 웨이퍼의 면내방향 중심부에만 에칭액을 공급한 경우를 나타내는 그래프이다. 도 9의 (b)는 웨이퍼의 면내방향 주변부에만 에칭액을 공급한 경우에 에칭액의 공급 시간을 다르게 했을 때를 나타내는 그래프이다.9A and 9B are graphs showing the relationship between the supply position of the etchant and the thickness of the removed portion of the non-diffusion layer. FIG. 9A is a graph showing the case where the etching liquid is supplied to the in-plane peripheral portion and the in-plane direction central portion of the wafer, and the etching liquid is supplied only to the in-plane direction central portion of the wafer. FIG. 9B is a graph showing a case where the supply time of the etching solution is changed when the etching solution is supplied only to the in-plane peripheral portion of the wafer.
도 9의 (a) 및 (b)에서, 그래프의 가로축은 제거부분의 면내방향 중심부로부터의 면내방향(D2)의 거리를 나타낸다. 그래프의 세로축은 제거부분 두께(μm)를 나타낸다.9 (a) and 9 (b), the horizontal axis of the graph shows the distance of the in-plane direction D2 from the in-plane direction center of the removal portion. The vertical axis of the graph represents the thickness of the removed portion (μm).
또한, 도 9의 (a)에서, 실선은 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 에칭액을 공급한 경우를 나타낸다. 파선은 웨이퍼의 면내방향 중심부에만 에칭액을 공급한 경우를 나타낸다.In addition, in FIG. 9A, the solid line shows the case where the etching liquid is supplied to the in-plane direction peripheral part and in-plane direction center part of a wafer. The broken line shows a case where the etching solution is supplied only to the center portion in the in-plane direction of the wafer.
또한, 도 9의 (b)에서, 실선, 파선 및 이점쇄선은 웨이퍼의 면내방향 주변에만 에칭액을 공급한 경우를 나타낸다. 여기서, 실선은 에칭액의 공급 시간이 1초인 경우를 나타낸다. 파선은 에칭액의 공급 시간이 2초인 경우를 나타낸다. 이점쇄선은 에칭액의 공급 시간이 3초인 경우를 나타낸다.In addition, in FIG. 9B, the solid line, the broken line, and the dashed line indicate the case where the etching solution is supplied only around the in-plane direction of the wafer. Here, a solid line shows the case where the supply time of etching liquid is 1 second. The broken line shows the case where the supply time of the etching solution is 2 seconds. The double-dot chain line indicates the case where the supply time of the etching solution is 3 seconds.
도 9의 (a)에 나타낸 바와 같이, 웨이퍼의 면내방향 중심부에만 에칭액을 공급한 경우(파선)에는, 웨이퍼의 면내방향 중심부의 제거부분 두께가 지나치게 커진 다. 따라서, 웨이퍼의 면내방향 중심부와 면내방향 주변부에 있어서, 제거부분 두께의 차가 지나치게 커진다. 그 때문에 확산층에 있어서의 비확산층측의 형상에 의해서는 제거부분을 소망하는 형상으로 만들 수 없다.As shown in Fig. 9A, when the etching liquid is supplied only to the in-plane direction center portion of the wafer (broken line), the thickness of the removed portion at the in-plane direction center portion of the wafer becomes too large. Therefore, the difference in thickness of the removal portion becomes excessively large in the in-plane direction center portion and the in-plane direction peripheral portion of the wafer. Therefore, the removal part cannot be made into a desired shape by the shape of the non-diffusion layer side in a diffusion layer.
또한, 도 9의 (b)에 나타낸 바와 같이, 웨이퍼의 면내방향 주변부에만 에칭액을 공급한 경우(실선, 파선, 이점쇄선), 웨이퍼의 면내방향 중심부에서 제거부분 두께가 거의 없고(비확산층(21)이 거의 제거되지 않고), 웨이퍼의 면내방향 주변부를 향함에 따라 제거부분 두께가 커진다. 또한, 에칭액의 공급 시간을 길게 할수록 제거부분 두께가 커진다.In addition, as shown in Fig. 9B, when the etching solution is supplied only to the periphery in the in-plane direction of the wafer (solid line, broken line, double-dotted line), there is little thickness of the removed portion at the center of the in-plane direction of the wafer (non-diffusion layer 21). Is hardly removed), and the thickness of the removed portion becomes larger as it faces toward the in-plane peripheral portion of the wafer. In addition, the longer the etching time is, the larger the thickness of the removed portion is.
이에 비하여 도 9의 (a)에 나타낸 바와 같이, 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 에칭액을 공급한 경우(실선), 웨이퍼의 면내방향 중심부와 면내방향 주변부에서 제거부분 두께의 차가 적절한 크기를 가지며 제거부분이 형성된다(비확산층의 일부가 제거된다).On the other hand, as shown in Fig. 9A, when the etching liquid is supplied to the in-plane peripheral part and the in-plane direction center of the wafer (solid line), the difference between the thickness of the removal portion between the in-plane direction center and the in-plane direction peripheral part of the wafer is appropriate. And a removal portion is formed (part of the non-diffusion layer is removed).
이와 같이, 도 9에 나타낸 바와 같이, 웨이퍼의 면내방향 주변부 및 면내방향 중심부의 양쪽에 에칭액을 공급함으로써 소망하는 두께방향의 형상을 가지는 제거부분이 형성됨을 알 수 있다.Thus, as shown in FIG. 9, it turns out that the removal part which has a shape of a desired thickness direction is formed by supplying etching liquid to both the in-plane direction peripheral part and the in-plane direction center part of a wafer.
도 10의 (a) ~ (d)는, 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 에칭액을 공급하는 경우, 웨이퍼의 면내방향 주변부에서의 에칭액의 공급 시간을 다르게 했을 때의 제거부분 두께를 나타내는 그래프이다.10 (a) to 10 (d) are graphs showing the thickness of the removed portion when the etching solution is supplied at the in-plane peripheral portion of the wafer when the etching liquid is supplied to the in-plane peripheral portion and the in-plane direction central portion of the wafer. to be.
도 10의 (a) ~ (d)에서, 그래프의 가로축은 제거부분의 면내방향 중심부로부터의 면내방향의 거리를 나타낸다. 그래프의 세로축은 제거부분 두께(μm)를 나타 낸다.10 (a) to 10 (d), the horizontal axis of the graph shows the distance in the in-plane direction from the in-plane direction center of the removal portion. The vertical axis of the graph represents the thickness of the removed part (μm).
도 10의 (a) ~ (d)에 나타내는 예에서는, 웨이퍼의 면내방향 주변부에 소정 시간, 에칭액을 공급한 후, 면내방향 중심부에 70초간 에칭액을 공급한다. 도 10의 (a) ~ (d)에 나타낸 예에서, 웨이퍼의 면내방향 주변부에 에칭액을 공급하는 시간은 각각 0초, 1초, 2초 및 3초이다.In the example shown to (a)-(d) of FIG. 10, after etching liquid is supplied to the periphery direction of a wafer for a predetermined time, etching liquid is supplied to an in-plane direction center part for 70 second. In the example shown in Figs. 10A to 10D, the time for supplying the etchant to the in-plane peripheral portion of the wafer is 0 seconds, 1 second, 2 seconds and 3 seconds, respectively.
도 10에 의하면, 웨이퍼의 면내방향 주변부에 에칭액을 공급하는 시간이 길수록 웨이퍼의 면내방향 주변부의 제거부분 두께가 두꺼워지고, 그 결과, 제거부분 두께방향 형상의 요철 차가 작아짐을 알 수 있다. 한편, 웨이퍼의 면내방향 주변부에 에칭액을 공급하는 시간이 짧을수록 웨이퍼의 면내방향 주변부의 제거부분 두께가 얇아지고, 그 결과, 제거부분 두께방향 형상의 요철 차가 커짐을 알 수 있다.According to FIG. 10, it can be seen that the longer the etching liquid is supplied to the in-plane peripheral portion of the wafer, the thicker the removal portion thickness of the in-plane peripheral portion of the wafer becomes, and as a result, the difference in the irregularities in the thickness direction of the removal portion is smaller. On the other hand, the shorter the time for supplying the etchant to the in-plane peripheral portion of the wafer, the thinner the thickness of the removed portion in the in-plane peripheral portion of the wafer, and as a result, the difference in irregularities in the shape of the removed portion in the thickness direction increases.
이상, 본 발명의 일실시양태 및 일실시형태에 대해서 설명했으나, 본 발명은 상술한 일실시양태 및 일실시형태에 제한되는 것은 아니다.As mentioned above, although one Embodiment and one Embodiment of this invention were described, this invention is not limited to the above-mentioned Embodiment and one embodiment.
예를 들면 상기 실시양태에 있어서, 확산 웨이퍼(20)의 면내방향 주변부(20c)에 에칭액을 공급한 후에, 확산 웨이퍼(20)의 면내방향 중심부(20d)에 에칭액을 공급했지만, 이에 제한되지 않는다. 확산 웨이퍼(20)의 면내방향 중심부(20d)에 에칭액을 공급한 후에, 확산 웨이퍼(20)의 면내방향 주변부(20c)에 에칭액을 공급할 수도 있다.For example, in the above embodiment, after the etching solution is supplied to the in-plane
또한, 상기 실시양태에 있어서, 확산 웨이퍼(20)의 면내방향 주변부(20c)와 면내방향 중심부(20d) 사이를 액공급구(42)가 이동하는 동안에도 액공급구(42)에서 에칭액(E)을 공급했으나, 이에 제한되지 않는다. 웨이퍼(10)의 면내방향 주변 부(20c)와 면내방향 중심부(20d) 사이를 액공급구(42)가 이동하는 동안에 액공급구(42)에서 에칭액(E)의 공급을 정지할 수도 있다.Further, in the above embodiment, the etching liquid E at the
상기 실시양태에서는, 확산층(22)에서의 비확산층(21)측의 일부(23)(제거부분)는, 확산 웨이퍼(20)의 면내방향 주변부(20c)로부터 면내방향 중심부(20d)를 향함에 따라, 비확산층(21)으로부터 확산층(22)을 향하여 불룩한 볼록 형상을 가지나, 이에 제한되지 않는다. 제거부분은 그 밖의 형상을 가질 수 있다.In the above embodiment, the portion 23 (removal portion) on the
상기 실시형태에서는, 두께방향 양측에 확산층(22)을 가지는 웨이퍼(10)를 두께방향(D1)으로 2분할함으로써 확산 웨이퍼(20)를 얻었으나, 이에 제한되지 않는다. 예를 들면 두께방향(D1)의 양측에 확산층(22)을 가지는 웨이퍼(10)에 대해, 한쪽 확산층(22)과 비확산층(21)에 있어서의 두께방향(D1)의 거의 반 정도를 연삭가공으로 제거함으로써 확산 웨이퍼(20)를 얻을 수도 있다.In the above embodiment, the
도 1은, 본 발명의 확산 웨이퍼의 제조방법의 일실시양태를 나타내는 플로우차트이다.1 is a flowchart showing an embodiment of a method of manufacturing a diffusion wafer of the present invention.
도 2의 (a) 및 (b)는, 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내는 단면도이다.2 (a) and 2 (b) are cross-sectional views showing a procedure of obtaining two diffusion wafers from one silicon wafer.
도 3의 (a) 및 (b)는, 확산 웨이퍼에 있어서 비확산층의 일부를 제거하는 순서를 나타내는 단면도이다.3A and 3B are cross-sectional views showing a procedure for removing a part of the non-diffusion layer in the diffusion wafer.
도 4는, FT-IR장치 및 스핀 에칭 장치를 포함하는 스핀 에칭 시스템을 나타내는 기능 블럭도이다.4 is a functional block diagram showing a spin etching system including an FT-IR device and a spin etching device.
도 5는, 스핀 에칭 장치를 모식적으로 나타내는 사시도이다.5 is a perspective view schematically illustrating the spin etching apparatus.
도 6은 스핀 에칭 장치를 모식적으로 나타내는 평면도로, (a)는 액공급구가 확산 웨이퍼의 면내방향 주변부에 위치하는 상태를 도시한 도면, (b)는 액공급구가 확산 웨이퍼의 면내방향 중심부에 위치하는 상태를 도시하는 도면이다.6 is a plan view schematically showing a spin etching apparatus, (a) is a view showing a state where the liquid supply port is located in the periphery of the in-plane direction of the diffusion wafer, and (b) is a in-plane direction of the diffusion wafer. It is a figure which shows the state located in a center part.
도 7의 (a) ~ (c)는, 비확산층의 제거부분 크기의 목적값을 다르게 한 경우의 제거부분 크기의 실측값을 나타내는 그래프이다.7 (a) to 7 (c) are graphs showing measured values of the removed portion size when the target value of the removed portion size of the non-diffusion layer is changed.
도 8은, 비확산층의 두께 분포를 나타내는 그래프이다.8 is a graph showing the thickness distribution of the non-diffusion layer.
도 9의 (a) 및 (b)는, 에칭액의 공급 위치 등과 비확산층의 제거부분 두께의 관련성을 나타내는 그래프이다.9A and 9B are graphs showing the relationship between the supply position of the etching liquid and the thickness of the removed portion of the non-diffusion layer.
도 10의 (a) ~ (d)는, 웨이퍼의 면내방향 주변부 및 면내방향 중심부에 에칭액을 공급하는 경우, 웨이퍼의 면내방향 주변부에 있어서의 에칭액의 공급 시간을 다르게 했을 때의 제거부분 두께를 나타내는 그래프이다.10 (a) to 10 (d) show the thicknesses of the removed portions when the etching solution is supplied in the in-plane peripheral portion of the wafer when the etching liquid is supplied to the in-plane peripheral portion and the in-plane direction central portion of the wafer. It is a graph.
도 11은, 종래의 확산 웨이퍼의 제조방법의 일례를 나타내는 플로우차트이다.11 is a flowchart showing an example of a conventional method for manufacturing a diffusion wafer.
도 12의 (a) 및 (b)는, 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내는 단면도이다.12 (a) and 12 (b) are cross-sectional views showing a procedure of obtaining two diffusion wafers from one silicon wafer.
도 13의 (a) 및 (b)는, 확산층의 형상이 같지 않은 1장의 실리콘 웨이퍼로부터 2장의 확산 웨이퍼를 얻는 순서를 나타내는 단면도이다.13 (a) and 13 (b) are cross-sectional views showing a procedure for obtaining two diffusion wafers from one silicon wafer having different shapes of diffusion layers.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
20: 확산 웨이퍼 20c: 면내방향 주변부20:
20d: 면내방향 중심부 21: 비확산층20d: in-plane center 21: non-diffusion layer
22: 확산층 23: 제거부분22: diffusion layer 23: removal portion
D1: 두께방향 D2: 면내방향D1: thickness direction D2: in-plane direction
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2008-166755 | 2008-06-26 | ||
JP2008166755A JP5026356B2 (en) | 2008-06-26 | 2008-06-26 | Diffusion wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100002092A KR20100002092A (en) | 2010-01-06 |
KR101198356B1 true KR101198356B1 (en) | 2012-11-08 |
Family
ID=41590468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090034321A KR101198356B1 (en) | 2008-06-26 | 2009-04-20 | Process for producing diffusion wafer and diffusion wafer |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5026356B2 (en) |
KR (1) | KR101198356B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019450A (en) * | 2003-06-23 | 2005-01-20 | Toshiba Ceramics Co Ltd | Method of manufacturing diffused wafer |
WO2007088755A1 (en) * | 2006-01-31 | 2007-08-09 | Sumco Corporation | Single wafer etching method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4809033B2 (en) * | 2005-10-07 | 2011-11-02 | Sumco Techxiv株式会社 | Diffusion wafer manufacturing method |
JP4835175B2 (en) * | 2006-01-31 | 2011-12-14 | 株式会社Sumco | Single wafer etching method of wafer |
JP4708243B2 (en) * | 2006-03-28 | 2011-06-22 | 東京エレクトロン株式会社 | Liquid processing apparatus, liquid processing method, and computer-readable storage medium |
-
2008
- 2008-06-26 JP JP2008166755A patent/JP5026356B2/en active Active
-
2009
- 2009-04-20 KR KR1020090034321A patent/KR101198356B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019450A (en) * | 2003-06-23 | 2005-01-20 | Toshiba Ceramics Co Ltd | Method of manufacturing diffused wafer |
WO2007088755A1 (en) * | 2006-01-31 | 2007-08-09 | Sumco Corporation | Single wafer etching method |
Also Published As
Publication number | Publication date |
---|---|
KR20100002092A (en) | 2010-01-06 |
JP5026356B2 (en) | 2012-09-12 |
JP2010010317A (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102379878B1 (en) | Substrate backside texturing | |
JP2011521442A (en) | Method for etching an edge of a silicon wafer | |
EP2192610A2 (en) | Processing method for uniformizing film thickness distribution of layer having predetermined film thickness formed on surface of silicon wafer and processing method for uniformizing thickness distribution of silicon wafer | |
KR20190048278A (en) | Method for predicting thickness of oxide layer of silicon wafer | |
KR102259162B1 (en) | Soi wafer manufacturing method | |
KR102068189B1 (en) | Process for treating a semiconductor-on-insulator structure for improving thickness uniformity of the semiconductor layer | |
KR101198356B1 (en) | Process for producing diffusion wafer and diffusion wafer | |
US8633090B2 (en) | Method for forming substrate with buried insulating layer | |
TW201740449A (en) | Wafer manufacturing method and wafer | |
JP2002076080A (en) | Resistivity measuring method of semiconductor silicon substrate, conductivity type determining method of semiconductor silicon substrate, and manufacturing method of semiconductor silicon substrate | |
US8735261B2 (en) | Method and system for stripping the edge of a semiconductor wafer | |
TWI739445B (en) | Indium phosphide substrate and manufacturing method of indium phosphide substrate | |
TW201737315A (en) | Method of epitaxy wafer defect reduction | |
JP2004074792A (en) | Semiconductor silicon wafer, its manufacturing process and wire guided roll of wire saw for manufacturing semiconductor wafer | |
TWI737339B (en) | Determination method of resistivity of single crystal silicon | |
KR20190058667A (en) | Wafer manufacturing method and wafer | |
JP7078005B2 (en) | Silicon wafer flattening method | |
WO2020158210A1 (en) | Etching method | |
TW202104687A (en) | Indium phosphide substrate and method for manufacturing indium phosphide substrate | |
KR101812417B1 (en) | Silicon wafer edge's angle polishing apparatus and its mechanical damage depth measuring method using the same | |
TW202109617A (en) | Apparatus for forming a photoresist layer, method for forming a masking layer, and method for forming a photoresist layer | |
WO2023106085A1 (en) | Substrate processing method and substrate processing system | |
KR20210062710A (en) | Method for helical chamfering of silicon wafers | |
TWI810847B (en) | Indium Phosphide Substrate | |
JP4058893B2 (en) | Silicon boat manufacturing method and silicon boat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110812 Effective date: 20120720 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151023 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161021 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181023 Year of fee payment: 7 |