KR101197767B1 - 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 - Google Patents
박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 Download PDFInfo
- Publication number
- KR101197767B1 KR101197767B1 KR1020050136157A KR20050136157A KR101197767B1 KR 101197767 B1 KR101197767 B1 KR 101197767B1 KR 1020050136157 A KR1020050136157 A KR 1020050136157A KR 20050136157 A KR20050136157 A KR 20050136157A KR 101197767 B1 KR101197767 B1 KR 101197767B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- thin film
- film transistor
- nanomaterial
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 title description 25
- 239000002086 nanomaterial Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 15
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 5
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 claims 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- -1 polydimethylsiloxane Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 게이트 전극을 덮도록 형성된 게이트 절연층 및 게이트 절연층상에 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식에 의해 형성된 나노 물질층을 포함하는 것을 제공한다.
게이트 절연층, 요철형 몰드, 나노 물질층
Description
도 1은 종래 박막 트랜지스터를 제조할 때 발생하는 하나의 일예를 보여주기 위한 도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도.
도 3a 내지 도 3e는 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 요철형 몰드를 이용하여 형성하는 방법을 보여주기 위한 공정 단면도.
도 4는 도 3e에 도시한 박막 트랜지스터의 나노 물질층이 구비된 액정표시장치의 부분 레이아웃도.
도 5는 도 4의 박막 트랜지스터가 구비된 액정표시장치를 나타낸 분해 사시도.
<도면의 주요 부분에 관한 부호의 설명>
210 : 기판 220, 328, 415 : 게이트 전극
225, 326 : 게이트 절연층 230, 430 : 나노 물질층
240, 424 : 드레인 전극 242, 422 : 소스 전극
310 : 제 1 몰드 320 : 제 2 몰드
322 : 나노 물질 324 : 스퀴즈(Squeeze)
410 : 게이트 라인 420 : 데이터 라인
500 : 액정표시패널 510 : 하부 기판
520 : 상부 기판 530 : 게이트 TCP
535 : 게이트 PCB 540 : 데이터 TCP
545 : 데이터 PCB 550 : 백라이트 유닛
551 : 광학 시트 552 : 확산판
553 : 몰드 프레임 554 : 램프
555 : 반사판 560 : 탑 샤시
570 : 바텀 샤시 A : 요철형 부위
본 발명은 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의 제조 방법에 관한 것이다.
근래 들어 박막 트랜지스터(TFT)의 사용이 크게 증가하고 있다. 박막 트랜지스터는 3단자 스위칭 소자 등으로 많이 이용되는데, 특히, 최근 들어 박막 트랜지 스터를 스위칭 소자로 이용하는 액정표시장치 등의 사용이 급증하고 있기 때문이다.
이에 따라 박막 트랜지스터의 성능을 개선하기 위한 다양한 연구들이 수행되고 있으며, 그 가운데 하나로 반도체 성질을 가지는 나노 물질층(Si, GaN, ZnO)을 박막 트랜지스터의 채널 영역에 배열시킴으로써 박막 트랜지스터의 성능을 향상시키는 방법이 제안되었다.
그것 중 하나의 일예로 도 1에 도시된 바와 같이, 나노 물질층(102)을 위치시킬 때 나노 물질층(102)이 분산된 용액을 떨어뜨린 후, 소스 전극(104)과 드레인 전극(106)을 증착해서 전기장이나 자기장을 이용한 E-beam litho 공법등으로 콘택을 만들어 박막트랜지스터를 제조하게 된다.
그러나, 이러한 종래 하나의 일예인 나노 물질층(102)을 이용한 박막트랜지스터의 제조방법은 원하는 채널 부위에 나노 물질층(102)이 위치되지 않을 가능성이 높아 위치가 잘못된 것들을 버리기 때문에 생산수율이 떨어져 재현성이 낮다는 문제점이 있으며, 아울러, 복잡한 공정 장비나 많은 공정 시간을 요구함으로써 결과적으로 공정 비용이 증가하게 된다는 등의 많은 문제점이 있었다.
상술한 문제점을 해결하기 위하여 본 발명은 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층을 형성시킴으로써, 원하는 위치에 정확하게 나노 물질층을 배열시켜 생산수율의 향상과 재현성을 뛰어나게 할 수 있는 박막 트랜지스터와 이를 구비하는 액정표시장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시켜 제조비용의 상승을 억제시킬 수 있는 박막 트랜지스터와 이를 구비하는 액정표시장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 게이트 전극을 덮도록 형성된 게이트 절연층 및 게이트 절연층상에 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식에 의해 형성된 나노 물질층을 포함한다.
본 발명의 다른 특징에 따르면, 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 나노 물질층 상부에 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 나노 물질층은 소스 전극 및 드레인 전극 사이에 형성된 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 이러한 본 발명에 따른 박막 트랜지스터가 액정표시장치에 내장된다.
본 발명의 또 다른 특징에 따르면, (a) 기판상에 게이트 전극을 형성하는 단 계와 (b) 게이트 전극을 덮도록 게이트 절연층을 형성하는 단계 및 (c) 게이트 절연층상에 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식을 이용하여 나노 물질층을 형성하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 나노 물질층을 형성하는 단계는 요철형 몰드중 하나의 몰드인 제 1 몰드를 요철형으로 형성하는 단계와 제 1 몰드의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하는 단계와 제 1 몰드와 대응되게 제 2 몰드를 요철형으로 형성하는 단계와 제 2 몰드의 요철형 부위에 나노 물질을 용매에 분산시켜 적하하고 압착시키는 단계와 압착된 나노 물질을 구비한 제 2 몰드를 게이트 절연층 상부에 접촉시켜 나노 물질을 형성시키는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 액상형 프리폴리머의 재료는 폴리디메틸실록산(PDMS) 또는 Pu 중 어느 하나인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 용매는 에탄올 또는 이소프로필알콜중 어느 하나인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 나노 물질층 상부에 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 나노 물질층은 소스 전극 및 드레인 전극 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참고로하여 본 발명의 일실시예를 보다 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도이다.
도 2a에 도시된 바와 같이, 먼저 본 발명의 일 실시예에 따른 박막 트랜지스터를 제조하기 위해서는 기판(210) 상에 게이트 전극(220)을 형성하고 도 2b에 도시된 바와 같이, 게이트 전극(220)을 완전히 덮도록 게이트 절연층(225)을 적층한 다.
이 후, 도 2c에 도시된 바와 같이 게이트 절연층(225) 상의 게이트 전극(220)과 오버랩되는 영역에 나노 물질층(230)을 형성한다.여기서, 게이트 절연층(225) 상부에 적층되는 나노 물질층(230)은 이후에 진술할 요철형 몰드를 이용한 방법에 의해서 형성된다.
이 후, 도 2d에 도시된 바와 같이 나노 물질층(230) 상에 서로 이격되도록 드레인 전극(240)과 소스 전극(242)을 형성한다.
이 후, 도시하지는 않았지만 드레인 전극(240)과 소스 전극(242)을 덮도록 패시베이션층(미도시)을 형성한 후 드레인 전극(240)이 드러나도록 컨택홀(미도시)을 형성하는 공정 등이 추가로 수행된다.
여기서, 게이트 절연층(225) 상에 적층되는 나노 물질층(230)이 전술한 요철 형 몰드를 이용한 방법에 의해 형성되는 과정을 더욱 자세하게 살펴보면 다음 도 3a 내지 도 3e와 같다.
도 3a 내지 도 3e는 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 요철형 몰드를 이용하여 형성하는 방법을 보여주기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 박막트랜지스터의 게이트 절연층 상부에 나노 물질층을 제조하기 위한 방법은 먼저, 요철형 몰드중 하나의 몰드인 제 1 몰드(310)를 요철형으로 형성한다.
이 후, 도 3b에 도시된 바와 같이 전술한 제 1 몰드(310)의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하고, 제 1 몰드(310)와 대응되게 제 2 몰드(320)를 요철형으로 형성한다.
이때, 전술한 제 1 몰드(310) 및 제 2 몰드(320)는 편방향 E-beam Ritho 공법을 이용하여 소정의 패턴모양인 톱니형 또는 원형중 어느 하나의 형상을 갖도록 형성되고, 제 1 몰드(310)의 요철형 부위에 폴리디메틸실록산(PDMS) 또는 Pu 등과 같은 액상형 프리폴리머 계열의 재료를 도포하고 소정 시간동안 경화공정을 거치게 된다.
이 후, 도 3c에 도시된 바와 같이 제 2 몰드(320)의 요철형 부위(A)에 Si, GaN, ZnO등과 같은 나노 물질(322)을 소정의 용매인 에탄올 또는 이소프로필알콜중 어느 하나를 이용하여 나노 물질(322)을 분산시켜 적하하고, 소정의 압착수단인 스퀴즈(Squeeze, 324)를 이용하여 나노 물질(322)을 제 2 몰드(320)의 요철형 부위(A)에 균일한 높이로 채워지도록 하면서 같은 방향으로 배열할 수 있게 한다.
이 후, 도 3d에 도시된 바와 같이 박막트랜지스터의 게이트 절연층(326) 상부에 제 2 몰드(320)의 요철형 부위(A)에 내재된 나노 물질(322)을 접촉시켜 나노 물질(322)을 전사시키면, 최종적으로 도 3e에 도시된 바와 같이 게이트 전극(328) 상부에 형성된 게이트 절연층(326) 상에 채널층으로 나노 물질층(322)이 형성된다.
이 후, 도시하지는 않았지만 나노 물질층(322) 상부에 게이트 전극(328)과 적어도 일부가 오버랩되도록 소스 전극(미도시)과 드레인 전극(미도시)이 서로 대향되게 이격되어 형성되는 제조공정이 진행된다. 이때, 나노 물질층(322)은 소스 전극(미도시) 및 드레인 전극(미도시) 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것이 바람직하다.
이와같은 본 발명에 따른 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층(322)으로 제조하는 방법은 제 2 몰드(320)의 요철형 부위(A)에 나노 물질(322)이 내재되어 게이트 절연층(326) 상부에 전사되므로, 원하는 위치에 정확하게 배열되어 생산수율은 향상됨과 동시에 재현성 또한 뛰어나게 된다.
이에따라, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시킬 수가 있어 결국에는 제조비용의 상승을 억제할 수가 있게 된다.
한편, 전술한 박막 트랜지스터의 채널층인 나노 물질층이 구비되어 내장된 하나의 액정 표시 장치를 살펴보면 다음 도 4와 같다.
도 4는 도 3e에 도시한 박막 트랜지스터의 나노 물질층이 구비된 액정표시장치의 부분 레이아웃도이다.
도 4에 도시된 바와 같이, 액정표시장치에 구비되는 본 발명의 일 실시예에 따른 박막 트랜지스터는 게이트 라인(410)과 연결된 게이트 전극(415), 데이터 라인(420)과 연결된 소스 전극(422), 게이트 전극(415) 상에 소스 전극(422)과 이격되도록 형성된 드레인 전극(424) 등으로 구성된다.
이때, 소스 전극(422)과 드레인 전극(424) 사이에 형성되는 채널층으로는 나노 물질층(430)이 도 3a 내지 도 3e에 도시하여 전술한 박막트랜지스터를 형성하기 위한 요철형 몰드 공법에 의해서 형성되므로, 이것에 대한 부연 설명은 이하 생략하기로 한다.
이와같이 제작된 박막 트랜지스터의 나노 물질층(430)이 구비된 액정 표시 장치가 제품으로 출시되기 위한 장치의 구성도를 살펴보면 다음 도 5와 같다.
도 5는 도 4의 박막 트랜지스터가 구비된 액정표시장치를 나타낸 분해 사시도이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 액정표시장치는 전체적으로 보아 액정표시패널(500), 백라이트 유닛(550) 및 탑 샤시(560) 등을 포함하여 구성된다.
액정표시패널(500)은 하부 기판(510), 상부 기판(520), 액정(미도시), 게이트 테이프 캐리어 패키지(TCP : Tape Carrier Package, 530), 게이트 인쇄회로기판(PCB : printed circuit board, 535), 데이터 TCP(540) 및 데이터 PCB(545) 등으로 구성된다.
하부 기판(510)은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극 등을 포함하고, 상부 기판(520)은 하부 기판(510)의 상부에 이와 대향하도록 위치되며 공통 전극 및 컬러 필터 등을 포함하지만 이를 도시하지는 않았다. 여기서 공통 전극이 IPS 모드 등의 경우 하부 기판(510)에 형성될 수 있음은 당업자에 있어 자명할 것이다.
게이트 TCP(530)는 하부 기판(510)에 형성된 각 게이트 라인에 접속되고, 데이터 TCP(540)는 하부 기판(510)에 형성된 각 데이터 라인에 접속된다.
한편, 게이트 PCB(535) 및 데이터 PCB(545)에는, 게이트 TCP(530)에 게이트 구동신호, 데이터 TCP(540)에 데이터 구동 신호가 입력 가능하도록, 게이트 구동신호 및 데이터 구동신호를 모두 처리할 수 있는 여러 회로부품이 실장된다.
이때, 스위칭 소자인 박막 트랜지스터에 구비되는 소스 전극과 드레인 전극 사이의 채널층으로는 나노 물질층이 사용될 수 있다. 나노 물질층은 요철형 몰드 공법에 의해 박막 트랜지스터에 형성될 수 있으며, 이에 대한 상세한 설명은 도 3a 내지 도 3e에 도시하여 전술하였으므로, 이것에 대한 각각의 부연설명은 이하 생략하기로 한다.
백 라이트 유닛(550)은 광학 시트(551), 확산판(552), 몰드 프레임(553), 램프(554) 및 반사판(555) 등으로 구성된다.
즉, 램프(554)는 광을 조사(助射)하며, 반사판(555)은 램프(554)의 하부에 설치되어 램프(554)의 하부로 방출되는 빛을 반사판(555)의 상부 확산판(552) 방향으로 반사한다.
램프(554)로부터 조사된 광과 반사판(555)에 의해 반사된 광은 확산판(552) 에 의해 동일한 휘도를 갖도록 확산된 후 프리즘 등의 광학 시트(551)에 의해 집광된다.
몰드 프레임(553)과 바텀 샤시(570)의 결합에 의해 구획되는 내부 공간에, 앞서 설명한 백 라이트 유닛(550)의 구성 요소들이 수납되며, 바텀 샤시(570)는 다시 탑 샤시(560)와 결합되어 액정표시장치의 전체 틀을 형성한다.
도 5의 실시예를 통해 설명된 액정표시장치에 있어서는 백 라이트 유닛(550)이 직하형인 것으로 도시되었으나 이는 하나의 예시일 뿐이며, 본 발명의 액정표시장치에 적용되는 백 라이트 유닛(550)으로 직하형, 에지형 또는 쐐기형 등의 다양한 방식이 사용될 수 있음은 당연하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 박막 트랜지스터와 이를 구비하는 액정표시장치 및 박막 트랜지스터의 제조 방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 박막트랜지스터의 채널층을 요철형 몰드를 이용하여 나노 물질층을 형성함으로써, 원하는 위치에 정확하게 나노 물질층을 배열할 수가 있으므로 생산수 율은 향상됨과 동시에 재현성을 뛰어나게 할 수 있는 효과가 있다.
둘째, 이러한 박막트랜지스터를 이용하여 액정 표시 장치를 제작할 시에 제조공정 시간을 현저히 단축시킬 수가 있어 결국에는 제조비용의 상승을 억제시킬 수 있는 다른 효과가 있다.
Claims (12)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- (a) 기판상에 게이트 전극을 형성하는 단계와;(b) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 단계 및(c) 상기 게이트 절연층상에 상기 게이트 전극과 오버랩되도록 요철형 몰드를 이용한 방식을 이용하여 나노 물질층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 나노 물질층을 형성하는 단계는,상기 요철형 몰드중 하나의 몰드인 제 1 몰드를 요철형으로 형성하는 단계와;상기 제 1 몰드의 요철형 부위에 액상형 프리폴리머(Liquid prepolymer)의 재료를 도포하는 단계와;상기 제 1 몰드와 대응되게 제 2 몰드를 요철형으로 형성하는 단계와;상기 제 2 몰드의 요철형 부위에 상기 나노 물질을 용매에 분산시켜 적하하고 압착시키는 단계와;상기 압착된 나노 물질을 구비한 상기 제 2 몰드를 상기 게이트 절연층 상부에 접촉시켜 상기 나노 물질을 형성시키는 단계를 포함하는 박막 트랜지스터의 제 조방법.
- 제 7항에 있어서,상기 요철형 몰드의 형상은 톱니형 또는 원형중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 7항에 있어서,상기 액상형 프리폴리머의 재료는 PDMS 또는 PU중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 7항에 있어서,상기 용매는 에탄올 또는 이소프로필알콜중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 7항에 있어서,상기 나노 물질층 상부에 상기 게이트 전극과 적어도 일부가 오버랩되도록 소스 전극과 드레인 전극이 서로 대향되게 이격되어 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 11항에 있어서,상기 나노 물질층은 상기 소스 전극 및 상기 드레인 전극 사이에 형성되는 채널의 방향과 동일한 방향성을 갖도록 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050136157A KR101197767B1 (ko) | 2005-12-30 | 2005-12-30 | 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050136157A KR101197767B1 (ko) | 2005-12-30 | 2005-12-30 | 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070072168A KR20070072168A (ko) | 2007-07-04 |
| KR101197767B1 true KR101197767B1 (ko) | 2012-11-06 |
Family
ID=38507232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050136157A KR101197767B1 (ko) | 2005-12-30 | 2005-12-30 | 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101197767B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101583517B1 (ko) * | 2008-11-26 | 2016-01-20 | 삼성전자주식회사 | 1차원 나노 구조물 배열 방법 및 이를 이용한 반도체 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017508A (ja) | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
-
2005
- 2005-12-30 KR KR1020050136157A patent/KR101197767B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017508A (ja) | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070072168A (ko) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11740520B2 (en) | Display panel and method of manufacturing the same | |
| CN101770095B (zh) | 液晶显示器件 | |
| CN100498549C (zh) | 用于制造平板显示器件的装置及其制造方法 | |
| US9429701B2 (en) | Light emitting diode assembly and liquid crystal display device including the same | |
| US7446826B2 (en) | Display panel and method of manufacture | |
| WO2008038487A1 (fr) | Panneau d'affichage à cristaux liquides avec matrice de microlentilles, son procédé de fabrication et dispositif d'affichage à cristaux liquides | |
| KR20120064722A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN207457647U (zh) | 用于固定显示面板的顶壳体和具有该顶壳体的显示装置 | |
| KR20080050822A (ko) | 액정표시장치 | |
| WO2015039389A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US20110140117A1 (en) | Display substrate and method of manufacturing the same | |
| US20150138470A1 (en) | Liquid crystal display panel and method of manufacturing the same | |
| US20160377944A1 (en) | Liquid-crystal display device | |
| US20090230402A1 (en) | Display apparatus and method of manufacturing the same | |
| KR101152142B1 (ko) | 액정표시장치의 제조방법 | |
| KR20050068855A (ko) | 액정표시장치용 어레이 기판 | |
| JP2004205549A (ja) | 液晶表示セルおよび液晶ディスプレイ | |
| US7876415B2 (en) | Display substrate having a TFT liquid crystal display region surrounded by a seal region having a cell-gap compensating part with a dummy pattern formed from the same layer as a pixel electrode of the TFT | |
| KR101197767B1 (ko) | 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 | |
| JP2000081636A5 (ko) | ||
| CN111508972B (zh) | 柔性阵列基板、柔性显示面板及其制备方法 | |
| US7417701B2 (en) | Array substrate for liquid crystal display and method for fabricating the same having particular gate insulating layer | |
| KR101202032B1 (ko) | 박막 트랜지스터, 이를 구비하는 액정표시장치 및 이의제조 방법 | |
| CN110085604B (zh) | Tft阵列基板及其制作方法 | |
| KR101035847B1 (ko) | 액정표시패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 7 |