KR101195473B1 - 질화갈륨 성장방법 - Google Patents

질화갈륨 성장방법 Download PDF

Info

Publication number
KR101195473B1
KR101195473B1 KR1020110041079A KR20110041079A KR101195473B1 KR 101195473 B1 KR101195473 B1 KR 101195473B1 KR 1020110041079 A KR1020110041079 A KR 1020110041079A KR 20110041079 A KR20110041079 A KR 20110041079A KR 101195473 B1 KR101195473 B1 KR 101195473B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
group
buffer layer
gallium nitride
Prior art date
Application number
KR1020110041079A
Other languages
English (en)
Inventor
장지호
유진엽
최성국
Original Assignee
한국해양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국해양대학교 산학협력단 filed Critical 한국해양대학교 산학협력단
Priority to KR1020110041079A priority Critical patent/KR101195473B1/ko
Application granted granted Critical
Publication of KR101195473B1 publication Critical patent/KR101195473B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨 성장방법에 관한 것으로, 더욱상세하게는 GaN 성장 조건에서 .산화아연(ZnO)이 열적 화학적으로 취약한 점을 개선하기 위하여 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조를 Ⅱ족 산화물과 Ⅲ족 금속층 내부의 상호확산을 통하여 형성시켜 GaN 성장환경에서 ZnO를 보호하여 양질의 GaN이 성장되도록 하는 질화갈륨 성장방법에 관한 것이다. 이와 같은 본 발명은 Ⅱ족 산화물을 성장시키기 위한 기판을 제공하는 단계; 상기 기판상에 Ⅱ족 원소를 이루어진 버퍼층을 적층하는 단계; 및 열증착에 의해 상기 버퍼층 위에 Ⅲ족 원소로 이루어진 금속층을 적층하는 단계를 포함하되, 상기 기판, 버퍼층 및 금속층으로 이루어진 적층구조를 열처리하여 원자들의 상호확산에 의해 버퍼층과 금속층 사이에 고온에서 안정한 고강도의 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조의 보호층이 형성되는 질화갈륨 성장방법을 제공한다.

Description

질화갈륨 성장방법{METHOD FOR GROWING GaN}
본 발명은 질화갈륨 성장방법에 관한 것으로, 더욱상세하게는 GaN 성장 조건에서 .산화아연(ZnO)이 열적 화학적으로 취약한 점을 개선하기 위하여 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조를 Ⅱ족 산화물과 Ⅲ족 금속층 내부의 상호확산을 통하여 형성시켜 GaN 성장환경에서 ZnO를 보호하여 양질의 GaN이 성장되도록 하는 질화갈륨 성장방법에 관한 것이다.
최근 저탄소 친환경 에너지에 대한 관심이 높아짐에 따라 태양전지, 고효율 광원 등의 고효율화 기술이 큰 주목을 받고 있으며, 이를 제작하기 위한 소재로 여러 가지 물질들이 연구되고 있다.
이 중 GaN와 같은 질화물 반도체는 고휘도 LED, 고출력 전자소자, 다층박막 태양전지 등의 다양한 응용분야를 갖고 있어 많은 주목을 받고 있다. 통상 질화물 반도체 발광소자에는, GaN 등과 같은 질화물 반도체 물질과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에, 절연성 기판인 사파이어 기판이 사용된다. 이때, 사파이어 기판과 사파이어 기판 상에 성장되는 GaN 간에는 격자 상수 및 열팽창 계수의 차이가 존재하여 이에 기인한 결정 결함이 발생하게 된다. 이 결함은 대단히 높은 밀도로 발생해 소자의 특성에 악영향을 주게 된다.
따라서 이를 저감하기 위해 다단버퍼층, 횡방향 성장 등 많은 방법이 고안되었으나 GaN 기판을 사용하는 것이 가장 바람직한 방법이라는 부분에는 이견이 없는 상태이다.
그래서 GaN 기판을 제작하는 방법에는 HVPEH(ydride vapor phase epitaxy) 등의 방법으로 두꺼운 GaN를 성장하여 기판을 제거하는 방법이 다른 방법에 비해 경제적인 것으로 알려져 있으나, 이 방법은 기판의 분리가 용이하지 않다는 문제점을 안고 있다.
보통 HVPE에서 사용되는 사파이어 기판은 에칭이나 기계적 연마에 의해서 제거하기가 거의 불가능하므로 고출력 레이저를 이용하여 기판과 GaN 후막의 계면부분을 용융시켜 기판을 제거하는 방법 등이 사용되고 있지만 이 방법 또한 용융시 고온이 발생하여 열팽창 된 GaN에 크랙이 발생하는 등의 문제점을 안고 있다.
따라서 용이하게 후막 GaN를 기판으로부터 제거할 수 있는 방법이 절실히 필요하다.
이러한 방법의 하나로 화학적 에칭이 용이한 재료를 버퍼층으로 이용하여 GaN를 성장 후 화학적 식각에 의해서 GaN를 제거하는 방법이 가능한데, 이때 화학적 식각이 가능하며 격자상수, 열팽창계수 등이 GaN와 유사한 물질로 ZnO가 주목 받고 있다.
그러나 ZnO는 GaN 성장환경에서 NH3 등의 반응성 가스에 의해 먼저 식각이 일어나 양질의 GaN 성장에 부적합한 것으로 알려져 있다.
따라서 ZnO 버퍼층을 이용한 GaN 성장의 경우 이러한 단점을 해결할 방법이 필요한 실정이다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, GaN 성장 조건에서 ZnO가 열적 화학적으로 취약한 점을 개선하기 위하여 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조를 Ⅱ족 산화물과 Ⅲ족 금속층 내부의 상호확산을 통하여 형성시켜 GaN 성장환경에서 ZnO를 보호하여 양질의 GaN이 성장되도록 하는 질화갈륨 성장방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 ZnO층 위에 양질의 GaN 층의 성장이 가능하도록 하여 양질의 결정성을 갖는 후막 GaN를 제작할 수 있도록 하는 질화갈륨 성장방법을 제공함에 있다.
본 발명의 또 다른 목적은 양질의 결정성을 갖는 후막 GaN의 제작에 있어 ZnO가 GaN 성장 환경인 고온, 반응가스에 취약하므로 사파이어 기판 위에 성장한 ZnO 박막 위에 III족 금속을 증착하고, 이를 열처리하여 ZnO와 Ⅲ족 금속층의 상호확산을 유도하여 고온에서 안정한 고강도의 Ⅱ-Ⅲ-Ⅵ족 spinel 구조가 형성되도록 함으로써 ZnO가 GaN 성장 중 고온, 반응가스로부터 식각이 일어나는 것을 방지할 수 있도록 하는 질화갈륨 성장방법을 제공함에 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 질화갈륨 성장방법은, Ⅱ족 산화물을 성장시키기 위한 기판을 제공하는 단계; 상기 기판상에 Ⅱ족 원소를 이루어진 버퍼층을 적층하는 단계; 및 열증착에 의해 상기 버퍼층 위에 Ⅲ족 원소로 이루어진 금속층을 적층하는 단계를 포함하되, 상기 기판, 버퍼층 및 금속층으로 이루어진 적층구조를 열처리하여 원자들의 상호확산에 의해 버퍼층과 금속층 사이에 고온에서 안정한 고강도의 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조의 보호층이 형성되는 것을 특징으로 한다.
바람직하게, 상기 Ⅱ족 산화물 버퍼층은, c-Al2O3 기판에 따르는 방향의 c축 성장이며 단결정을 갖는 것을 특징으로 한다.
바람직하게, 상기 Ⅱ족 산화물 버퍼층의 두께는, 100 nm 내지 500 nm 인 것을 특징으로 한다.
바람직하게, 상기 금속층의 두께는, 100 nm 내지 200 nm 인 것을 특징으로 한다.
바람직하게, 상기 금속층에는, 유사한 성질을 갖는 Ga, In의 Ⅲ족 원소의 금속 물질이 포함되는 것을 특징으로 한다.
바람직하게, 상기 고온은, 수평형 화로(Furnace)를 이용하여 575oC 내지 625oC의 온도에서 열처리 하는 것을 특징으로 한다.
상술한 본 발명의 과제해결 수단을 통해 spinel 층의 생성으로 인해 ZnO 층을 열적 화학적 식각으로부터 보호할 수 있는 효과가 있다.
또한 HVPEH(ydride vapor phase epitaxy)법으로 성장한 후막 GaN의 기판을 제거하기 위하여 복잡하고 비경제적인 작업공정을 대폭 생략 가능함으로써, 비용절감이 가능한 효과가 있다.
도 1은 본 발명의 실시예에 따른 질화갈륨 성장방법을 설명하기 위한 Ⅱ-Ⅲ-Ⅵ족 spinel 구조 생성층의 사시도.
도 2는 본 발명의 실시예에 따른 질화갈륨 성장방법의 공정별 표면 형상을 보인 예시도.
도 3은 본 발명의 실시예에 따른 온도별 열처리 XRD 결과를 보인 파형도.
도 4는 본 발명의 실시예에 따른 질화갈륨 성장방버의 공정별 SIMS 파형도.
본 발명에 따른 질화갈륨 성장방법은 GaN 성장을 위한 ZnO의 표면 보호층은 무엇보다도 GaN 성장온도(1000~1100℃)에서도 안정하며, NH3에 의한 화학적 식각이 일어나지 않아야 한다. 또한 경제적인 ZnO상에 쉽게 형성될 수 있어야 실제 적용 가능한 해결수단으로 가치를 인정받을 수 있다. 그러한 물질로 본 발명에서는 Ⅱ-Ⅲ-Ⅵ족 spinel 구조를 제안한다.
즉, ZnO에 Ⅲ족 금속을 증착하고, 적절한 온도에서 열처리를 진행하여 상호 확산이 일어나게 함으로써, ZnO의 표면 부근에 spinel 구조를 형성시키는 방법이다. 이러한 spinel 구조는 강도가 7.5~8정도로 열적 화학적으로 안정하여 ZnO를 보호할 수 있으며 양질의 GaN 성장이 가능하다.
하기의 설명에서 본 발명의 질화갈륨 성장방법의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.
도 1은 본 발명의 실시예에 따른 질화갈륨 성장방법을 설명하기 위한 Ⅱ-Ⅲ-Ⅵ족 spinel 구조 생성층의 사시도이다.
도 1을 참조하면, 본 발명에 따른 Ⅱ-Ⅲ-Ⅵ족 spinel 구조 생성층은 GaN 반도체 물질을 성장시키기 위한 Al2O3 기판과, 기판상에 형성되는 버퍼층의 ZnO 층과, 버퍼층 상에 형성되는 금속층의 Al 층이 존재하며 이를 고온 열처리하여 ZnO 층과 Al 층 사이에서 원자들의 상호확산에 의하여 구성된다.
기판은 사파이어나 SiC 기판을 사용하며, 특히 사파이어 기판이 대표적으로 사용된다. 이는 상기 기판 상에 성장되는 질화물 반도체 물질의 결정과 그 구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문이다.
상기 기판상에 성막한 ZnO 층은 GaN와의 격자부정합이 다른 물질에 비해 적고 열팽창계수의 차이 또한 적어 버퍼층의 재료로 도입되었다.
본 발명의 상기 버퍼층으로 형성되는 ZnO 층은 대표적인 spinel 구조인 AB2O4 형태의 A 원소자리에 해당하는 A2+ 금속으로써 비슷한 성질을 갖는 Ⅱ족 원소로 구성될 수 있다.
Al층 역시 AB2O4 형태의 B 원소자리에 해당하는 B3+ 금속으로써, 비슷한 성질을 갖는 Ga, In 등의 Ⅲ족 원소로 구성될 수 있다.
열처리 시 발생하는 ZnO의 버퍼층과 Al 층 사이의 확산현상은 상호 동시에 발생하며 표면의 Al 층은 공기중의 산소에 의해서도 산화작용이 일어난다는 것이 도 4의 결과로부터 확인된다. 열처리 과정을 거쳐 생성된 ZnAl2O4는 spinel 구조를 가지며 고온, 화학적으로 안정한 특성을 갖는다. 이를 통해 ZnO의 원소를 사용하는 버퍼층(ZnO 층)을 보호하여 버퍼층상에 GaN를 성장할 수 있게 한다.
상기 기술적 과제를 달성하기 위해 본 발명은, c-Al2O3 기판상에 ZnO 층을 성장하고 Al 층을 증착하여 열처리하는 과정을 포함한다. 상기 ZnO 층은 sputter로 성막된 것으로써 단결정 ZnO이며 그 두께는 130 nm 내지 500 nm 정도인 것이 바람직하다. Solid phase epitaxy를 위한 기본 바탕으로 단결정 ZnO 층의 제작이 필요하며, 이는 Al의 증착 시에도 일정한 방향을 갖는 증착을 유도하는데 기여할 수 있다. 상기 ZnO 층 상에 thermal evaporator를 이용하여 Al 층을 증착한다. 증착에 사용된 Al은 99.99%의 큰덩어리이며, Al 층의 두께는 120 nm 정도인 것이 바람직하다. 계속해서, 열처리를 하는데 있어 수평형 용광로(Furnace)를 사용하되, ZnO 층과 Al 층 계면에서 확산이 잘 이루어 지도록 표면이 개방된 상태로 반응가스는 흘려주지 않은 상태에서 진행되도록 하는 것이 바람직하다.
한편, 본 발명의 실시예에 따라 형성한 ZnAl2O4를 분석하기 위한 과정으로 광학현미경을 통해 표면형상을 관찰하였고, XRD(X-ray Diffraction)를 이용하여 상분석을 실시하였으며, depth profile을 알아보기 위해 SIMS(Secondary Ion Mass Spectroscope) 측정을 실시하였다.
이 결과는 각각 도 2 내지 도 4에 도시하였는데, 도 2를 참조하면 저온에서 열처리 시 직경이 0.1 μm인 구멍(pit)이 나타나기 시작하는데 그 크기와 생성분포가 아직 미미하지만 고온에서는 직경이 저온에서보다 큰 pit이 관찰되고 평탄하지 않은 층(hillock)이 존재하는 부분도 나타난다. 여기서 도 2의 (a) ZnO 성막, (b) Al 증착, (c) 475oC, (d) 675oC 열처리에 따른 표면 형상을 보인 도면이다.
도 3을 참조하면 575oC 에서부터 ZnAl2O4가 생성되고 Al의 녹는점(660oC) 이상의 온도에서는 도 2에서 표면에 나타난 pit인 AlO를 생성하여 Al의 산화과정이 일어남을 통해서 ZnAl2O4의 생성에 부적합한 조건임을 알 수 있다.
도 4는 공정의 순서에 따라 (a) ZnO 성막층 130 nm 와, (b) ZnO 위에 150 nm 증착한 Al, (c) 575oC, (d) 675oC 에서 각각 열처리한 샘플의 SIMS 측정 결과이다. 열처리에 의한 층간 확산현상이 상기 도면으로부터 확인되며, (c) 에서 225 nm 부터 250 nm 까지의 영역에 ZnAl2O4가 생성됨이 확인되었고, (d)에서 160 nm 부터 190 nm 에 걸쳐 ZnAl2O4가 존재하여 도 3에서의 결과를 뒷받침하고 있다. 이것으로부터 ZnAl2O4의 생성은 상기 575oC의 적정 온도에서부터 열처리를 통하여 제작 가능함을 확인할 수 있다.

Claims (6)

  1. Ⅱ족 산화물을 성장시키기 위한 기판을 제공하는 단계;
    상기 기판상에 Ⅱ족 원소를 이루어진 버퍼층을 적층하는 단계; 및
    열증착에 의해 상기 버퍼층 위에 Ⅲ족 원소로 이루어진 금속층을 적층하는 단계를 포함하되,
    상기 기판, 버퍼층 및 금속층으로 이루어진 적층구조를 열처리하여 원자들의 상호확산에 의해 버퍼층과 금속층 사이에 Ⅱ-Ⅲ-Ⅵ족 스피넬(spinel) 구조의 보호층이 형성되는 것을 특징으로 하는 질화갈륨 성장방법.
  2. 제 1항에 있어서, 상기 버퍼층은,
    c-Al2O3 기판에 따르는 방향의 c축 성장이며 단결정을 갖는 것을 특징으로 하는 질화갈륨 성장방법.
  3. 제 2항에 있어서, 상기 버퍼층의 두께는,
    100 nm 내지 500 nm 인 것을 특징으로 하는 질화갈륨 성장방법.
  4. 제 1항에 있어서, 상기 금속층의 두께는,
    100 nm 내지 200 nm 인 것을 특징으로 하는 질화갈륨 성장방법.
  5. 제 1항에 있어서, 상기 금속층에는,
    유사한 성질을 갖는 Ga, In의 Ⅲ족 원소의 금속 물질이 포함되는 것을 특징으로 하는 질화갈륨 성장방법.
  6. 제 1항에 있어서, 상기 고온은,
    수평형 화로(Furnace)를 이용하여 575oC 내지 625oC의 온도에서 열처리 하는 것을 특징으로 하는 질화갈륨 성장방법.

KR1020110041079A 2011-04-29 2011-04-29 질화갈륨 성장방법 KR101195473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110041079A KR101195473B1 (ko) 2011-04-29 2011-04-29 질화갈륨 성장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110041079A KR101195473B1 (ko) 2011-04-29 2011-04-29 질화갈륨 성장방법

Publications (1)

Publication Number Publication Date
KR101195473B1 true KR101195473B1 (ko) 2012-10-30

Family

ID=47288883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110041079A KR101195473B1 (ko) 2011-04-29 2011-04-29 질화갈륨 성장방법

Country Status (1)

Country Link
KR (1) KR101195473B1 (ko)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Han-Ki KIM 등, "Mechanism of Nonalloyed Al Ohmic Contacts to n-Type ZnO:Al Epitaxial Layer", Japanese Journal of Applied Physics, 2004

Similar Documents

Publication Publication Date Title
US8278656B2 (en) Substrate for the epitaxial growth of gallium nitride
JP4806475B2 (ja) 基板およびその製造方法
JP2010114423A (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20090291523A1 (en) Method of Manufacturing High Quality ZnO Monocrystal Film on Silicon(111) Substrate
JP2006196577A (ja) 配向性熱電薄膜の製造方法及び配向性熱電薄膜を有する半導体デバイス
JP2007128936A (ja) ZnO結晶またはZnO系半導体化合物結晶の製造方法、及びZnO系発光素子の製造方法
JP2019524982A (ja) Iiia族窒化物成長システムおよび方法
CN110211869A (zh) 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
CN100545314C (zh) 用于制备高质量氧化锌薄膜的蓝宝石衬底原位处理方法
KR101458629B1 (ko) ZnO계 화합물 반도체 층의 제조방법
JP6150371B2 (ja) 酸化亜鉛(ZnO)系単結晶、ZnO系薄膜及びZnO系単結晶性薄膜の製造方法、並びにZnO系単結晶性薄膜及び該ZnO系単結晶性薄膜からなるZnO系材料
KR100959290B1 (ko) 질화물 반도체 및 그 제조 방법
US8900362B2 (en) Manufacturing method of gallium oxide single crystal
JPWO2005006420A1 (ja) 窒化物半導体素子並びにその作製方法
CN102208340B (zh) 自支撑氮化镓衬底的制作方法
WO2016152422A1 (ja) アルミナ基板
KR101195473B1 (ko) 질화갈륨 성장방법
TW201741508A (zh) M面氮化鎵的製備方法
US8921851B2 (en) Non-polar plane of wurtzite structure material
CN105332048A (zh) 一种氧化锌基合金半导体材料及其制备方法
KR101370624B1 (ko) 가나이트 보호층을 이용한 질화갈륨 박막 제조방법
JPWO2017221863A1 (ja) Iii族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP2005145753A (ja) 薄膜積層構造体及びその製造方法
JP2004146483A (ja) 窒化ガリウム系固溶体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee