KR101193592B1 - semiconductor apparatus and method manufacturing thereof - Google Patents

semiconductor apparatus and method manufacturing thereof Download PDF

Info

Publication number
KR101193592B1
KR101193592B1 KR1020100093067A KR20100093067A KR101193592B1 KR 101193592 B1 KR101193592 B1 KR 101193592B1 KR 1020100093067 A KR1020100093067 A KR 1020100093067A KR 20100093067 A KR20100093067 A KR 20100093067A KR 101193592 B1 KR101193592 B1 KR 101193592B1
Authority
KR
South Korea
Prior art keywords
layer
undoped
semiconductor device
region
insulating layer
Prior art date
Application number
KR1020100093067A
Other languages
Korean (ko)
Other versions
KR20120031598A (en
Inventor
이정희
임기식
김기원
김동석
강희성
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020100093067A priority Critical patent/KR101193592B1/en
Publication of KR20120031598A publication Critical patent/KR20120031598A/en
Application granted granted Critical
Publication of KR101193592B1 publication Critical patent/KR101193592B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

본 발명에 의한 반도체 소자 제작 방법은, 기판 상에 버퍼층을 형성하는 단계, 버퍼층 상에 도핑층을 형성하는 단계, 도핑층 상의 일 영역에 매립 절연층을 형성하는 단계, ELO 방식을 통하여, 도핑층의 나머지 영역 및 매립 절연층 상에 미도핑층을 형성하는 단계, 미도핑층의 일부에 마스크층을 형성하는 단계, 마스크층을 마스크로 이용하여, 미도핑층을 에칭하여, 매립 절연층의 제 1 영역 상에 핀형의 미도핑층을 형성하는 단계, 마스크층의 미도핑층의 제 1 영역과 접하는 부분을 제외한 나머지를 제거하는 단계, 마스크층의 상부 표면과 양 측면 및, 미도핑층의 상부 표면의 제 1 영역으로부터 연장되는 미도핑층의 양 측면 상에 절연층을 형성하는 단계, 절연층을 덮는 게이트를 형성하는 단계 및 미도핑층의 상부 표면의 제 2 영역 및 제 3 영역에 각각 소스 및 드레인을 형성하는 단계를 포함할 수 있다.In the semiconductor device manufacturing method according to the present invention, forming a buffer layer on a substrate, forming a doping layer on the buffer layer, forming a buried insulating layer in one region on the doping layer, the doping layer through the ELO method Forming an undoped layer on the remaining region and the buried insulating layer, forming a mask layer on a portion of the undoped layer, etching the undoped layer by using the mask layer as a mask, Forming a fin-shaped undoped layer on one region, removing a portion other than the portion in contact with the first region of the undoped layer of the mask layer, an upper surface and both sides of the mask layer, and an upper portion of the undoped layer Forming an insulating layer on both sides of the undoped layer extending from the first region of the surface, forming a gate covering the insulating layer and respectively in the second and third regions of the top surface of the undoped layer. Forming a source and a drain.

Description

반도체 소자 및 그 제작 방법{semiconductor apparatus and method manufacturing thereof}Semiconductor device and method for manufacturing the same

본 발명은 반도체 소자 및 그 제작 방법에 관한 것으로, 더욱 상세하게는 ELO(epitaxial lateral overgrowth) 방식을 이용하여 형성된 미도핑층을 포함하는 반도체 소자 및 그 제작 방법에 관한 것이다.The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device including an undoped layer formed using an epitaxial lateral overgrowth (ELO) method and a method for manufacturing the same.

III족 질화물 화합물 반도체(이하, 질화물 반도체로 명명한다)는 알루미늄계 화합물 반도체와 비교할 때, 직접 천이형 반도체이면서 밴드갭 에너지가 크다는 특징을 가진다. 상술한 바와 같은 특징으로 인하여, 질화물 반도체는 가시광선 중 단파영역의 발광하는 반도체 레이저 소자 또는, 발광 다이오드로 이용될 수 있는 재료로 각광받고 있다.A group III nitride compound semiconductor (hereinafter referred to as a nitride semiconductor) has a characteristic of being a direct transition semiconductor and having a large band gap energy as compared with an aluminum compound semiconductor. Due to the above-mentioned features, nitride semiconductors have been spotlighted as semiconductor laser devices that emit short-wave regions of visible light or materials that can be used as light emitting diodes.

다만, 질화물 반도체를 이용하는 경우에 있어, 예를 들어 GaN을 기판 상에서 성장시키는 경우에는, GaN 및 기판 간의 격자 상수의 불일치로 인하여 전위(dislocation) 등이 발생할 수 있으며, 이에 따라서 반도체의 품질 열화가 발생될 수 있다.However, in the case of using a nitride semiconductor, for example, when GaN is grown on a substrate, dislocations may occur due to a mismatch between the lattice constants between GaN and the substrate, which may result in deterioration of the quality of the semiconductor. Can be.

상술한 바와 같은 전위를 발생시키지 않게 하기 위하여, GaN층과 기판 사이에 버퍼층을 형성시키는 방법이 개시되어 있지만, 버퍼층의 단결정 상에 GaN을 에피택셜(epitaxial) 성장시키는 경우의 결함 밀도는 108cm-2 내지 109cm-2에 이르기 때문에 장시간에 걸쳐 반도체 소자의 신뢰성을 유지하기가 힘들다.A method of forming a buffer layer between a GaN layer and a substrate is disclosed in order not to generate dislocations as described above, but the defect density in the case of epitaxially growing GaN on a single crystal of the buffer layer is 10 8 cm. Since it is -2 to 10 9 cm -2 , it is difficult to maintain the reliability of the semiconductor device for a long time.

또한 상술한 바와 같은 전위를 발생시키지 않게 하기 위하여, GaN에 다른 물질이 첨가된 헤테로(hetero), 예를 들어 AlGaN/GaN를 이용하는 방법이 개시되어 있지만, 이러한 경우는 게이트 전압이 0인 경우에도 채널을 통하여 전류가 흐를 수 있는 normally-on 상태이기 때문에, 전류의 제어가 어렵다는 단점이 존재한다. 또한 GaN만을 이용할 경우에 창출되는 고유의 특성인 고온 적합성, 고주파 적합성, 고출력성 등의 특성이 열화되거나 제거될 수 있다.In addition, a method using hetero, for example AlGaN / GaN, in which another material is added to GaN is disclosed in order not to generate a potential as described above. In this case, even when the gate voltage is 0, the channel is disclosed. The disadvantage is that the current is difficult to control because it is in a normally-on state through which current can flow. In addition, properties such as high temperature suitability, high frequency suitability, and high output characteristics, which are inherent in using GaN alone, may be degraded or eliminated.

본 발명은 상술한 문제점을 해결하기 위하여 안출될 것으로, 본 발명의 목적은 ELO 방식을 통하여 형성된 GaN층을 포함하는 반도체 소자 및 그 제조 방법을 제공하는 데 있다.The present invention will be made to solve the above problems, an object of the present invention to provide a semiconductor device comprising a GaN layer formed through the ELO method and a method of manufacturing the same.

본 발명의 일 실시 예에 의한 반도체 소자는, 기판, 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 도핑층, 상기 도핑층의 일 영역 상에 형성된 매립 절연층, 상기 매립 절연층의 제 1 영역 상에, ELO(epitaxial lateral overgrowth) 방식을 통하여 형성된 핀형(fin)의 미도핑층, 상기 미도핑층의 제 1 영역 상에 형성된 마스크층, 상기 마스크층의 상부 표면과 양 측면 및, 상기 미도핑층의 상부 표면의 제 1 영역으로부터 연장되는 상기 미도핑층의 양 측면 상에 형성된 절연층, 상기 절연층을 덮는 게이트 및 상기 미도핑층의 상부 표면의 제 2 영역 및 제 3 영역에 각각 형성된 소스 및 드레인을 포함할 수 있다.In an embodiment, a semiconductor device may include a substrate, a buffer layer formed on the substrate, a doping layer formed on the buffer layer, a buried insulating layer formed on one region of the doped layer, and a first region of the buried insulating layer. A fin undoped layer formed through an epitaxial lateral overgrowth (ELO) method, a mask layer formed on the first region of the undoped layer, an upper surface and both sides of the mask layer, and the undoped An insulating layer formed on both sides of the undoped layer extending from the first region of the upper surface of the layer, a gate covering the insulating layer and a source formed in the second and third regions of the upper surface of the undoped layer, respectively And a drain.

반도체 소자의 상기 도핑층은 n-타입 도펀트로 도핑된 n-타입 GaN층이며, 상기 미도핑층은 GaN층일 수 있다.The doped layer of the semiconductor device may be an n-type GaN layer doped with an n-type dopant, and the undoped layer may be a GaN layer.

또한 반도체 소자의 상기 미도핑층과 상기 게이트는 각각 제 1 방향과 제 2 방향으로 배열되며, 상기 제 1 방향과 상기 제 2 방향은 서로 수직할 수 있다.The undoped layer and the gate of the semiconductor device may be arranged in a first direction and a second direction, respectively, and the first direction and the second direction may be perpendicular to each other.

또한 반도체 소자의 상기 기판은 실리콘, 사파이어, SiC 및 GaN 중 하나일 수 있다.In addition, the substrate of the semiconductor device may be one of silicon, sapphire, SiC and GaN.

또한 반도체 소자의 상기 버퍼층은 GaN, AlGaN, InGaN 중 적어도 하나를 포함할 수 있다.In addition, the buffer layer of the semiconductor device may include at least one of GaN, AlGaN, InGaN.

또한 반도체 소자의 상기 매립 절연층은 SiO2 또는 HfO2일 수 있다.In addition, the buried insulating layer of the semiconductor device may be SiO 2 or HfO 2 .

또한 반도체 소자의 상기 절연층은 Al2O3, Si3N4, HfO2, SiO2 중 하나일 수 있다.In addition, the insulating layer of the semiconductor device may be one of Al 2 O 3 , Si 3 N 4 , HfO 2 , SiO 2 .

또한 반도체 소자의 상기 마스크층은 Si3N4층일 수 있다.In addition, the mask layer of the semiconductor device may be a Si 3 N 4 layer.

본 발명의 다른 실시 예에 따른 반도체 소자 제작 방법은, 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 도핑층을 형성하는 단계, 상기 도핑층 상의 일 영역에 매립 절연층을 형성하는 단계, ELO 방식을 통하여, 상기 도핑층의 나머지 영역 및 상기 매립 절연층 상에 미도핑층을 형성하는 단계, 상기 미도핑층의 일부에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 이용하여, 상기 미도핑층을 에칭하여, 상기 매립 절연층의 제 1 영역 상에 핀형의 미도핑층을 형성하는 단계, 상기 마스크층의 상기 미도핑층의 제 1 영역과 접하는 부분을 제외한 나머지를 제거하는 단계, 상기 마스크층의 상부 표면과 양 측면 및, 상기 미도핑층의 상부 표면의 제 1 영역으로부터 연장되는 상기 미도핑층의 양 측면 상에 절연층을 형성하는 단계, 상기 절연층을 덮는 게이트를 형성하는 단계 및 상기 미도핑층의 상부 표면의 제 2 영역 및 제 3 영역에 각각 소스 및 드레인을 형성하는 단계를 포함할 수 있다.In another embodiment, a method of fabricating a semiconductor device may include forming a buffer layer on a substrate, forming a doping layer on the buffer layer, forming a buried insulation layer in one region on the doping layer, and ELO. Forming an undoped layer on the remaining regions of the doped layer and the buried insulating layer, forming a mask layer on a portion of the undoped layer, and using the mask layer as a mask. Etching a doped layer to form a fin-shaped undoped layer on the first region of the buried insulating layer, removing a portion of the mask layer except for the portion in contact with the first region of the undoped layer, the Forming insulating layers on both top and side surfaces of the mask layer and on both sides of the undoped layer extending from a first region of the top surface of the undoped layer, the insulating layer Forming a gate overlying and may include the step of forming a second region and a respective source and drain to the third region of the upper surface of the non-doped layer.

또한 반도체 소자의 제작 방법의 상기 도핑층은 n-타입 도펀트로 도핑된 n-타입 GaN층이며, 상기 미도핑층은 GaN층일 수 있다.In addition, the doping layer of the method of manufacturing a semiconductor device may be an n-type GaN layer doped with n-type dopant, the undoped layer may be a GaN layer.

또한 반도체 소자의 제작 방법의 상기 미도핑층과 상기 게이트는 각각 제 1 방향과 제 2 방향으로 배열되며, 상기 제 1 방향과 상기 제 2 방향은 서로 수직할 수 있다.In addition, the undoped layer and the gate of the semiconductor device manufacturing method may be arranged in a first direction and a second direction, respectively, and the first direction and the second direction may be perpendicular to each other.

또한 반도체 소자의 제작 방법의 상기 기판은 실리콘, 사파이어, SiC 및 GaN 중 하나일 수 있다.In addition, the substrate of the semiconductor device manufacturing method may be one of silicon, sapphire, SiC and GaN.

또한 반도체 소자의 제작 방법의 상기 버퍼층은 GaN, AlGaN, InGaN 중 적어도 하나를 포함할 수 있다.In addition, the buffer layer of the method of manufacturing a semiconductor device may include at least one of GaN, AlGaN, InGaN.

또한 반도체 소자의 제작 방법의 상기 매립 절연층은 SiO2 또는 HfO2일 수 있다.In addition, the buried insulating layer of the method of manufacturing a semiconductor device may be SiO 2 or HfO 2 .

또한 반도체 소자의 제작 방법의 상기 절연층은 Al2O3, Si3N4, HfO2, SiO2 중 하나일 수 있다.In addition, the insulating layer of the method of manufacturing a semiconductor device may be one of Al 2 O 3 , Si 3 N 4 , HfO 2 , SiO 2 .

또한 반도체 소자의 제작 방법의 상기 마스크층은 Si3N4층일 수 있다.In addition, the mask layer of the method of manufacturing a semiconductor device may be a Si 3 N 4 layer.

본 발명의 다양한 실시 예들에 의하여, 미도핑층 내에 전위가 발생되는 것을 방지할 수 있다. 또한 미도핑층이 활성 영역(active)으로 이용되기 때문에 normally-off 상태를 유지할 수 있으며, GaN 자체를 이용할 경우에 얻을 수 있는 고온 적합성, 고주파 적합성, 고출력성 등의 특성이 창출될 수 있다. 또한 핀형 게이트를 이용함으로써, 2개의 채널을 이용할 수 있는 효과도 창출될 수 있다.According to various embodiments of the present disclosure, dislocations may be prevented from occurring in the undoped layer. In addition, since the undoped layer is used as an active region, it can be maintained in the normally-off state, and properties such as high temperature compatibility, high frequency compatibility, and high output characteristics obtained by using GaN itself can be created. In addition, by using a fin gate, the effect of using two channels can also be created.

도 1 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 소자 제작 과정의 단계들을 설명하기 위한 단면도이다.1 to 6 are cross-sectional views illustrating steps of a semiconductor device manufacturing process according to an embodiment of the present invention.

이하에서는, 첨부된 도면을 이용하여 본 발명의 바람직할 실시 예들에 대하여 더욱 상세하게 설명하도록 한다. 본원에서 개시되는 반도체는 MOSFET(metal oxide semiconductor field effect transistor) 등으로 구현될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings. The semiconductor disclosed herein may be implemented with a metal oxide semiconductor field effect transistor (MOSFET) or the like.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자 제작 과정 중 하나의 단계를 설명하기 위한 개념도이다. 1 is a conceptual diagram illustrating one step of a process of fabricating a semiconductor device according to an embodiment of the present disclosure.

도 1에 도시된 바와 같이 기판(100)이 마련된다. 기판(100)은 실리콘, 사파이어, SiC 및 GaN 중 하나일 수 있다. 기판(100)에 이용되는 물질은 벌크 형태로 기판(100)으로 구현될 수 있다.As shown in FIG. 1, a substrate 100 is provided. The substrate 100 may be one of silicon, sapphire, SiC, and GaN. The material used for the substrate 100 may be implemented as the substrate 100 in a bulk form.

기판(100)이 마련되면, 기판(100)의 전면 상에 버퍼층(200)이 형성될 수 있다. 버퍼층(200)은 기판(100) 상에 곧바로 성장할 수 없는 물질을 기판(100) 상에 배치시키기 위한 것으로, GaN, AlGaN, InGaN 및 이들의 조합으로서 구현될 수 있으며, CVD(chemical vapor deposition), MOCVD(metal organic chemical vapor deposition) 등을 통하여 형성될 수 있다.When the substrate 100 is provided, the buffer layer 200 may be formed on the entire surface of the substrate 100. The buffer layer 200 is for disposing a material on the substrate 100 that cannot be grown directly on the substrate 100. The buffer layer 200 may be implemented as GaN, AlGaN, InGaN, or a combination thereof, and may include chemical vapor deposition (CVD), It may be formed through metal organic chemical vapor deposition (MOCVD).

형성된 버퍼층(200) 상에는 SiH4 또는 SiH6와 같은 n-타입 도펀트로 도핑된 도핑층(300)이 형성될 수 있다. 도핑층(300)은 n-타입 도펀트로 도핑된 GaN층일 수 있다. 설명의 편의를 위하여, 본 실시 예에서는 도핑층(300)으로 n-타입 도펀트로 도핑된 GaN층인 실시 예에 대하여 설명한다. 이 단계에서는 우선 GaN층이 형성되며, GaN층의 전면에 n-타입 도펀트를 주입한다. n-타입 도펀트는 상술한 바와 같이 SiH4 또는 SiH6일 수 있으며, 이온주입법 등과 같은 당업자에게 잘 알려진 주입 방법에 의하여 수행될 수 있다. 상술한 도펀트의 종류 및 주입 방법은 단지 예시적인 것이며, 도펀트의 종류 및 주입 방법에는 제한이 없다. The doped layer 300 doped with an n-type dopant such as SiH 4 or SiH 6 may be formed on the formed buffer layer 200. The doped layer 300 may be a GaN layer doped with an n-type dopant. For convenience of description, the present embodiment will be described with reference to an embodiment in which the doped layer 300 is a GaN layer doped with an n-type dopant. In this step, a GaN layer is first formed, and an n-type dopant is implanted into the entire GaN layer. The n-type dopant may be SiH 4 or SiH 6 as described above, and may be performed by an implantation method well known to those skilled in the art, such as ion implantation. The type and injection method of the above-described dopant are merely exemplary, and there is no limitation on the type and injection method of the dopant.

도핑층(300) 상에는 매립 절연층(400)이 형성될 수 있다. 매립 절연층(400)은 SiO2 또는 HfO2 일 수 있다. 본 발명의 일 실시 예에 따른 반도체 소자 제작 방법은 도핑층(300) 상에 매립 절연층(400)을 형성시킨 후, 형성된 매립 절연층(400) 상에 포토 레지스트막을 형성시킬 수 있다. 형성된 포토 레지스트막의 제 1 영역에 대응하는 부분 상에 마스크를 형성시킨 후, 노광시킨다. 노광에 의하여 도핑층(300)의 제 1 영역에 접하는 매립 절연층(400) 부분 외의 나머지 부분이 노출되면, 노출된 매립 절연층(400)을 습식 에칭 또는 건식 에칭을 통하여 에칭한다. A buried insulating layer 400 may be formed on the doped layer 300. The buried insulation layer 400 may be SiO 2 or HfO 2 . In the method of fabricating a semiconductor device according to an embodiment of the present disclosure, after the buried insulating layer 400 is formed on the doped layer 300, a photoresist film may be formed on the formed buried insulating layer 400. After forming a mask on the part corresponding to the 1st area | region of the formed photoresist film, it exposes. When the remaining portion other than the portion of the buried insulating layer 400 in contact with the first region of the doped layer 300 is exposed by exposure, the exposed buried insulating layer 400 is etched through wet etching or dry etching.

에칭 작업이 수행되면, 포토 레지스트막을 스트리핑할 수 있다.When the etching operation is performed, the photoresist film may be stripped.

포토 레지스트막이 스트리핑되면, 도 1에 도시된 것과 같은 도핑층(300)의 제 1 영역 상에, 매립 절연층(400)이 형성된다.When the photoresist film is stripped, a buried insulating layer 400 is formed on the first region of the doped layer 300 as shown in FIG. 1.

도 2는 본 발명의 일 실시 예에 따른 ELO 방식을 이용하여, 미도핑층(500)을 형성시키는 것을 설명하기 위한 개념도이다. 미도핑층(500)은 도핑되지 않은 GaN층일 수 있다. 여기에서는 설명의 편의를 위하여, 미도핑층(500)이 도핑되지 않은 GaN층인 실시 예에 대하여 설명하도록 한다.2 is a conceptual diagram illustrating the formation of the undoped layer 500 using the ELO method according to an embodiment of the present invention. The undoped layer 500 may be an undoped GaN layer. For convenience of description, an embodiment in which the undoped layer 500 is an undoped GaN layer will be described.

매립 절연층(400) 상에서는 GaN이 직접적으로 성장할 수 없다. 이러한 이유로, GaN은 도핑층(300)의 제 1 영역을 제외한 영역 상으로부터 성장한다. GaN은 MOCVD(metal organic chemical vapor deposition) 또는 MBE(molecular beam epitaxy) 과정 등을 통하여 성장할 수 있다. GaN may not be directly grown on the buried insulating layer 400. For this reason, GaN grows on regions other than the first region of the doped layer 300. GaN may be grown through a metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) process.

GaN은 우선 n-타입 GaN(300)으로부터 도 2에 도시된 a방향으로 성장한다. 성장하는 GaN이 매립 절연층(400)의 상부 표면의 높이까지 성장하면, GaN은 도 2에 도시된 b방향으로 성장할 수 있다. 이러한 방식을 ELO 방식이라 하며, b방향으로의 성장 속도가 a방향으로의 성장 속도보다 빠르다는 사실에 기초한다. GaN first grows from the n-type GaN 300 in the a direction shown in FIG. When the growing GaN grows to the height of the upper surface of the buried insulating layer 400, the GaN may grow in the b direction shown in FIG. 2. This method is called an ELO method and is based on the fact that the growth rate in the b direction is faster than the growth rate in the a direction.

ELO 방식에 의하여 형성된 미도핑층(500)은, 도핑층(300)과 접하는 부분에서는 전위를 포함할 수 있지만, 매립 절연층(400)과 접하는 부분에서는 전위를 포함하지 않는다. 이에 매립 절연층(400)에 접하는 부분 상의 미도핑층(500)을 이용함으로써 전위가 발생하지 않은 반도체 소자 구조를 형성시킬 수 있다. 또한, 도핑되지 않은 GaN을 이용함에 따라서, 게이트에 OV의 전압이 걸린 경우에도 채널을 통하여 전류가 흐르지 않는 normally-off인 상태가 유지될 수 있다.The undoped layer 500 formed by the ELO method may include a potential at a portion in contact with the doped layer 300, but does not include a potential at a portion in contact with the buried insulating layer 400. Accordingly, by using the undoped layer 500 on the portion in contact with the buried insulating layer 400, a semiconductor device structure in which a potential is not generated may be formed. In addition, by using undoped GaN, a state in which a current does not flow through the channel may be maintained even when the gate has a voltage of OV.

도 3은 본 발명의 일 실시 예에 따라, 미도핑층(500)의 일부에 마스크층(600)을 형성시키는 것을 설명하기 위한 개념도이다. 본 발명에서 개시되는 마스크층은 Si3N4층일 수 있으며, 후술하는 설명에서는 설명의 편의를 위하여 마스크층이 Si3N4층인 경우에 대하여 설명하도록 한다.3 is a conceptual diagram for explaining forming a mask layer 600 on a portion of the undoped layer 500 according to an embodiment of the present invention. The mask layer disclosed in the present invention may be a Si 3 N 4 layer, and for the convenience of description, a description will be given of the mask layer is a Si 3 N 4 layer.

도 3에 도시된 바와 같이, 미도핑층(500)의 일부에는 마스크층(600)이 임의의 방향, 즉 제 1 방향으로 형성될 수 있다. 마스크층(600)은 우선 미도핑층(500)의 전면에 증착될 수 있으며, 이후 패터닝을 통하여 미도핑층(500)의 일부에만 남겨질 수 있다. As illustrated in FIG. 3, a mask layer 600 may be formed in a portion of the undoped layer 500 in an arbitrary direction, that is, in a first direction. The mask layer 600 may first be deposited on the entire surface of the undoped layer 500, and then may be left only in a portion of the undoped layer 500 through patterning.

도 4는 본 발명의 일 실시 예에 따라, 마스크층(600)을 이용하여, 미도핑층(500)을 에칭하는 것을 설명하기 위한 개념도이다.4 is a conceptual diagram for describing an etching of the undoped layer 500 using the mask layer 600 according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 마스크층(600)을 마스크로 이용하여 미도핑층(500)이 에칭되어 매립 절연층(400)의 제 1 영역 상에 제 1 방향으로 핀형(fin)으로 형성될 수 있다. 여기에서의 핀형이란, 일면 상에 돌출된 구조를 말하며, 예를 들어 finFET등으로 구현될 수 있다. 미도핑층(500)은 건식 또는 습식 에칭을 통하여 에칭될 수 있으며, 에칭용 가스를 플라즈마 상태로 이용하여 에칭하는 RIE(reactive ion etching) 방식을 이용될 수 있다. 에칭 작업 후에 남겨진 핀형의 미도핑층(500)이 활성(active) 영역으로 특정된다. 핀형의 미도핑층(500)이 형성됨으로써, 단위면적당 소자의 사이즈가 감소될 수 있으며, 2개의 채널이 생성되기 때문에, 전류밀도가 높아질 수 있으며, 이에 따라서 숏-채널 효과도 감소시킬 수 있다.As shown in FIG. 4, the undoped layer 500 is etched using the mask layer 600 as a mask to be finned in a first direction on the first region of the buried insulating layer 400. Can be. Herein, the fin type refers to a structure protruding on one surface and may be implemented, for example, with a finFET. The undoped layer 500 may be etched through dry or wet etching, and may use a reactive ion etching (RIE) method to etch using an etching gas in a plasma state. The fin undoped layer 500 left after the etching operation is specified as an active region. By forming the fin-type undoped layer 500, the size of the device per unit area can be reduced, and since two channels are generated, the current density can be increased, thereby reducing the short-channel effect.

도 5는 본 발명의 일 실시 예에 따른, 미도핑층(500) 상에 소자들이 형성된 것을 설명하기 위한 개념도이며, 도 6은 도 5의 반도체 소자의 평면도이다.5 is a conceptual view illustrating elements formed on the undoped layer 500 according to an embodiment of the present invention, and FIG. 6 is a plan view of the semiconductor device of FIG. 5.

도 5 및 도 6을 함께 참조하면, 미도핑층(500)의 제 1 영역 상에 마스크층(600)이 배치되며, 마스크층(600)의 상부 표면과 양 측면 및 미도핑층(500)의 제 1 영역으로부터 연장되는 미도핑층(500)의 양 측면 상에 절연층(700)이 배치된다. 절연층(700)의 상부 표면 및 양 측면 상과, 매립 절연층(400)의 제 2 영역 및 제 3 영역 상에는 게이트(800)가 배치된다. 미도핑층(500)의 상부 표면의 제 2 영역 및 제 3 영역에는 소스 및 드레인(910, 920)이 각각 형성된다.5 and 6, the mask layer 600 is disposed on the first region of the undoped layer 500, and the upper surface and both sides of the mask layer 600 and the undoped layer 500 are disposed. The insulating layer 700 is disposed on both sides of the undoped layer 500 extending from the first region. The gate 800 is disposed on the upper surface and both side surfaces of the insulating layer 700 and on the second and third regions of the buried insulating layer 400. Sources and drains 910 and 920 are formed in the second and third regions of the upper surface of the undoped layer 500, respectively.

이와 같은 반도체 소자를 제작하기 위하여, 우선 도 4에 도시된 반도체 소자의 전면에 절연층(700)을 증착시킬 수 있다. 증착된 절연층(700) 상에는 미도핑층(500)의 제 1 영역을 포함하는 일부를 제외한 부분에 포토레지스트막을 배치시켜서, 미도핑층(500)의 제 1 영역을 포함하는 일부를 제외한 부분에 대응하는 부분을 에칭하여, 도 5에 도시된 것과 같이 절연층(700)이 마스크층(600)의 상부 표면, 양 측면 및 미도핑층(500)의 제 1 영역으로부터 연장되는 양 측면 상에 형성되게 할 수 있다.In order to manufacture such a semiconductor device, an insulating layer 700 may be deposited on the entire surface of the semiconductor device illustrated in FIG. 4. On the deposited insulating layer 700, a photoresist film is disposed on a portion except for a portion including the first region of the undoped layer 500, so that the photoresist layer is disposed on a portion except the portion including the first region of the undoped layer 500. Etching the corresponding portions, an insulating layer 700 is formed on both sides of the top surface of the mask layer 600, both sides, and both sides extending from the first region of the undoped layer 500, as shown in FIG. It can be done.

이 후, 게이트(800)가 매립 절연층(400)을 덮도록, 제 1 방향과 수직한 제 2 방향으로 형성될 수 있다. Thereafter, the gate 800 may be formed in a second direction perpendicular to the first direction so as to cover the buried insulating layer 400.

소스 및 드레인(910,920)은 미도핑층(500)상의 게이트(800)로 덮여지지 않은 부분, 즉 제 2 영역 및 제 3 영역 상에 도펀트를 주입하여 형성될 수 있다.The sources and drains 910 and 920 may be formed by implanting dopants on portions not covered with the gate 800 on the undoped layer 500, that is, the second and third regions.

이에 따라서, 핀형 게이트가 형성되며, 핀형 게이트를 이용함으로써, 채널은 소스 및 드레인 사이에 절연층으로 격리된 게이트가 형성된 경우에 생성되므로, 절연층의 양 측면의 2개의 채널을 이용할 수 있는 효과가 창출된다.Accordingly, the fin gate is formed, and by using the fin gate, the channel is generated when a gate insulated with an insulating layer is formed between the source and the drain, so that two channels on both sides of the insulating layer can be used. Created.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 누구든지 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범주 내에서 본 발명의 바람직한 실시 예를 다양하게 변경할 수 있음은 물론이다. 따라서 본 발명은 특허청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는다면 다양한 변형 실시가 가능할 것이며, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It goes without saying that the example can be variously changed. Therefore, various modifications may be made without departing from the spirit of the invention as claimed in the claims, and such modifications should not be individually understood from the technical spirit or outlook of the invention.

100 : 기판 200 : 버퍼층
300 : 도핑층 400 : 매립 절연층
500 : 미도핑층 600 : 마스크층
700 : 절연층 800 : 게이트
910 : 소스 920 : 드레인100 substrate 200 buffer layer
300: doping layer 400: buried insulation layer
500: undoped layer 600: mask layer
700: insulating layer 800: gate
910: source 920: drain

Claims (16)

기판;
상기 기판 상에 형성된 버퍼층;
상기 버퍼층 상에 형성된 도핑층;
상기 도핑층의 가장자리 영역을 노출시켜 형성된 매립 절연층;
상기 매립 절연층에서 상기 기판의 상측면과 수직한 방향으로의 성장 속도를상기 상측면과 수평한 방향으로의 성장 속도보다 빠르게 하여 성장하는 ELO(epitaxial lateral overgrowth) 방식을 통하여 형성된 핀형(fin)의 미도핑층;
상기 미도핑층의 제 1 영역 상에 형성된 마스크층;
상기 마스크층의 상부 표면과 양 측면 및, 상기 미도핑층의 상부 표면의 제 1 영역으로부터 연장되는 상기 미도핑층의 양 측면 상에 형성된 절연층;
상기 절연층의 일부를 덮으면서, 양단이 상기 매립 절연층에 접촉하는 게이트; 및
상기 미도핑층의 상부 표면의 제 2 영역 및 제 3 영역에서 상기 게이트를 사이에 두고 각각 형성된 소스 및 드레인;을 포함하되,
상기 매립 절연층은 상기 미도핑층이 상기 ELO 방식에 의해 성장될 때 상기 노출시킨 가장자리 영역을 통해 상기 매립 절연층이 내부에 포함되도록 하여 상기 도핑층에 접촉함으로써 형성되며,
상기 미도핑층은 상기 가장자리 영역을 통해 상기 도핑층에 접촉한 상기 미도핑층이 제거되어 상기 마스크층과 동일 형태를 갖는 것을 특징으로 하는 반도체 소자.Board;
A buffer layer formed on the substrate;
A doping layer formed on the buffer layer;
A buried insulating layer formed by exposing an edge region of the doped layer;
The fin is formed through an epitaxial lateral overgrowth (ELO) method in which the growth rate in the buried insulating layer perpendicular to the upper surface of the substrate is faster than the growth rate in the horizontal direction with the upper surface. Undoped layer;
A mask layer formed on the first region of the undoped layer;
Insulating layers formed on both top and side surfaces of the mask layer and on both sides of the undoped layer extending from a first region of the top surface of the undoped layer;
A gate having both ends in contact with the buried insulating layer while covering a portion of the insulating layer; And
And a source and a drain, respectively formed in the second region and the third region of the upper surface of the undoped layer, with the gate interposed therebetween.
The buried insulating layer is formed by contacting the doped layer so that the buried insulating layer is included therein through the exposed edge region when the undoped layer is grown by the ELO method,
And wherein the undoped layer has the same shape as the mask layer by removing the undoped layer contacting the doped layer through the edge region. 제 1 항에 있어서,
상기 도핑층은 n-타입 도펀트로 도핑된 n-타입 GaN층이며,
상기 미도핑층은 GaN층인 반도체 소자.The method of claim 1,
The doped layer is an n-type GaN layer doped with an n-type dopant,
The undoped layer is a GaN layer. 제 1 항에 있어서,
상기 미도핑층과 상기 게이트는 각각 제 1 방향과 제 2 방향으로 배열되며, 상기 제 1 방향과 상기 제 2 방향은 서로 수직하는 것을 특징으로 하는 반도체 소자.The method of claim 1,
Wherein the undoped layer and the gate are arranged in a first direction and a second direction, respectively, wherein the first direction and the second direction are perpendicular to each other. 제 1 항에 있어서,
상기 기판은 실리콘, 사파이어, SiC 및 GaN 중 하나인 것을 특징으로 하는 반도체 소자.The method of claim 1,
The substrate is a semiconductor device, characterized in that one of silicon, sapphire, SiC and GaN. 제 1 항에 있어서,
상기 버퍼층은 GaN, AlGaN, InGaN 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자.The method of claim 1,
The buffer layer comprises at least one of GaN, AlGaN, InGaN. 제 1 항에 있어서,
상기 매립 절연층은 SiO2 또는 HfO2인 것을 특징으로 하는 반도체 소자.The method of claim 1,
The buried insulating layer is a semiconductor device, characterized in that SiO 2 or HfO 2 . 제 1 항에 있어서,
상기 절연층은 Al2O3, Si3N4, HfO2, SiO2 중 하나인 것을 특징으로 하는 반도체 소자.The method of claim 1,
The insulating layer is a semiconductor device, characterized in that one of Al 2 O 3 , Si 3 N 4 , HfO 2 , SiO 2 . 제 1 항에 있어서,
상기 마스크층은 Si3N4층인 것을 특징으로 하는 반도체 소자.The method of claim 1,
The mask layer is a semiconductor device, characterized in that the Si 3 N 4 layer. 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 도핑층을 형성하는 단계;
상기 도핑층 상의 가장자리 영역을 노출시켜 매립 절연층을 형성하는 단계;
상기 매립 절연층 상에서 상기 기판의 상측면과 수직한 방향으로의 성장 속도를 상기 상측면과 수평한 방향으로의 성장 속도보다 빠르게 하여 성장하는 ELO 방식을 통하여, 상기 도핑층의 상기 가장자리 영역 및 상기 매립 절연층 상에 미도핑층을 형성하는 단계;
상기 미도핑층의 일부에 마스크층을 형성하는 단계;
상기 마스크층을 마스크로 이용하여, 상기 미도핑층을 에칭하여, 상기 매립 절연층의 제 1 영역 상에 핀형의 미도핑층을 형성하는 단계;
상기 마스크층의 상기 미도핑층의 제 1 영역과 접하는 부분을 제외한 나머지를 제거하는 단계;
상기 마스크층의 상부 표면과 양 측면 및, 상기 미도핑층의 상부 표면의 제 1 영역으로부터 연장되는 상기 미도핑층의 양 측면 상에 절연층을 형성하는 단계;
상기 절연층의 일부를 덮으면서, 양단이 상기 매립 절연층에 접촉하는 게이트를 형성하는 단계; 및
상기 미도핑층의 상부 표면의 제 2 영역 및 제 3 영역에 영역에서 상기 게이트를 사이에 두고 소스 및 드레인을 각각 형성하는 단계;를 포함하되,
상기 매립 절연층은 상기 미도핑층이 상기 ELO 방식에 의해 성장될 때 상기 노출시킨 가장자리 영역을 통해 상기 매립 절연층이 내부에 포함되도록 하여 상기 도핑층에 접촉함으로써 형성되는 것을 특징으로 하는 반도체 소자 제작 방법.Forming a buffer layer on the substrate;
Forming a doping layer on the buffer layer;
Exposing an edge region on the doped layer to form a buried insulating layer;
The edge region of the doping layer and the buried layer are formed through an ELO method in which the growth rate in the direction perpendicular to the upper side surface of the substrate is faster than the growth rate in the direction parallel to the upper side surface on the buried insulating layer. Forming an undoped layer on the insulating layer;
Forming a mask layer on a portion of the undoped layer;
Etching the undoped layer by using the mask layer as a mask to form a fin undoped layer on the first region of the buried insulation layer;
Removing a portion of the mask layer except for a portion in contact with the first region of the undoped layer;
Forming insulating layers on both top and side surfaces of the mask layer and on both sides of the undoped layer extending from a first region of the top surface of the undoped layer;
Forming a gate covering both of the insulating layers, the both ends of which are in contact with the buried insulating layer; And
And forming a source and a drain, respectively, in the second and third regions of the upper surface of the undoped layer with the gate interposed therebetween.
The buried insulating layer is formed by contacting the doped layer by including the buried insulating layer therein through the exposed edge region when the undoped layer is grown by the ELO method. Way. 제 9 항에 있어서,
상기 도핑층은 n-타입 도펀트로 도핑된 n-타입 GaN층이며,
상기 미도핑층은 GaN층인 반도체 소자 제작 방법.The method of claim 9,
The doped layer is an n-type GaN layer doped with an n-type dopant,
The undoped layer is a GaN layer semiconductor device manufacturing method. 제 9 항에 있어서,
상기 미도핑층과 상기 게이트는 각각 제 1 방향과 제 2 방향으로 배열되며, 상기 제 1 방향과 상기 제 2 방향은 서로 수직하는 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
Wherein the undoped layer and the gate are arranged in a first direction and a second direction, respectively, wherein the first direction and the second direction are perpendicular to each other. 제 9 항에 있어서,
상기 기판은 실리콘, 사파이어, SiC 및 GaN 중 하나인 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
The substrate is a semiconductor device manufacturing method, characterized in that one of silicon, sapphire, SiC and GaN. 제 9 항에 있어서,
상기 버퍼층은 GaN, AlGaN, InGaN 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
The buffer layer comprises at least one of GaN, AlGaN, InGaN manufacturing method of a semiconductor device. 제 9 항에 있어서,
상기 매립 절연층은 SiO2 또는 HfO2인 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
The buried insulating layer is a semiconductor device manufacturing method, characterized in that SiO 2 or HfO 2 . 제 9 항에 있어서,
상기 절연층은 Al2O3, Si3N4, HfO2, SiO2 중 하나인 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
The insulating layer is a semiconductor device manufacturing method, characterized in that one of Al 2 O 3 , Si 3 N 4 , HfO 2 , SiO 2 . 제 9 항에 있어서,
상기 마스크층은 Si3N4층인 것을 특징으로 하는 반도체 소자 제작 방법.The method of claim 9,
The mask layer is a Si 3 N 4 layer characterized in that the semiconductor device manufacturing method.
KR1020100093067A 2010-09-27 2010-09-27 semiconductor apparatus and method manufacturing thereof KR101193592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093067A KR101193592B1 (en) 2010-09-27 2010-09-27 semiconductor apparatus and method manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093067A KR101193592B1 (en) 2010-09-27 2010-09-27 semiconductor apparatus and method manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20120031598A KR20120031598A (en) 2012-04-04
KR101193592B1 true KR101193592B1 (en) 2012-10-24

Family

ID=46135002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093067A KR101193592B1 (en) 2010-09-27 2010-09-27 semiconductor apparatus and method manufacturing thereof

Country Status (1)

Country Link
KR (1) KR101193592B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192745A (en) * 2009-02-19 2010-09-02 Rohm Co Ltd Nitride semiconductor element, and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192745A (en) * 2009-02-19 2010-09-02 Rohm Co Ltd Nitride semiconductor element, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20120031598A (en) 2012-04-04

Similar Documents

Publication Publication Date Title
CN110224019B (en) Semiconductor device and manufacturing method thereof
US8072002B2 (en) Field effect transistor
US7714359B2 (en) Field effect transistor having nitride semiconductor layer
JP5367429B2 (en) GaN-based field effect transistor
KR101809329B1 (en) Seed layer structure for growth of iii-v materials on silicon
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
US20170345921A1 (en) Power device and method for fabricating thereof
US20200027745A1 (en) Control of current collapse in thin patterned gan
JP2008210936A (en) Nitride semiconductor element and manufacturing method of nitride semiconductor element
JP2011035064A (en) Semiconductor device, semiconductor substrate and processing method of semiconductor substrate
US20170365717A1 (en) Silicon-containing, tunneling field-effect transistor including iii-n source
US10991820B2 (en) Manufacturing method for forming insulating structure of high electron mobility transistor
KR101193594B1 (en) semiconductor apparatus and method manufacturing thereof
US8283700B2 (en) Field effect transistor and manufacturing method thereof
JP2008159842A (en) Semiconductor device and manufacturing method thereof
KR102077674B1 (en) Nitride semiconductor and method thereof
KR101193591B1 (en) semiconductor apparatus and method manufacturing thereof
KR101193592B1 (en) semiconductor apparatus and method manufacturing thereof
JP2013149959A (en) Nitride-based semiconductor device
KR101255808B1 (en) semiconductor apparatus and method manufacturing thereof
KR101256465B1 (en) Nitride baced semiconductor device and manufacturing method thereof
US20190157500A1 (en) Stripped method for prepairing semiconductor structure
KR101462430B1 (en) Manufacturing methode of semiconductor device
US20220293780A1 (en) Manufacturing method for forminginsulating structure of high electron mobility transistor
WO2022104801A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8