KR101193294B1 - 클럭 신호 주파수 잠금을 위한 전압 안정화 - Google Patents
클럭 신호 주파수 잠금을 위한 전압 안정화 Download PDFInfo
- Publication number
- KR101193294B1 KR101193294B1 KR1020117007063A KR20117007063A KR101193294B1 KR 101193294 B1 KR101193294 B1 KR 101193294B1 KR 1020117007063 A KR1020117007063 A KR 1020117007063A KR 20117007063 A KR20117007063 A KR 20117007063A KR 101193294 B1 KR101193294 B1 KR 101193294B1
- Authority
- KR
- South Korea
- Prior art keywords
- site
- voltage
- clock signal
- logic
- voltage stabilization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006641 stabilisation Effects 0.000 title claims abstract description 34
- 238000011105 stabilization Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 59
- 230000008859 change Effects 0.000 claims abstract description 16
- 238000012937 correction Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 description 32
- 230000000087 stabilizing effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 235000021185 dessert Nutrition 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Description
도 1은 일부 실시예들에 따라 클럭 신호 주파수 잠금 프로세스 동안 공급 전압을 안정화하기 위한 장치의 도면이다.
도 2는 일부 실시예들에 따른, 프로세서로의 공급 전압 및 전압 안정화 신호의 타이밍 다이어그램을 도시한 것이다.
도 3은 일부 실시예들에 따라 클럭 신호 주파수 잠금 프로세스 동안 공급 전압을 안정화하기 위한 장치의 도면이다.
도 4는 일부 실시예들에 따라 클럭 신호 주파수 잠금 프로세스 동안 공급 전압을 안정화하기 위한 컴퓨터 시스템의 도면이다.
도 5는 클럭 신호 주파수 잠금 이벤트 동안 공급 전압을 안정화하기 위한 프로세스의 실시예의 흐름도이다.
Claims (24)
- 프로세서로서,
제1 사이트(site) 및 제2 사이트;
상기 제2 사이트로부터 상기 제1 사이트로 전압 안정화 신호를 송신하기 위한 링크;
상기 제1 사이트 및 상기 제2 사이트에 공급되는 전압을 동적으로 수정하기 위해 상기 링크에 연결된, 상기 제1 사이트 내의 전압 정정 로직; 및
상기 전압 안정화 신호를 어써트(assert)하기 위해 상기 링크에 연결된, 상기 제2 사이트 내의 로직
을 포함하고,
상기 제2 사이트는 상기 전압 안정화 신호를 어써트한 후에, 적어도, 상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인받는 프로세서. - 제1항에 있어서,
상기 제2 사이트에 대해 복수의 주파수 중 하나의 주파수에서 클럭 신호를 공급하기 위한, 상기 제2 사이트 내의 클럭 신호 생성 로직
을 더 포함하는 프로세서. - 제2항에 있어서,
상기 클럭 신호 생성 로직은, 또한, 상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우 동안, 상기 클럭 신호를 제1 주파수에서 잠금(lock)하는 프로세서. - 제3항에 있어서,
상기 제2 사이트는, 상기 전압 안정화 신호를 어써트한 후에 상기 공급 전압이 안정화하는 동안 제1 기간을 기다리고, 상기 클럭 신호 생성 로직이 상기 제1 기간 후에 상기 클럭 신호를 상기 제1 주파수에서 잠금하기 시작하는 것을 허용하기 위한 로직을 포함하는 프로세서. - 제4항에 있어서,
상기 제2 사이트는 상기 클럭 신호가 상기 제1 주파수에서 잠금된 때 상기 전압 안정화 신호를 디어써트(deassert)하기 위한 로직을 포함하는 프로세서. - 제1항에 있어서,
각각의 사이트는 하나 이상의 프로세서 코어를 갖는 프로세서. - 제1항에 있어서,
상기 제1 사이트 및 상기 제2 사이트 둘다 단일 전압 평면(voltage plane) 상에 상주하는 프로세서. - 제1항에 있어서,
상기 전압 안정화 신호를 어써트하기 위한 상기 제1 사이트 내의 로직을 더 포함하고,
상기 제1 사이트는 상기 전압 안정화 신호를 어써트한 후에, 적어도, 상기 제1 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인받는 프로세서. - 적어도 2개의 코어를 각각 갖는 멀티-사이트 프로세서;
상기 멀티-사이트 프로세서 내의 제2 사이트로부터의 전압 안정화 신호를 상기 멀티-사이트 프로세서 내의 제1 사이트로 송신하기 위한 링크;
상기 제1 사이트 및 상기 제2 사이트에 공급되는 전압을 동적으로 수정하기 위해 상기 링크에 연결된, 상기 제1 사이트 내의 전압 정정 로직; 및
상기 전압 안정화 신호를 어써트하기 위해 상기 링크에 연결된, 상기 제2 사이트 내의 로직
을 포함하고,
상기 제2 사이트는 상기 전압 안정화 신호를 어써트한 후에, 적어도, 상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인받는 시스템. - 제9항에 있어서,
상기 제2 사이트에 대하여 복수의 주파수 중 하나의 주파수에서 클럭 신호를 공급하기 위한, 상기 제2 사이트 내의 클럭 신호 생성 로직
을 더 포함하는 시스템. - 제10항에 있어서,
상기 클럭 신호 생성 로직은, 또한, 상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우 동안, 상기 클럭 신호를 제1 주파수에서 잠금하는 시스템. - 제11항에 있어서,
상기 제2 사이트는, 상기 전압 안정화 신호를 어써트한 후에 상기 공급 전압이 안정화하는 동안 제1 기간을 기다리고, 상기 클럭 신호 생성 로직이 상기 제1 기간 후에 상기 클럭 신호를 상기 제1 주파수에서 잠금하기 시작하는 것을 허용하기 위한 로직을 포함하는 시스템. - 제12항에 있어서,
상기 제2 사이트는 상기 클럭 신호가 상기 제1 주파수에서 잠금된 때 상기 전압 안정화 신호를 디어써트하기 위한 로직을 포함하는 시스템. - 제9항에 있어서,
각각의 사이트는 하나 이상의 프로세서 코어를 갖는 시스템. - 제9항에 있어서,
상기 제1 사이트 및 상기 제2 사이트 둘다 단일 전압 평면 상에 상주하는 시스템. - 제9항에 있어서,
상기 전압 안정화 신호를 어써트하기 위한 상기 제1 사이트 내의 로직을 더 포함하고,
상기 제1 사이트는 상기 전압 안정화 신호를 어써트한 후에, 적어도, 상기 제1 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인받는 시스템. - 전압 안정화 신호를 멀티-사이트 프로세서 상의 제2 사이트로부터 상기 멀티-사이트 프로세서 내의 제1 사이트로 송신하는 단계 - 상기 제1 사이트는 상기 제1 사이트 및 상기 제2 사이트에 공급되는 전압을 동적으로 수정함 -; 및
상기 제2 사이트에, 상기 전압 안정화 신호의 어써트 후에, 적어도, 상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인하는 단계
를 포함하는 방법. - 제17항에 있어서,
상기 제2 사이트에 대하여 복수의 주파수 중 하나의 주파수에서 클럭 신호를 공급하는 단계
를 더 포함하는 방법. - 제18항에 있어서,
상기 제2 사이트로의 공급 전압이 변화하지 않는 시간 윈도우 동안, 상기 클럭 신호를 상기 복수의 주파수 중 제1 주파수에서 잠금하는 단계
를 더 포함하는 방법. - 제19항에 있어서,
상기 전압 안정화 신호의 어써트 후에 상기 공급 전압이 안정화하는 동안 제1 기간을 기다리는 단계; 및
상기 제1 기간 후에 상기 클럭 신호가 상기 제1 주파수에서의 잠금 프로세스를 시작하는 것을 허용하는 단계
를 더 포함하는 방법. - 제20항에 있어서,
상기 클럭 신호가 상기 제1 주파수에서의 잠금 프로세스를 완료한 때에 상기 전압 안정화 신호를 디어써트하는 단계
를 더 포함하는 방법. - 제17항에 있어서,
각각의 사이트는 하나 이상의 프로세서 코어를 갖는 방법. - 제17항에 있어서,
상기 제1 사이트 및 상기 제2 사이트 둘다 단일 전압 평면 상에 상주하는 방법. - 제17항에 있어서,
상기 제1 사이트로부터의 상기 전압 안정화 신호를 어써트하는 단계를 더 포함하고,
상기 제1 사이트는 상기 전압 안정화 신호를 어써트한 후에, 적어도, 상기 제1 사이트로의 공급 전압이 변화하지 않는 시간 윈도우를 승인받는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/286,190 | 2008-09-29 | ||
US12/286,190 US8122270B2 (en) | 2008-09-29 | 2008-09-29 | Voltage stabilization for clock signal frequency locking |
PCT/US2009/057780 WO2010036634A2 (en) | 2008-09-29 | 2009-09-22 | Voltage stabilization for clock signal frequency locking |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110061588A KR20110061588A (ko) | 2011-06-09 |
KR101193294B1 true KR101193294B1 (ko) | 2012-10-19 |
Family
ID=42058907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117007063A Expired - Fee Related KR101193294B1 (ko) | 2008-09-29 | 2009-09-22 | 클럭 신호 주파수 잠금을 위한 전압 안정화 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8122270B2 (ko) |
JP (1) | JP5113296B2 (ko) |
KR (1) | KR101193294B1 (ko) |
CN (1) | CN101813968B (ko) |
TW (1) | TWI409608B (ko) |
WO (1) | WO2010036634A2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8122270B2 (en) | 2008-09-29 | 2012-02-21 | Intel Corporation | Voltage stabilization for clock signal frequency locking |
US9158359B2 (en) * | 2012-03-23 | 2015-10-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive voltage scaling using a serial interface |
CN103376874B (zh) * | 2012-04-24 | 2017-03-08 | 深圳市中兴微电子技术有限公司 | 一种多核处理器设备及其实现时钟控制的方法 |
US9223365B2 (en) | 2013-03-16 | 2015-12-29 | Intel Corporation | Method and apparatus for controlled reset sequences without parallel fuses and PLL'S |
US9317353B2 (en) * | 2013-12-26 | 2016-04-19 | Intel Corporation | Method, apparatus and system for performing voltage margining |
US20160132072A1 (en) * | 2014-11-10 | 2016-05-12 | Intel Corporation | Link layer signal synchronization |
US10156882B2 (en) * | 2015-10-09 | 2018-12-18 | International Business Machines Corporation | Multi-core dynamic frequency control system |
CN115048214A (zh) * | 2018-06-06 | 2022-09-13 | 北京嘉楠捷思信息技术有限公司 | 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质 |
US12287717B2 (en) | 2018-06-06 | 2025-04-29 | Canaan Creative Co., Ltd. | Chip frequency modulation method and apparatus of computing device, hash board, computing device and storage medium |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040125514A1 (en) | 2002-12-30 | 2004-07-01 | Gunther Stephen H. | Dynamic voltage transitions |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2527857A1 (de) * | 1975-06-23 | 1977-01-13 | Blaupunkt Werke Gmbh | Decoder fuer frequenzmodulierte steuersignale |
US5758170A (en) * | 1995-03-20 | 1998-05-26 | Dell Usa, L.P. | System for preventing corruption during CPU reset |
US5760636A (en) * | 1996-06-28 | 1998-06-02 | Intel Corporation | Adjusting clock frequency and voltage supplied to a processor in a computer system |
US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
CN100451914C (zh) * | 2001-08-29 | 2009-01-14 | 联发科技股份有限公司 | 锁相环迅速加电方法和装置 |
US6823240B2 (en) * | 2001-12-12 | 2004-11-23 | Intel Corporation | Operating system coordinated thermal management |
US7013406B2 (en) * | 2002-10-14 | 2006-03-14 | Intel Corporation | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device |
GB2397143A (en) * | 2003-01-13 | 2004-07-14 | Advanced Risc Mach Ltd | Data processing performance control |
US7093147B2 (en) | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US7664970B2 (en) * | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
KR101108397B1 (ko) | 2005-06-10 | 2012-01-30 | 엘지전자 주식회사 | 멀티-코어 프로세서의 전원 제어 장치 및 방법 |
US9455722B2 (en) | 2005-11-30 | 2016-09-27 | Ati Technologies Ulc | Method and apparatus for fast locking of a clock generating circuit |
US7263457B2 (en) * | 2006-01-03 | 2007-08-28 | Advanced Micro Devices, Inc. | System and method for operating components of an integrated circuit at independent frequencies and/or voltages |
US7663939B2 (en) | 2006-05-30 | 2010-02-16 | Kingston Technology Corporation | Voltage stabilizer memory module |
US8032772B2 (en) * | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
US8028181B2 (en) * | 2008-09-19 | 2011-09-27 | Intel Corporation | Processor power consumption control and voltage drop via micro-architectural bandwidth throttling |
US8122270B2 (en) | 2008-09-29 | 2012-02-21 | Intel Corporation | Voltage stabilization for clock signal frequency locking |
-
2008
- 2008-09-29 US US12/286,190 patent/US8122270B2/en not_active Expired - Fee Related
-
2009
- 2009-09-22 JP JP2011529155A patent/JP5113296B2/ja not_active Expired - Fee Related
- 2009-09-22 KR KR1020117007063A patent/KR101193294B1/ko not_active Expired - Fee Related
- 2009-09-22 WO PCT/US2009/057780 patent/WO2010036634A2/en active Application Filing
- 2009-09-28 CN CN2009102530745A patent/CN101813968B/zh not_active Expired - Fee Related
- 2009-09-28 TW TW098132687A patent/TWI409608B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040125514A1 (en) | 2002-12-30 | 2004-07-01 | Gunther Stephen H. | Dynamic voltage transitions |
Also Published As
Publication number | Publication date |
---|---|
WO2010036634A2 (en) | 2010-04-01 |
US8122270B2 (en) | 2012-02-21 |
CN101813968B (zh) | 2013-01-02 |
TW201020711A (en) | 2010-06-01 |
WO2010036634A3 (en) | 2010-07-01 |
JP2012504279A (ja) | 2012-02-16 |
US20100083021A1 (en) | 2010-04-01 |
JP5113296B2 (ja) | 2013-01-09 |
KR20110061588A (ko) | 2011-06-09 |
CN101813968A (zh) | 2010-08-25 |
TWI409608B (zh) | 2013-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101193294B1 (ko) | 클럭 신호 주파수 잠금을 위한 전압 안정화 | |
US8738950B2 (en) | Power management of electronic devices utilizing transitions between link states | |
US8028181B2 (en) | Processor power consumption control and voltage drop via micro-architectural bandwidth throttling | |
TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
KR102739858B1 (ko) | 개선된 동적 클록 및 전압 스케일링(dcvs) 방식 | |
TWI400604B (zh) | 基於延遲引導的平台電源管理 | |
US8402291B2 (en) | Method, device, and system for guaranteed minimum processor power state dwell time | |
BR122016006764B1 (pt) | Aparelhos e métodos de memória | |
US20130262791A1 (en) | Host-side support of dynamically changing frequency in memory systems | |
TWI470410B (zh) | 電子系統及其電源管理方法 | |
WO2019094108A1 (en) | Dynamic clock control to increase efficiency in the memory subsystem | |
US8127161B2 (en) | Data processing apparatus | |
JP2004512614A (ja) | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ | |
JPH07152449A (ja) | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0105 | International application |
Patent event date: 20110328 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120720 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20121015 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20121015 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20151002 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160929 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190726 |