KR101191358B1 - Light emitting diode package - Google Patents
Light emitting diode package Download PDFInfo
- Publication number
- KR101191358B1 KR101191358B1 KR1020090132833A KR20090132833A KR101191358B1 KR 101191358 B1 KR101191358 B1 KR 101191358B1 KR 1020090132833 A KR1020090132833 A KR 1020090132833A KR 20090132833 A KR20090132833 A KR 20090132833A KR 101191358 B1 KR101191358 B1 KR 101191358B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- diode chip
- emitting diode
- electrode pad
- lead frame
- Prior art date
Links
- 239000000463 material Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H01L33/48—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H01L33/62—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명에 따른 발광 다이오드 패키지는 리드 프레임, 발광 다이오드 칩 및 제너 다이오드 칩을 포함한다. 리드 프레임은 그 표면으로부터 인입되는 안착부와 상기 안착부의 주위로 반사면을 구비한다. 발광 다이오드 칩의 아랫면은 리드 프레임의 안착부에 접착된다. 제너 다이오드 칩에서, 아랫면은 리드 프레임의 표면의 일부에 접착되고, 윗면에 에노드 전극 패드와 캐소드 전극 패드가 각각 형성된다.The light emitting diode package according to the present invention includes a lead frame, a light emitting diode chip, and a zener diode chip. The lead frame has a seating portion drawn from its surface and a reflective surface around the seating portion. The bottom surface of the light emitting diode chip is bonded to the seating portion of the lead frame. In the Zener diode chip, the bottom surface is bonded to a part of the surface of the lead frame, and the anode electrode pad and the cathode electrode pad are formed on the top surface, respectively.
Description
본 발명은, 발광 다이오드 패키지에 관한 것으로, 보다 상세하게는, 액정 표시장치 등의 백라이트 유닛으로 사용되는 발광 다이오드 패키지에 관한 것이다.The present invention relates to a light emitting diode package, and more particularly, to a light emitting diode package used in a backlight unit such as a liquid crystal display device.
발광 다이오드(Light emitting diode)는, 화합물 반도체의 특성을 이용하여 전기를 빛으로 전환시키는 소자로서, 차세대 조명원으로 다양하게 이용 및 개발되고 있다.Light emitting diodes are devices that convert electricity into light by using the characteristics of compound semiconductors, and have been variously used and developed as next generation lighting sources.
또한 발광 다이오드는, 최근 각종 디스플레이로 개발되고 있으며, 특히, 액정 표시장치의 백라이트 유닛으로 많이 연구 및 개발되고 있다.In addition, light emitting diodes have recently been developed for various displays, and in particular, many researches and developments have been made for backlight units of liquid crystal displays.
이러한 발광 다이오드의 패키지에 있어서, 정전기 방전(ESD : Electrostatic Discharge) 등에 의하여 발생될 수 있는 과도 전압으로부터 발광 다이오드 칩을 보호하기 위하여, 제너 다이오드 칩이 추가된다. 이하에서, 제너 다이오드 칩이란, 기본적인 제너 다이오드 칩 뿐만 아니라, 제너 다이오드의 원리를 이용한 모든 보호 소자들 예를 들어, TVS(Transient Voltage Suppressor} 다이오드 칩도 포함한다. In the package of such a light emitting diode, a zener diode chip is added to protect the light emitting diode chip from a transient voltage which may be generated by an electrostatic discharge (ESD) or the like. Hereinafter, the zener diode chip includes not only the basic zener diode chip, but also all protection elements using the principle of the zener diode, for example, a TVS (Transient Voltage Suppressor) diode chip.
여기에서, 발광 다이오드 칩의 경우, 구조적으로 윗면에 캐소드 전극 패드와 에노드 전극 패드가 모두 형성되어 있다. 따라서, 발광 다이오드 칩의 아랫면은 일반적인 접착제에 의하여 리드 프레임의 안착부 예를 들어, 다이 패드(die pad)에 접착된다. Here, in the case of the light emitting diode chip, both the cathode electrode pad and the anode electrode pad are structurally formed on the upper surface. Thus, the bottom surface of the light emitting diode chip is adhered to the seating portion of the lead frame, for example, a die pad by a general adhesive.
하지만 제너 다이오드 칩의 경우, 윗면에 캐소드 전극 패드가 형성되고 아랫면에 에노드 전극 패드가 형성되거나, 윗면에 에노드 전극 패드가 형성되고 아랫면에 캐소드 전극 패드가 형성된다. However, in the case of a Zener diode chip, a cathode electrode pad is formed on the top surface and an anode electrode pad is formed on the bottom surface, or an anode electrode pad is formed on the top surface and a cathode electrode pad is formed on the bottom surface.
따라서, 종래의 발광 다이오드 패키지에 있어서, 제너 다이오드 칩의 아랫면은 도전성 접착제에 의하여 리드 표면에 접착되어야 한다.Therefore, in the conventional light emitting diode package, the bottom surface of the zener diode chip must be adhered to the lead surface by a conductive adhesive.
이에 따라 다음과 같은 문제점들이 있다.Accordingly, there are the following problems.
첫째, 고가의 도전성 접착제가 추가적으로 사용되어야 하므로, 제조 비용이 상승한다.First, since expensive conductive adhesives must be additionally used, manufacturing costs increase.
둘째, 고가의 도전성 접착제와 저가의 일반적인 접착제가 각각 사용되어야 하므로, 제조 공정이 복잡하다.Secondly, expensive conductive adhesives and inexpensive general adhesives have to be used, respectively, and the manufacturing process is complicated.
본 발명의 목적은, 제조 비용을 줄이고 제조 공정을 단순화할 수 있게 하는 구조의 발광 다이오드 패키지를 제공하는 것이다.It is an object of the present invention to provide a light emitting diode package having a structure which makes it possible to reduce manufacturing costs and simplify the manufacturing process.
본 발명의 발광 다이오드 패키지는 리드 프레임, 발광 다이오드 칩 및 제너 다이오드 칩을 포함한다.The light emitting diode package of the present invention includes a lead frame, a light emitting diode chip, and a zener diode chip.
상기 리드 프레임은 그 표면으로부터 인입되는 안착부와 상기 안착부의 주위로 반사면을 구비한다.The lead frame has a seating portion drawn from its surface and a reflective surface around the seating portion.
상기 발광 다이오드 칩의 아랫면은 상기 리드 프레임의 안착부에 접착된다.The bottom surface of the light emitting diode chip is bonded to the seating portion of the lead frame.
상기 제너 다이오드 칩에서, 아랫면은 상기 리드 프레임의 표면의 일부에 접착되고, 윗면에 에노드 전극 패드와 캐소드 전극 패드가 각각 형성된다.In the Zener diode chip, a bottom surface is bonded to a part of the surface of the lead frame, and an anode electrode pad and a cathode electrode pad are formed on the top surface, respectively.
본 발명의 상기 발광 다이오드 패키지에 의하면, 상기 발광 다이오드 칩의 기본적인 구조에 따라 상기 제너 다이오드 칩의 윗면에 에노드 전극 패드와 캐소드 전극 패드가 각각 형성된다. According to the light emitting diode package of the present invention, an anode electrode pad and a cathode electrode pad are formed on the top surface of the zener diode chip according to the basic structure of the light emitting diode chip.
이에 따라 다음과 같은 효과들을 얻을 수 있다.Accordingly, the following effects can be obtained.
첫째, 고가의 도전성 접착제가 사용될 필요가 없으므로, 제조 비용이 줄어들 수 있다.First, since expensive conductive adhesives do not need to be used, manufacturing costs can be reduced.
둘째, 상기 발광 다이오드 칩의 아랫면이 일반적인 접착제에 의하여 상기 리 드 프레임의 안착부에 접착됨과 동시에, 상기 제너 다이오드 칩의 아랫면이 상기 일반적인 접착제에 의하여 상기 리드 프레임의 표면의 일부에 접착될 수 있다. 즉, 제조 공정이 단순화될 수 있다. Second, the bottom surface of the light emitting diode chip may be attached to the seating part of the lead frame by a general adhesive, and the bottom surface of the zener diode chip may be attached to a part of the surface of the lead frame by the general adhesive. That is, the manufacturing process can be simplified.
이하, 본 발명에 따른 실시예가 상세히 설명된다. 이하에서, 제너 다이오드 칩이란, 기본적인 제너 다이오드 칩 뿐만 아니라, 제너 다이오드의 원리를 이용한 모든 보호 소자들 예를 들어, TVS(Transient Voltage Suppressor} 다이오드 칩도 포함한다. Hereinafter, embodiments according to the present invention will be described in detail. Hereinafter, the zener diode chip includes not only the basic zener diode chip, but also all protection elements using the principle of the zener diode, for example, a TVS (Transient Voltage Suppressor) diode chip.
도 1은 본 발명의 일 실시예에 의한 발광다이오드 패키지(1)의 회로도이다. 도 2는 도 1의 발광 다이오드 패키지(1)의 내부 구성을 보여준다. 도 3은 도 2에서의 제너 다이오드 칩(112)을 확대하여 보여준다. 도 4는 도 2의 발광다이오드 패키지(1)의 일측 단면도이다.1 is a circuit diagram of a light
도 1 내지 4를 참조하여 본 발명의 일 실시예에 의한 발광다이오드 패키지(1)를 설명하면 다음과 같다.1 to 4, a light
도 1 내지 4를 참조하면, 본 발명의 일 실시예에 의한 발광다이오드 패키지(1)는 리드 프레임(20), 발광 다이오드 칩(111) 및 제너 다이오드 칩(112)을 포함한다. 1 to 4, a light
리드 프레임(20)은 그 표면으로부터 인입되는 안착부(24)와 안착부(24)의 주위로 반사면(26)을 구비한다. 리드 프레임(20)에 있어서, 정극성 리드(20+)에는 정극성 전원(V+)이 인가되고, 부극성 리드(20-)에는 부극성 전원(V-)이 인가된다. The
리드 프레임(20)의 안착부(24)에 있어서, 광 발산 물질로 형성된 광 발산부(34)가 발광 다이오드 칩(111)을 덮는다. 리드 프레임(20)을 내장하는 베이스(10)의 내부에도 반사면(12)이 형성되어 있다. 베이스(10)의 위쪽 빈 공간에는 렌즈가 설치될 수 있다. In the
발광 다이오드 칩(111)의 아랫면은 리드 프레임(20)의 안착부(24)에 접착된다. 발광 다이오드 칩(111)의 윗면에 형성된 캐소드 전극 패드는 골드 와이어의 본딩에 의하여 리드 프레임(20)의 부극성 리드(20-)에 전기적으로 연결된다. The bottom surface of the
발광 다이오드 칩(111)의 윗면에 형성된 2 개의 에노드 전극 패드들은 골드 와이어들의 본딩에 의하여 리드 프레임(20)의 정극성 리드(20+)에 전기적으로 연결된다. 이와 같은 중복적인 연결 구조에 의하여, 연결 저항값이 줄어들 수 있고, 발광 다이오드 패키지(1)의 수명이 연장될 수 있다. Two anode electrode pads formed on the upper surface of the
제너 다이오드 칩(112)에서, 아랫면은 리드 프레임(20)의 표면(22)의 일부에 접착되고, 윗면에 에노드 전극 패드(Pa)와 캐소드 전극 패드(Pc)가 각각 형성된다.In the Zener
제너 다이오드 칩(112)의 윗면에 형성된 캐소드 전극 패드(Pc)는 골드 와이어(32a)의 본딩에 의하여 리드 프레임(20)의 정극성 리드(20+)에 전기적으로 연결된다. 제너 다이오드 칩(112)의 윗면에 형성된 에노드 전극 패드(Pa)는 리드 프레임(20)의 부극성 리드(20-)에 전기적으로 연결된다.The cathode electrode pad Pc formed on the top surface of the
즉, 발광 다이오드 칩(111)의 기본적인 구조에 따라 제너 다이오드 칩(112)의 윗면에 에노드 전극 패드(Pa)와 캐소드 전극 패드(Pc)가 각각 형성된다. That is, the anode electrode pad Pa and the cathode electrode pad Pc are formed on the top surface of the
이에 따라 다음과 같은 효과들을 얻을 수 있다.Accordingly, the following effects can be obtained.
첫째, 고가의 도전성 접착제가 사용될 필요가 없으므로, 제조 비용이 줄어들 수 있다.First, since expensive conductive adhesives do not need to be used, manufacturing costs can be reduced.
둘째, 발광 다이오드 칩(111)의 아랫면이 일반적인 접착제에 의하여 리드 프레임(20)의 안착부(24)에 접착됨과 동시에, 제너 다이오드 칩(112)의 아랫면이 일반적인 접착제에 의하여 리드 프레임(20)의 표면(22)의 일부에 접착될 수 있다. 즉, 제조 공정이 단순화될 수 있다. Second, the bottom surface of the light
도 5는 도 2의 발광 다이오드 패키지(1)의 내부 구성을 보여주는 평면도이다. 도 5에서 도 2 내지 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.FIG. 5 is a plan view illustrating an internal configuration of the
도 2, 3 및 5를 참조하면, 상기한 바와 같이, 발광 다이오드 칩(111)의 윗면에 형성된 캐소드 전극 패드는 골드 와이어(32e)의 본딩에 의하여 리드 프레임의 부극성 리드(20-)에 전기적으로 연결된다. 2, 3 and 5, as described above, the cathode electrode pad formed on the upper surface of the light
발광 다이오드 칩(111)의 윗면에 형성된 2 개의 에노드 전극 패드들은 골드 와이어들(32c, 32e)의 본딩에 의하여 리드 프레임의 정극성 리드(20+)에 전기적으로 연결된다. 이와 같은 중복적인 연결 구조에 의하여, 연결 저항값이 줄어들 수 있고, 발광 다이오드 패키지(1)의 수명이 연장될 수 있다. 또한, 와이어 본딩시의 불량률이 감소될 수 있다. Two anode electrode pads formed on the upper surface of the
제너 다이오드 칩(112)의 윗면에 형성된 캐소드 전극 패드(Pc)는 골드 와이어(32a)의 본딩에 의하여 리드 프레임(20)의 정극성 리드(20+)에 전기적으로 연결된다. 제너 다이오드 칩(112)의 윗면에 형성된 에노드 전극 패드(Pa)는 리드 프레 임의 부극성 리드(20-)에 전기적으로 연결된다.The cathode electrode pad Pc formed on the top surface of the
즉, 발광 다이오드 칩(111)의 기본적인 구조에 따라 제너 다이오드 칩(112)의 윗면에 에노드 전극 패드(Pa)와 캐소드 전극 패드(Pc)가 각각 형성된다. That is, the anode electrode pad Pa and the cathode electrode pad Pc are formed on the top surface of the
도 6은 도 2 및 3에서의 제너 다이오드 칩(112)의 내부 구성을 보여주는 일측 단면도이다. 도 6에서 도 3과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.6 is a cross-sectional side view illustrating an internal configuration of the
도 3 및 6을 참조하면, 제너 다이오드 칩(112)에 있어서, N형 실리콘 층(65) 위에 P형 실리콘 층(63)이 형성된다. 3 and 6, in the Zener
P형 실리콘 층(63) 위에 절연층 예를 들어, 실리콘 옥사이드(SiO2) 층이 형성된 상태에서 금속 접점을 위한 경유-홀들(via-holes)이 뚤리고, 이 경유-홀들을 통하여 불순물들이 추가적으로 도핑(doping)되어 N+형 실리콘 영역(64) 및 P+형 실리콘 영역(62)이 형성된다.For the insulating layer for example, on the P-
또한, 상기 경유-홀들을 통하여 캐소드 전극 패드(Pc)와 에노드 전극 패드(Pa)가 형성된다.In addition, a cathode electrode pad Pc and an anode electrode pad Pa are formed through the via-holes.
이상 설명된 바와 같이, 본 발명에 따른 발광 다이오드 패키지에 의하면, 발광 다이오드 칩의 기본적인 구조에 따라 제너 다이오드 칩의 윗면에 에노드 전극 패드와 캐소드 전극 패드가 각각 형성된다. As described above, according to the LED package according to the present invention, an anode electrode pad and a cathode electrode pad are formed on the top surface of the zener diode chip according to the basic structure of the LED chip.
이에 따라 다음과 같은 효과들을 얻을 수 있다.Accordingly, the following effects can be obtained.
첫째, 고가의 도전성 접착제가 사용될 필요가 없으므로, 제조 비용이 줄어들 수 있다.First, since expensive conductive adhesives do not need to be used, manufacturing costs can be reduced.
둘째, 발광 다이오드 칩의 아랫면이 일반적인 접착제에 의하여 리드 프레임의 안착부에 접착됨과 동시에, 제너 다이오드 칩의 아랫면이 일반적인 접착제에 의하여 리드 프레임의 표면의 일부에 접착될 수 있다. 즉, 제조 공정이 단순화될 수 있다. Second, the bottom surface of the light emitting diode chip may be attached to the seating part of the lead frame by a general adhesive, and the bottom surface of the zener diode chip may be attached to a part of the surface of the lead frame by a general adhesive. That is, the manufacturing process can be simplified.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명되었지만, 숙련된 당업자가 청구범위에 기재된 본 발명의 사상 및 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to preferred embodiments of the present invention, it will be understood by those skilled in the art that various modifications and variations can be made within the spirit and scope of the invention as set forth in the claims.
본 발명은 발광 다이오드 패키지 뿐만 아니라 제너 다이오드를 구비하는 또다른 패키지에도 이용될 수 있다.The present invention can be used not only in a light emitting diode package but also in another package having a zener diode.
도 1은 본 발명의 일 실시예에 의한 발광다이오드 패키지의 회로도이다.1 is a circuit diagram of a light emitting diode package according to an embodiment of the present invention.
도 2는 도 1의 발광 다이오드 패키지의 내부 구성을 보여주는 사시도이다.FIG. 2 is a perspective view illustrating an internal configuration of the light emitting diode package of FIG. 1.
도 3은 도 2에서의 제너 다이오드 칩을 확대하여 보여주는 사시도이다. 3 is an enlarged perspective view illustrating the zener diode chip of FIG. 2.
도 4는 도 2의 발광다이오드 패키지의 일측 단면도이다.4 is a cross-sectional view of one side of the light emitting diode package of FIG. 2.
도 5는 도 2의 발광 다이오드 패키지의 내부 구성을 보여주는 평면도이다. 5 is a plan view illustrating an internal configuration of the LED package of FIG. 2.
도 6은 도 2 및 3에서의 제너 다이오드 칩의 내부 구성을 보여주는 일측 단면도이다.FIG. 6 is a cross-sectional side view illustrating an internal configuration of the zener diode chip in FIGS. 2 and 3.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
V+...정극성 전원, V-...부극성 전원, V + ... positive power supply, V -... negative power supply,
1...발광 다이오드 패키지, 10...베이스,1 ... light emitting diode package, 10 ... base,
12...베이스의 반사면, 111...발광 다이오드 칩, 12 ... reflective surface of base, 111 ... light emitting diode chip,
112...제너 다이오드, 20+...정극성 리드, 112 Zener diode, 20+ positive lead,
20-...부극성 리드, 20...리드 프레임,20 -... negative lead, 20 ... lead frame,
22...표면, 24...안착부, 22 surface, 24 seat,
26...리드 프레임의 반사면, 26 ... reflective surface of the lead frame,
32a, 32b, 32c, 32d, 32e...골드 와이어, 32a, 32b, 32c, 32d, 32e ... gold wire,
34...광 발산부, 311...제너 다이오드 칩의 본체,34.The light emitting part, 311 ... the body of the Zener diode chip,
Pa...에노드 전극 패드, Pc...캐소드 전극 패드,Pa ... anode electrode pad, Pc ... cathode electrode pad,
61...절연층, 62...P+형 실리콘 영역,61 ... insulating layer, 62 ... P + type silicon region,
63...P형 실리콘 층, 64...N+형 실리콘 영역,63 ... P type silicon layer, 64 ... N + type silicon region,
65...N형 실리콘 층.65 ... N type silicon layer.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090132833A KR101191358B1 (en) | 2009-12-29 | 2009-12-29 | Light emitting diode package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090132833A KR101191358B1 (en) | 2009-12-29 | 2009-12-29 | Light emitting diode package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110076194A KR20110076194A (en) | 2011-07-06 |
| KR101191358B1 true KR101191358B1 (en) | 2012-10-18 |
Family
ID=44916118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090132833A KR101191358B1 (en) | 2009-12-29 | 2009-12-29 | Light emitting diode package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101191358B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101197092B1 (en) | 2011-11-24 | 2012-11-07 | 삼성전자주식회사 | Light emitting diode package and method for producting the light emitting diode package |
| TW201543720A (en) * | 2014-05-06 | 2015-11-16 | Genesis Photonics Inc | Package structure and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193165A (en) * | 2002-12-06 | 2004-07-08 | Seiwa Electric Mfg Co Ltd | Light emitting device |
| JP2006156588A (en) | 2004-11-26 | 2006-06-15 | Seiwa Electric Mfg Co Ltd | Light emitting diode |
| JP2007227882A (en) * | 2006-02-23 | 2007-09-06 | Novalite Optronics Corp | Light emitting diode package, and its manufacturing method |
-
2009
- 2009-12-29 KR KR1020090132833A patent/KR101191358B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193165A (en) * | 2002-12-06 | 2004-07-08 | Seiwa Electric Mfg Co Ltd | Light emitting device |
| JP2006156588A (en) | 2004-11-26 | 2006-06-15 | Seiwa Electric Mfg Co Ltd | Light emitting diode |
| JP2007227882A (en) * | 2006-02-23 | 2007-09-06 | Novalite Optronics Corp | Light emitting diode package, and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110076194A (en) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7985973B2 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| KR100650191B1 (en) | High brightness led with protective function of electrostatic discharge damage | |
| US7994518B2 (en) | Light-emitting diode | |
| US6861677B2 (en) | Package of lightemitting diode with protective element | |
| KR100896068B1 (en) | Light emitting diode device with electrostatic discharge protection function | |
| US8497523B2 (en) | Light emitting diode package | |
| TWI400824B (en) | Light source module and backlight module | |
| US20150108533A1 (en) | Light-emitting device | |
| US8801256B2 (en) | Light emitting diode package and backlight unit having the same | |
| KR20130140583A (en) | Semiconductor device and manufacturing method thereof | |
| KR101191358B1 (en) | Light emitting diode package | |
| TW200929595A (en) | Packaging structure of electro-optic device with ESD protection | |
| KR101237389B1 (en) | Led package and lighting device comprising the same | |
| KR100748241B1 (en) | High brightness led with protective function of electrostatic discharge damage and method of manufacturing the same | |
| US20140145216A1 (en) | Led with wire support | |
| KR101309069B1 (en) | Led package including a constant current diode chip | |
| TWI589027B (en) | Light-emitting component | |
| TWI515924B (en) | Light-emitting component and package structure thereof | |
| US20130200403A1 (en) | Package structure for semiconductor light emitting device | |
| US20140319549A1 (en) | Light emitting diode package having a transparent metal layer function as an electrode thereof | |
| KR100633681B1 (en) | Light emitting diode package having zener diodes | |
| KR20130134780A (en) | Light emitting diode device | |
| KR20160128516A (en) | Semiconductor light emitting device package | |
| KR101294711B1 (en) | Semiconductor light emimitting device | |
| US8729572B2 (en) | Light emitting diode package having a voltage stabilizing module consisting of two doping layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150909 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160906 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 8 |