KR101188506B1 - 식각 방법 - Google Patents
식각 방법 Download PDFInfo
- Publication number
- KR101188506B1 KR101188506B1 KR1020110018142A KR20110018142A KR101188506B1 KR 101188506 B1 KR101188506 B1 KR 101188506B1 KR 1020110018142 A KR1020110018142 A KR 1020110018142A KR 20110018142 A KR20110018142 A KR 20110018142A KR 101188506 B1 KR101188506 B1 KR 101188506B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- neutral beam
- compound semiconductor
- grid
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000007935 neutral effect Effects 0.000 claims abstract description 87
- 238000001020 plasma etching Methods 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 35
- 150000001875 compounds Chemical class 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000003989 dielectric material Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 112
- 238000010884 ion-beam technique Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 식각 방법에 관한 것이다. 상기 식각 방법은 2 이상의 박막의 적층구조를 포함하는 피식각물의 식각 방법에 있어서, 플라즈마 식각을 이용하는 건식 식각 단계; 중성빔 식각을 이용하는 중성빔 식각 단계; 및 중성빔 원자층 식각을 이용하는 중성빔 원자층 식각 단계 중에서 선택되는 2 이상의 식각 단계의 조합에 의해 수행할 수 있다. 본 발명에 따르면, 피식각물에 전기적 및 물리적 손상을 최소화할 수 있다.
Description
본 발명은 식각 방법에 관한 것이다.
최근, 반도체소자의 고집적화에 대한 요구가 계속되어짐에 따라, 반도체 집적회로의 설계에서 디자인룰이 더욱 감소되어 0.09㎛ 이하의 임계치수가 요구되기에 이르렀다.
현재 이러한 나노미터급 반도체 소자를 구현하기 위해 고밀도 플라즈마, 예컨대, RIE(Reactive Ion Etching) 장치 등을 이용하여 건식 식각 공정을 진행하게 된다. 그러나, 이러한 식각 공정은 기판 또는 기판 상의 특정 물질층에 물리적, 전기적 손상을 야기시킬 수 있다.
물리적 손상의 예로서는, 플라즈마 발생 챔버에서 발생하는 이온들과 충돌되는 결정성의 기판 또는 특정 물질층의 표면이 비정질층으로 전환되기도 하고, 입사되는 이온들의 일부가 흡착되거나 충돌되는 물질층의 일부 성분만이 선택적으로 작용하여 식각되는 표면층의 화학적 조성이 변화되기도 하며, 표면층의 원자 결합이 충돌에 의해 파손되어 댕글링 결합(dangling bond)으로 되기도 한다. 이러한 댕글링 결합은 재료의 물리적 손상뿐 아니라 전기적 손상의 원인이 된다.
그 밖에 게이트 절연막의 차지업(chargeup) 손상이나 마스크, 예컨대, 포토레지스트의 차징(charging)에 기인한 폴리실리콘 노칭(notching) 등에 의한 전기적 손상을 야기시킨다. 또한, 이러한 물리적, 전기적 손상 이외에도 챔버 물질에 의한 오염이나 반응가스를 사용하는 경우는 반응가스에 의한 표면의 오염이 발생되기도 한다.
따라서, 고집적화가 요구되는 반도체 소자를 제조함에 있어서 식각 공정에서 물리적, 전기적 손상을 최소화할 수 있는 식각 공정의 개발이 요구되고 있다.
본 발명의 목적은 식각 방법을 제공하는 것이다.
본 발명의 다른 목적은 피식각물에 전기적, 물리적 손상을 최소화할 수 있는 식각 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 게이트 형성 시 금속 게이트, 게이트 절연막 및 기판의 손상을 최소화할 수 있는 식각 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 MOSFET(metal-oxide-semiconductor field-effect transistor)의 게이트 형성 시 금속 게이트, 예를 들어 TiN을 포함하는 금속 게이트, 고유전 물질, 예를 들어 HfO2을 포함하는 게이트 절연막, 및 기판, 예를 들어 실리콘 기판의 손상을 최소화할 수 있는 식각 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 화합물 반도체 소자의 제조를 위한 식각 공정에 있어서, 소자의 효율을 높이며 화합물 반도체층의 손상을 최소화할 수 있는 식각 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 2 이상의 박막의 적층구조를 포함하는 피식각물의 식각 방법이 제공된다. 상기 방법은 플라즈마 식각을 이용하는 건식 식각 단계; 중성빔 식각을 이용하는 중성빔 식각 단계; 및 중성빔 원자층 식각을 이용하는 중성빔 원자층 식각 단계 중에서 선택되는 2 이상의 식각 단계의 조합에 의해 수행한다.
상기 건식 식각 단계는 RIE(Reactive Ion Etching), ICP(Inducde Coupled Plasma) 및 CCP(Capacitor Coupled Plasma) 중에서 선택되는 어느 하나의 고밀도 플라즈마 식각 장치를 이용하여 수행할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 금속 게이트층을 중성빔 식각으로 식각하는 중성빔 식각 단계; 및 상기 금속 게이트층 하부의 게이트 절연막층을 중성빔 원자층 식각으로 식각하는 중성빔 원자층 식각 단계를 포함하는 식각 방법이 제공된다.
상기 중성빔 식각 단계 이전에, 마스크를 패턴으로 하여 상기 금속 게이트층 상부의 실리콘 게이트층을 건식 식각으로 식각하는 건식 식각 단계를 더 포함할 수 있다.
상기 건식 식각 단계 이전에, 기판 상에 상기 게이트 절연막층, 금속 게이트층 및 실리콘 게이트층을 순차적으로 적층하는 층 적층 단계; 및 상기 실리콘 게이트층 상에 마스크를 형성하는 마스크 형성 단계를 더 포함할 수 있다.
상기 건식 식각 단계는 RIE(Reactive Ion Etching), ICP(Inducde Coupled Plasma) 및 CCP(Capacitor Coupled Plasma) 중에서 선택되는 어느 하나의 고밀도 플라즈마 식각 장치를 이용하여 수행할 수 있다.
상기 실리콘 게이트층은 폴리실리콘(polysilicon)을 포함할 수 있고, 상기 금속 게이트층은 TiN를 포함할 수 있으며, 상기 게이트 절연막층은 고유전 물질을 포함할 수 있다.
상기 고유전 물질은 HfO2 일 수 있다.
상기 식각 방법은 MOSFET의 게이트를 형성하는 식각 공정에 적용될 수 있다.
상기 중성빔 식각 단계는 중성빔 식각 장치를 이용하여 식각하는 단계이고, 상기 중성빔 원자층 식각 단계는 중성빔 원자층 식각 장치를 이용하여 식각하는 단계일 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 화합물 반도체 발광소자의 제조를 위한 식각 방법이 제공된다. 상기 방법은 플라즈마를 이용한 건식 식각을 수행하여 p형 화합물 반도체층 및 발광층에 메사 식각 구조를 형성하는 단계; 및 중성빔 식각 또는 중성빔 원자층 식각을 수행하여 상기 메사 식각이 이루어진 상기 p형 화합물 반도체층의 상부에 요철구조를 형성하는 단계를 포함한다.
상기 p형 화합물 반도체층은 및 상기 발광층은 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체의 에피성장에 의해 형성된 것일 수 있다.
상술한 바와 같이 본 발명에 따르면, 피식각물에 포함된 2 이상의 박막의 각 특성 내지 물성의 변형을 최소화하는 식각 방법을 제공하는 효과가 있다.
구체적으로 본 발명에 따르면, 피식각물에 전기적 및 물리적 손상을 최소화할 수 있는 식각 방법을 제공할 수 있다.
일 예로, 게이트 형성 시 금속층, 게이트 절연막 및 기판의 손상을 최소화할 수 있다. 또한, MOSFET의 게이트 형성 시 금속층, 특히 TiN을 포함하는 금속층, 고유전 물질, 특히 HfO2을 포함하는 게이트 절연막 및 기판, 특히 실리콘 기판의 손상을 최소화할 수 있다. 또한, 화합물 반도체 소자의 제조를 위한 식각 공정에 있어서, 화합물 반도체층의 손상을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 식각 방법의 공정 순서를 보여주는 흐름도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 식각 방법을 이용하여 피식각물을 식각하는 개념을 설명한 개념도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 식각 방법에서 이용되는 식각 장치들의 개념을 설명하기 위한 개념도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 식각 방법을 실제 적용한 것을 보여주는 사진들이다.
도 5는 본 발명의 일 실시예에 따른 식각 방법의 효과를 보여주는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 식각 방법을 이용하여 식각된 화합물 반도체 발광소자의 개략도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 식각 방법을 이용하여 피식각물을 식각하는 개념을 설명한 개념도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 식각 방법에서 이용되는 식각 장치들의 개념을 설명하기 위한 개념도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 식각 방법을 실제 적용한 것을 보여주는 사진들이다.
도 5는 본 발명의 일 실시예에 따른 식각 방법의 효과를 보여주는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 식각 방법을 이용하여 식각된 화합물 반도체 발광소자의 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 식각 방법의 공정 순서를 보여주는 흐름도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 식각 방법을 이용하여 피식각물을 식각하는 개념을 설명한 개념도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 식각 방법에서 이용되는 식각 장치들의 개념을 설명하기 위한 개념도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 식각 방법을 실제 적용한 것을 보여주는 사진들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 식각 방법은 건식 식각 단계(S300), 중성빔 식각 단계(S400) 및 중성빔 원자층 식각 단계(S500)를 포함할 수 있다.
다만, 본 발명의 식각 방법은 도 1에서 예시된 공정 순서에 한정되지 않으며, 상기 건식 식각 단계(S300), 중성빔 식각 단계(S400) 및 중성빔 원자층 식각 단계(S500) 중에서 선택되는 2 이상의 식각 단계의 임의의 조합(식각 횟수 및 식각 순서에서의 임의의 조합을 포함함)에 의해서도 수행될 수 있다.
또한, 상기 식각 방법은 층 적층 단계(S100) 및 마스크 형성 단계(S200)를 더 포함할 수 있다. 본 명세서에 있어서 "층"은 "박막"과 혼용하여 사용될 수 있다.
일반적으로 식각 방법은 피식각물을 식각하는 공정들만을 포함한다. 그러므로 일반적인 의미에서의 본 발명의 식각 방법은 건식 식각 단계(S300), 중성빔 식각 단계(S400) 및 중성빔 원자층 식각 단계(S500) 중에서 선택되는 2 이상의 식각 단계를 포함할 수 있다. 그러나 본 발명에서는 더 넓은 의미에서의 식각 방법으로 상기 일반적인 식각 방법에 피식각물을 형성하는 공정 및 식각 공정에 이용되는 마스크를 형성하는 공정을 더 포함하는 것으로 가정하고 설명한다.
상기 층 적층 단계(S100)는 피식각물을 형성하는 단계라고 할 수 있다. 즉, 상기 층 적층 단계(S100)는 도 2a에 도시된 바와 같이 기판(100) 상에 게이트 절연막층(110), 금속 게이트층(120) 및 실리콘 게이트층(130)을 순차적으로 형성하는 단계일 수 있다. 이때, 상기 실리콘 게이트층(130)이 불필요하다면, 상기 실리콘 게이트층(130)은 생략될 수 있다.
상기 기판(100)은 P형, N형 또는 진성 실리콘으로 이루어진 기판일 수 있다. 또한 상기 기판(100)은 다결정 또는 단결정 실리콘으로 이루어진 기판일 수 있다.
상기 게이트 절연막층(110)은 고유전(high-k) 물질을 포함하여 이루어질 수 있다. 일 예로, 상기 고유전 물질은 HfO2 일 수 있다.
상기 금속 게이트층(120)은 도전성 물질, 예를 들어 금속 물질을 포함하여 이루질 수 있다. 상기 금속 물질은 TiN을 포함하는 물질일 수 있다.
상기 실리콘 게이트층(130)은 실리콘을 포함하는 물질로 이루어질 수 있다.
상기 층 적층 단계(S100)는 물리적 기상 증착 방법 또는 화학적 기상 증착 방법 등을 포함하여 어떠한 증착 방법으로 형성하여도 무방하다.
상기 마스크 형성 단계(S200)는 상기 게이트 절연막층(110), 금속 게이트층(120) 및 실리콘 게이트층(130)이 적층된 기판(100), 정확하게는 상기 실리콘 게이트층(130) 상에 패턴으로 이용되는 마스크(140)를 형성하는 단계일 수 있다.
상기 마스크(140)는 포토레지스트 공정을 이용하여 포토레지스트 패턴으로 이루어질 수도 있다.
상기 마스크(140)는 상기 게이트 절연막층(110), 금속 게이트층(120) 및 실리콘 게이트층(130)을 식각하는 기준이 되는 패턴으로서, 원하는 형태 및 크기로 적절히 선택하여 형성할 수 있다.
상기 건식 식각 단계(S300)는 도 2b에 도시된 바와 같이, 상기 실리콘 게이트층(130)을 식각하여 실리콘 게이트(132)를 형성하는 단계일 수 있다. 만일 상기에서 언급한 바와 같이 상기 실리콘 게이트층(130)을 형성하지 않은 경우에는 상기 건식 식각 단계(S300)는 생략될 수 있다.
상기 건식 식각 단계(S300)는, 예를 들어 고밀도 플라즈마 식각 장치를 이용하여 식각할 수 있다. 이때, 상기 고밀도 플라즈마 식각 장치는 RIE(Reactive Ion Etching), ICP(Inducde Coupled Plasma) 및 CCP(Capacitor Coupled Plasma) 중 어느 하나일 수 있다. 다만, 상기 건식 식각 단계(S300)는 상기 RIE, ICP 및 CCP를 포함하는 고밀도 플라즈마 식각 장치에 한정되지 않으며, 상기 실리콘 게이트층(130)을 식각할 수 있는 식각 장치 또는 식각 방법은 어떤 것을 이용하여도 무방하다. 다만, 상기 실리콘 게이트(132)에 악영향을 주는 식각 장치 또는 식각 방법은 이용하지 않는 것이 바람직하다.
상기 중성빔 식각 단계(S400)는 도 2c에 도시된 바와 같이 상기 금속 게이트층(120)을 식각하여 금속 게이트(122)를 형성하는 단계일 수 있다.
상기 중성빔 식각 단계(S400)는 도 3a에 도시된 중성빔 식각 장치(200)를 이용하여 식각할 수 있다.
상기 중성빔 식각 장치(200)는 플라즈마 소스(210), 제1그리드(220), 제2그리드(230), 제3그리드(240) 및 반사판(reflector)(250)을 포함할 수 있다.
상기 플라즈마 소스(210)는 유도 결합형 플라즈마 소스(inductively cooupled plasma source)가 이용될 수 있다. 예컨대, 상기 유도 결합형 플라즈마 소스는 6인치의 면적에 13.56.Mhz의 주파수를 가지는 RF 파워를 인가할 수 있다.
상기 플라즈마 소스(210)는 구체적으로 메인 챔버(212), RF 코일(214), 가스 주입구(216) 및 전원부(218)를 구비할 수 있다.
상기 메인 챔버(212)는 그 내부에 플라즈마를 발생시키는 공간을 제공하며, 그 하부는 상기 플라즈마에서 이온빔(260)(예컨대, 양이온의 유동)이 이후 설명될 제1그리드(220) 방향으로 추출되도록 개방되어 있을 수 있다.
상기 RF 코일(214)은 상기 메인 챔버(212)의 상부 표면상에 배치될 수 있으며, 상기 전원부(218)와 연결되어 상기 전원부(218)로부터 인가된 RF 파워로 상기 메인 챔버(212) 내부에서 플라즈마를 발생시키는 역할을 한다.
상기 가스 주입구(216)는 상기 메인 챔버(212)에 연결되며, 상기 메인 챔버(212) 내부로 플라즈마를 발생시킬 수 있는 소스 가스(source gas)를 포함하는 가스를 주입하는 역할을 한다.
상기 전원부(218)는 상기 RF 코일(214)과 전기적으로 연결되어, 상기에서 상술한 바와 같이 상기 RF 코일(214)에 파워를 제공하는 역할을 한다. 이때, 상기 전원부(218)는 메칭 박스(matching box)(미도시)와 연결되어 있을 수 있다.
상기 제1그리드(220)는 상기 메인 챔버(212)와 대응되도록 구비된다. 구체적으로 상기 제1그리드(220)는 상기 메인 챔버(212)의 하부에 일정 간격으로 이격되어 구비될 수 있다.
상기 제1그리드(220)는 상기 메인 챔버(212) 내부에 발생된 플라즈마로부터 이온빔(260)을 추출하는 역할을 한다. 즉, 상기 제1그리드(220)는 양 바이어스 전압(positive bias voltage)(222)이 인가되며, 상기 메인 챔버(212) 내부에 발생된 플라즈마로부터 이온빔(260)이 추출되어 가속된다. 이때, 상기 제1그리드(220)에 가해지는 양 바이어스 전압의 크기에 따라 상기 이온빔(260)의 가속 에너지가 결정된다. 상기 제1그리드(220)는 가속 그리드(acceleration grid)로 불릴 수 있다.
상기 제2그리드(230)는 상기 제1그리드(220)의 하부, 바람직하게는 일정 간격으로 이격되어 위치될 수 있다.
상기 제2그리드(230)는 상기 제1그리드(220)에 의해 추출된 이온빔(260)을 제어하는 역할을 한다. 즉, 상기 제2그리드(230)는 음 바이어스 전압(negative bias voltage)(232)이 인가되며, 상기 제1그리드(220)를 통과한 이온 빔(260)을 제어하는 역할을 한다. 상기 제2그리드(230)는 포커싱 그리드(focusing grid)일 수 있다.
상기 제3그리드(240)은 상기 제2그리드(230)의 하부, 바람직하게는 일정 간격으로 이격되어 위치될 수 있다.
상기 제3그리드(240)는 챔버 등에 접지(242)될 수 있다.
이때, 상기 제1그리드(220), 제2그리드(230) 및 제3그리드(240)는 각각 그래파이트(graphite)를 포함하는 재질로 이루어질 수 있다. 또한, 상기 제1그리드(220), 제2그리드(230) 및 제3그리드(240)는 각각 홀들(224,234,244)을 구비하고 있으며, 상기 홀들(224,234,244)을 통해 상기 이온 빔(260)이 통과할 수 있도록 상기 제1그리드(220), 제2그리드(230) 및 제3그리드(240)를 배열한다.
상기 반사판(250)은 상기 플라즈마에서 추출된 이온 빔(260), 정확하게는 양 이온을 중화시켜 주는 역할을 한다. 즉, 상기 이온 빔(260)이 상기 반사판(250)과 반응(ion-surface neutalization)하여 중성화되어 중성 빔(270)을 형성한다.
상기 반사판(250)은 상기 이온 빔(240)에 대해 경사지도록 구비된다. 이때, 상기 반사판(250)의 각도는 상기 반사판(250)의 표면에서의 반응, 즉, 상기 이온 빔(260)을 중성 빔(270)으로 변경시키는 반응 과정에서의 손실 정도 및 중성화율에 크게 영향을 주는 변수로, 바람직하게는 주로 5°의 경사를 이룬다. 또한 상기 반사판(250)은 상기 제1그리드(220), 제2그리드(230) 및 제3그리드(240)의 각각의 홀들(224,234,244)에 대응되도록, 바람직하게는 1:1로 정합되어 대응되도록 구비할 수 있다. 이는 상기 제1그리드(220), 제2그리드(230) 및 제3그리드(240)의 각각의 홀들(224,234,244)을 통과한 이온 빔(250)이 상기 반사판(250)과 반응 없이 통과하지 못하도록 하기 위해서이다. 이때, 상기 반사판(250)은 상기 홀들(224,234,244)의 크기에 따라 상기 반사판(250)의 각도로 계산하여 상기 반사판(250)의 너비를 조절해줄 수 있다.
한편, 도 3a에서는 상기 반사판(250)이 기판(미도시) 등이 안착되는 기재(substrate)(280)에 대해 수직하도록 배치되고, 이로 인해 상기 플라즈마 소스(210), 제1그리드(220), 제2그리드(230) 및 제3그리드(240)가 경사진 것으로 도시하고 있으나, 상기 기재(280) 및 반사판(250)이 경사지고, 상기 플라즈마 소스(210), 제1그리드(220), 제2그리드(230) 및 제3그리드(240)는 수직하여 구비될 수도 있다.
또한 도 3a에 도시된 상기 중성빔 식각 장치(200)는 그 구성 요소인 상기 플라즈마 소스(210), 제1그리드(220), 제2그리드(230), 제3그리드(240) 및 반사판(250) 만을 도시하고 있으나, 상기 플라즈마 소스(210), 제1그리드(220), 제2그리드(230), 제3그리드(240) 및 반사판(250)을 수용하는 외부 챔버(미도시)를 더 구비할 수 있고, 상기 외부 챔버(미도시)에 연결되며, 상기 외부 챔버(미도시) 내부를 배기할 수 있는 진공 펌프(미도시)를 더 구비할 수 있다.
상기 중성빔 식각 단계(S400)는 상기 중성빔 식각 장치(200)의 중성빔을 이용하여 피식각물을 식각하는 공정이다. 상기 중성빔 식각 단계(S400)는 중성빔으로 피식각물을 식각함으로써, 상기 피식각물에 전기적 기계적 손상을 최소화할 수 있을 뿐만 아니라 식각 특성이 우수해진다.
상기 중성빔 식각 장치(200)로 식각된 금속 게이트(122)는 그 측면이 거의 수직하도록 식각되고 하부의 게이트 절연층(110)이 거의 손상 받지 않는다. 즉, 상기 중성빔 식각 단계(S400)는 리엑티브 이온(reactive ion)을 제거한 중성빔을 이용하여 상기 금속 게이트층(120)을 식각함으로써 상기 금속 게이트(122)의 식각 형상은 수직한 식각 형상을 가지며, 종래 식각 방법(예컨대, RIE 등과 같은 고밀도 플라즈마 장치를 이용하여 식각하는 방법)에서 발생되기 쉬운 오버 에칭(over etching), 언더 컷(under cut), 차지 트랩(charge trap) 및 식각 잔류물 발생 등의 문제가 발생하지 않게 된다.
도 4a는 상기 중성빔 식각 장치(200)를 이용하여 금속 게이트(122)를 형성한 후의 SEM 사진을 도시한 것으로, 도 4a에서 보는 바와 같이 상기 금속 게이트(122)의 측벽이 거의 수직한 상태인 것을 알 수 있다. 이와 같이 상기 중성빔 식각 장치(200)를 이용하여 상기 금속 게이트(122)를 형성하면, 식각 특성이 우수한 금속 게이트(122)를 형성할 수 있다.
상기 중성빔 원자층 식각 단계(S500)는 도 2d에 도시된 바와 같이 상기 게이트 절연막층(110)을 식각하여 게이트 절연막(112)를 형성하는 단계일 수 있다.
상기 중성빔 원자층 식각 단계(S500)는 도 3b에 도시된 중성빔 원자층 식각 장치(300)를 이용하여 식각할 수 있다.
상기 중성빔 원자층 식각 장치(300)는 중성빔 소스(310), 오토메틱 셔터(automatic shutter)(320) 및 샤워 링(shower ring)(330)을 포함할 수 있다.
상기 중성빔 원자층 식각 장치(300)는 기재(340) 및 외부 챔버(350)를 더 포함할 수 있다.
상기 중성빔 소스(310)는 기본적으로 도 3a를 참조하여 설명한 상기 중성빔 식각 장치(200)의 상기 플라즈마 소스(210), 제1그리드(220), 제2그리드(230), 제3그리드(240) 및 반사판(250)으로 이루어져 있으므로 자세한 설명을 생략한다. 다만, 상기 중성빔 소스(310)는 상기 중성빔 소스(310)의 상부에 이그니터(312)를 더 포함하고 있다는 점에서 차이가 있다. 상기 이그니터(312)는 제2공정 가스를 주입하기 위한 구성이며, 상기 이그니터(312)를 통해 상기 제2공정 가스를 주입함으로써 상기 중성빔 소스(310)에서 생성되는 플라즈마의 온/오프(on/off)가 빠른 시간에 동작될 수 있게 하였다.
상기 오토메틱 셔터(320)는 상기 중성빔 소스(310)의 하부에 위치, 바람직하게는 상기 중성빔 소스(310)와 상기 기재(substrate)(340) 사이에 위치할 수 있다.
상기 오토메틱 셔터(320)는 상기 중성빔 소스(310)에서 발생된 중성빔이 상기 기재(340)(정확하게는 상기 기재(340) 상에 안착된 기판(미도시)) 상에 조사되는 시간을 조절하는 기능을 한다.
상기 샤워 링(330)은 상기 오토메틱 셔터(320)의 하부, 정확하게는 상기 오토메틱 셔텨(320)와 기재(340) 사이에 위치할 수 있다.
상기 샤워 링(330)은 상기 기재(340)의 표면(정확하게는 상기 기재(340) 상에 안착된 기판(미도시)의 표면) 상에 제1공정 가스를 공급하는 역할을 한다.
상기 외부 챔버(350)는 상기 중성빔 소스(310), 오토메틱 셔터(320), 샤워 링(330) 및 기재(340)를 수용하면서 외부로부터 그 내부를 밀폐하는 역할을 한다. 상기 외부 챔버(350)는 상기 외부 챔버(350) 내부를 배기하는 진공 펌프(미도시)로 연결된 배기구(352)를 포함할 수 있다. 이때 상기 도 3a를 참조하여 설명한 외부 챔버(미도시)도 상기 도 3b을 참조하여 설명한 외부 챔버(350)와 동일한 형태로 구비될 수 있다.
상기 중성빔 원자층 식각 단계(S500)는 상기 중성빔 원자층 식각 장치(300)의 중성빔을 이용하여 피식각물을 식각하는 공정이다. 상기 중성빔 원자층 식각 단계(S500)는 중성빔 및 제1공정 가스를 이용하여 피식각물을 식각함으로써, 상기 피식각물에 전기적 기계적 손상을 최소화할 수 있을 뿐만 아니라 식각 특성이 우수해진다.
상기 중성빔 원자층 식각 장치(300)로 식각된 게이트 절연막(112)은 식각 특성이 우수해진다. 즉, 상기 중성빔 원자층 식각 단계(S500)는 리엑티브 이온(reactive ion)을 제거한 중성빔과 제1공정 가스를 이용하여 상기 게이트 절연막층(110)을 식각함으로써, 종래 식각 방법(예컨대, RIE 등과 같은 고밀도 플라즈마 장치를 이용하여 식각하는 방법)에서 발생되기 쉬운 오버 에칭(over etching), 언더 컷(under cut), 차지 트랩(charge trap) 및 식각 잔류물 발생 등의 문제가 발생하지 않게 된다.
도 4b는 상기 중성빔 원자층 식각 장치(300)를 이용하여 게이트 절연막(112)를 형성한 후의 SEM 사진을 도시한 것으로, 도 4b에서 보는 바와 같이 상기 게이트 절연막(112) 이외의 다른 영역에는 상기 게이트 절연막층(110)이 전혀 남아있지 않고 하부의 기판(100)을 노출시키는 것을 보여 주고 있다. 또한 상기 게이트 절연막층(110)을 식각할 때, 상기 게이트 절연막층(110) 하부의 기판(100)은 전혀 손상(예컨대, 오버 에칭)되지 않은 것을 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 식각 방법의 효과를 보여주는 그래프로, 플라즈마 식각, 습식 식각, 중성빔 원자층 식각 및 중성빔 식각/중성빔 원자층 식각으로 각각 MOSFET를 형성한 후, 게이트 누설 전류(gate leakage current)를 측정한 결과, 본 발명의 일 실시예에 따른 식각 방법, 즉, 중성빔 식각/중성빔 원자층 식각으로 MOSFET를 형성한 경우 그 게이트 누설 전류가 다른 식각에 의한 MOSFET 보다 더 개선됨을 확인할 수 있다. 이는 상기 중성빔 식각 및 중성빔 원자층 식각으로 각각 금속 게이트(122) 및 게이트 절연막(112)을 형성함으로써 기존의 식각 방법에서 발생되기 쉬운 오버 에칭(over etching), 언더 컷(under cut), 차지 트랩(charge trap) 및 식각 잔류물 발생 등과 같은 PID(plasma induced damage)가 발생되지 않거나 개선된 것으로 보인다.
도 6은 본 발명의 일 실시예에 따른 식각 방법을 이용하여 식각된 화합물 반도체 발광소자(600)의 개략도이다. 상기 발광소자는 기판(610) 상에 순차 적층된 n형 화합물 반도체층(620), 발광층(다중양자우물층, MQW)(630), 상부에 요철 구조(642)가 형성된 p형 화합물 반도체층(640) 및 전류확산층(650)을 포함하며, 상기 전류확산층(650) 및 상기 n형 화합물 반도체층(620) 상에는 각각 p형 전극(660) 및 n형 전극(670)이 형성된다.
상기 화합물 반도체층들(620, 640) 및 상기 발광층(630)은 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체의 에피성장(epitaxial growth)에 의해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 식각 방법을 상기 발광소자에 적용함에 있어서, 상기 p형 화합물 반도체층 및 상기 발광층(MQW층)의 메사 식각 구조는 플라즈마를 이용한 건식 식각을 수행하여 형성할 수 있으며, p형 화합물 반도체층 상부의 요철구조는 중성빔 식각 또는 중성빔 원자층 식각을 수행하여 형성할 수 있다. 상기 요철구조는, 예를 들어 홀 패턴(hole pattern)일 수 있으며, 상기 p형 화합물 반도체 상부에 광결정(photonic crystal)을 형성함으로써 소자의 광 추출 효율을 향상시킬 수 있다.
이에 따르면, 상기 메사 구조는 플라즈마를 이용한 건식 식각(예를 들어, ICP)을 통해 신속하게 형성될 수 있다. 한편, 상기 요철구조는 중성빔 식각 또는 중성빔 원자층 식각을 통해 수행되므로, 고밀도 플라즈마인 ICP 방법을 사용하는 경우 보다 p형 화합물 반도체층(630)에 물리적, 전기적 손상을 최소화하여 디바이스의 특성 저하 및 소멸을 방지할 수 있다.
이상 본 발명을 상기 실시예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 기판 110 : 게이트 절연막층
120 : 금속 게이트층 130 : 실리콘 게이트층
140 : 마스크 200 : 중성빔 식각 장치
210 : 플라즈마 소스 220 : 제1 그리드
230 : 제2 그리드 240 : 제3 그리드
250 : 반사판 260 : 이온 빔
270 : 중성 빔 280 : 기재
300 : 중성빔 원자층 식각 장치 310 : 중성 빔 소스
320 : 오토메틱 셔터 330 : 샤워 링
340 : 기재 350 : 외부 챔버
600 : 발광소자 610 : 기판
620 : n형 화합물 반도체층 630 : 발광층
640 : p형 화합물 반도체층 642 : 요철 구조
650 : 전류확산층 660 : p형 전극
670 : n형 전극
120 : 금속 게이트층 130 : 실리콘 게이트층
140 : 마스크 200 : 중성빔 식각 장치
210 : 플라즈마 소스 220 : 제1 그리드
230 : 제2 그리드 240 : 제3 그리드
250 : 반사판 260 : 이온 빔
270 : 중성 빔 280 : 기재
300 : 중성빔 원자층 식각 장치 310 : 중성 빔 소스
320 : 오토메틱 셔터 330 : 샤워 링
340 : 기재 350 : 외부 챔버
600 : 발광소자 610 : 기판
620 : n형 화합물 반도체층 630 : 발광층
640 : p형 화합물 반도체층 642 : 요철 구조
650 : 전류확산층 660 : p형 전극
670 : n형 전극
Claims (12)
- 삭제
- 삭제
- 삭제
- 마스크를 패턴으로 하여 실리콘 게이트층을 플라즈마 식각으로 식각하는 건식 식각 단계;
상기 실리콘 게이트층 하부의 금속 게이트층을 중성빔 식각으로 식각하는 중성빔 식각 단계; 및
상기 금속 게이트층 하부의 게이트 절연막층을 중성빔 원자층 식각으로 식각하는 중성빔 원자층 식각 단계를 포함하는 식각 방법. - 제4항에 있어서,
상기 건식 식각 단계 이전에,
기판 상에 상기 게이트 절연막, 금속 게이트층 및 실리콘 게이트층을 순차적으로 적층하는 층 적층 단계; 및
상기 실리콘 게이트층 상에 마스크를 형성하는 단계를 더 포함하는 식각 방법. - 제4항에 있어서,
상기 건식 식각 단계는 RIE(Reactive Ion Etching), ICP(Inducde Coupled Plasma) 및 CCP(Capacitor Coupled Plasma) 중에서 선택되는 어느 하나의 고밀도 플라즈마 식각 장치를 이용하여 수행하는 식각 방법. - 제4항에 있어서,
상기 실리콘 게이트층은 폴리실리콘(polysilicon)을 포함하고, 상기 금속 게이트층은 TiN를 포함하고, 상기 게이트 절연막은 고유전 물질을 포함하는 식각 방법. - 제7항에 있어서,
상기 고유전 물질은 HfO2인 것을 특징으로 하는 식각 방법. - 삭제
- 삭제
- 화합물 반도체 발광소자의 제조를 위한 식각 방법에 있어서,
플라즈마를 이용한 건식 식각을 수행하여 p형 화합물 반도체층 및 발광층에 메사 식각 구조를 형성하는 단계; 및
중성빔 식각 또는 중성빔 원자층 식각을 수행하여 상기 메사 식각이 이루어진 상기 p형 화합물 반도체층의 상부에 요철구조를 형성하는 단계를 포함하는 식각 방법. - 제11항에 있어서,
상기 p형 화합물 반도체층은 및 상기 발광층은 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체의 에피성장에 의해 형성된 것인 식각 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017835 | 2010-02-26 | ||
| KR20100017835 | 2010-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110098694A KR20110098694A (ko) | 2011-09-01 |
| KR101188506B1 true KR101188506B1 (ko) | 2012-10-08 |
Family
ID=44952142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110018142A KR101188506B1 (ko) | 2010-02-26 | 2011-02-28 | 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101188506B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102396275B1 (ko) * | 2020-06-05 | 2022-05-09 | 성균관대학교산학협력단 | 반도체 발광소자 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408137B1 (ko) * | 2001-11-26 | 2003-12-06 | 학교법인 성균관대학 | 중성빔을 이용한 층대층 식각장치 및 식각방법 |
-
2011
- 2011-02-28 KR KR1020110018142A patent/KR101188506B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408137B1 (ko) * | 2001-11-26 | 2003-12-06 | 학교법인 성균관대학 | 중성빔을 이용한 층대층 식각장치 및 식각방법 |
Non-Patent Citations (1)
| Title |
|---|
| 논문(Min, K.S. et al., Electron Devices Meeting (IEDM), 2009 IEEE International, 2009.12.09.)* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110098694A (ko) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11410860B2 (en) | Process chamber for etching low k and other dielectric films | |
| US9570317B2 (en) | Microelectronic method for etching a layer | |
| US9165786B1 (en) | Integrated oxide and nitride recess for better channel contact in 3D architectures | |
| TWI673752B (zh) | 電漿裝置 | |
| US8497213B2 (en) | Plasma processing method | |
| TWI458008B (zh) | 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統 | |
| US20170323825A1 (en) | Etching method | |
| TWI476862B (zh) | 利用氣體團簇離子束成長製程形成渠溝隔離之方法 | |
| TWI695436B (zh) | 以高密度低能量電漿進行半導體表面的介面處理 | |
| US20160042968A1 (en) | Integrated oxide and si etch for 3d cell channel mobility improvements | |
| US20140367699A1 (en) | Method for fabricating semiconductor device and the semiconductor device | |
| US9640385B2 (en) | Gate electrode material residual removal process | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| US20180158684A1 (en) | Method of processing target object | |
| US6794303B2 (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| KR20190037341A (ko) | 원하는 피쳐를 얻기 위해 에칭 프로세싱 중에 ulk 물질을 손상으로부터 보호하기 위한 제조 방법 | |
| KR102514465B1 (ko) | 유전체 재료를 증착하기 위한 방법들 | |
| TW201517122A (zh) | 將用於離子植入製程之硬光罩層圖案化的方法 | |
| CN110890263A (zh) | 干法清洗设备和干法清洗方法 | |
| KR20200019581A (ko) | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 | |
| US20040214448A1 (en) | Method of ashing a photoresist | |
| KR101188506B1 (ko) | 식각 방법 | |
| CN114885614B (zh) | 用于蚀刻用于半导体应用的材料层的方法 | |
| KR20110098693A (ko) | 저손상 공정을 위한 차세대 나노소자용 식각 장비 | |
| KR102087198B1 (ko) | 상단 플레이트가 비-산소 함유 재료로 형성되어 있는 챔버를 사용하는 에칭 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150703 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |