KR101186092B1 - Ｌｃｄ 시간 및 공간 디더링 - Google Patents
Ｌｃｄ 시간 및 공간 디더링 Download PDFInfo
- Publication number
- KR101186092B1 KR101186092B1 KR1020117020666A KR20117020666A KR101186092B1 KR 101186092 B1 KR101186092 B1 KR 101186092B1 KR 1020117020666 A KR1020117020666 A KR 1020117020666A KR 20117020666 A KR20117020666 A KR 20117020666A KR 101186092 B1 KR101186092 B1 KR 101186092B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- frame
- pixel
- driving
- intensity level
- Prior art date
Links
- 230000002123 temporal effect Effects 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 74
- 238000010586 diagram Methods 0.000 description 16
- 239000003086 colorant Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 7
- 230000000007 visual effect Effects 0.000 description 6
- 230000003278 mimic effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000006855 networking Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000009877 rendering Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100127285 Drosophila melanogaster unc-104 gene Proteins 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
- G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
디스플레이(14) 내의 픽셀들의 시간 디더링을 위한 방법 및 시스템이 개시된다. 픽셀들의 디더링은 6 비트 디스플레이로부터의 8 비트 컬러의 모방을 가능하게 할 수 있다. 더욱이, 픽셀들의 디더링은 픽셀 디더링 동안에 수행되는 픽셀 반전 기술들에 의해 생성되는 간섭으로부터 발생할 수 있는 표시 아티팩트들을 최소화하기 위해 특정 패턴을 따르도록 선택될 수 있다. 특정 디더링 패턴들의 이용을 포함하는 선택적인 디더링 기술들의 적용을 통해, 이미지의 표시 동안의 픽셀 반전 기술들로부터의 간섭을 통한 표시 아티팩트들의 발생이 최소화될 수 있다.
Description
본 발명은 일반적으로 픽셀 반전 기술들을 이용하는 디스플레이에 적용될 때 디스플레이 내의 픽셀들의 디더링을 통해 생성되는 아티팩트들을 최소화하는 것에 관한 것이다.
본 섹션은 독자에게 아래에 설명 및/또는 청구되는 본 발명의 다양한 양태들과 관련될 수 있는 기술의 다양한 양태들을 소개하는 것을 의도한다. 본 설명은 독자에게 본 발명의 다양한 양태들의 더 나은 이해를 돕기 위한 배경 정보를 제공하는 데 도움이 될 것으로 생각된다. 따라서, 이러한 설명들은 종래 기술의 시인으로서가 아니라 그러한 시각에서 읽혀져야 한다는 것을 이해해야 한다.
액정 디스플레이들(LCDs)은 일반적으로 텔레비전, 컴퓨터 및 핸드헬드 장치(예를 들어, 셀룰러 전화, 오디오 및 비디오 플레이어, 게이밍 시스템 등)와 같은 소비자 전자 장치들을 포함하는 다양한 전자 장치들을 위한 스크린 또는 디스플레이로서 사용된다. 이러한 LCD 장치들은 통상적으로 다양한 전자 상품들에서 사용하기에 적합한 비교적 얇고 가벼운 패키지의 평면 디스플레이를 제공한다. 게다가, 통상적으로 이러한 LCD 장치들은 비교되는 디스플레이 기술들보다 적은 전력을 사용하며, 따라서 배터리 급전 장치들에서 또는 전력 사용을 최소화하는 것이 바람직한 기타 상황들에서 사용하기에 적합해진다.
LCD 장치들은 통상적으로 행들 및 열들 내에 배열된 수천(또는 수백만) 개의 픽처 요소, 즉 픽셀을 포함한다. LCD 장치의 임의의 주어진 픽셀에 대해, LCD 상에서 볼 수 있는 광의 양은 픽셀에 인가되는 전압에 의존한다. 그러나, 단일 직류(DC) 전압의 인가는 결국 디스플레이의 픽셀들을 손상시킬 수 있다. 따라서, 그러한 가능한 손상을 방지하기 위하여, LCD들은 통상적으로 픽셀들에 인가되는 전압을 각각의 픽셀에 대한 양 및 음의 DC 값들 사이에서 교대 또는 반전시킨다.
주어진 픽셀에 주어진 컬러를 디스플레이하기 위하여, LCD 장치는 24비트의 이미지 데이터를 수신할 수 있으며, 8비트의 데이터는 적색, 녹색 및 청색의 원색들 각각에 대응한다. 그러나, 이러한 디스플레이들의 전이 시간이 증가함에 따라, 24비트의 데이터를 수신하는 픽셀들은 새로운 컬러로 충분히 빠르게 전이하지 못할 수 있으며, 이는 이미지 상에 "모션 블러링(motion blurring)"이라고 하는 원하지 않는 효과를 유발할 수 있다. 이러한 모션 블러링을 최소화하기 위하여, LCD의 응답 시간이 향상될 수 있다. LCD의 응답 시간을 향상시키는 한 가지 방법은 8비트 대신에 원색들 각각에 대응하는 6비트의 데이터를 수신하는 것을 포함할 수 있다.
컬러들에 대응하는 데이터 비트들의 감소는 LCD의 픽셀들이 하나의 레벨에서 다른 레벨로 더 빠르게 전이하게 할 수 있지만, 각각의 픽셀이 렌더링할 수 있는 레벨들(즉, 컬러들)의 수를 줄일 수도 있다. 이러한 레벨들의 감소를 극복하기 위하여, 픽셀들의 디더링이 수행될 수 있다. 픽셀들의 디더링은 실제로는 어떠한 픽셀도 원하는 컬러를 표시하고 있지 않을 수 있는 경우에도 인접 픽셀들의 그룹에 약간씩 다른 색조들을 적용하여 사람의 눈을 "속임"으로써 원하는 컬러를 인식하게 하는 것을 포함할 수 있다.
디더링의 이용은 6비트 컬러 데이터를 수신하는 LCD들이 8비트 컬러 데이터 LCD들에 의해 달성될 수 있는 컬러들을 모방하게 할 수 있다. 그러나, 디더링의 이용은 전술한 LCD 반전 기술들과 더불어 LCD 상에서 가시적인 아티팩트들을 생성할 수 있다. 따라서, LCD의 반전 기술들과 충돌하지 않는 디더링 기술들이 필요하다.
소정의 개시되는 실시예들에 상응하는 소정의 양태들이 아래에 설명된다. 이러한 양태들은 단지 독자에게 본 발명의 간단한 개요를 제공하기 위해 설명되며, 이러한 양태들은 본 발명 또는 청구항들의 범위를 한정하는 것을 의도하지 않는다는 것을 이해해야 한다. 사실상, 본 발명 및 청구항들은 아래에 설명되지 않을 수도 있는 다양한 양태들을 포함할 수 있다.
본 발명은 LCD 내의 디더링 기술들의 통합에 관한 것이다. 디더링 기술들은 LCD에 대한 반전 기술들과의 충돌을 줄여 LCD 상에 표시되는 가시적인 아티팩트들을 줄이도록 동작할 수 있다. 디더링 기술들은 픽셀들의 이차원 그리드 전역에서의 단일 픽셀 강도 레벨의 회전을 포함할 수 있으며, 따라서 단일 픽셀 강도 레벨은 동일 전압, 즉 항상 양이거나 항상 음인 전압으로 일관되게 구동된다. 디더링 기술들은 또한 픽셀들의 이차원 그리드에서 이중 픽셀 강도 레벨들을 사용하는 상황들을 위한 4 프레임 회전 스킴의 사용을 포함할 수 있다. 디더링 기술들은 LCD의 2 도트 반전 방법과 연계하여 이용될 수도 있다.
본 발명의 이점들은 아래의 상세한 설명을 읽고, 아래의 도면들을 참조할 때 명확해질 것이다.
도 1은 일 실시예에 따른 전자 장치의 사시도.
도 2는 일 실시예에 따른 전자 장치의 컴포넌트들의 간단한 블록도.
도 3은 일 실시예에 따른 도 2의 디스플레이 제어 논리의 컴포넌트들의 간단한 블록도.
도 4는 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 5는 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 6은 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 7은 일 실시예에 따른 4개 프레임에 걸치는 시간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 8은 일 실시예에 따른 2개 프레임에 걸치는 시간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 9는 일 실시예에 따른 2개 프레임에 걸치는 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 10은 일 실시예에 따른 2개 프레임에 걸치는 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 11은 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 12는 일 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 13은 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 14는 다른 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 15는 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 16은 다른 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 1은 일 실시예에 따른 전자 장치의 사시도.
도 2는 일 실시예에 따른 전자 장치의 컴포넌트들의 간단한 블록도.
도 3은 일 실시예에 따른 도 2의 디스플레이 제어 논리의 컴포넌트들의 간단한 블록도.
도 4는 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 5는 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 6은 일 실시예에 따른 공간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 7은 일 실시예에 따른 4개 프레임에 걸치는 시간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 8은 일 실시예에 따른 2개 프레임에 걸치는 시간 디더링을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 9는 일 실시예에 따른 2개 프레임에 걸치는 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 10은 일 실시예에 따른 2개 프레임에 걸치는 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 11은 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 12는 일 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 13은 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 14는 다른 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 15는 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
도 16은 다른 실시예에 따른 시간 디더링과 연계하여 2 도트 반전을 이용하는 픽셀들의 이차원 그리드의 간단한 도면.
본 발명은 일반적으로 LCD에 대한 2 도트 반전 방법과 연계하여 이용되는 디더링 기술들에 관한 것이다. 디더링 기술들은, 실제로는 어떠한 픽셀 또는 서브픽셀도 원하는 컬러를 표시하고 있지 않을 수 있음에도 불구하고 (2x2 프레임과 같은) 픽셀들 또는 서브픽셀들의 소그룹이 다양한 색조들로 구동되어 전반적인 원하는 컬러를 모방할 수 있게 하는 공간 디더링과, (2x2 프레임과 같은) 픽셀들 또는 서브픽셀들의 소그룹의 강도들이 픽셀들 또는 서브픽셀들의 소그룹 내에 프레임별로 배열될 수 있게 하는 시간 디더링의 조합을 포함할 수 있다. 이러한 공간 및 시간 디더링의 조합은 픽셀들 또는 서브픽셀들의 소그룹 전역에서의 선택된 강도의 회전을 포함하여, 선택된 강도 레벨이 동일 전압, 예를 들어 항상 양이거나 항상 음인 전압으로 일관되게 구동되게 함으로써, 픽셀들 또는 서브픽셀들에 적용되는 다양한 반전 기술들과 부합할 수 있으며, 다수의 프레임에 걸쳐 전반적인 강도 값을 근사화(approximation)할 수 있다. 디더링 기술들은 양 및 음의 전압 값들에 걸치는 이중 강도 레벨들의 회전도 포함하며, 2 도트 반전과 같은 다양한 반전 기술들과의 충돌과 관련된 수평선 아티팩트들을 줄일 수 있다.
이러한 특징들을 기억하면서, LCD의 2 도트 반전과의 충돌을 줄이는 픽셀들의 디더링을 이용하는 LCD 디스플레이들을 사용하는 적절한 전자 장치들에 대한 일반적인 설명이 아래에 제공된다. 일 실시예에 따른 전자 장치(10)의 일례가 도 1에 도시되어 있다. 도 1에 도시된 실시예를 포함하는 일부 실시예들에서, 장치(10)는 (랩탑, 노트북 또는 태블릿 컴퓨터와 같은) 휴대용 컴퓨터와 같은 휴대용 전자 장치일 수 있다. 또한, 다른 전자 장치들은 시청 가능한 미디어 플레이어, 셀룰러 폰, 개인용 데이터 오거나이저 등을 포함할 수 있다. 더욱이, 소정 실시예들은 휴대용 전자 장치와 관련하여 설명되지만, 현재 개시되는 기술들은 데스크탑 컴퓨터와 같이 그래픽 데이터를 렌더링할 수 있는 다른 전자 장치들 및 시스템들의 광범위한 어레이에도 적용될 수 있다는 점에 유의해야 한다.
소정 실시예들에서, 컴퓨터 형태의 전자 장치(10)는 캘리포니아, 쿠퍼티노의 애플사로부터 입수할 수 있는 MacBook®, MacBook® Pro, MacBook Air®, iMac®, Mac® mini 또는 Mac Pro®의 일 모델일 수 있다. 예를 들어, 도 1에 도시된 랩탑 컴퓨터 형태의 전자 장치(10)는 하우징(12), 디스플레이(14), 입력 구조들(16) 및 입출력 포트들(18)을 포함할 수 있다.
하우징(12)은 플라스틱, 금속, 합성 재료 또는 다른 적절한 재료, 또는 이들의 임의 조합으로 형성될 수 있다. 하우징(12)은 전자 장치(10)의 내부 컴포넌트들을 물리적 손상으로부터 보호할 수 있으며, 또한 내부 컴포넌트들을 전자기 간섭(EMI)으로부터 차폐할 수 있다. 디스플레이(14)는 하우징(12)에 동작 가능하게 접속될 수 있다.
디스플레이(14)는 액정 디스플레이(LCD)(20)를 포함할 수 있다. 디스플레이(14)는 전자 장치(10) 상에서 실행되는 각각의 운영 체제 및 애플리케이션 인터페이스들을 표시하고, 그리고/또는 전자 장치(10)의 동작과 관련된 데이터, 이미지 또는 다른 시각 출력들을 표시하는 데 사용될 수 있다.
전자 장치(10)의 입력 구조들(16)은 장치의 동작 모드, 출력 레벨, 출력 타입 등을 제어하는 것 등에 의해 장치(10)를 제어할 수 있다. 전자 장치(10)의 실시예들은 버튼, 스위치, 제어 패드, 키보드 또는 임의의 다른 적절한 입력 구조들을 포함하는 임의 수의 입력 구조들(16)을 포함할 수 있다. 입력 구조들(16)은 전자 장치(10)의 기능들 및/또는 전자 장치(10)에 접속되거나 그에 의해 사용되는 임의의 인터페이스들 및 장치들을 제어하도록 동작할 수 있다. 일 실시예에서, 입력 구조들(16) 중 하나 이상은 사용자가 디스플레이(14)의 휘도를 증감하게 할 수 있다.
도시된 바와 같이, 장치(10)는 추가적인 장치들의 접속을 가능하게 하기 위한 다양한 입력 및 출력 포트들(18)도 포함할 수 있다. 예를 들어, 장치(10)는 헤드폰 및 헤드셋 잭, 유니버설 직렬 버스(USB) 포트, IEEE-1394 포트, 이더넷 및 모뎀 포트, AC 및/또는 DC 전력 커넥터 등을 포함할 수 있다. 게다가, 전자 장치(10)는 입력 및 출력 포트들(18)을 이용하여, 모뎀, 네트워킹된 컴퓨터들, 프린터들, 외부 저장 장치들 등과 같은 임의의 다른 장치에 접속하고, 데이터를 송수신할 수 있다. 예를 들어, 일 실시예에서, 전자 장치(10)는 USB 접속을 통해 iPod®에 접속하여 미디어 파일들과 같은 데이터 파일들을 송수신할 수 있다.
전자 장치(10)가 LCD(20)를 포함하는 실시예들에서, LCD(20)는 통상적으로 픽처 요소들(즉, 픽셀들)의 어레이 또는 행렬을 포함할 수 있다. 동작시, LCD(20)는 일반적으로 각각의 픽셀에 배치된 액정의 배향을 제어하여 각각의 픽셀을 통과하는 광의 투과율을 조정함으로써 각각의 픽셀에 의해 방출되는 광의 양을 제어하도록 동작한다. LCD(20)가 컬러 디스플레이인 실시예들에서, 각각의 픽셀은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀과 같은 서브픽셀들의 그룹을 포함할 수 있다. (대응하는 액정들의 조정에 의해) 각각의 서브픽셀을 통과하도록 허용되는 광의 강도, 및 그의 다른 인접하는 서브픽셀들로부터 방출되는 광과의 결합은 디스플레이를 보는 사용자에 의해 어떠한 컬러(들)가 인식될지를 결정한다.
전자 장치(10)의 동작에 적합한 내부 컴포넌트들의 예가 도 2에 도시되어 있다. 도 2는 전자 장치(10) 내에 존재할 수 있고, 장치(10)가 본 명세서에 설명되는 기술들에 따라 기능하게 할 수 있는 컴포넌트들을 나타내는 블록도이다. 이 분야의 통상의 기술자들은 도 2에 도시된 다양한 기능 블록들이 (회로를 포함하는) 하드웨어 요소들, (컴퓨터 판독 가능 매체 상에 저장된 컴퓨터 코드를 포함하는) 소프트웨어 요소들 또는 하드웨어 및 소프트웨어 요소들 양자의 조합을 포함할 수 있다는 것을 알 것이다. 도 2는 특정 구현의 일례일 뿐이고, 장치(10) 내에 존재할 수 있는 컴포넌트들의 타입들을 예시하는 것을 의도할 뿐이라는 점에도 유의해야 한다. 예를 들어, 현재 설명되는 실시예에서, 이러한 컴포넌트들은 전술한 바와 같은 디스플레이(14), 입력 구조들(16) 및 I/O 포트들(18)을 포함할 수 있다. 게다가, 컴포넌트들은 하나 이상의 프로세서(22), 메모리 장치(24), 비휘발성 저장 장치(26), 확장 카드(들)(28), 네트워킹 장치(30), 전원(32) 및 디스플레이 제어 논리(34)를 포함할 수 있다. 요소들(16, 18, 22-34)은 디스플레이(14)에 결합될 수 있는 하우징(12)의 내측에 배치될 수 있다.
프로세서(들)(22)는 전자 장치(10)의 운영 체제, 프로그램들, 사용자 및 애플리케이션 인터페이스들 및 임의의 다른 기능들을 실행하기 위한 처리 능력을 제공할 수 있다. 프로세서(들)(22)는 하나 이상의 "범용" 마이크로프로세서, 하나 이상의 특수 목적 마이크로프로세서 및/또는 ASIC 또는 이러한 처리 컴포넌트들의 소정 조합과 같은 하나 이상의 마이크로프로세서를 포함할 수 있다. 예를 들어, 프로세서(22)는 하나 이상의 축소 명령어 세트(RISC) 프로세서는 물론, 그래픽 프로세서, 비디오 프로세서, 오디오 프로세서 및/또는 관련 칩셋도 포함할 수 있다.
프로세서(들)(22)에 의해 처리될 명령어들 또는 데이터는 메모리(24)와 같은 컴퓨터 판독 가능 매체에 저장될 수 있다. 메모리(24)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리로서 그리고/또는 판독 전용 메모리(ROM)와 같은 비휘발성 메모리로서 제공될 수 있다. 메모리(24)는 다양한 정보를 저장할 수 있으며, 다양한 목적으로 사용될 수 있다. 예를 들어, 메모리(24)는 (기본 입출력 명령어 또는 운영 체제 명령어들과 같은) 전자 장치(10)용 펌웨어, 전자 장치(10) 상에서 실행되는 다양한 프로그램들, 애플리케이션들 또는 루틴들, 사용자 인터페이스 기능들, 프로세서 기능들 등을 저장할 수 있다.
컴포넌트들은 데이터 및/또는 명령어들의 영구 저장을 위한 비휘발성 저장 장치(26)와 같은 다른 형태의 컴퓨터 판독 가능 매체들을 더 포함할 수 있다. 비휘발성 저장 장치(26)는 플래시 메모리, 하드 드라이브, 또는 임의의 다른 광학, 자기 및/또는 반도체 저장 매체들을 포함할 수 있다. 비휘발성 저장 장치(26)는 펌웨어, 데이터 파일들, 소프트웨어, 무선 접속 정보 및 임의의 다른 적절한 데이터를 저장하는 데 사용될 수 있다.
도 2에 도시된 실시예는 하나 이상의 카드 또는 확장 슬롯도 포함할 수 있다. 카드 슬롯들은 추가 메모리, I/O 기능 또는 네트워킹 능력과 같은 기능을 전자 장치(10)에 추가하는 데 사용될 수 있는 확장 카드(28)를 수용할 수 있다. 확장 카드(28)는 임의 타입의 적절한 커넥터를 통해 장치에 접속될 수 있으며, 전자 장치(10)의 하우징의 내부에서 또는 외부에서 액세스될 수 있다. 예를 들어, 일 실시예에서, 확장 카드(28)는 SecureDigital(SD) 카드, mini- 또는 microSD, CompactFlash 카드, 멀티미디어 카드(MMC) 등과 같은 플래시 메모리 카드일 수 있다.
도 2에 도시된 컴포넌트들은 네트워크 제어기 또는 네트워크 인터페이스 카드(NIC)와 같은 네트워크 장치(30)도 포함한다. 일 실시예에서, 네트워크 장치(30)는 임의의 802.11 표준 또는 임의의 다른 적절한 무선 네트워킹 표준을 무선 접속을 제공하는 무선 NIC일 수 있다. 네트워크 장치(30)는 전자 장치(10)가 근거리 네트워크(LAN), 광역 네트워크(WAN) 또는 인터넷과 같은 네트워크를 통해 통신하게 할 수 있다.
게다가, 컴포넌트들은 전원(32)도 포함할 수 있다. 일 실시예에서, 전원(32)은 리튬 이온 폴리머 배터리 또는 다른 타입의 적절한 배터리와 같은 하나 이상의 배터리일 수 있다. 배터리는 사용자가 제거할 수 있거나, 전자 장치(10)의 하우징 내에 고정될 수 있고, 재충전될 수 있다. 게다가, 전원(32)은 전기 콘센트에 의해 제공되는 것과 같은 AC 전원을 포함할 수 있고, 전자 장치(10)는 전원 어댑터를 통해 전원(32)에 접속될 수 있다. 이러한 전원 어댑터는 존재할 경우에 하나 이상의 배터리를 재충전하는 데에도 사용될 수 있다.
내부 컴포넌트들은 디스플레이 제어 논리(34)를 더 포함할 수 있다. 디스플레이 제어 논리(34)는 디스플레이(14) 및 프로세서(들)(22)에 결합될 수 있다. 디스플레이 제어 논리(34)는 예를 들어 프로세서(들)(22)로부터 디스플레이(14) 상에 표현될 이미지를 나타내는 데이터 스트림을 수신하는 데 사용될 수 있다. 디스플레이 제어 논리(34)는 주문형 집적 회로(ASIC), 또는 이미지 데이터를 조정하고 그리고/또는 디스플레이(14) 상에 이미지들을 생성하기 위한 임의의 다른 회로일 수 있다.
일 실시예에서, 디스플레이 제어 논리(34)는 디스플레이(14)의 각각의 픽셀에 대한 24 비트의 데이터에 상당하는 데이터 스트림을 수신할 수 있으며, 이 데이터 스트림의 8 비트들은 각각의 서브픽셀에 대한 적, 녹, 청의 원색들 각각에 대한 레벨에 대응한다. 디스플레이 제어 논리(34)는 이러한 디스플레이(14)의 각각의 픽셀에 대한 24 비트의 데이터를 디스플레이(14)의 각각의 픽셀에 대한 18 비트의 데이터, 즉 각각의 서브픽셀에 대한 적, 녹, 청의 원색들 각각에 대한 레벨에 대응하는 6 비트의 데이터 스트림들로 변환하도록 동작할 수 있다. 이러한 변환은 예를 들어 적, 녹, 청의 원색들 각각에 대한 레벨에 대응하는 8 비트의 데이터 스트림들 각각의 2개의 최하위 비트의 제거를 포함할 수 있다. 대안으로서, 변환은 예를 들어 어느 6 비트 데이터 값이 각각의 8 비트 데이터 입력에 대응해야 하는지를 결정하기 위한 탐색표 또는 다른 수단을 포함할 수 있다.
도 3은 일 실시예에 따른 도 2의 디스플레이 제어 논리(34)의 컴포넌트들을 도시한다. 도시된 바와 같이, 디스플레이 제어 논리(34)는 프로세서(들)(22)와 디스플레이(14) 사이에 배치될 수 있다. 디스플레이 제어 논리(34)는 전자 장치(10)의 디스플레이(14) 상에 이미지들을 생성하도록 동작할 수 있는 그래픽 프로세서(36)를 포함할 수 있다. 그래픽 프로세서(36)는 프로세서(들)(22)로부터 픽셀 강도 레벨들을 수신하고, 그러한 픽셀 강도 레벨들에 대응하는 신호들을 디스플레이(14)로 전송할 수 있는 장치일 수 있다. 전술한 바와 같이, 수신된 픽셀 강도 레벨들, 즉 프로세서(들)(22)로부터의 이미지 코드는 24 비트 데이터 스트림일 수 있고, 전송된 전압 레벨들, 즉 디스플레이(14) 상의 표시를 위한 이미지 코드는 (예를 들어, LCD(20)가 6 비트 디스플레이일 때) 18 비트 데이터 스트림에 대응할 수 있다. 디스플레이(14)로 전송된 픽셀 강도 레벨들은 예를 들어 디스플레이(14) 상에 표시될 각각의 픽셀 강도들에 대응하는 수치 레벨들일 수 있다. 따라서, 디스플레이(14)는 그래픽 프로세서(36)로부터 전압 신호들을 입력 신호들로서 수신할 수 있으며, 수신된 전압 신호들에 대응하는 이미지를 생성할 수 있다. 이미지가 생성되는 방식은 아래에 설명된다.
그래픽 프로세서(36)는 예를 들어 디스플레이 제어 논리(34)에 의해 요구되는 기능들을 수행함에 있어서 RAM(38)을 사용할 수 있다. RAM(38)의 기능들 중 하나는 그래픽 프로세서(36)가 수신된 24 비트 데이터 스트림을 6 비트 디스플레이(14) 상의 표시를 위해 18 비트 데이터 스트림으로 변환하는 데 사용하는 탐색표의 저장일 수 있다. RAM(38)의 또 하나의 기능은 그래픽 프로세서(36)에 의해 수행될 디더링 기술에 대응하는 알고리즘의 저장일 수 있다. 이러한 알고리즘은 디스플레이(14)의 픽셀들의 디더링을 가능하게 할 수 있다. 즉, 디더링 알고리즘은, 픽셀들의 소그룹이 실제로는 원하는 컬러를 표시하고 있지 않을 수 있는 경우에도 사람의 눈을 "속임"으로써 원하는 컬러를 인식하게 하는 약간씩 다른 색조들을 갖도록 4개의 픽셀과 같은 픽셀들의 소그룹을 조명하기 위하여, RAM(38)에 저장되고, 그래픽 프로세서(36)에 의해 실행되도록 적응되는 컴퓨터 코드일 수 있다.
대안으로서, 그래픽 프로세서(36)는 디더링 회로(39)를 포함할 수 있거나, 디더링 회로(39)는 그래픽 프로세서(36) 외부에, 디스플레이 제어 회로(34) 내에 또는 외부에 위치할 수 있다. 디더링 회로(39)의 위치에 관계없이, 디더링 회로(39)는 전술한 것과 실질적으로 유사한 방식으로 디스플레이(14) 내의 픽셀들의 디더링을 수행하도록 적응될 수 있다. 더욱이, 그래픽 프로세서(36)는 디스플레이(14)의 픽셀들에서 반전 기술들도 수행할 수 있다. 예를 들어, 반전 기술들은 디스플레이(14) 내의 픽셀들의 반전을 수행하기 위하여 RAM(38)에 저장되고 그래픽 프로세서(36)에 의해 실행되도록 적응되는 컴퓨터 판독 가능 코드로서 저장될 수 있다. 디더링 회로(39) 또는 그래픽 프로세서(36)가 RAM(38)과 연계하여 디더링을 수행하는지에 관계없이, 디더링, 즉 공간 디더링의 결과의 일례가 도 4 내지 6과 관련하여 도시되어 있다.
도 4는 6 비트 LCD 디스플레이(14)에서 사용하기 위한 4 픽셀 그리드(40)를 나타낸다. 4 픽셀 그리드(40)는 디더링을 통해 8 비트 LCD 컬러 디스플레이를 모방하는 데 사용될 수 있다. 8 비트 LCD 디스플레이에 대한 모방된, 즉 결과적인 컬러들은 4 픽셀 그리드(42)로 도시된다. 도 4에는 4개 픽셀만이 도시되지만, 이러한 패턴의 픽셀 배열은 전체 디스플레이(14)에 대해, 예컨대 이차원 그리드들로 배열된 4개 픽셀의 그룹들로 재생될 수 있다.
도 4에서, 4 픽셀 그리드(40)는 2x2 픽셀 그리드의 좌상 사분면 내에 "4"의 강도 레벨을 나타낸다. 4 픽셀 그리드(40)의 나머지 사분면들은 "0"의 강도 레벨들로 표시될 수 있다. 그리드 레벨들은 예를 들어 LCD 디스플레이(14)의 강도 레벨들에 대응할 수 있다. 예를 들어, 6 비트 디스플레이(14)에 대해, "0"의 강도 레벨은 가장 어두운 가능한 컬러, 즉 흑색에 대응할 수 있는 반면, "63"은 이용 가능한 가장 밝은 컬러, 즉 백색에 대응할 수 있다. "0"과 "63" 사이의 나머지 레벨들은 임의의 주어진 픽셀 위치에 표시될 수 있는 이용 가능한 회색 레벨들 및/또는 컬러들에 대응할 수 있다. 이와 달리, 8 비트 LCD 디스플레이에서, "0"은 흑색에 대응할 수 있는 반면, "255"는 백색에 대응할 수 있으며, "0"과 "255" 사이의 나머지 레벨들은 임의의 주어진 픽셀 위치에 표시될 수 있는 이용 가능한 회색 레벨들 및/또는 컬러들에 대응할 수 있다. 즉, 6 비트 디스플레이에서는 26개의 컬러 또는 레벨이 표시에 이용될 수 있는 반면, 8 비트 디스플레이에서는 28개의 컬러가 표시에 이용될 수 있다.
8 비트 디스플레이에서 표시에 이용 가능한 여분의 컬러들의 근사화를 돕기 위해, 6 비트 디스플레이(14) 내의 4 비트 픽셀 그리드(40)의 공간 디더링이 수행될 수 있다. 즉, 4 픽셀 그리드(42)에 표시된 바와 같은 "1"의 강도 레벨들을 갖는 4개 픽셀을 근사화하기 위하여, 4 픽셀 그리드(40)는 좌상 사분면 내에 "4"의 강도 레벨은 물론, 나머지 사분면들 내에 "0"의 3개 강도 레벨을 포함할 수 있다. 이러한 사분면들의 결합된 강도 레벨은 "4"이다. 마찬가지로, 픽셀들 각각에 "1"의 강도 레벨들을 표시하는 8 비트 디스플레이의 결합된 강도 레벨도 "4"일 것이다. 따라서, 소정 거리에서 볼 때, 사용자는 4 픽셀 그리드(42)에 표시된 바와 같이 6 비트 디스플레이(14)의 4 픽셀 그리드(40)의 전체 값을 "1"의 픽셀 강도들을 표시하는 8 비트 디스플레이의 근사화로서 볼 수 있다.
도 5는 공간 디더링의 제2 예를 나타낸다. 도 5는 "8"의 총 강도 값을 위해 4 픽셀 그리드(40)의 좌상 사분면 및 우하 사분면 내의 "4"의 강도 레벨들을 포함한다. 마찬가지로, 픽셀들 각각에 "2"의 강도 레벨들을 표시하는 8 비트 디스플레이의 결합된 강도 레벨은 "8"일 것이다. 도 5는 또한 각각의 픽셀에 "2"의 픽셀 강도 값들을 근사적으로 표시하는 4 픽셀 그리드 어레이(42)에 도시된 바와 같이 6 비트 디스플레이(14)의 4 픽셀 그리드(40)에 의해 생성된 근사 그리드를 도시한다. 따라서, 도 5의 4 픽셀 그리드(40)는 소정 거리에 있는 사용자에게 4 픽셀 그리드(40)의 4개 픽셀에 대해 "2"의 평균 강도 레벨을 근사화할 수 있으며, 따라서 각각의 픽셀에 "2"의 강도를 표시하는 8 비트 LCD 디스플레이에 대한 4 픽셀 그리드를 모방할 수 있다.
도 6은 6 비트 LCD 디스플레이(14)에서 사용하기 위한 디더링의 다른 예를 나타낸다. 도 6에 도시된 4 픽셀 그리드(40)는 좌상 사분면 내의 "0"의 강도 레벨과 나머지 모든 사분면들 내의 "4"의 강도 레벨들을 포함한다. 이것은 전술한 것과 유사한 방식으로 각각의 사분면 내에 "3"의 강도로 픽셀들을 각각 표시하는 4 픽셀 그리드(42)로서 근사화될 수 있는 "12"의 총 픽셀 강도가 된다. 따라서, 소정 거리에 위치하는 사용자에게, 도 6의 4 픽셀 그리드(40)는 각각의 픽셀에서 "3"의 강도 값들을 표시하는 8 비트 디스플레이의 강도를 근사화할 수 있다.
이러한 방식으로, 도 4-6은 "0" 및 "4"의 픽셀 레벨들만을 이용하여 "1", "2" 또는 "3"에 상당하는 픽셀 강도들을 표시하는 능력을 나타낸다. 더욱이, 이러한 특정 예들은 8 비트 디스플레이의 "0" 내지 "255"의 모든 픽셀 강도들에 적용될 수 있다. 그러나, 공간 디더링의 사용은 6 비트 디스플레이(14) 상에 8 비트 디스플레이의 다양한 픽셀 강도 레벨들을 적절히 표시할 수 있지만, 공간 디더링은 디스플레이(14) 상에 사용자에 의해 인식되는 아티팩트들을 유발할 수도 있다.
예컨대, 도 4에서, 4 픽셀 그리드(40)의 좌상 사분면은 "4"의 강도 레벨을 갖는다. 따라서, 전술한 바와 같이, 사용자는 4 픽셀 그리드(40) 내의 4개 픽셀에 걸쳐 대략 "1"의 전체 값을 볼 수 있다. 그러나, 4 픽셀 그리드(40)의 좌상 부분은 나머지 3개 픽셀보다 밝게 보일 수 있다(그 이유는 그 부분이 "4"의 강도를 갖는 반면, 이웃 픽셀들은 모두 "0"의 강도를 갖기 때문이다). 유사하게, 도 5에서, 좌상 및 우하 사분면들은 4 픽셀 그리드(40)의 나머지 픽셀들보다 밝은 강도를 가질 수 있다. 마지막으로, 도 6에서는, 4 픽셀 그리드(40)의 좌상 사분면에서 보이는 강도가 나머지 3개 사분면보다 낮을 수 있다. 따라서, 이러한 시각적 아티팩트들의 제한을 돕기 위해 시간 디더링이 이용될 수 있다.
도 7은 시간 디더링의 일례를 나타낸다. 시간 디더링은 예를 들어 도 4의 4 픽셀 그리드(40)에 표시된 공간 디더링 강도들을 포함할 수 있다. 그러나, 도 4-6과 관련하여 전술한 공간 디더링 프로세스들 중 임의의 프로세스가 도 7에 도시된 시간 디더링과 함께 이용될 수 있다. 도 7은 "4"의 강도 레벨을 "0"의 3개 강도 레벨과 함께 포함함으로써 4 픽셀 그리드(42)에 표시된 바와 같이 각각의 픽셀에 대해 "1"의 강도 레벨을 근사화하는 데 사용되는 6 비트 디스플레이(14)의 4 픽셀 그리드(40)를 나타낸다.
프레임 1에서, 4 픽셀 그리드(40) 내의 "4"의 강도 레벨은 좌상 사분면 내에 있다. 전술한 바와 같이, "4"의 강도 레벨이 4 픽셀 그리드(40) 내의 이 위치에 유지되는 경우, 사용자는 4 픽셀 그리드(40)의 좌상 코너에서의 휘도 차이를 아티팩트로서 볼 수 있다. 따라서, 프레임 2에서, 시간 디더링의 이용은 "4"의 강도 레벨의 4 픽셀 그리드(40)의 우상 사분면으로의 "회전"을 가능하게 할 수 있다. 이러한 "회전"은 "0" 레벨을 생성하도록 좌상 사분면 내의 픽셀에 공급되는 전압을 변경하고, "4"의 강도 레벨을 생성하도록 우상 사분면 내의 픽셀에 공급되는 전압을 변경하는 것을 포함할 수 있다. 프레임 3에서, 시간 디더링은 "4"의 픽셀 강도를 4 픽셀 그리드(40)의 우하 사분면으로 회전시키는 데 사용될 수 있다. 마지막으로, 프레임 4에서, 시간 디더링은 "4"의 픽셀 강도 레벨이 4 픽셀 그리드(40)의 좌하 사분면으로 회전하게 할 수 있다.
따라서, 도 7에서 볼 수 있듯이, 프레임 1, 프레임 2, 프레임 3 및 프레임 4의 각각에서, 4 픽셀 그리드(40)의 총 강도 값은 4 픽셀 그리드(42)의 사분면들 각각에서의 "1"의 강도 레벨들과 대략 동일하다. 그러나, "4"의 강도 레벨이 4 픽셀 그리드(40)의 사분면들 사이에서 회전하므로, 단일 사분면의 강도가 나머지 사분면들보다 높음으로 인해 임의의 휘도가 4개 프레임에 걸쳐 4 픽셀 그리드(40)의 4개 사분면 전역에서 균형을 이루게 된다. 이러한 더 높은 강도 레벨의 회전은 4 픽셀 그리드(40)의 전체 강도를 혼합하도록 동작할 수 있다. 더욱이, 이러한 방법이 디스플레이(14) 내의 복수의 4 픽셀 그리드(40)에 적용될 때, 더 균일한 이미지가 사용자에게 표시될 수 있다.
도 8은 도 7과 관련하여 전술한 시간 디더링의 다른 예를 도시하며, 여기서는 2개의 픽셀이 제1 강도로 구동되고, 2개 픽셀이 제2 강도로 구동된다. 도 8의 4 픽셀 그리드(40)는 도 5와 관련하여 설명된 4 픽셀 그리드(40)와 유사할 수 있다. 즉, 도 8의 4 픽셀 그리드(40)는 4 픽셀 그리드(42)에 도시된 바와 같이 각각의 픽셀에 대해 "2"의 강도 레벨들을 근사화하는 데 사용될 수 있다. 따라서, 도 8의 프레임 1에서, "4"의 강도 레벨들은 4 픽셀 그리드(40)의 좌상 및 우하 사분면들에 표시될 수 있다. 이어서, 프레임 2에서, "4"의 강도 레벨들은 4 픽셀 그리드(40)의 우상 및 좌하 사분면들로 회전할 수 있다. 따라서, 프레임 1 및 프레임 2 양자에서, 4 픽셀 그리드(40)는 "8"의 전체 픽셀 강도 값을 가질 수 있으며, 이는 4 픽셀 그리드(42) 내에 도시된 바와 같이 사용자에게 "2"의 강도 레벨들을 갖는 4개 픽셀을 근사화할 수 있다. 더욱이, 4 픽셀 그리드(40)의 사분면들 전역에서 강도들을 회전시킴으로써, 2개의 사분면이 나머지 사분면들보다 높은 강도를 가짐으로 인해 임의의 휘도가 2개의 프레임에 걸쳐 4 픽셀 그리드(40)의 4개 사분면의 전역에서 균형을 이루게 된다. 프레임 1에 표시된 회전은 프레임 3 및 임의의 후속 홀수 프레임들에 대해 반복될 수 있는 반면, 프레임 2에 표시된 회전은 프레임 4 및 임의의 후속 짝수 프레임들에 대해 반복될 수 있다는 점에 유의해야 한다.
따라서, 도 7 및 8 양자에서 알 수 있듯이, 시간 디더링은 4 픽셀 그리드(40) 내의 픽셀들의 격리된 휘도로 인한 임의의 아티팩트들을 줄일 수 있다. 그러나, 전술한 바와 같이, 디스플레이(14)에서의 디더링은 단독으로 사용되는 것이 아니라, 디스플레이(14) 내의 픽셀들의 반전과 연계하여 사용된다. 도 9는 디스플레이(14)에서 이용될 수 있는 제1 반전 방법을 도시한다. 예를 들어, 25 (5x5) 픽셀 그리드(44)가 1 도트 반전 방법을 이용하는 디스플레이(14)의 일부일 수 있다. 홀수 프레임에서, 25 픽셀 그리드(44)는 픽셀 위치들에 인가되는 대응 전압을 각각 갖는 25개의 픽셀을 포함할 수 있다. 픽셀들에 인가되는 전압은 픽셀별로 양 및 음의 전압 사이에서 교대할 수 있다. 즉, 25 픽셀 그리드(44)의 제1 행, 제3 행 및 제5 행, 즉 행 1, 3 및 5는 (열 1, 3 및 5에서) 양의 전압 및 (열 2 및 4에서) 음의 전압을 수신하는 5개의 픽셀을 포함할 수 있다. 이와 달리, 25 픽셀 그리드(44)의 제2 및 제4 행들, 즉 행 2 및 4는 (열 2 및 4에서) 양의 전압 및 (열 1, 3 및 5에서) 음의 전압을 수신하는 5개의 픽셀을 포함할 수 있다.
짝수 프레임 동안, 25 픽셀 그리드(44)의 행 1, 3 및 5는 (열 2 및 4에서) 양의 전압 및 (열 1, 3 및 5에서) 음의 전압을 수신하는 5개의 픽셀을 포함할 수 있다. 이와 달리, 25 픽셀 그리드(44)의 제2 및 제4 행들, 즉 행 2 및 4는 짝수 프레임 동안에 (열 1, 3, 5에서) 양의 전압 및 (열 2, 4에서) 음의 전압을 수신하는 5개의 픽셀을 포함할 수 있다. 따라서, 짝수 프레임 동안, 이전에 홀수 프레임에서 양의 전압으로 구동되었던 픽셀들은 이제 음의 전압으로 구동되며, 그 반대도 같다.
홀수 또는 짝수 프레임에 관계없이, 동일 행 내의 픽셀들은 양의 전압의 수신과 음의 전압의 수신 사이에서 교대한다. 사실상, 이러한 양 및 음의 전압들에 의한 픽셀들의 구동은 25 픽셀 그리드(44) 상에 체커보드 패턴을 생성할 수 있으며, 이는 디스플레이(14)의 나머지에 대해서도 행해진다. 전술한 바와 같이, 이러한 반전 기술은 디스플레이(14)의 수명을 연장하도록 동작할 수 있지만, 다른 반전 기술들보다 많은 전력을 사용할 수 있다. 게다가, 이러한 반전 기술은 다른 반전 기술들에 비해 디스플레이(14)의 흔들림(flicker) 레벨을 증가시킬 수 있다. 예를 들어, 감소된 흔들림 레벨을 갖는 1 도트 반전 방법보다 적은 전력을 소비할 수 있는 2 도트 반전 방법이 도 10에 도시되어 있다.
도 10의 25 픽셀 그리드(46)에서 볼 수 있듯이, 홀수 프레임에서, 열 1의 행 1 및 2의 픽셀들은 양의 전압 값들로 구동되는 픽셀들을 포함한다. 이러한 픽셀들 옆에는, 음의 전압 값들로 구동되는 열 2의 행 1 및 2의 두 픽셀이 존재한다. 이러한 패턴은 열 3, 4, 5의 행 1, 2에 대해 반복된다. 이와 달리, 열 1의 행 3, 4는 음의 전압 값들로 구동되는 픽셀들을 포함하며, 열 2의 행 1, 2의 두 픽셀은 양의 전압 값들로 구현된다. 이러한 패턴은 계속해서 열 3, 4, 5 내의 행 3, 4에 대해 반복된다. 이러한 반전 패턴은 2 도트 반전으로 지칭될 수 있다. 2 도트 반전은 그 대신에 수평으로 반전되는 픽셀들을 포함할 수 있는데, 즉 열 1, 2의 행 1은 양의 전압들로 구동될 수 있고, 열 3, 4의 행 1은 반복 패턴으로 음의 전압들에 의해 구동될 수 있으며, 열 1, 2의 행 2는 음의 전압들로 구동될 수 있고, 열 3, 4의 행 2는 반복 패턴으로 양의 전압들에 의해 구동될 수 있으며, 기타 등등이다.
따라서, 2 도트 반전 방법에서는, 동시에 2개의 픽셀이 양의 전압들로 구동되고, 동시에 2개의 픽셀이 음의 전압들로 구동된다. 이와 달리, 1 도트 반전 방법에서는 픽셀이 하나 걸러 교대한다. 전술한 바와 같이, 2 도트 반전 방법의 이점은 디스플레이(14)에 의해 소비되는 전력의 감소를 포함할 수 있다. 2 도트 반전 방법의 이용은 또한 1 도트 반전 방법을 이용하는 경우보다 흔들림 레벨을 낮출 수 있다. 다른 반전 구성들도 이용될 수 있다는 점에도 유의해야 한다. 예를 들어, 하나의 열 및 둘 이상의 행에, 하나 이상의 행을 갖는 둘 이상의 열에, 둘 이상의 열을 갖는 하나의 행에 그리고/또는 둘 이상의 열을 갖는 2개의 행에 픽셀들을 포함하도록 함께 그룹화된 픽셀들의 반전이 후술하는 반전 및 디더링 및 반전 방법에서의 이용을 위해 고려된다.
도 11은 시간 디더링과 연계하여 이용되는 2 도트 반전 방법의 조합을 도시한다. 도 11에서 알 수 있듯이, 4 픽셀 그리드(48)는 각각 "1"에 상당하는 4개 픽셀의 강도 레벨을 근사화할 수 있다. 도 11의 제1 프레임에서, "4"의 강도 레벨을 표시하는 픽셀은 4 픽셀 그리드(48)의 좌상 사분면 내에 있을 수 있다. 더욱이, 4 픽셀 그리드(48)의 음영 영역들을 통해 표시된 4 픽셀 그리드(48)의 좌측은 양의 전압들로 구동될 수 있는데, 그 이유는 2 도트 반전 방법이 홀수 프레임 동안에 열 1의 행 1, 2를 양의 전압으로 구동하기 때문이다. 제2 프레임에서, "4"의 강도 레벨을 표시하는 픽셀은 4 픽셀 그리드(48)의 우측 사분면에 있을 수 있다. 짝수 프레임들 동안에 열 2의 행 1, 2에 양의 전압 신호들을 제공하는 2 도트 반전 방법으로 인해, 좌상 사분면 내의 "4"의 픽셀 강도는 다시 그의 강도 레벨로 구동될 때 양의 전압 값을 수신한다. "4"의 픽셀 강도 레벨이 프레임 3에서 우하 사분면에 위치할 때, 4 픽셀 그리드(48)의 우하 사분면 내의 4의 픽셀 강도 레벨은 음의 전압으로 구동되는 것으로 나타난다. 마찬가지로, 프레임 4에서, 4 픽셀 그리드(48)의 좌하 사분면 내의 "4"의 강도 레벨은 2 도트 반전 방법과 연계하여 음의 강도로 구동된다.
이 예에서는, 픽셀 강도 레벨이 2개의 프레임 동안에는 양의 전압들로 그리고 2개의 프레임 동안에는 음의 전압들로 구동된다. 그러나, 픽셀들을 구동하는 데 사용되는 양 및 음의 전압들은 전압들이 약간 다른 경향이 있으므로 전압 크기가 동일하지 않을 수 있다. 예를 들어, 픽셀들이 +3V 전압 및 -3V 전압으로 구동될 예정인 경우, +3V(양의) 전압은 실제로는 3.1 볼트로 구동될 수 있는 반면, -3V(음의) 전압은 -2.9 볼트로 구동될 수 있다.
통상적으로 양 및 음의 구동 전압들의 크기들이 다르므로, 그리고 "4"의 픽셀 강도 레벨이 4 픽셀 그리드(48)의 상반부에서 양의 전압으로 그리고 4 픽셀 그리드(48)의 하반부에서 음의 전압으로 구동되므로, 디스플레이(14) 상의 휘도 차이가 발생할 수 있다. 이러한 휘도 차이는 디스플레이(14)에서의 수평 아티팩트들을 유발할 수 있다. 이러한 수평 아티팩트들을 극복하기 위하여, 도 12에 도시된 바와 같이 디더링 기술이 이용될 수 있다.
도 12는 단일 픽셀을 "4"의 강도 레벨로 구동하는 4 픽셀 그리드(50)를 도시하며, "1"의 4개의 픽셀 강도 레벨을 모방하기 위해 4 픽셀 그리드(50)의 3개의 나머지 강도 레벨은 프레임마다 "0"으로 구동된다. 이것은 설명을 위한 일례일 뿐이며, 도 4-6과 관련하여 설명된 임의의 디더링 메커니즘이 이용될 수 있다. 4 픽셀 그리드(48)와 유사하게, 프레임 1, 2에서, 4 픽셀 그리드(50)의 좌상 사분면 내의 픽셀 및 우상 사분면 내의 픽셀은 각각 "4"의 강도 레벨로 구동된다. 프레임 1 및 프레임 2 양자에서, "4"의 강도 레벨은 2 도트 방법을 통해 양의 구동 전압에 상당한다.
그러나, 프레임 3에서, 도 12의 시간 디더링은 도 11의 시간 디더링과 다르다. 프레임 3에서, 4 픽셀 그리드(50)의 좌하 사분면 내의 픽셀은 "4"의 강도 레벨로 구동된다는 것을 알 수 있다. 더욱이, "4"의 강도 레벨은 2 도트 반전 방법의 홀수 프레임 동안에 좌하 사분면 내에 있으며, 따라서 양의 전압으로 구동된다. 마찬가지로, 프레임 4에서, 4의 픽셀 강도 레벨이 4 픽셀 그리드(50)의 우하 코너 내의 픽셀로 회전함에 따라, 2 도트 반전 방법은 "4"의 강도 레벨로 구동되는 픽셀이 양의 전압으로 구동되게 한다. 따라서, 4 픽셀 그리드(50) 내의 픽셀들의 디더링은 "4"의 강도 레벨을 갖는 픽셀들이 양의 전압으로 계속 구동되게 한다. 따라서, 2 도트 반전 방법과 연계된 시간 디더링의 결과로서 수평 아티팩트가 생성되지 않을 수 있는데, 그 이유는 "4"의 강도 레벨로 구동되는 픽셀들이 항상 동일한(즉, 양 또는 음의) 전압으로 구동되기 때문이다. 따라서, 양 및 음의 구동 전압들의 실제 크기의 차이는 "4"의 강도 레벨로 구동되는 픽셀들의 강도에 영향을 미치지 않을 것이다.
도 13 및 14는 도 13에서의 디더링의 방법과 도 14에서의 2 도트 반전 방법과 연계된 디더링의 방법 사이의 시각적 차이들의 일례를 나타낸다. 도 13은 홀수 프레임 및 짝수 프레임 동안의 25 픽셀 그리드(52)는 물론, 근사 강도 평균 25 픽셀 그리드(54)의 예시를 나타낸다. 25 픽셀 그리드(52)는 예를 들어 도 8에 도시된 바와 같은 시간 및 공간 디더링을 이용할 수 있다. 따라서, 홀수 프레임 동안, 양의 전압을 통해 "4"의 강도 레벨로 구동되는 25 픽셀 그리드(52) 내의 픽셀들은 행 1, 4, 5에 위치할 수 있는 반면, 음의 전압을 통해 "4"의 강도 레벨로 구동되는 25 픽셀 그리드(52) 내의 픽셀들은 행 2, 3에 위치할 수 있다. 도 13에서 알 수 있듯이, 짝수 프레임들 동안에, 양의 전압을 통해 "4"의 강도 레벨로 구동되는 픽셀들은 다시 제1, 제4 및 제5 행들에 위치할 수 있는 반면, 제2 및 제3 행들 내의 "4"의 강도 레벨들로 구동되는 픽셀들은 25 픽셀 그리드(52)에서 음의 전압으로 구동된다.
이러한 디더링은 25 픽셀 그리드(54) 내의 픽셀들 전체에 대해 "2"의 전체 평균 강도를 제공할 수 있다. 그러나, 25 픽셀 그리드(54)에서 볼 수 있듯이, 25 픽셀 그리드(54)의 제2 및 제3 행들은 25 픽셀 그리드(54)의 제1, 제4 및 제5 행들과 다른, 예를 들어 더 낮은 전압으로 구동되어, 수평 아티팩트들(56)이 표시되게 할 수 있다. 이러한 수평 아티팩트들(56)은 상이한 전체 크기들로 구동되는 디스플레이(14)의 양 및 음의 전압들에 기인할 수 있다.
도 14는 행 2, 3과 행 1, 4, 5 간의 표시 강도들의 차이로 인한 수평 아티팩트들(56)의 발생을 없애는 데 사용될 수 있는 디더링 방법을 나타낸다. 프레임 1에서, 25 픽셀 그리드(58)는 홀수 프레임들에서 사용되는 25 픽셀 그리드(52)를 미러링(mirroring)할 수 있다. 마찬가지로, 도 14의 프레임 2에서, 25 픽셀 그리드(58)는 25 픽셀 그리드(52)의 짝수 프레임에 대응할 수 있다. 그러나, 프레임 3에서, 25 픽셀 그리드(58)는 25 픽셀 그리드(52)의 홀수 프레임에 대응하지 않는다. 대신에, 프레임 3에서, 25 픽셀 그리드(58)는 짝수 프레임의 25 픽셀 그리드(52)에 대응한다. 마지막으로, 프레임 4는 25 픽셀 그리드(58)가 도 13의 짝수 프레임이 아니라 25 픽셀 그리드(52)의 홀수 프레임 구성에 대응함을 보여준다. 따라서, 도 14에서, 25 픽셀 그리드(58)는 홀수 프레임, 짝수 프레임, 짝수 프레임 및 홀수 프레임에서의 25 픽셀 그리드(58)의 렌더링과 일치하는 방식으로 4개 프레임을 통해 회전한다. 이러한 방식으로 회전함으로써, 25 픽셀 그리드(58)의 행 1, 4, 5 내의 픽셀들은 2개 프레임 동안에 양의 전압에 의해 그리고 2개 프레임 동안에 음의 전압에 의해 "4"의 픽셀 강도로 구동된다. 마찬가지로, 25 픽셀 그리드(58)의 행 2, 3은 2개 프레임 동안에 음의 전압들에 의해 그리고 2개 프레임 동안에 양의 전압들에 의해 구동된다.
일반적으로, 이러한 패턴은 모든 픽셀 위치들에서 "2"의 대략적인 강도 평균을 제공할 수 있다. 그러나, 더욱 중요한 것은 25 픽셀 그리드(54) 내의 행 2, 3에 대한 행 1, 4, 5 내의 픽셀들과 관련된 시각적 아티팩트들이 25 픽셀 그리드(60)로 도시된 바와 같이 제거될 수 있다는 점이다. 더욱이, 프레임 1, 프레임 2, 프레임 3 및 프레임 4는 수학적으로 4n, 4n+1, 4n+2, 4n+3의 방정식으로 산출될 수 있다는 점에 유의해야 한다. 즉, 프레임 1에 대한 패턴은 제5 프레임, 제9 프레임 등에 대해 반복될 것이며, 프레임 2는 제6 프레임, 제10 프레임 등에서 반복될 것이며, 기타 등등일 것이다. 따라서, 이러한 디더링 방법의 이용에 의해, 도 14의 25 픽셀 그리드(58)에 대한 픽셀들의 시간 평균은 수평선 아티팩트들(56)의 형성 없이 근사 강도 평균 25 픽셀 그리드(54)에 표시된 것과 같을 수 있다.
도 15 및 16은 도 15의 디더링의 방법과 도 16의 2 도트 반전 방법과 연계된 디더링의 방법 사이의 시각적 차이들의 다른 예를 나타낸다. 도 15는 3개의 행 및 4개의 열로 구성된, 4개 프레임 동안의 12 픽셀 그리드(62)의 예시를 나타낸다. 도시된 바와 같이, 12 픽셀 그리드(62)는 12개의 픽셀(64)을 포함할 수 있으며, 이들 각각은 적색, 녹색 및 청색 서브픽셀을 포함한다. 도 15는 서브픽셀 강도 평균 그리드(66) 및 픽셀 강도 평균 그리드(68)를 더 도시한다.
12 픽셀 그리드(62)는 시간 및 공간 디더링은 물론, 2 도트 반전도 이용할 수 있다. 도시된 바와 같이, 적색 및 청색 서브픽셀들은 "0"의 강도 레벨들로 구동되는데, 즉 적색 및 청색 서브픽셀들은 턴오프된다. 이와 달리, 12 픽셀 그리드(62)의 녹색 서브픽셀들은 디더링된다. 구체적으로, 녹색 서브픽셀들은 프레임 1 및 3에서 행 1 및 3, 열 1 및 3, 및 행 2 및 4, 열 2의 픽셀들에서 "4"의 강도 레벨로 구동된다. 녹색 서브픽셀들은 또한 프레임 2 및 4에서 행 1 및 3, 열 2, 및 행 2 및 4, 열 1 및 3의 픽셀들에서 "4"의 강도 레벨로 구동된다. 이러한 디더링이 녹색 서브픽셀들과 관련하여 설명되었지만, 12 픽셀 그리드(62)의 적색, 녹색 및 청색 서브픽셀들의 임의 조합이 전술한 디더링 기술을 이용할 수 있다는 것이 고려된다는 점에 유의해야 한다.
서브픽셀들의 디더링은 서브픽셀 강도 평균 그리드(66)의 녹색 서브픽셀들에 대해 "2"의 전체 평균 강도를 제공할 수 있다. 이것은 또한 픽셀 강도 평균 그리드(68)에 표시될 수 있다. 그러나, 픽셀 강도 평균 그리드(68)에서 볼 수 있듯이, 픽셀 강도 평균 그리드(68)의 제2 및 제3 행들은 픽셀 강도 평균 그리드(68)의 제1 및 제4 행들과 다른, 예를 들어 더 높은 전압으로 구동되어, 수평 아티팩트들(69)이 표시되게 할 수 있다. 수평 아티팩트들(69)은 상이한 전체 크기들로 구동되는 디스플레이(14)의 양 및 음의 전압들에 기인할 수 있다.
도 16은 도 15의 행 2, 3과 행 1, 4 사이의 표시 강도 차이로 인한 수평 아티팩트들(69)의 발생을 없애는 데 사용될 수 있는 디더링 방법을 나타낸다. 도 16의 프레임 1에서, 12 픽셀 그리드(70)는 홀수 프레임들에서 사용되는 도 15의 12 픽셀 그리드(62)를 미러링할 수 있다. 마찬가지로, 도 16의 프레임 2에서, 12 픽셀 그리드(70)는 도 15의 12 픽셀 그리드(62)의 짝수 프레임들에 대응할 수 있다. 그러나, 프레임 3에서, 12 픽셀 그리드(70)는 12 픽셀 그리드(62)의 홀수 프레임들에 대응하지 않는다. 그 대신에, 프레임 3에서, 12 픽셀 그리드(70)는 짝수 프레임의 12 픽셀 그리드(62)에 대응한다. 마지막으로, 프레임 4에서, 12 픽셀 그리드(70)는 도 15의 짝수 프레임이 아니라, 12 픽셀 그리드(62)의 홀수 프레임 구성에 대응한다. 따라서, 도 16에서, 12 픽셀 그리드(70)는 홀수 프레임, 짝수 프레임, 짝수 프레임 및 홀수 프레임에서의 12 픽셀 그리드(62)의 렌더링과 일치하는 방식으로 4개 프레임을 통해 회전한다. 이러한 방식으로 회전함으로써, 12 픽셀 그리드(70)의 행 1 및 4 내의 픽셀들(72)은 2개의 프레임 동안 양의 전압에 의해 그리고 2개의 프레임 동안 음의 전압에 의해 "4"의 픽셀 강도로 구동된다. 마찬가지로, 12 픽셀 그리드(70)의 행 2 및 3은 2개 프레임 동안 음의 전압에 의해 그리고 2개 프레임 동안 양의 전압에 의해 구동된다.
일반적으로, 이러한 패턴은 서브픽셀 강도 평균 그리드(74)의 녹색 서브픽셀들에 대해 "2"의 대략적인 강도 평균을 제공할 수 있다. 이것은 또한 픽셀 강도 평균 그리드(76) 내에 표시될 수도 있다. 그러나, 더욱 중요한 것은 12 픽셀 그리드(70) 내의 행 2, 3에 대한 행 1, 4 내의 픽셀들과 관련된 시각적 아티팩트들이 25 픽셀 그리드(60)로 도시된 바와 같이 제거될 수 있다는 점이다. 더욱이, 프레임 1, 프레임 2, 프레임 3 및 프레임 4는 수학적으로 4n, 4n+1, 4n+2, 4n+3의 방정식으로 산출될 수 있다는 점에 유의해야 한다. 즉, 프레임 1에 대한 패턴은 제5 프레임, 제9 프레임 등에 대해 반복될 것이며, 프레임 2는 제6 프레임, 제10 프레임 등에서 반복될 것이며, 기타 등등일 것이다. 따라서, 이러한 디더링 방법의 이용에 의해, 도 16의 12 픽셀 그리드(70)에 대한 픽셀들의 시간 평균은 수평선 아티팩트들(69)의 형성 없이 픽셀 강도 평균 그리드(76)에 표시된 것과 같을 수 있다.
다양한 실시예들에 대한 다양한 변경들 및 대안 형태들이 가능할 수 있지만, 특정 실시예들이 도면들에 예시적으로 도시되었고, 본 명세서에 상세히 설명되었다. 그러나, 청구항들은 개시된 특정 형태들로 한정되는 것을 의도하지 않는다는 것을 이해해야 한다. 오히려, 청구항들은 본 발명의 사상 및 범위 내에 속하는 모든 변경들, 균등물들 및 대안들을 커버해야 한다.
Claims (25)
- 2행(R) x 2열(C)로 배열된 픽셀들(R,C)을 갖는 픽셀 프레임을 공간적으로 그리고 시간적으로 디더링하는 방법으로서,
제1 프레임 N 동안에 픽셀들 (1,1) 및 (2,1)을 양으로(positively) 구동하고, 픽셀들 (1,2) 및 (2,2)를 음으로(negatively) 구동하는 단계;
상기 제1 프레임 N 동안에 상기 픽셀 (1,1)을 제1 강도 레벨로 그리고 상기 픽셀들 (2,1), (1,2) 및 (2,2)를 제2 강도 레벨로 구동하는 단계 - 상기 제2 강도 레벨은 상기 제1 강도 레벨과 다름 -;
제2 프레임 N+1 동안에 픽셀들 (1,2) 및 (2,2)를 양으로 구동하고, 픽셀들 (1,1) 및 (2,1)을 음으로 구동하는 단계;
상기 제2 프레임 N+1 동안에 상기 픽셀 (1,2)를 상기 제1 강도 레벨로 그리고 상기 픽셀들 (1,1), (2,1) 및 (2,2)를 상기 제2 강도 레벨로 구동하는 단계;
제3 프레임 N+2 동안에 픽셀들 (1,1) 및 (2,1)를 양으로 구동하고, 픽셀들 (1,2) 및 (2,2)을 음으로 구동하는 단계;
상기 제3 프레임 N+2 동안에 상기 픽셀 (2,1)을 상기 제1 강도 레벨로 그리고 상기 픽셀들 (1,1), (1,2) 및 (2,2)를 상기 제2 강도 레벨로 구동하는 단계;
제4 프레임 N+3 동안에 픽셀들 (1,2) 및 (2,2)를 양으로 구동하고, 픽셀들 (1,1) 및 (2,1)를 음으로 구동하는 단계; 및
상기 제4 프레임 N+3 동안에 상기 픽셀 (2,2)를 상기 제1 강도 레벨로 그리고 상기 픽셀들 (1,1), (1,2) 및 (2,1)을 상기 제2 강도 레벨로 구동하는 단계
를 포함하는 방법. - 제1항에 있어서, 상기 제1 강도 레벨은 상기 제2 강도 레벨보다 높은 방법.
- 제1항에 있어서, 상기 제1 강도 레벨은 상기 제2 강도 레벨보다 낮은 방법.
- 제1항에 있어서, 상기 제4 프레임 N+3에 이어지는 모든 프레임들에 대해 상기 단계들을 열거된 순서대로 반복하는 단계를 포함하는 방법.
- 제1 이미지 코드에 대응하는 이미지 데이터를 전송하도록 구성되는 프로세서;
제2 이미지 코드에 대응하는 이미지 데이터를 표시하도록 구성되는 디스플레이; 및
디스플레이 제어 논리
를 포함하고,
상기 디스플레이 제어 논리는,
상기 제1 이미지 코드에 대응하는 상기 이미지 데이터를 상기 제2 이미지 코드에 대응하는 이미지 데이터로 변환하고,
반전 신호들을 생성하여 상기 디스플레이로 전송하고 - 상기 반전 신호들은 상기 디스플레이의 각각의 픽셀들을 양으로 그리고 음으로 교대로 구동하는 데 사용되고, 상기 각각의 픽셀들은 2행 x 2열로 배열된 픽셀들의 그룹들을 포함함 -,
공간 및 시간 디더링 신호들을 생성하고 전송하도록 구성되고,
상기 공간 및 시간 디더링 신호들은 상기 픽셀들의 그룹들 중 하나에서의 양으로 구동되는 픽셀들 중 하나를 제1 강도 레벨로 구동하고, 상기 픽셀들의 그룹들 중 하나에서의 상기 양으로 구동되는 픽셀들 중 상기 하나에 바로 인접하는 상기 픽셀들을 제2 강도 레벨로 구동하는 데 사용되고, 상기 제2 강도 레벨은 상기 제1 강도 레벨과 다르며, 상기 공간 및 시간 디더링 신호들은 순차적인 프레임별로 생성되고, 상기 공간 및 시간 디더링 신호들은 각각의 연속적인 프레임에 대해 상기 픽셀들의 그룹들 중 하나에서의 상기 양으로 구동되는 픽셀들 중 다른 하나를 상기 제1 강도 레벨로 구동하고, 상기 픽셀들의 그룹들 중 하나에서의 상기 양으로 구동되는 픽셀들 중 상기 하나에 바로 인접하는 상기 픽셀들을 상기 제2 강도 레벨로 구동하는 전자 장치. - 제5항에 있어서, 상기 반전 신호들은 2 도트 프레임 반전 기술에 대응하는 전자 장치.
- 제5항에 있어서, 상기 제1 이미지 코드에 대응하는 이미지 데이터는 24 비트의 데이터를 포함하고, 상기 24 비트의 데이터는 적색, 청색 및 녹색 레벨 각각에 대응하는 8 비트의 데이터에 대응하는 전자 장치.
- 제5항에 있어서, 상기 제2 이미지 코드에 대응하는 이미지 데이터는 18 비트의 데이터를 포함하고, 상기 18 비트의 데이터는 적색, 청색 및 녹색 레벨 각각에 대응하는 6 비트의 데이터에 대응하는 전자 장치.
- 삭제
- 삭제
- 제5항에 있어서, 상기 반전 신호들은 상기 픽셀들의 그룹들 중 하나에서의 상기 2개의 행을 양으로 그리고 음으로 교대로 구동하는 데 사용되는 전자 장치.
- 제5항에 있어서, 상기 반전 신호들은 상기 픽셀들의 그룹들 중 하나에서의 상기 2개의 열을 양으로 그리고 음으로 교대로 구동하는 데 사용되는 전자 장치.
- 픽셀 신호를 공간적으로 그리고 시간적으로 디더링하는 방법으로서,
4행(R) x 4열(C)로 배열된 픽셀들(R,C)을 구비하고, 2행 x 2열로 각각 배열된 4개의 서브프레임을 포함하는 픽셀 프레임에 대해,
제1 프레임 N 동안에 픽셀들 (1,1), (2,1), (1,3), (2,3), (3,2), (4,2), (3,4) 및 (4,4)를 양으로 구동하고, 픽셀들 (1,2), (2,2), (1,4), (2,4), (3,1), (4,1), (3,3) 및 (4,3)을 음으로 구동하는 단계 - 각각의 픽셀은 각각의 강도 레벨로 구동됨 -;
제2 프레임 N+1 동안에 픽셀들 (1,2), (2,2), (1,4), (2,4), (3,1), (4,1), (3,3) 및 (4,3)을 양으로 구동하고, 픽셀들 (1,1), (2,1), (1,3), (2,3), (3,2), (4,2), (3,4) 및 (4,4)를 음으로 구동하는 단계 - 각각의 픽셀은 상기 제1 프레임 N 동안의 그의 각각의 서브프레임의 그의 행 내의 그에 바로 인접하는 픽셀의 각각의 강도 레벨로 구동됨 -;
제3 프레임 N+2 동안에 픽셀들 (1,1), (2,1), (1,3), (2,3), (3,2), (4,2), (3,4) 및 (4,4)를 양으로 구동하고, 픽셀들 (1,2), (2,2), (1,4), (2,4), (3,1), (4,1), (3,3) 및 (4,3)을 음으로 구동하는 단계 - 각각의 픽셀은 상기 제2 프레임 N+1 동안과 같은 각각의 강도 레벨로 구동됨 -; 및
제4 프레임 N+3 동안에 픽셀들 (1,2), (2,2), (1,4), (2,4), (3,1), (4,1), (3,3) 및 (4,3)을 양으로 구동하고, 픽셀들 (1,1), (2,1), (1,3), (2,3), (3,2), (4,2), (3,4) 및 (4,4)를 음으로 구동하는 단계 - 각각의 픽셀은 상기 제1 프레임 N 동안과 같은 각각의 강도 레벨로 구동됨 -
를 포함하는 방법. - 제13항에 있어서, 상기 제1 프레임 N 동안에 상기 픽셀들 (1,1), (2,2), (1,3), (2,4), (3,1), (4,2), (3,3) 및 (4,4)를 제1 강도 레벨로 구동하는 단계를 포함하는 방법.
- 제14항에 있어서, 상기 제1 프레임 N 동안에 상기 픽셀들 (1,2), (2,1), (1,4), (2,3), (3,2), (4,1), (3,4) 및 (4,3)을 제2 강도 레벨로 구동하는 단계를 포함하고, 상기 제2 강도 레벨은 상기 제1 강도 레벨과 다른 방법.
- 제15항에 있어서, 상기 제1 강도 레벨은 상기 제2 강도 레벨보다 높은 방법.
- 제16항에 있어서, 상기 픽셀 프레임에 대한 평균 픽셀 강도를 생성하기 위하여 상기 제1 강도 레벨 및 상기 제2 강도 레벨을 선택하는 단계를 포함하는 방법.
- 복수의 픽셀 프레임 각각에 대한 픽셀 반전 신호들을 생성하고 - 각각의 픽셀 프레임은 2행 x 2열로 배열된 4개의 픽셀을 포함하고, 상기 픽셀 반전 신호들은 제1 프레임 N 및 제3 프레임 N+2 동안에 각각의 픽셀 프레임의 픽셀들의 상기 행들 또는 열들 중 하나를 제1 반전 레벨로 구동하고, 각각의 픽셀 프레임의 픽셀들의 상기 행들 또는 열들 중 다른 하나를 제2 반전 레벨로 구동하며, 제2 프레임 N+1 및 제4 프레임 N+3 동안에 각각의 픽셀 프레임의 픽셀들의 상기 행들 또는 열들 중 상기 다른 하나를 상기 제1 반전 레벨로 구동하고, 각각의 픽셀 프레임의 픽셀들의 상기 행들 또는 열들 중 상기 하나를 상기 제2 반전 레벨로 구동하는 데 사용되며, 상기 제1 반전 레벨 및 상기 제2 반전 레벨은 상이한 반전 레벨들임 -,
디더링 신호들을 생성하도록 구성되고,
상기 디더링 신호들은,
상기 제1 프레임 N에서 각각의 픽셀 프레임의 상기 4개 픽셀 중 제1 픽셀을 제1 강도 레벨로 구동하는 동안에 각각의 픽셀 프레임의 나머지 픽셀들을 제2 강도 레벨로 구동하고 - 상기 4개 픽셀 중 상기 제1 픽셀은 각각의 프레임 동안에 상기 제1 반전 레벨 또는 상기 제2 반전 레벨 중 선택된 하나로 구동됨 -,
상기 제2 프레임 N+1에서 각각의 픽셀 프레임의 상기 4개 픽셀 중 제2 픽셀을 상기 제1 강도 레벨로 구동하는 동안에 각각의 픽셀 프레임의 나머지 픽셀들을 상기 제2 강도 레벨로 구동하고 - 상기 픽셀 프레임의 상기 4개 픽셀 중 상기 제2 픽셀은 각각의 프레임 동안에 상기 제1 반전 레벨 또는 상기 제2 반전 레벨 중 선택된 하나로 구동됨 -,
상기 제3 프레임 N+2에서 각각의 픽셀 프레임의 상기 4개 픽셀 중 제3 픽셀을 상기 제1 강도 레벨로 구동하는 동안에 각각의 픽셀 프레임의 나머지 픽셀들을 상기 제2 강도 레벨로 구동하고 - 상기 4개 픽셀 중 상기 제3 픽셀은 각각의 프레임 동안에 상기 제1 반전 레벨 또는 상기 제2 반전 레벨 중 선택된 하나로 구동됨 -,
상기 제4 프레임 N+3에서 각각의 픽셀 프레임의 상기 4개 픽셀 중 제4 픽셀을 상기 제1 강도 레벨로 구동하는 동안에 각각의 픽셀 프레임의 나머지 픽셀들을 상기 제2 강도 레벨로 구동하며,
상기 4개 픽셀 중 상기 제4 픽셀은 각각의 프레임 동안에 상기 제1 반전 레벨 또는 상기 제2 반전 레벨 중 선택된 하나로 구동되는 그래픽 프로세서. - 제18항에 있어서, 상기 그래픽 프로세서는 2개의 심벌 디더링 신호를 생성하도록 구성되고, 상기 2개의 심벌 디더링 신호는 상기 제1 프레임 N 및 상기 제4 프레임 N+3에서 각각의 픽셀 프레임의 처음 2개의 대각으로 인접하는 픽셀들을 상기 제1 강도 레벨로 구동하고, 각각의 픽셀 프레임의 다음 2개의 대각으로 인접하는 픽셀들을 상기 제2 강도 레벨로 구동하며, 상기 제2 프레임 N+1 및 상기 제3 프레임 N+2에서 각각의 픽셀 프레임의 상기 처음 2개의 대각으로 인접하는 픽셀들을 상기 제2 강도 레벨로 구동하고, 각각의 픽셀 프레임의 상기 다음 2개의 대각으로 인접하는 픽셀들을 상기 제1 강도 레벨로 구동하는 그래픽 프로세서.
- 제18항에 있어서, 상기 제1 반전 레벨은 양의 전압 값에 대응하고, 상기 제2 반전 레벨은 음의 전압 값에 대응하는 그래픽 프로세서.
- 디스플레이 픽셀들을 공간적으로 그리고 시간적으로 디더링하는 방법으로서,
제1 프레임에서 상기 디스플레이에서의 픽셀들의 그룹에서의 제1 픽셀을 제1 극성을 갖는 제1 구동 전압 및 제1 강도로 구동하는 동안에 상기 제1 픽셀과 인접한 열의 픽셀들을 제2 반대 극성을 갖는 제2 구동 전압 및 제2 강도로 구동하는 단계; 및
연속된 프레임들에서 상기 디스플레이에서의 상기 픽셀들의 그룹에서의 다른 픽셀을 상기 제1 극성을 갖는 상기 제1 구동 전압 및 상기 제1 강도로 구동하는 동안에 상기 다른 픽셀과 인접한 열의 픽셀들을 상기 제2 반대 극성을 갖는 상기 제2 구동 전압 및 상기 제2 강도로 구동하는 단계
를 포함하는, 방법. - 삭제
- 삭제
- 제21항에 있어서,
상기 제1 강도로 구동되는 픽셀은 홀수 프레임들 동안 상기 픽셀들의 그룹의 홀수 열에 위치하고, 상기 제1 강도로 구동되는 픽셀은 짝수 프레임들 동안 상기 픽셀들의 그룹의 짝수 열에 위치하는, 방법.
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/371,480 US20100207959A1 (en) | 2009-02-13 | 2009-02-13 | Lcd temporal and spatial dithering |
| US12/371,480 | 2009-02-13 | ||
| PCT/US2010/023759 WO2010093697A1 (en) | 2009-02-13 | 2010-02-10 | Lcd temporal and spatial dithering |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110106950A KR20110106950A (ko) | 2011-09-29 |
| KR101186092B1 true KR101186092B1 (ko) | 2012-09-27 |
Family
ID=42053502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117020666A KR101186092B1 (ko) | 2009-02-13 | 2010-02-10 | Ｌｃｄ 시간 및 공간 디더링 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100207959A1 (ko) |
| EP (1) | EP2396782A1 (ko) |
| KR (1) | KR101186092B1 (ko) |
| CN (1) | CN102362307B (ko) |
| WO (1) | WO2010093697A1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI390485B (zh) * | 2008-01-28 | 2013-03-21 | Au Optronics Corp | 顯示裝置及顯示影像之方法 |
| US8416256B2 (en) * | 2009-03-18 | 2013-04-09 | Stmicroelectronics, Inc. | Programmable dithering for video displays |
| TWI408669B (zh) * | 2009-08-13 | 2013-09-11 | Novatek Microelectronics Corp | 液晶顯示器及影像遞色補償方法 |
| JP2011059216A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 表示装置及び表示制御方法 |
| KR20120017648A (ko) * | 2010-08-19 | 2012-02-29 | 삼성전자주식회사 | 디스플레이장치와, 디스플레이 패널의 구동방법 |
| WO2012161700A1 (en) * | 2011-05-24 | 2012-11-29 | Apple Inc. | Offsetting multiple coupling effects in display screens |
| KR20130087927A (ko) * | 2012-01-30 | 2013-08-07 | 삼성디스플레이 주식회사 | 영상 신호 처리 장치 및 영상 신호 처리 방법 |
| CN103970495A (zh) * | 2013-06-24 | 2014-08-06 | 福州瑞芯微电子有限公司 | 基于图形处理器实现像素抖动计算的电子装置及方法 |
| US20150206283A1 (en) * | 2014-01-01 | 2015-07-23 | Andrei Pavlov | Flickering pixel for displaying high resolution images and videos |
| US9837030B2 (en) | 2014-05-22 | 2017-12-05 | Nvidia Corporation | Refresh rate dependent adaptive dithering for a variable refresh rate display |
| US10482806B2 (en) * | 2015-03-02 | 2019-11-19 | Apple Inc. | Spatiotemporal dithering techniques for electronic displays |
| CN104795047B (zh) * | 2015-05-18 | 2017-08-11 | 彩优微电子(昆山)有限公司 | 像素阵列的时间和空间混色方法 |
| KR102541709B1 (ko) | 2016-04-04 | 2023-06-13 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| US10319279B2 (en) * | 2016-06-13 | 2019-06-11 | Apple Inc. | Spatial temporal phase shifted polarity aware dither |
| CN107545870B (zh) * | 2017-09-11 | 2019-08-13 | 惠科股份有限公司 | 显示面板的驱动方法及显示装置 |
| CN107731178B (zh) * | 2017-09-11 | 2019-09-17 | 惠科股份有限公司 | 显示面板的驱动方法及显示装置 |
| JP2019070700A (ja) * | 2017-10-06 | 2019-05-09 | シャープ株式会社 | 表示装置 |
| KR20240068474A (ko) * | 2022-11-10 | 2024-05-17 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005010520A (ja) * | 2003-06-19 | 2005-01-13 | Sharp Corp | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2150148A1 (en) * | 1994-06-02 | 1995-12-03 | Donald B. Doherty | Non-binary pulse width modulation for spatial light modulator with split reset addressing |
| JP3324313B2 (ja) * | 1994-11-17 | 2002-09-17 | 株式会社富士通ゼネラル | ディスプレイ駆動方法および装置 |
| JP4016493B2 (ja) * | 1998-08-05 | 2007-12-05 | 三菱電機株式会社 | ディスプレイ装置及びその多階調化回路 |
| US6310591B1 (en) * | 1998-08-18 | 2001-10-30 | Texas Instruments Incorporated | Spatial-temporal multiplexing for high bit-depth resolution displays |
| TW499664B (en) * | 2000-10-31 | 2002-08-21 | Au Optronics Corp | Drive circuit of liquid crystal display panel and liquid crystal display |
| KR100859666B1 (ko) * | 2002-07-22 | 2008-09-22 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 구동방법 |
| US6982722B1 (en) * | 2002-08-27 | 2006-01-03 | Nvidia Corporation | System for programmable dithering of video data |
| KR100997978B1 (ko) * | 2004-02-25 | 2010-12-02 | 삼성전자주식회사 | 액정 표시 장치 |
| US7327373B2 (en) * | 2004-03-09 | 2008-02-05 | Novatek Microelectronics Corp. | 3D dither algorithm |
| US7590299B2 (en) * | 2004-06-10 | 2009-09-15 | Samsung Electronics Co., Ltd. | Increasing gamma accuracy in quantized systems |
| JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
| KR20060067290A (ko) * | 2004-12-14 | 2006-06-20 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| US7474315B1 (en) * | 2005-04-29 | 2009-01-06 | Apple Inc. | Deep pixel display |
| KR101152137B1 (ko) * | 2005-09-29 | 2012-06-15 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100745979B1 (ko) * | 2006-01-04 | 2007-08-06 | 삼성전자주식회사 | 다계조 표현을 위한 디더링 장치 및 방법 |
| KR101300683B1 (ko) * | 2006-02-06 | 2013-08-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| EP1862995A1 (en) * | 2006-05-31 | 2007-12-05 | Texas Instruments France S.A. | Method and apparatus for spatial and temporal dithering |
| TWI350501B (en) * | 2006-09-20 | 2011-10-11 | Novatek Microelectronics Corp | Method for dithering image data |
| TW200820122A (en) * | 2006-10-18 | 2008-05-01 | Via Tech Inc | Dithering method and apparatus for image data |
| CN101231402B (zh) * | 2007-01-26 | 2012-09-26 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| KR100855988B1 (ko) * | 2007-03-13 | 2008-09-02 | 삼성전자주식회사 | 랜덤한 시/공간적 디더링 처리 방법 및 장치와 이를 이용한액정 표시 장치 |
| TWI373034B (en) * | 2007-05-23 | 2012-09-21 | Chunghwa Picture Tubes Ltd | Pixel dithering driving method and timing controller using the same |
| US8009904B2 (en) * | 2007-07-13 | 2011-08-30 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound gray scale mapping for dynamic range on a display |
| US8610705B2 (en) * | 2007-11-12 | 2013-12-17 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
-
2009
- 2009-02-13 US US12/371,480 patent/US20100207959A1/en not_active Abandoned
-
2010
- 2010-02-10 WO PCT/US2010/023759 patent/WO2010093697A1/en active Application Filing
- 2010-02-10 EP EP10704688A patent/EP2396782A1/en not_active Withdrawn
- 2010-02-10 KR KR1020117020666A patent/KR101186092B1/ko not_active IP Right Cessation
- 2010-02-10 CN CN201080012590.XA patent/CN102362307B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005010520A (ja) * | 2003-06-19 | 2005-01-13 | Sharp Corp | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102362307B (zh) | 2014-09-03 |
| KR20110106950A (ko) | 2011-09-29 |
| EP2396782A1 (en) | 2011-12-21 |
| CN102362307A (zh) | 2012-02-22 |
| WO2010093697A1 (en) | 2010-08-19 |
| US20100207959A1 (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101186092B1 (ko) | Ｌｃｄ 시간 및 공간 디더링 | |
| US8599228B2 (en) | Image processing apparatus, display apparatus, and image displaying system | |
| JP4491646B2 (ja) | 表示装置 | |
| US20100238203A1 (en) | Driving pixels of a display | |
| US8803779B2 (en) | Computer system display driving method and system with means for recognizing the driving method of the display | |
| US9460675B2 (en) | Display device having signal processing circuits, electronic apparatus having display device, driving method of display device, and signal processing method | |
| JP2007108439A (ja) | 表示駆動回路 | |
| US10223987B2 (en) | Regional DC balancing for a variable refresh rate display panel | |
| US8896513B2 (en) | Gamma bus amplifier offset cancellation | |
| US20160163286A1 (en) | Display driver and display apparatus | |
| US8159512B2 (en) | Method of driving a display | |
| TW201324473A (zh) | 影像顫化模組 | |
| US8334865B2 (en) | Method and related apparatus for improving image quality of liquid crystal display device | |
| US20180082626A1 (en) | Dithering techniques for electronic displays | |
| US20160260387A1 (en) | Spatiotemporal dithering techniques for electronic displays | |
| TW201712637A (zh) | 顯示方法與應用此方法的顯示面板 | |
| CN112614457B (zh) | 显示控制方法、装置和系统 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| US20100110115A1 (en) | Frame Rate Control Method and Display Device Using the Same | |
| CN103258508A (zh) | 液晶显示驱动方法及显示装置 | |
| US10446108B2 (en) | Display apparatus and method | |
| TWI381354B (zh) | 時序控制器及使用該時序控制器之液晶顯示器 | |
| EP4372732A1 (en) | Zonal compensation method and electronic device | |
| WO2022030133A1 (ja) | 駆動回路 | |
| CN112614456A (zh) | 显示控制方法、装置和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |