KR101180635B1 - 정전기 손상을 완화하는 단위 테이프 배선기판 - Google Patents

정전기 손상을 완화하는 단위 테이프 배선기판 Download PDF

Info

Publication number
KR101180635B1
KR101180635B1 KR1020100038283A KR20100038283A KR101180635B1 KR 101180635 B1 KR101180635 B1 KR 101180635B1 KR 1020100038283 A KR1020100038283 A KR 1020100038283A KR 20100038283 A KR20100038283 A KR 20100038283A KR 101180635 B1 KR101180635 B1 KR 101180635B1
Authority
KR
South Korea
Prior art keywords
conductive layer
base film
wiring board
chip mounting
connection pattern
Prior art date
Application number
KR1020100038283A
Other languages
English (en)
Other versions
KR20110118894A (ko
Inventor
심주현
한창희
김승곤
장덕환
고승우
이병준
김규찬
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020100038283A priority Critical patent/KR101180635B1/ko
Publication of KR20110118894A publication Critical patent/KR20110118894A/ko
Application granted granted Critical
Publication of KR101180635B1 publication Critical patent/KR101180635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

정전기 손상을 완화하는 단위 테이프 배선기판이 개시된다. 본 발명의 단위 테이프 배선 기판은 베이스 필름; 상기 베이스 필름의 일면상의 좌측 및 우측 가장자리에 배치되며, 제1 및 제2 스프로켓 홀들을 포함하는 제1 및 제2 가장자리 영역; 상기 하나의 반도체 칩이 탑재될 수 있도록 상기 베이스 필름의 중앙영역에 형성되는 칩 실장 영역; 상기 칩 실장 영역으로부터 확장되어 배선되는 신호 패턴 그룹으로서, 상기 칩 실장 영역으로부터 하측 방향으로 확장되는 접지 전압 패턴을 포함하는 상기 신호 패턴 그룹; 및 수평 방향으로 확장되어, 상기 접지 전압 패턴을 상기 제1 도전층 및 상기 제2 도전층 중의 적어도 어느 하나에 전기적으로 연결하는 접지 연결 패턴을 구비하며,상기 단위 테이프 배선 기판은 상기 칩 실장 영역에 대응하는 상측 연결 패턴으로서, 상기 칩 실장 영역의 상측에 수평 방향으로 확장되어 형성되는 상기 상측 연결 패턴으로서, 상기 제1 도전층과 상기 제2 도전층을 전기적으로 연결하는 상기 상측 연결 패턴; 및 수직방향으로 확장되어 상기 접지 연결 패턴과 상기 상측 연결 패턴을 전기적으로 연결하는 측면 보호 패턴을 더 구비한다. 본 발명의 단위 테이프 배선기판에 의하면, 테스트되는 반도체 칩의 ESD에 따른 손상 가능성이 현저히 저감된다.

Description

정전기 손상을 완화하는 단위 테이프 배선기판{UNIT TAPE SUBSTRATE REDUCING ESD DAMAGE}
본 발명은 단위 테이프 배선기판에 관한 것으로서, 특히 하나의 반도체 칩이 독립적으로 탑재되며, 탑재되는 반도체 칩의 정전기 즉, ESD에 의한 손상을 완화하는 테이프 배선기판에 관한 것이다.
최근 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transistor LCD), 가정용 PDP(Plasma Display Pannel) 등 평판 디스플레이 산업의 발달에 힘입어 평판 디스플레이 장치의 구동 칩 부품인 테이프 패키지 산업 또한 크게 발전하고 있다. 이러한 테이프 패키지의 대표적인 예는 테이프 캐리어 패키지(Tape Carrier Package: TCP)와 칩 온 필름(Chip On Film: COF) 패키지 등이 있다. 그리고, 테이프 패키지에는 플렉시블(flexible)한 테이프 배선기판이 이용된다.
이때, 본 명세서에서는, 하나의 반도체 칩이 독립적으로 탑재될 수 있는 상기 테이프 배선 기판의 단위를 '단위 테이프 배선기판'이라 칭한다.
도 1a 및 도 1b는 종래의 단위 테이프 배선기판(100)을 나타내는 도면으로서, 도 1a는 종래의 단위 테이프 배선기판을 보여주는 평면도이며, 도 1b는 도 1a의 I-Ⅱ선 단면도이다.
도 1a 및 도 1b에 도시되는 바와 같이, 종래의 테이프 배선기판(100)에는 베이스 필름(110; base film)의 양쪽 가장자리 영역(120, 130)과, 반도체 칩(미도시)이 탑재되는 칩 실장 영역(140), 그리고, 신호 패턴 그룹(150)이 형성된다. 이때, 상기 양쪽 가장자리 영역(120, 130)에는 상기 베이스 필름(110)의 상부에 형성되는 도전층(121, 131)과, 상기 도전층(121, 131) 및 상기 베이스 필름(110)을 관통하여 형성되는 스프로켓 홀(sprocket hole: 123, 133)들이 포함된다. 상기 스프로켓 홀(123, 133)에는 반도체 배선기판을 홀딩하는 홀딩장치의 룰러들(미도시)이 삽입된다. 이때, 상기 스프로켓 홀(123, 133)에 삽입되는 룰러는 상기 홀딩장치로부터 접지전압(VSS)을 형성하게 된다. 상기 신호 패턴 그룹(150)은 접지 전압(VSS)를 전송하는 접지 전압 패턴(151)을 비롯하여 상기 칩 실장 영역(140)으로부터 상하의 방향으로 확장되는 다수의 패턴들을 포함하여 구성된다.
한편, 테이프 배선기판에는 조립 공정, 테스트 공정, 육안 검사 공정 등과 같이 다양한 공정에서 ESD가 발생될 수 있다.
그런데, 종래의 단위 테이프 배선기판에서는, 상기 접지 전압 패턴(151)은 단순히 상기 칩 실장 영역(140)에서 확장되는 구조로 형성된다. 이에 따라, 테이프 배선기판 상에 발생되는 ESD가, 도 2에 도시되는 바와 같이, 상당부분 상기 칩 실장 영역(140)에 탑재되는 반도체 칩에 전달된다.
따라서, 종래의 단위 테이프 배선 기판에서는, 정전기 즉, ESD에 의한 반도체 칩의 파손 가능성이 매우 높다는 문제점이 발생된다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, ESD의 의한 반도체 칩의 파손 가능성을 저감시키는 단위 테이프 배선 기판을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 하나의 반도체 칩이 독립적으로 탑재되는 단위 테이프 배선 기판에 관한 것이다. 본 발명의 단위 테이프 배선 기판은 베이스 필름; 상기 베이스 필름의 일면상의 좌측 가장자리에 배치되며, 제1 도전층 및 제1 스프로켓들을 포함하는 제1 가장자리 영역으로서, 상기 제1 도전층은 상기 제1 가장자리 영역의 상기 베이스 필름 상에 도포되어 형성되며, 상기 제1 스포로켓들은 상기 베이스 필름과 상기 제1 도전층을 관통하여 일정 간격으로 형성되는 상기 제1 가장자리 영역; 상기 베이스 필름의 일면상의 우측 가장자리에 배치되며, 제2 도전층 및 제2 스프로켓들을 포함하는 제2 가장자리 영역으로서, 상기 제2 도전층은 상기 제2 가장자리 영역의 상기 베이스 필름 상에 도포되어 형성되며, 상기 제2 스포로켓들은 상기 베이스 필름과 상기 제2 도전층을 관통하여 일정 간격으로 형성되는 상기 제2 가장자리 영역; 상기 하나의 반도체 칩이 탑재될 수 있도록 상기 베이스 필름의 중앙영역에 형성되는 칩 실장 영역; 상기 칩 실장 영역으로부터 확장되어 배선되는 신호 패턴 그룹으로서, 상기 칩 실장 영역으로부터 하측 방향으로 확장되는 접지 전압 패턴을 포함하는 상기 신호 패턴 그룹; 및 수평 방향으로 확장되어, 상기 접지 전압 패턴을 상기 제1 도전층 및 상기 제2 도전층 중의 적어도 어느 하나에 전기적으로 연결하는 접지 연결 패턴을 구비한다. 그리고, 상기 단위 테이프 배선 기판은 상기 칩 실장 영역에 대응하는 상측 연결 패턴으로서, 상기 칩 실장 영역의 상측에 수평 방향으로 확장되어 형성되는 상기 상측 연결 패턴으로서, 상기 제1 도전층과 상기 제2 도전층을 전기적으로 연결하는 상기 상측 연결 패턴; 및 수직방향으로 확장되어 상기 접지 연결 패턴과 상기 상측 연결 패턴을 전기적으로 연결하는 측면 보호 패턴을 더 구비한다.
본 발명의 단위 테이프 배선기판에 의하면, 반도체 칩의 ESD에 따른 손상 가능성이 현저히 저감된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1a는 종래의 단위 테이프 배선기판을 보여주는 평면도이며, 도 1b는 도 1a의 I-Ⅱ선 단면도이다.
도 2는 종래의 단위 테이프 배선기판에서의 ESD 발생시의 전자유입을 설명하기 위한 도면이다.
도 3a는 본 발명의 일실시예에 따른 단위 테이프 배선기판을 보여주는 평면도이며, 도 3b는 도 1a의 I-Ⅱ선 단면도이다.
도 4는 본 발명의 단위 테이프 배선기판에서의 ESD 발생시의 전자방출을 설명하기 위한 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는, '단위 테이프 배선기판'은 하나의 반도체 칩이 독립적으로 탑재될 수 있는 테이프 배선 기판의 단위를 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 단위 테이프 배선기판(200)을 나타내는 도면으로서, 대표적으로 칩 온 필름(Chip On Film:COF)이 도시된다. 도 3a는 본 발명의 실시예의 단위 테이프 배선기판(200)을 보여주는 평면도이며, 도 3b는 도 3a의 I-Ⅱ선 단면도이다.
도 3a 및 도 3b를 참조하면, 본 발명의 단위 테이프 배선기판(200)은 베이스 필름(210), 제1 가장자리 영역(220), 제2 가장자리 영역(230), 칩 실장 영역(240), 신호 패턴 그룹(250) 및 접지 연결 패턴(260)을 구비한다.
상기 베이스 필름(210)은 본 발명의 단위 테이프 배선기판(200)의 기저층을 형성하는 요소로서, 절연성의 합성수지로 제조되는 것이 바람직하며, 예컨대, 폴리이미드 수지(polyimide resin), 아크릴 수지(acrylic resin), 폴리에테르 니트릴 수지(poly-+ether-nitrile resin), 폴리 에테르 술폰 수지(polyether-sulfone resin), 폴리 에틸렌 테레프탈레이트 수지(polyethylene terephalate resin), 폴리 에틸렌 나프탈레이드 수지(polyethylene naphthalate resin) 또는 폴리염화비닐 수지(polyvinyl chloride resin) 등이 사용될 수 있으며, 글래스 패브릭(glass fabric)에 BT 레진(BT-resin) 등을 입혀 사용하는 것도 가능하다.
본 명세서에서는, 상기 베이스 필름(210)의 예로서, 칩 온 필름(Chip On Film: COF)이 도시된다. 하지만, 상기 베이스 필름(210)은 테이프 캐리어 패키지 등에서와 같이 다양한 형태의 테이프 필름이 될 수도 있음은 당업자에게는 자명하다.
상기 제1 가장자리 영역(220)은 상기 베이스 필름(210)의 일면상의 좌측 가장자리에 배치된다. 그리고, 상기 제1 가장자리 영역(220)에는 제1 도전층(221) 및 제1 스프로켓 홀들(223)이 포함된다. 상기 제1 도전층(221)은 상기 제1 가장자리 영역(220)의 상기 베이스 필름(210) 상에 도포되어 형성되며, 상기 제1 스프로켓 홀들(223)은 일정 간격으로 상기 베이스 필름(210)과 상기 제1 도전층(221)을 관통하여 형성된다.
상기 제2 가장자리 영역(230)은 상기 베이스 필름(210)의 일면상의 우측 가장자리에 배치된다. 그리고, 상기 제2 가장자리 영역(230)에는 제2 도전층(231) 및 제2 스프로켓 홀들(233)이 포함된다. 상기 제2 도전층(231)은 상기 제2 가장자리 영역(230)의 상기 베이스 필름(210) 상에 도포되어 형성되며, 상기 제1 스프로켓 홀들(233)은 일정 간격으로 상기 베이스 필름(210)과 상기 제2 도전층(231)을 관통하여 형성된다.
이때, 상기 제1 및 제2 스프로켓 홀들(223, 233)에는 본 발명의 단위 테이프 배선기판을 홀딩하는 홀딩장치의 룰러들(미도시)이 삽입된다. 그리고, 상기 스프로켓 홀(223, 233)에 삽입되는 룰러들에는 접지전압(VSS)이 형성된다.
이에 따라, 상기 스프로켓 홀들(223, 233)과 접하여 형성되는 상기 제1 및 제2 도전층(221, 231)에도 상기 접지전압(VSS)이 인가된다.
상기 칩 실장 영역(240)은 반도체 칩(미도시)만이 독립적으로 탑재되어 실장될 수 있도록 상기 베이스 필름(210)의 일면의 중앙영역에 형성된다.
상기 신호 패턴 그룹(250)은 상기 칩 실장 영역(240)으로부터 상하측으로 확장되어 배선된다. 이때, 상기 신호 패턴 그룹(250)에는, 상기 칩 실장 영역(240)으로부터 하측 방향으로 확장되는 접지 전압 패턴(251)이 포함된다. 여기서, 상기 접지 전압 패턴(251)을 통하여, 상기 칩 실장 영역(240)에 탑재되는 반도체 칩에 접지 전압(VSS)이 제공된다.
상기 접지 연결 패턴(260)은 수평 방향으로 확장되어, 상기 접지 전압 패턴(251)을 상기 제1 도전층(221) 및 상기 제2 도전층(231) 중의 적어도 어느 하나에 전기적으로 연결한다. 본 실시예에서, 상기 접지 연결 패턴(260)은 상기 칩 실장 영역(240)으로부터 확장되는 2개의 상기 접지 전압 패턴(251)을 상기 제1 도전층(221) 및 상기 제2 도전층(231)에 전기적으로 연결한다.
이와 같이, 접지 연결 패턴(260)에 의하여, 상기 접지 전압 패턴(251)이 접지전압(VSS)으로 제어되는 상기 제1 및 제2 도전층(221, 231)에 연결됨으로써, 본 발명의 단위 테이프 배선기판 및 반도체 칩에서 발생되는 ESD가, 도 4에 도시되는 바와 같이, 상기 제1 및 제2 도전층(221, 231)으로 방출된다.
이에 따라, 본 발명의 단위 테이프 배선기판에 의하면, ESD에 의한 반도체 칩의 파손 가능성은 현저히 저하된다.
또한, 본 발명의 경우, 테스트 시에 접지 전압(VSS)이 인가되는 접지 전압 패턴(251)이 상기 제1 및 제2 도전층(221, 231)에 연결됨으로써, 테스트 동작은 아무런 문제없이 정상적으로 진행될 수 있다.
바람직한 실시예에 따른 본 발명의 단위 테이프 배선 기판(200)은 상기 칩 실장 영역(240)에 대응하는 상측 연결 패턴(270)을 더 구비한다. 상기 상측 연결 패턴(270)은 상기 제1 도전층(221)과 상기 제2 도전층(231)을 전기적으로 연결한다. 이때, 상기 상측 연결 패턴(270)은 상기 칩 실장 영역(240)의 상측, 즉, 상기 접지 연결 패턴(260)과 반대쪽에 형성된다.
이와 같이, 상기 칩 실장 영역(240)의 상측에 수평 방향으로 확장되어 형성되는 상기 상측 연결 패턴(270)에 의하여, 본 발명의 단위 테이프 배선기판 및 반도체 칩에서 발생되는 ESD가 효과적으로 상기 제1 및 제2 도전층(221, 231)으로 방출된다.
더욱 바람직한 실시예에 따른 본 발명의 단위 테이프 배선 기판(200)은 측면 보호 패턴(280)을 더 구비한다. 상기 측면 보호 패턴(280)은 상기 칩 실장 영역(240)의 양쪽 측면에 형성되며, 수직방향으로 확장되어 상기 접지 연결 패턴(260)과 상기 상측 연결 패턴(270)을 전기적으로 연결한다. 즉, 상기 측면 보호 패턴(280)은 상기 접지 연결 패턴(260) 및 상측 연결 패턴(270)과 더불어 상기 칩 실장 영역(240)의 가드링(guard ring)에 가까운 형상을 형성하게 된다.
상기 측면 보호 패턴(280)에 의하여, 본 발명의 단위 테이프 배선기판 및 반도체 칩에서 발생되는 ESD가 더욱 효과적으로 상기 제1 및 제2 도전층(221, 231)으로 방출된다. 그 결과, 상기 칩 실장 영역(240)에 탑재되는 반도체 칩의 ESD에 따른 손상 가능성이 저감된다.
한편, 도 3b에서는, 이해의 편의를 위하여, 상기 도전층들(221, 231) 및 상기 신호 패턴 그룹(250)과 상기 베이스 필름(210) 사이에 형성되는 금속 기저층, 상기 도전층들(221, 231) 및 상기 신호 패턴 그룹(250)을 도포하는 솔러 레지스트층 등에 대한 도시는 생략된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (3)

  1. 하나의 반도체 칩이 독립적으로 탑재되는 단위 테이프 배선 기판에 있어서,
    베이스 필름;
    상기 베이스 필름의 일면상의 좌측 가장자리에 배치되며, 제1 도전층 및 제1 스프로켓들을 포함하는 제1 가장자리 영역으로서, 상기 제1 도전층은 상기 제1 가장자리 영역의 상기 베이스 필름 상에 도포되어 형성되며, 상기 제1 스포로켓들은 상기 베이스 필름과 상기 제1 도전층을 관통하여 일정 간격으로 형성되는 상기 제1 가장자리 영역;
    상기 베이스 필름의 일면상의 우측 가장자리에 배치되며, 제2 도전층 및 제2 스프로켓들을 포함하는 제2 가장자리 영역으로서, 상기 제2 도전층은 상기 제2 가장자리 영역의 상기 베이스 필름 상에 도포되어 형성되며, 상기 제2 스포로켓들은 상기 베이스 필름과 상기 제2 도전층을 관통하여 일정 간격으로 형성되는 상기 제2 가장자리 영역;
    상기 하나의 반도체 칩이 탑재될 수 있도록 상기 베이스 필름의 중앙영역에 형성되는 칩 실장 영역;
    상기 칩 실장 영역으로부터 확장되어 배선되는 신호 패턴 그룹으로서, 상기 칩 실장 영역으로부터 하측 방향으로 확장되는 접지 전압 패턴을 포함하는 상기 신호 패턴 그룹; 및
    수평 방향으로 확장되어, 상기 접지 전압 패턴을 상기 제1 도전층 및 상기 제2 도전층 중의 적어도 어느 하나에 전기적으로 연결하는 접지 연결 패턴을 구비하며,
    상기 단위 테이프 배선 기판은
    상기 칩 실장 영역에 대응하는 상측 연결 패턴으로서, 상기 칩 실장 영역의 상측에 수평 방향으로 확장되어 형성되는 상기 상측 연결 패턴으로서, 상기 제1 도전층과 상기 제2 도전층을 전기적으로 연결하는 상기 상측 연결 패턴; 및
    수직방향으로 확장되어 상기 접지 연결 패턴과 상기 상측 연결 패턴을 전기적으로 연결하는 측면 보호 패턴을 더 구비하는 것을 특징으로 하는 단위 테이프 배선 기판.
  2. 삭제
  3. 삭제
KR1020100038283A 2010-04-26 2010-04-26 정전기 손상을 완화하는 단위 테이프 배선기판 KR101180635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100038283A KR101180635B1 (ko) 2010-04-26 2010-04-26 정전기 손상을 완화하는 단위 테이프 배선기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100038283A KR101180635B1 (ko) 2010-04-26 2010-04-26 정전기 손상을 완화하는 단위 테이프 배선기판

Publications (2)

Publication Number Publication Date
KR20110118894A KR20110118894A (ko) 2011-11-02
KR101180635B1 true KR101180635B1 (ko) 2012-09-18

Family

ID=45390544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038283A KR101180635B1 (ko) 2010-04-26 2010-04-26 정전기 손상을 완화하는 단위 테이프 배선기판

Country Status (1)

Country Link
KR (1) KR101180635B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597226B1 (ko) * 2015-12-31 2023-11-02 엘지디스플레이 주식회사 다중 접지 구조체 및 이를 갖는 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007253A (ja) * 1999-06-07 2001-01-12 Amkor Technology Korea Inc 半導体パッケージ用の回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007253A (ja) * 1999-06-07 2001-01-12 Amkor Technology Korea Inc 半導体パッケージ用の回路基板

Also Published As

Publication number Publication date
KR20110118894A (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
US10522783B2 (en) Flexible display including protective coating layer having different thickness in bend section
CN108258016B (zh) 柔性显示装置
EP2772826B1 (en) Flexible display device
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
CN110032007B (zh) 一种显示面板及显示装置
KR101869669B1 (ko) 복수 타입들의 마이크로 코팅층들을 갖는 플렉서블 디스플레이 디바이스
KR101031713B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR100943343B1 (ko) 평판표시장치
KR20170094266A (ko) 내부식성 인쇄 회로 필름을 갖는 플렉서블 디스플레이 디바이스
KR20180091893A (ko) 플렉서블 디스플레이 패널을 갖는 전자 디바이스
KR20170095938A (ko) 라운딩된 에지를 갖는 지지층을 갖는 플렉서블 디스플레이 디바이스
KR20170095809A (ko) 게이트-인-패널 회로를 갖는 플렉서블 디스플레이 디바이스
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
KR20200127087A (ko) 표시 장치 및 이의 제조 방법
US10921660B2 (en) Circuit board, display panel and display device
CN111128969B (zh) 显示面板及显示装置
KR20170007587A (ko) 표시장치
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
US8746925B2 (en) Circuit board circuit apparatus and light source apparatus
TWI666502B (zh) 顯示面板
KR20160043190A (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
KR101180635B1 (ko) 정전기 손상을 완화하는 단위 테이프 배선기판
KR102404721B1 (ko) 가요성 인쇄회로기판
KR100766933B1 (ko) 평판 표시장치
KR101338882B1 (ko) 탭 아이씨 및 피씨비 부착 장치 및 그 부착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190825

Year of fee payment: 8