KR101175028B1 - Method of manufacturing printed circuit board using polyimide etching - Google Patents

Method of manufacturing printed circuit board using polyimide etching Download PDF

Info

Publication number
KR101175028B1
KR101175028B1 KR1020100131528A KR20100131528A KR101175028B1 KR 101175028 B1 KR101175028 B1 KR 101175028B1 KR 1020100131528 A KR1020100131528 A KR 1020100131528A KR 20100131528 A KR20100131528 A KR 20100131528A KR 101175028 B1 KR101175028 B1 KR 101175028B1
Authority
KR
South Korea
Prior art keywords
copper foil
foil layer
etching
layer
polyimide
Prior art date
Application number
KR1020100131528A
Other languages
Korean (ko)
Other versions
KR20120070107A (en
Inventor
이봉준
양호민
고용남
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020100131528A priority Critical patent/KR101175028B1/en
Publication of KR20120070107A publication Critical patent/KR20120070107A/en
Application granted granted Critical
Publication of KR101175028B1 publication Critical patent/KR101175028B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은, 폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계와, 상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 전체에 각각 제1레지스트 및 제2레지스트를 적층하는 단계와, 상기 제1레지스트가 적층되지 않은 상기 제1동박층의 나머지 부분을 제거하는 단계와, 상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 비아홀을 형성하고 상기 제2동박층의 상면 일부분을 노출시키는 단계와, 상기 제1레지스트 및 제2레지스트를 제거하는 단계, 및 상기 제1동박층의 상면 일부분, 상기 제2동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.
상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면, 양면기판에서 상면 동박층 부분과 폴리이미드층 부분을 에칭 방식으로 제거하여 비아홀을 형성한 다음 상기 상하면의 동박층을 연결함에 따라, 공정이 간단하고 스미어가 전혀 발생하지 않으며 제품의 품질을 향상시킬 수 있는 이점이 있다. 또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.The present invention comprises the steps of preparing a double-sided substrate in which the first copper foil layer and the second copper foil layer are respectively laminated on the upper and lower surfaces of the polyimide layer, the upper surface portion of the first copper foil layer and the entire bottom surface of the second copper foil layer, respectively Stacking a first resist and a second resist, removing a remaining portion of the first copper layer on which the first resist is not laminated, and removing a portion of the polyimide layer exposed when the remaining portion is removed. Etching to form via holes on the double-sided substrate and exposing a portion of the upper surface of the second copper foil layer, removing the first resist and the second resist, and a portion of the upper surface of the first copper foil layer, the first Provided is a method of manufacturing a printed circuit board using polyimide etching, including forming a portion of an upper surface of a two copper foil layer and a third copper foil layer connecting the inside of the via hole to each other.
According to the method for manufacturing a printed circuit board using polyimide etching, the upper copper foil layer portion and the polyimide layer portion are removed by etching in a double-sided board to form a via hole, and then the upper and lower copper foil layers are connected, thereby simplifying the process. Smear does not occur at all and there is an advantage to improve the quality of the product. In addition, according to the present invention, by applying an etching method instead of a conventional drilling method, the parts may be removed in a single process, thereby shortening the process time and improving productivity.

Description

폴리이미드 에칭을 이용한 인쇄회로기판 제조방법{Method of manufacturing printed circuit board using polyimide etching}Method of manufacturing printed circuit board using polyimide etching

본 발명은 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 절연층에 해당되는 폴리이미드층의 에칭을 이용하여 상하면의 양면 동박층을 서로 연결하는 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board using polyimide etching, and more particularly, to a printed circuit board connecting upper and lower double-sided copper foil layers to each other using etching of a polyimide layer corresponding to an insulating layer of a printed circuit board. It relates to a manufacturing method.

절연층의 상하면에 동박층이 각각 형성된 양면기판에서 상기 상하면의 동박층을 서로 도통시키는 방법에 관하여 종래에 다양하게 개시되어 있다.Various methods have been conventionally disclosed for conducting the copper foil layers on the upper and lower surfaces to each other in a double-sided substrate having copper foil layers formed on the upper and lower surfaces of the insulating layer.

그 예로서, 상기 양면기판 상에 비아홀을 CNC 드릴링 또는 레이저 드릴링한 다음, 상기 비아홀의 내부와 상하면의 동박층을 서로 도통시키는 방식이 있다. 그런데, 이러한 드릴링 방식을 사용하는 경우, 표면 상에 스미어(smear)를 발생시켜서 제품의 품질을 떨어뜨릴 뿐만 아니라, 연결이 필요한 부분마다 비아홀을 일일이 드릴링해야 하므로 공정 시간이 장시간 소요되고 제품의 생산성이 떨어지는 문제점이 있다.As an example, there is a method of CNC drilling or laser drilling a via hole on the double-sided board, and then conducting the copper foil layers on the upper and lower surfaces with each other. However, when this drilling method is used, not only does it reduce the quality of the product by generating smears on the surface, but also requires the drilling of via holes for each part that needs to be connected. There is a problem falling.

본 발명은 상하면의 동박층 연결 시에 폴리이미드의 에칭을 이용함에 따라 공정 시간을 단축시킬 수 있고 제품의 품질을 향상시킬 수 있는, 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a printed circuit board using polyimide etching, which can shorten the process time and improve product quality by using polyimide etching at the time of connecting the upper and lower copper foil layers. .

본 발명은, 폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계와, 상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 전체에 각각 제1레지스트 및 제2레지스트를 적층하는 단계와, 상기 제1레지스트가 적층되지 않은 상기 제1동박층의 나머지 부분을 제거하는 단계와, 상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 비아홀을 형성하고 상기 제2동박층의 상면 일부분을 노출시키는 단계와, 상기 제1레지스트 및 제2레지스트를 제거하는 단계, 및 상기 제1동박층의 상면 일부분, 상기 제2동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법을 제공한다.The present invention comprises the steps of preparing a double-sided substrate in which the first copper foil layer and the second copper foil layer are respectively laminated on the upper and lower surfaces of the polyimide layer, the upper surface portion of the first copper foil layer and the entire bottom surface of the second copper foil layer, respectively Stacking a first resist and a second resist, removing a remaining portion of the first copper layer on which the first resist is not laminated, and removing a portion of the polyimide layer exposed when the remaining portion is removed. Etching to form via holes on the double-sided substrate and exposing a portion of the upper surface of the second copper foil layer, removing the first resist and the second resist, and a portion of the upper surface of the first copper foil layer, the first Provided is a method of manufacturing a printed circuit board using polyimide etching, including forming a portion of an upper surface of a two copper foil layer and a third copper foil layer connecting the inside of the via hole to each other.

여기서, 상기 폴리이미드층의 일부분을 에칭하는 단계는, 에칭액으로서 (가성 소다와 아민을 포함하는 에칭액을 사용할 수 있다.In the etching of a part of the polyimide layer, an etching solution including caustic soda and an amine may be used as the etching solution.

또한, 상기 제1동박층의 나머지 부분을 제거하는 단계는, 에칭 방식으로 제거할 수 있다.In addition, the step of removing the remaining portion of the first copper foil layer may be removed by an etching method.

또한, 상기 양면기판을 준비하는 단계에는 상기 폴리이미드층과 상기 제1동박층 및 상기 제2동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 양면기판을 사용할 수 있다.In addition, the preparing of the double-sided substrate may use a double-sided substrate in which the polyimide layer, the first copper foil layer and the second copper foil layer are stacked by a sputtering method or a casting method.

본 발명에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 따르면, 양면기판에서 상면 동박층 부분과 폴리이미드층 부분을 에칭 방식으로 제거하여 비아홀을 형성한 다음 상기 상하면의 동박층을 연결함에 따라, 공정이 간단하고 스미어가 전혀 발생하지 않으며 제품의 품질을 향상시킬 수 있는 이점이 있다.According to the method for manufacturing a printed circuit board using polyimide etching according to the present invention, the upper copper foil layer portion and the polyimide layer portion are removed by an etching method from a double-sided board to form a via hole, and then connect the upper and lower copper foil layers. The process is simple, no smear is generated and the quality of the product is improved.

또한, 본 발명은 기존의 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시킬 수 있다.In addition, according to the present invention, by applying an etching method instead of a conventional drilling method, the parts may be removed in a single process, thereby shortening the process time and improving productivity.

도 1은 본 발명의 실시예에 따른 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법의 흐름을 나타내는 단면도이다.1 is a cross-sectional view showing the flow of a method for manufacturing a printed circuit board using polyimide etching according to an embodiment of the present invention.

이하에서는 상기 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법에 관하여 도 1을 참조로 하여 상세히 알아보고자 한다.Hereinafter, a method of manufacturing a printed circuit board using the polyimide etching will be described in detail with reference to FIG. 1.

먼저, 폴리이미드층(110)의 상하면에 제1동박층(120)과 제2동박층(130)이 각각 적층된 양면기판을 준비한다(S110). 여기서, 상기 양면기판은 상기 폴리이미드층(110)과 상기 제1동박층(120) 및 상기 제2동박층(130)이 스퍼터링 방식 또는 캐스팅 방식으로 적층되어 있는 것을 사용한다. 즉, 상기 양면기판은 별도의 접착제 없이 폴리이미드층(110)의 상하면에 동박층(120,130)이 직접 적층된 형태를 갖는다. 상기 스퍼터링 방식 또는 캐스팅 방식은 본 분야에서 공지된 사항이므로 상세한 설명은 생략한다.First, a double-sided substrate on which the first copper foil layer 120 and the second copper foil layer 130 are laminated on the upper and lower surfaces of the polyimide layer 110 is prepared (S110). In this case, the double-sided substrate is one in which the polyimide layer 110, the first copper foil layer 120, and the second copper foil layer 130 are stacked by a sputtering method or a casting method. That is, the double-sided substrate has a form in which the copper foil layers 120 and 130 are directly stacked on the upper and lower surfaces of the polyimide layer 110 without any adhesive. Since the sputtering method or the casting method is known in the art, a detailed description thereof will be omitted.

그리고, 상기 제1동박층(120)의 상면 일부분 및 상기 제2동박층(130)의 저면 전체에 각각 제1레지스트(140) 및 제2레지스트(150)를 적층한다(S120). 이러한 제1레지스트(140) 및 제2레지스트(150)는 추후의 에칭 공정으로부터 상기 제1동박층(120)의 상면 일부분과 상기 제2동박층(130)의 저면 전체 부분을 각각 보호하기 위해 사용된다.In addition, the first resist 140 and the second resist 150 are laminated on a part of the upper surface of the first copper foil layer 120 and the entire lower surface of the second copper foil layer 130 (S120). The first resist 140 and the second resist 150 may be used to protect portions of the upper surface of the first copper foil layer 120 and the entire lower surface of the second copper foil layer 130 from a subsequent etching process. do.

그런 다음, 상기 제1레지스트(140)가 적층되지 않은 상기 제1동박층(120)의 나머지 부분을 제거하여, 상기 폴리이미드층(110)의 일부분(111)이 노출되도록 한다(S130). Thereafter, the remaining portion of the first copper foil layer 120 on which the first resist 140 is not laminated is removed to expose a portion 111 of the polyimide layer 110 (S130).

이러한 S130 단계에서는, 상기 제1동박층(120)의 나머지 부분을 에칭 방식으로 제거한다. 이때, 에칭액은 동박층의 에칭에 통상적으로 사용되는 염화동, 염화철 등의 산성용액이 사용된다.In this step S130, the remaining portion of the first copper foil layer 120 is removed by an etching method. At this time, an acid solution such as copper chloride, iron chloride or the like which is commonly used for etching the copper foil layer is used as the etching solution.

이후, 상기 노출된 폴리이미드층(110)의 일부분(111)을 에칭하여 상기 양면기판 상에 비아홀(160)을 형성하고 상기 제2동박층(130)의 상면 일부분을 노출시킨다(S140). 이러한 비아홀(160)은 추후 제1동박층(120)과 제2동박층(130)을 서로 도통시키기 위해 사용된다.Thereafter, a portion 111 of the exposed polyimide layer 110 is etched to form a via hole 160 on the double-sided substrate and to expose a portion of the upper surface of the second copper foil layer 130 (S140). The via hole 160 is used to electrically connect the first copper foil layer 120 and the second copper foil layer 130 to each other.

여기서, 상기 폴리이미드층(110)의 일부분(111)의 에칭 시에는 강알칼리성 에칭액을 사용하는데, 그 예로서 가성소다와 아민을 포함하는 에칭액을 사용한다. 여기서, 가성소다는 수산화 나트륨(NaOH)를 의미하고, 아민으로는 암모니아(NH3)를 사용한다. 이때, 상기 수산화 나트륨, 암모니아 이외에 1% 내외의 첨가제 등이 사용될 수 있다. 이러한 폴리이미드 에칭액의 제조에 사용되는 순수(DI)는 10~20%가 사용되고, 이때 제조된 에칭액의 농도는 80~90%일 수 있다. 또한, 에칭액의 온도는 70~80℃일 수 있다.In this case, a strong alkaline etching solution is used to etch the portion 111 of the polyimide layer 110, and an etching solution including caustic soda and an amine is used as an example. Here, caustic soda means sodium hydroxide (NaOH), and ammonia (NH 3 ) is used as the amine. At this time, in addition to the sodium hydroxide, ammonia, additives of about 1% or the like may be used. 10 to 20% of pure water (DI) used in the preparation of the polyimide etching solution may be used, and the concentration of the prepared etching solution may be 80 to 90%. In addition, the temperature of the etching solution may be 70 ~ 80 ℃.

만약, 상기 양면기판으로서 폴리이미드층(110)의 상하면에 동박층(120,130)이 별도의 접착제를 통해 적층된 것을 사용하는 경우, 상기 폴리이미드층(110)의 에칭 작업이 상기 접착제로 인하여 제대로 이루어지지 않는 단점이 있다.If the double-sided substrate is used in which the copper foil layers 120 and 130 are laminated on the upper and lower surfaces of the polyimide layer 110 through a separate adhesive, the etching of the polyimide layer 110 is properly performed due to the adhesive. There is a disadvantage that does not lose.

그러나, 본 실시예에서는 별도의 접착제 없이 스퍼터링 공법 또는 캐스팅 공법을 통해 폴리이미드층(110)에 동박층(120,130)이 직접 적층된 형태의 양면기판을 사용함에 따라, 상기 접착제를 사용한 경우에 비하여, 상기 에칭액을 통한 폴리이미드층(110)의 에칭 작업이 용이함은 물론이며 에칭 품질 또한 높일 수 있다.However, in the present embodiment, as a double-sided substrate in which the copper foil layers 120 and 130 are directly laminated on the polyimide layer 110 through a sputtering method or a casting method without an additional adhesive, compared to the case where the adhesive is used, The etching operation of the polyimide layer 110 through the etching solution may be easy, and the etching quality may also be improved.

이후에는 상기 제1레지스트(140) 및 제2레지스트(150)를 제거한다(S150). 이러한 각각의 레지스트(140,150)는 앞서의 에칭 공정이 완료된 이후에는 모두 제거하여 상기 제1동박층(120)의 상면 일부분 및 제2동박층(130)의 저면 전체가 외부로 노출되도록 한다.Thereafter, the first resist 140 and the second resist 150 are removed (S150). Each of the resists 140 and 150 may be removed after the etching process is completed to expose a portion of the upper surface of the first copper foil layer 120 and the entire bottom surface of the second copper foil layer 130 to the outside.

다음, 상기 제1동박층(120)의 상면 일부분, 상기 제2동박층(130)의 노출된 상면 일부분, 및 상기 비아홀(160)의 내부를 서로 연결하는 제3동박층(170)을 형성한다(S160). 이상과 같은 제3동박층(170)의 형성에 따라, 상기 제1동박층(120)과 제2동박층(130) 사이가 서로 연결되고 도통된다. Next, a third copper foil layer 170 is formed to connect a portion of the upper surface of the first copper foil layer 120, a portion of the exposed upper surface of the second copper foil layer 130, and the inside of the via hole 160 to each other. (S160). As the third copper foil layer 170 is formed as described above, the first copper foil layer 120 and the second copper foil layer 130 are connected to each other and are conductive.

이러한 제3동박층(170)은 동도금 방식으로 형성되는데, 상기 동도금 공정에 의해 제2동박층(130)의 저면 전체 부분에도 제4동박층(180)이 형성된다.The third copper foil layer 170 is formed by copper plating, and the fourth copper foil layer 180 is also formed on the entire bottom surface of the second copper foil layer 130 by the copper plating process.

이상과 같은 본 발명에 따르면, 양면기판의 상하면 동박층(120,130)의 연결 시에, 기존의 드릴링 공법(ex, CNC, 레이저)을 전혀 사용하지 않음에 따라 스미어(smear)가 전혀 발생되지 않는다. 또한, 본 발명은 제1동박층(120) 부분과 폴리이미드층(110) 부분을 에칭 방식으로 먼저 제거하여 비아홀(160)을 형성한 다음 상기 상하면의 동박층(120,130)을 제3동박층(170)으로 연결함에 따라, 공정이 간단하고 제품의 품질을 향상시킬 수 있다.According to the present invention as described above, when the upper and lower copper foil layers (120, 130) of the double-sided board, the smear (smear) is not generated at all as the conventional drilling method (ex, CNC, laser) is not used at all. In addition, in the present invention, the first copper foil layer 120 and the polyimide layer 110 are first removed by etching to form a via hole 160, and then the upper and lower copper foil layers 120 and 130 are formed on a third copper foil layer ( 170), the process is simple and the quality of the product can be improved.

더욱이, 기존에는 연결될 부분마다 비아홀을 일일이 드릴링해야 하므로 공정이 장시간 소요되는데 반해, 본 발명은 상기 드릴링 방식이 아닌 에칭 방식을 적용함에 따라 해당 부분들을 한 번의 공정으로 제거하여, 공정 시간을 단축시킬 수 있고 생산성을 향상시키는 이점이 있다.In addition, the conventional process requires a long time to drill the via holes for each part to be connected, whereas the present invention eliminates the corresponding parts in one step by applying the etching method instead of the drilling method, thereby reducing the process time. And the productivity is improved.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

110: 폴리이미드층 120: 제1동박층
130: 제2동박층 140: 제1레지스트
150: 제2레지스트 160: 비아홀
170: 제3동박층 180: 제4동박층110: polyimide layer 120: first copper foil layer
130: second copper foil layer 140: first resist
150: second resist 160: via hole
170: third copper foil layer 180: fourth copper foil layer

Claims (4)

폴리이미드층의 상하면에 제1동박층과 제2동박층이 각각 적층된 양면기판을 준비하는 단계;
상기 제1동박층의 상면 일부분 및 상기 제2동박층의 저면 전체에 각각 제1레지스트 및 제2레지스트를 적층하는 단계;
상기 제1레지스트가 적층되지 않은 상기 제1동박층의 나머지 부분을 에칭 방식으로 제거하는 단계;
상기 나머지 부분의 제거시 노출된 상기 폴리이미드층의 일부분을 에칭하여 상기 양면기판 상에 비아홀을 형성하고 상기 제2동박층의 상면 일부분을 노출시키는 단계;
상기 제1레지스트 및 제2레지스트를 제거하는 단계; 및
상기 제1동박층의 상면 일부분, 상기 제2동박층의 상면 일부분, 및 상기 비아홀의 내부를 서로 연결하는 제3동박층을 형성하는 단계를 포함하고,
상기 양면기판을 준비하는 단계에는,
상기 폴리이미드층과 상기 제1동박층 및 상기 제2동박층이 스퍼터링 방식 또는 캐스팅 방식으로 적층된 양면기판을 사용하고,
상기 폴리이미드층의 일부분을 에칭하는 단계는,
수산화 나트륨(NaOH)과 암모니아(NH3)를 포함하는 에칭액을 사용하는 폴리이미드 에칭을 이용한 인쇄회로기판 제조방법.Preparing a double-sided substrate having a first copper foil layer and a second copper foil layer laminated on upper and lower surfaces of the polyimide layer;
Stacking a first resist and a second resist on a portion of an upper surface of the first copper foil layer and an entire bottom surface of the second copper foil layer;
Etching the remaining portion of the first copper foil layer on which the first resist is not laminated by etching;
Etching a portion of the polyimide layer exposed when the remaining portion is removed to form a via hole on the double-sided substrate and to expose a portion of the upper surface of the second copper foil layer;
Removing the first and second resists; And
Forming a third copper foil layer connecting the upper portion of the first copper foil layer, the upper portion of the second copper foil layer, and the inside of the via hole to each other;
In preparing the double-sided substrate,
Using a double-sided substrate in which the polyimide layer, the first copper foil layer and the second copper foil layer are laminated by a sputtering method or a casting method,
Etching a portion of the polyimide layer,
A printed circuit board manufacturing method using polyimide etching using an etching solution containing sodium hydroxide (NaOH) and ammonia (NH 3 ). 삭제delete 삭제delete 삭제delete
KR1020100131528A 2010-12-21 2010-12-21 Method of manufacturing printed circuit board using polyimide etching KR101175028B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131528A KR101175028B1 (en) 2010-12-21 2010-12-21 Method of manufacturing printed circuit board using polyimide etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131528A KR101175028B1 (en) 2010-12-21 2010-12-21 Method of manufacturing printed circuit board using polyimide etching

Publications (2)

Publication Number Publication Date
KR20120070107A KR20120070107A (en) 2012-06-29
KR101175028B1 true KR101175028B1 (en) 2012-08-17

Family

ID=46688048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131528A KR101175028B1 (en) 2010-12-21 2010-12-21 Method of manufacturing printed circuit board using polyimide etching

Country Status (1)

Country Link
KR (1) KR101175028B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110211A (en) 2001-09-28 2003-04-11 Nitto Denko Corp Circuit board and method of manufacturing the same
KR100598721B1 (en) * 2004-02-03 2006-07-10 대덕지디에스 주식회사 Method for forming hole of Flexible Printed Circuit Board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110211A (en) 2001-09-28 2003-04-11 Nitto Denko Corp Circuit board and method of manufacturing the same
KR100598721B1 (en) * 2004-02-03 2006-07-10 대덕지디에스 주식회사 Method for forming hole of Flexible Printed Circuit Board

Also Published As

Publication number Publication date
KR20120070107A (en) 2012-06-29

Similar Documents

Publication Publication Date Title
KR100999531B1 (en) Printed circuit board and manufacturing method thereof
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
US20150342037A1 (en) Same layer microelectronic circuit patterning using hybrid laser projection patterning (lpp) and semi-additive patterning (sap)
TW200744419A (en) Method for manufacturing a circuit board without incoming line
CN106488665A (en) The manufacture method of gold-plated half-pore plate
JP4624217B2 (en) Circuit board manufacturing method
JP2009158912A (en) Package substrate and method of manufacturing the same
TW201114336A (en) Printed circuit board and method of manufacturing the same
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
CN104684277A (en) Method for manufacturing gold fingers of printed circuit board
CN111491447A (en) Manufacturing method of radio frequency module switching PCB
KR101175028B1 (en) Method of manufacturing printed circuit board using polyimide etching
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
KR101175040B1 (en) Method of manufacturing printed circuit board using polyimide etching
CN105592639A (en) Circuit board and manufacturing method thereof
CN105489504B (en) A kind of production method of package substrate
JP2008235655A (en) Substrate and method for manufacturing substrate
CN102413639B (en) Manufacturing method of circuit board
KR20120033653A (en) Method of manufacturing printed circuit board using polyimide etching
WO2014146469A1 (en) Package substrate, manufacturing method thereof, and substrate assembly
JP2003332503A (en) Circuit board having heat sink and its manufacturing method
TW201639430A (en) Porefilling method for circuit board and circuit board made there from
CN108617105A (en) A kind of pcb board production technology of plate lead electricity gold
KR101083537B1 (en) Method for manufacturing chip embedded pcb
JP2024011919A (en) Manufacturing method of wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190802

Year of fee payment: 8