KR101170747B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은, (a) 내층 기판을 마련하는 단계와, (b) 상기 내층 기판 상의 양측부에 스프로킷 홀을 형성하는 단계와, (c) 상기 내층 기판의 적어도 한 면에 제1 회로 패턴을 형성하는 단계와, (d) 상기 스프로킷 홀이 외부로 노출되도록 상기 내층 기판에 외층 기판을 적층하는 단계와, (e) 상기 외층 기판 상에 얼라인먼트 홀을 형성하는 단계와, (f) 상기 얼라인먼트 홀을 기준으로 상기 외층 기판의 적어도 일면에 제2 회로 패턴을 형성하는 단계을 구비하는 다층 인쇄회로기판 제조방법을 제공한다.

Description

다층 인쇄회로기판의 제조방법{Method for manufacturing multi layer printed circuit board}

본 발명은 다층 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 다층 인쇄회로기판을 이루는 내층 기판과 외층 기판의 가공 공차를 최소화하여 내층 기판과 외층 기판의 회로패턴이 불일치하는 것을 방지할 수 있는 다층 인쇄회로기판 제조방법에 관한 것이다.

인쇄회로기판은 TV, 카메라, VCR 등의 가전용 전자제품뿐 아니라 컴퓨터, 휴대용 단말기 등의 정보기기를 포함한 거의 모든 전자 산업 관련 분야에 필수적인 부품으로 자리매김하고 있다. 특히, 최근의 전자기기간 컨버전스와 부품의 소형화, 집적화로 인해 소형 전자부품과 연결되는 기판의 중요성이 더욱 증가되고 있다.

인쇄회로기판(printed circuit board: PCB)은 기판의 강성에 따라 크게 연성 기판(flexible substrate)과 강성 기판(rigid substrate)으로 나뉘어지며, 배선층의 개수에 따라 단면 PCB, 양면 PCB 및 다층 PCB로 나뉘어진다. 현재는 다층 PCB와 다층 연성 PCB가 시장을 주도하고 있으나, 빌드 업(Build-up) PCB, 임베디 드(Embedded) PCB 등도 새롭게 출시되고 있다.

최근 IC칩, 저항, 커패시터 등의 표면 실장용 전자부품의 소형화와 더불어 이들을 장착하는 인쇄회로기판도 고밀도화가 요구되어 다층화되는 경향이 있다. 일반적으로 도체층의 수가 4층, 6층 등의 다층 인쇄회로기판이 사용되며, 산업용으로는 도체층의 층수가 이보다 많은 다층 인쇄회로기판이 사용된다.

다층 인쇄회로기판은 다수의 내층 및 외층을 적층하여 만들어지므로 층간의 배선, 홀의 위치 정렬이 매우 중요하다. 다층 인쇄회로기판의 내층과 외층의 정렬이 어긋나면 층간 접속이 되지 않거나 인접한 배선들이 서로 단락되는 문제가 발생한다.

본 발명의 주된 목적은 다층 인쇄회로기판을 이루는 내층 기판과 외층 기판의 가공 공차를 최소화하여 내층 기판과 외층 기판의 회로 패턴을 일치시킬 수 있는 다층 인쇄회로기판 제조방법을 제공하는 것이다.

본 발명에 관한 다층 인쇄회로기판 제조방법은, (a) 내층 기판을 마련하는 단계와, (b) 상기 내층 기판 상의 양측부에 스프로킷 홀을 형성하는 단계와, (c) 상기 내층 기판의 적어도 한 면에 제1 회로 패턴을 형성하는 단계와, (d) 상기 스프로킷 홀이 외부로 노출되도록 상기 내층 기판에 외층 기판을 적층하는 단계와, (e) 상기 외층 기판 상에 얼라인먼트 홀을 형성하는 단계와, (f) 상기 얼라인먼트 홀을 기준으로 상기 외층 기판의 적어도 일면에 제2 회로 패턴을 형성하는 단계을 구비한다.

본 발명에 있어서, 상기 (c) 단계는, 상기 스프로킷 홀을 기준점으로 하여 상기 제1 회로 패턴을 형성하는 단계를 포함할 수 있다.

본 발명에 있어서, 상기 (c) 단계는, 상기 내층 기판의 중앙부에 상기 제1 회로 패턴을 형성하는 단계를 구비할 수 있다.

본 발명에 있어서, 상기 (d) 단계는, 상기 내층 기판의 폭보다 작은 폭을 갖는 상기 외층 기판을 마련하는 단계와, 상기 스프로킷 홀이 외부로 노출되도록 상기 내층 기판의 중앙부에 상기 외층 기판을 적층하는 단계를 구비할 수 있다.

본 발명에 있어서, 상기 (e) 단계는, 상기 얼라인먼트 홀이 상기 스프로킷 홀을 기준으로 하여 형성되는 단계를 포함할 수 있다.

본 발명에 있어서, 상기 (e) 단계는, 상기 얼라인먼트 홀이 상기 외층 기판과 상기 내층 기판을 모두 관통하도록 형성될 수 있다.

본 발명에 있어서, 상기 얼라인먼트 홀은 금형 가공에 의하여 형성될 수 있다.

본 발명에 있어서, 상기 (e) 단계 이후, 상기 스프로킷 홀이 형성된 상기 내층 기판의 양측부를 제거하는 단계를 더 구비할 수 있다.

본 발명에 있어서, 상기 양측부를 제거하는 단계는, 상기 내층 기판과 상기 외층 기판이 동일한 폭을 갖도록 상기 양측부를 제거하는 단계를 포함할 수 있다.

본 발명에 있어서, 상기 (f) 단계는, 상기 얼라인먼트 홀을 기준점으로 하여 상기 외층 기판 상에 상기 제2 회로 패턴을 형성하는 단계를 더 구비할 수 있다.

본 발명은 내층 기판의 제1 회로 패턴 형성시에 이용되었던 기준점을 이용하여 외층 기판의 제2 회로 패턴을 형성함으로써 내층 기판과 외층 기판의 가공 오차를 최소화할 수 있으며, 내층 기판과 외층 기판의 회로 패턴의 불일치를 줄일 수 있다.

이하, 첨부된 도면에 도시된 본 발명의 실시예를 참조하여 본 발명을 상세히 설명한다. 그러나. 본 발명은 이 밖에도 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1 내지 5는 본 발명의 일 실시예에 관한 다층 인쇄회로기판 제조방법을 나타내는 공정단면도이다.

우선, 도 1에 도시된 바와 같이 내층 기판(110)을 마련한다. 내층 기판(110)은 베이스 기판(101)의 일면 또는 양면에 제1 박막층(102)을 적층하여 형성될 수 있다.

베이스 기판(110)은 유리섬유(glass fiber)와 같은 섬유질 및 수지(resin)를 포함하는 복합체일 수 있다. 일 실시예로 글래스 에폭시(glass epoxy) 적층판이 주로 사용되며 경우에 따라서 BT(Bismaleimide Triazine) 수지, 폴리이미드(polyimide) 또는 PPE, PPO 수지등이 사용될 수 있으며, 베이스 기판(110)의 재질로는 다양한 많은 변형예가 사용될 수 있다.

제1 박막층(102)은 베이스 기판(101)의 일면 또는 양면에 적층 및 고정되고, 전기가 도통되는 제1 회로 패턴(104)으로 형성될 수 있다. 이 경우, 제1 박막층(102)은 구리를 포함하는 소재가 박막으로 형성되는 동박층인 것이 바람직하다.

제1 박막층(102)은 리소그래피(lithography) 공정에 의해 베이스 기판(110) 의 일면에 형성될 수 있다.

내층 기판(110) 상에는 스프로킷(sprocket) 홀(113)이 형성될 수 있다. 스프로킷 홀(113)은 내층 기판(110)을 관통하여 형성되는 관통홀이 될 수 있다. 스프로킷 홀(113)은 도 1에 도시된 바와 같이 직사각형 단면을 가질 수 있으며, 원형 단면이나 이외 다양한 단면으로 형성될 수 있다. 스프로킷 홀(113)은 내층 기판(110) 면 상의 양측부(110a, 110b)에 형성될 수 있다. 스프로킷 홀(113)이 형성되지 않은 내층 기판(110)의 중앙부(112)에는 제1 회로 패턴(104)이 형성될 수 있으며, 회로 패턴(104) 형성시 스프로킷 홀(113)은 제1 회로 패턴(104) 형성의 기준점 역할을 할 수 있다. 또한 스프로킷 홀(113)을 가공할 때, 기준이 되는 홀을 스프로킷 홀 사이에 가공할 수 있다.

스프로킷 홀(113)은 레이저 드릴링(drilling)에 의하여 가공될 수 있다. 이때, 사용되는 레이저는 이산화탄소 가스 레이저 또는 자외선 레이저 등이 사용될 수 있다.

레이저 가공 시에 레이저 가공용 엔트리 시트(entry sheet) 또는 백업 시트(backup sheet)를 내층 기판(110)의 상면 또는 하면에 배치하는 것이 작업의 원만한 진행을 위해서 바람직하다. 자외선 레이저 가공조건은 피가공재의 두께 또는 금속도체의 두께에 따라 변경되며, 1회 샷의 에너지, 샷 위치, 샷의 수, 전체 에너지합 등을 제어하여 실행된다.

한편, 이산화탄소 가스 레이저를 사용하여 동박 적층판에 스프로킷 홀(113)을 형성하는 경우에, 스프로킷 홀(113) 형성 부분에 제1 박막층(102)을 에칭으로 제거하고 제1 박막층(102)을 레이저조사로 가공하는 방법, 동면을 흑화처리 또는 에칭처리하기 위해서 레이저를 조사하는 방법 또는 레이저 가공용 엔트리 시트를 배치시킨 후에 레이저를 조사하는 방법 등으로 스프로킷 홀(113)을 형성할 수 있다. 가공 테이블의 손상을 방지하기 위해서, 레이저 출사 측에 레이저 가공용 백업 시트를 배치한다.

레이저 가공에서 이산화탄소 가스레이저와 자외선 레이저를 병용하여 사용될 수도 있다. 예를 들어, 이산화탄소 가스 레이저 가공을 실시한 후에, 소경측의 개구부를 형성하기 위해서 자외선 레이저를 사용할 수 있다.

다음으로, 도 2에서와 같이 내층 기판(110)의 적어도 일면에는 제1 회로 패턴(104)이 형성된다. 제1 회로 패턴(104)은 식각 공정에 의해 형성될 수 있다. 즉, 제1 회로 패턴(104)은 제1 박막층(102)에 감광성 필름을 부착시킨 상태로 식각 공정에 의해 형성될 수 있다. 상기 식각 공정에 있어서, 스프로킷 홀(113)은 상기 식각 공정의 기준점으로 이용될 수 있다. 상기 식각 공정에서 별도의 가이드 마크 없이 스프로킷 홀(113)을 기준점으로 이용하여 제1 회로 패턴(104)을 형성하는 식각 공정을 수행할 수 있으므로 제조 공정을 단축할 수 있다. 내층 기판(110)의 양측부(110a, 110b)는 이후에 제거되므로, 제1 회로 패턴(104)은 내층 기판(110)의 중앙부(112)에 형성되는 것이 바람직하다.

이어, 도 3a 내지 3c와 같이 내층 기판(110)에 외층 기판(120)을 적층한다. 내층 기판(110)의 폭보다 작은 폭을 갖는 외층 기판(120)을 마련한다. 도 3a는 내층 기판(110)에 외층 기판(120)이 적층된 것을 나타내는 사시도이며, 도 3b는 내층 기판(110)에 외층 기판(120)이 적층된 것을 나타내는 평면도이고, 도 3c는 도 3a에 도시된 I-I선을 따라 취한 종단면도이다.

도 3a 내지 3c를 참조하면, 외층 기판(120)은 절연층(121) 일면에 제2 박막층(122)이 적층되어 형성될 수 있다.

절연층(121)은 에폭시 수지, 시아네이트 수지, 비사마레이아미드 트리아진 수진, 폴리 아미드 수지, 폴리페닐렌 에테르 수지 등의 적층판, 글래스 섬유 함유 또는 글래스포 함유 적층판이 될 수 있으며, 필름형 절연성 물질이 사용될 수 있다. 또한, 절연층(121)은 프리프레그(prepreg)와 같은 절연접착수지가 사용될 수 있다.

제2 박막층(122)은 제1 박막층(102)과 같이 구리를 포함하는 소재가 박막으로 형성되는 동박층일 수 있다.

상기와 같은 외층 기판(120)은 제2 박막층(122)이 외부를 향하도록 내층 기판(110)의 일면 또는 양면에 적층될 수 있다. 외층 기판(120)은 내층 기판(110)의 양측부(110a, 110b)에 형성된 스프로킷 홀(113)이 외부로 노출될 수 있도록 내층 기판(110)에 적층된다. 보다 상세하게는 외층 기판(120)의 폭이 내층 기판(110)의 폭보다 작도록 형성된다. 외층 기판(120)이 내층 기판(110)의 중앙부(112)에 적층되어 스프로킷 홀(113)이 외부로 노출될 수 있도록 외층 기판(120)의 폭을 조절하여 외층 기판(120)을 마련한다. 도 3b는 외층 기판(120)이 내층 기판(110) 상에 적층된 다층 인쇄회로기판을 나타내는 평면도로서 내층 기판(110)과 외층 기판(120)의 폭을 나타낸다. 도 3b를 참조하면, 외층 기판(120)의 폭(t1)은 내층 기판(110)의 폭(t3)보다 작으며, 제1 회로 패턴(104)이 형성된 내층 기판(110)의 중앙부(112)의 폭(t2)보다 작다. 따라서, 외층 기판(120)은 내층 기판(110)의 중앙부(112) 상에 적층될 수 있으며, 이에 따라 내층 기판(110)의 양측부(110a, 110b) 상에는 외층 기판(120)이 적층되지 않으며 스프로킷 홀(113)이 외부로 노출된다. 스프로킷 홀(113)이 외부로 노출되어 있으므로 릴투릴 방식으로 다층 인쇄회로기판의 제조가 가능하며, 스프로킷 홀(113)을 기준으로 하여 얼라인먼트 홀(123)을 형성할 수 있다.

외층 기판(120)을 내층 기판(110) 상에 적층하는 경우 내층 기판(110) 상에 프리프레그와 같은 절연접착수지를 적층하고 외층 기판(120)을 적층할 수 있다. 또한, 외층 기판(120)의 절연층(121)이 프리프레그와 같은 절연접착수지인 경우에는 별도의 접착수지 없이 내층 기판(110) 상에 외층 기판(120)을 적층할 수 있다.

다음으로 도 4a 내지 4c와 같이 외층 기판(120) 상에 얼라인먼트 홀(123)을 형성한다. 도 4a는 얼라인먼트 홀(123)이 형성된 다층 인쇄회로기판을 나타내는 사시도이며, 도 4b는 얼라인먼트 홀(123)이 형성된 다층 인쇄회로기판을 나타내는 평면도이고, 도 4c는 도 4a에 도시된 Ⅱ-Ⅱ선을 따라 취한 종단면도를 나타낸다.

도 4a 내지 4c를 참조하면, 얼라인먼트 홀(123)은 외층 기판(120)의 외곽부에 형성될 수 있다. 얼라인먼트 홀(123)이 형성되지 않은 외층 기판(120)의 중앙부에는 제2 회로 패턴(124)이 형성될 수 있다. 얼라인먼트 홀(123)은 외층 기판(120) 뿐만 아니라 내층 기판(110)까지 관통하도록 형성될 수 있다. 즉, 내층 기판(110)의 양표면에는 외층 기판(120)이 형성될 수 있으며, 외층 기판(120) 상에 다층의 기판이 적층되는 다층 인쇄회로기판이 형성될 수 있는데, 얼라인먼트 홀(123)은 모든 층의 외층 기판(120)과 내층 기판(110)을 관통하도록 형성될 수 있다.

얼라인먼트 홀(123)은 스프로킷 홀(113)을 기준으로 형성될 수 있다. 보다 상세하게는 얼라인먼트 홀(123)은 외층 기판(120) 상의 임의의 위치에 형성되는 것은 아니며, 복수 개의 스프로킷 홀(113) 중 일부와 대응되는 외층 기판(120) 상의 위치에 형성될 수 있다. 스프로킷 홀(113)이 형성된 위치에서 외층 기판(120) 쪽으로 평행이동한 외층 기판(120) 상의 위치에 형성될 수 있다. 이와 같이 스프로킷 홀(113)을 기준으로 얼라인먼트 홀(123)을 형성하기 위해 금형이 이용될 수 있다. 얼라인먼트 홀(123) 형성을 위한 금형 제작시 일부 스프로킷 홀(113)에 끼워질 수 있는 구조물과 상기 스프로킷 홀(113)을 기준으로 하여 이격되어 외층 기판(120) 상에 얼라인먼트 홀(123)을 형성할 수 있는 구조물을 갖는 금형을 제작한다. 상기 금형을 이용하는 경우 스프로킷 홀(113)에 구조물이 끼워짐과 동시에 스프로킷 홀(113)과 일정 거리로 이격되어 얼라인먼트 홀(123)이 외층 기판(120)에 형성될 수 있다. 본 발명은 이에 한정되는 것은 아니며, 레이저 가공이나 드릴링으로 얼라인먼트 홀(123)이 형성될 수 있다.

이어, 도 5a 및 5b와 같이, 외층 기판(120)의 일면에 제2 회로 패턴(124)이 형성될 수 있다. 제2 회로 패턴(124)은 식각공정에 의하여 형성되며, 상기 식각공정은 얼라인먼트 홀(123)을 기준점으로 하여 이루어진다. 내층 기판(110)의 제1 회로 패턴(104)은 스프로킷 홀(113)을 기준점으로 하여 형성되며, 얼라인먼트 홀(123)은 스프로킷 홀(113)을 기준으로 형성되므로, 얼라인먼트 홀(123)을 기준으로 형성된 제2 회로 패턴(124)은 실질적으로 제1 회로 패턴(104)과 동일한 기준점을 이용하여 형성된다. 이에 따라, 내층 기판(110)과 외층 기판(120)의 가공 공차를 최소화할 수 있으며, 내층 기판(110)의 제1 회로 패턴(104)과 외층 기판(120)의 제2 회로 패턴(124)의 불일치를 방지할 수 있다.

제2 회로 패턴(124) 형성 전에 내층 기판(110)의 양측부(110a, 110b)를 제거한다. 양측부(110a, 110b)를 제거하는 단계는 금형 가공으로 수행될 수 있다. 양측부(110a, 110b)를 제거하는 단계에서는 도 5a에 도시된 바와 같이 내층 기판(110)의 폭과 외층 기판(120)의 폭이 동일하도록 수행될 수 있다.

제2 회로 패턴(124)이 형성된 외층 기판(120) 면에는 보호층(미도시)을 도포할 수 있다. 상기 보호층은 추후 공정에서 부품 실장 시에 실시하는 솔더링(soldering) 공정에서 회로와 회로사이의 땜납 걸침(solder bridge) 현상이 발생하는 것을 방지한다.

보호층은 절연성 및 감광성등의 물성을 지닌 물질로 이루어질 수 있다. 일 실시예로 PSR(Photo Solder Resist) 또는 SR(Solder Resist)가 보호층을 이룰 수 있으며, 또한 열가소성 수지, 자외선 경화성 수지, 열 경화성 수지 등이 보호층으로 사용될 수 있다. 이러한 수지들은 무지 충전재 성분을 포함할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

도 1 내지 5는 본 발명의 일 실시예에 관한 다층 인쇄회로기판 제조방법을 나타내는 공정도이다.

<도면의 주요부분에 대한 부호의 설명>

101: 베이스 기판 102: 제1 박막층

104: 제1 회로 패턴 110: 내층 기판

113: 스프로킷 홀 120: 외층 기판

121: 절연층 122: 제2 박막층

123: 제2 회로 패턴

Claims (10)

1. (a) 내층 기판을 마련하는 단계;

   (b) 상기 내층 기판 상의 양측부에 스프로킷 홀을 형성하는 단계;

   (c) 상기 스프로킷 홀을 기준으로 상기 내층 기판의 적어도 한 면에 제1 회로 패턴을 형성하는 단계;

   (d) 상기 스프로킷 홀이 외부로 노출되도록 상기 내층 기판에 외층 기판을 적층하는 단계;

   (e) 상기 스프로킷 홀을 기준으로 상기 외층 기판 상에 얼라인먼트 홀을 형성하는 단계; 및

   (f) 상기 얼라인먼트 홀을 기준으로 상기 외층 기판의 적어도 일면에 제2 회로 패턴을 형성하는 단계;를 구비하며,

   상기 (e) 단계에서,

   상기 얼라인먼트 홀은 금형에 의해서 형성되며,

   상기 금형은,

   상기 스프로킷 홀에 끼워지는 제1구조물과, 상기 얼라인먼트 홀에 대응되도록 상기 스프로킷 홀을 기준으로 미리 정해진 거리만큼 이격된 제2구조물을 구비하며,

   상기 제1구조물이 상기 스프로킷 홀에 끼워짐과 동시에 상기 제2구조물이 상기 얼라인먼트 홀을 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 (d) 단계는,

   상기 내층 기판의 폭보다 작은 폭을 갖는 상기 외층 기판을 마련하는 단계; 및

   상기 스프로킷 홀이 외부로 노출되도록 상기 내층 기판의 중앙부에 상기 외층 기판을 적층하는 단계;를 구비하는 다층 인쇄회로기판 제조방법.
5. 삭제
6. 제1항에 있어서,

   상기 (e) 단계는,

   상기 얼라인먼트 홀이 상기 외층 기판과 상기 내층 기판을 모두 관통하도록 형성되는 다층 인쇄회로기판 제조방법.
7. 삭제
8. 제1항에 있어서,

   상기 (e) 단계 이후, 상기 스프로킷 홀이 형성된 상기 내층 기판의 양측부를 제거하는 단계를 더 구비하는 다층 인쇄회로기판 제조방법.
9. 제8항에 있어서,

   상기 양측부를 제거하는 단계는,

   상기 내층 기판과 상기 외층 기판이 동일한 폭을 갖도록 상기 양측부를 제거하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
10. 삭제

Images