KR101164910B1 - Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof - Google Patents
Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof Download PDFInfo
- Publication number
- KR101164910B1 KR101164910B1 KR1020090130078A KR20090130078A KR101164910B1 KR 101164910 B1 KR101164910 B1 KR 101164910B1 KR 1020090130078 A KR1020090130078 A KR 1020090130078A KR 20090130078 A KR20090130078 A KR 20090130078A KR 101164910 B1 KR101164910 B1 KR 101164910B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor substrate
- junction solar
- solar cell
- doping
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 48
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 2
- 238000001354 calcination Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 41
- 229910052710 silicon Inorganic materials 0.000 abstract description 41
- 239000010703 silicon Substances 0.000 abstract description 41
- 238000010304 firing Methods 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 abstract 3
- 210000004180 plasmocyte Anatomy 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 후면접합 태양전지의 도핑방법, 그에 의해 제조된 후면접합 태양전지 및 제조방법에 관한 것이다. 본 발명은 먼저, n형 실리콘 웨이퍼(100)의 후면에 플라즈마 도핑기술로 n+층(102)을 형성한다. 그리고 p+층이 미 형성될 부분에 확산방지막(104)을 패턴 형성한 후, 식각 공정을 수행한다. 그러면 상기 p+층이 형성될 부분(A)이 제거된다. 그 부분에 알루미늄 페이스트(Al paste)(106)를 인쇄 형성한다. 이후, 1번의 소성 공정을 수행한다. 상기 소정 공정이 수행되면, 상기 알루미늄 페이스트에 포함된 도펀트가 n형 실리콘 웨이퍼(100) 내로 확산되어 활성화된 p+층(108)이 형성되고, 또 상기 n+층(102)에 주입된 도펀트가 확산되어 활성화된 n+층(110)이 된다. 이런 방법으로 상기 n형 실리콘 웨이퍼(100)의 후면에 p/n형 접합을 위한 도핑을 수행한다. 그와 같은 발명에 따르면, 고온 공정의 단축으로 인해 벌크 수명의 저하 방지는 물론 공정시간과 공정비용을 절감할 수 있는 이점이 있다. 아울러, 상기 도핑방법을 적용하여 후면접합 태양전지를 제조할 경우에도 전체 공정수의 감소 효과를 기대할 수 있다.The present invention relates to a doping method of a back junction solar cell, a back junction solar cell manufactured by the same and a manufacturing method. First, the n + layer 102 is formed on the back surface of the n-type silicon wafer 100 by the plasma doping technique. In addition, after forming the diffusion barrier film 104 on the portion where the p + layer is not formed, an etching process is performed. This removes the portion A on which the p + layer is to be formed. An aluminum paste 106 is printed on the portion. Thereafter, one firing process is performed. When the predetermined process is performed, the dopant included in the aluminum paste is diffused into the n-type silicon wafer 100 to form an activated p + layer 108, and the dopant injected into the n + layer 102 is diffused. It becomes the activated n + layer 110. In this way, doping for p / n type bonding is performed on the back surface of the n type silicon wafer 100. According to such an invention, due to the shortening of the high temperature process, there is an advantage of not only reducing the bulk life, but also reducing the process time and the process cost. In addition, even when manufacturing the back-junction solar cell by applying the doping method can be expected to reduce the overall process number.
후면접합 태양전지, 플라즈마, Al, 고온공정 Back Junction Solar Cell, Plasma, Al, High Temperature Process
Description
본 발명은 후면접합 태양전지에 관한 것으로, 특히 n형 반도체 웨이퍼에서 에미터 영역(p+)을 알루미늄 합금으로 제공한 후, 1회의 고온 공정에 의하여 에미터 접합과 베이스 접합이 형성되도록 하는 후면접합 태양전지의 도핑방법, 그에 의해 제조된 후면접합 태양전지 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a back junction solar cell, in particular, providing an emitter region (p +) with an aluminum alloy in an n-type semiconductor wafer, and then forming a back junction embodiment in which an emitter junction and a base junction are formed by a single high temperature process. The present invention relates to a doping method for a cell, a back junction solar cell manufactured by the same, and a manufacturing method.
태양전지의 전극은 태양전지의 전면과 후면에 각각 형성되지만, 상기 전면에 형성되는 전극은 태양 광에 대한 흡수율을 감소(shadowing loss)시키고 있다. The electrodes of the solar cell are formed on the front and rear surfaces of the solar cell, respectively, but the electrodes formed on the front face reduce the shadowing loss to sunlight.
그렇기 때문에 태양전지의 효율 향상을 위하여 전면에 형성되는 전극의 면적은 최대한 미세패턴으로 하여 좁게 하는 것이 일반적인 추세이다. 하지만 이 경우에도 전면에 형성된 전극 면적만큼 태양 광을 흡수하지 못하고 있다.Therefore, in order to improve the efficiency of solar cells, the general trend is to narrow the area of the electrode formed on the front surface to have a fine pattern as much as possible. However, even in this case, sunlight does not absorb as much as the electrode area formed on the front surface.
따라서, 태양전지 전면에서 전극에 의한 흡수율 감소를 원천적으로 없애기 위하여, 전극 모두를 후면에 설치하는 후면접합(Back Junction) 구조의 태양전지가 개발되었다. 즉 후면접합 태양전지는, p형(또는 n형) 실리콘 기판에서 빛이 입사하 는 전면의 반대쪽인 후면에 p형(또는 n형)의 전하를 수집하는 베이스 접합과 n형(또는 p형)의 전하를 수집하는 에미터 접합이 모두 위치하는 구조를 말한다. Therefore, in order to fundamentally eliminate the reduction of absorption by the electrode at the front of the solar cell, a solar cell having a back junction structure has been developed in which both electrodes are installed at the rear side. That is, the back junction solar cell has a base junction and an n-type (or p-type) that collect p-type (or n-type) charges on the back side opposite to the front surface where light is incident on the p-type (or n-type) silicon substrate. It refers to the structure where all of the emitter junctions that collect charges are located.
하지만 상기 후면접합 태양전지는 태양 광의 흡수율을 향상시켜 효율 향상은 예상되나, 제조공정이 복잡하고 비용이 많이 소요되는 단점이 있었다. 이는 후면접합 구조의 태양전지가 상업화되는 것을 제한하는 원인이라 할 수 있다. However, the back junction solar cell is expected to improve efficiency by improving the absorption rate of the solar light, but the manufacturing process was complicated and costly disadvantages. This can be said to be the cause that limits the commercialization of the solar cell of the back junction structure.
그래서 공정을 단순화하고 제조비용을 감소시킬 수 있는 후면접합 태양전지가 제안된 바 있다. 그 예가 미국등록특허 'US 07339110'호(태양전지 및 그 제조방법, 이하 '선행특허'라고 칭함)에 개시되어 있다. Therefore, back junction solar cells have been proposed that can simplify the process and reduce manufacturing costs. An example thereof is disclosed in US Patent No. US 07339110 (a solar cell and its manufacturing method, hereinafter referred to as a prior patent).
여기서, 상기 선행특허의 제조 공정 중, p형 실리콘 웨이퍼의 후면에 베이스 영역과 에미터 영역을 형성하는 공정에 대해서 살펴본다. Here, the process of forming the base region and the emitter region on the back surface of the p-type silicon wafer in the manufacturing process of the prior patent will be described.
일단, 에칭(saw damage etching) 공정이 완료된 p형 실리콘 웨이퍼의 한 면(즉, 태양 광이 입사되는 반대면)에 p+층을 형성하고, 그 위에 열 산화막을 형성한다.First, a p + layer is formed on one side (i.e., the opposite side to which sunlight is incident) of the p-type silicon wafer on which the saw damage etching process is completed, and a thermal oxide film is formed thereon.
그리고, 상기 열 산화막 중 일부 영역, 즉 n+층이 형성될 부분을 제외한 영역에 에치 레지스트(etch resist)를 인쇄한다. An etch resist is printed on a portion of the thermal oxide film, that is, a region except for a portion where an n + layer is to be formed.
이후, 상기 열 산화막을 식각한 다음, 상기 n+ 층이 형성될 영역을 소정 깊이로 식각하여 n+층을 형성한다. 이때 식각 깊이는 상기 p+ 층의 접합깊이보다 크면 된다. 상기 선행특허에서는 3㎛로 예시되어 있다. Thereafter, the thermal oxide layer is etched, and then, the region where the n + layer is to be formed is etched to a predetermined depth to form an n + layer. In this case, the etching depth may be larger than the junction depth of the p + layer. In the above patent, it is illustrated as 3㎛.
상기 식각 공정이 완료되면, 상기 실리콘 웨이퍼의 후면을 세정액으로 세정한다. When the etching process is completed, the back surface of the silicon wafer is cleaned with a cleaning liquid.
그런 다음, 상기 식각된 실리콘 웨이퍼의 표면에 p-타입 실리콘 웨이퍼의 도핑원소인 'POCl3(옥시염화인)'과 같은 액체 도펀트 소스를 원료로 하여 n+층을 형성한다. 물론 n형 실리콘 웨이퍼이고 p+층을 형성할 경우는 'BBr3'와 같은 액체 도펀트 소스가 사용된다. Then, an n + layer is formed on the surface of the etched silicon wafer using a liquid dopant source such as 'POCl 3 (phosphorus oxychloride)', which is a doping element of the p-type silicon wafer. Of course, when the n-type silicon wafer and p + layer to form a liquid dopant source such as 'BB r3 ' is used.
그와 같이, 상기 선행특허에서는 실리콘 웨이퍼의 후면 표면에 상기 실리콘 웨이퍼와 같은 도전형의 전하를 수집하는 베이스 영역 및 다른 도전형의 전하를 수집하는 에미터 영역을 접합 형성하는 공정이 여러 단계로 이루어지고 있다.As described above, in the prior patent, a process of jointly forming a base region for collecting charges of the same conductivity type as the silicon wafer and an emitter region for collecting charges of another conductivity type is formed on the rear surface of the silicon wafer. ought.
또한, 상기 선행특허에서 p형 및 n형 불순물을 도핑하는 공정과 열 산화막을 형성하는 공정은 고온 확산로에서 이루어지며, 대략 900℃ 내외의 고온에서 수행된다. 즉, 고온에서 두 번의 확산 공정 및 한 번의 열 산화막 형성공정이 반드시 필요하였다. In addition, the process of doping the p-type and n-type impurities in the prior patent and the process of forming a thermal oxide film is carried out in a high temperature diffusion furnace, it is carried out at a high temperature of about 900 ℃. In other words, two diffusion processes and one thermal oxide film formation step were necessary at high temperatures.
일반적으로 태양전지 공정에서 효율은 유지하면서 공정 온도를 낮출 수 있다면 이는 원가 절감에 도움을 주고, 공정도 보다 간소화시킬 수 있다. In general, if the process temperature can be lowered while maintaining the efficiency in the solar cell process, this can help to reduce costs and simplify the process.
하지만, 앞서 설명한 바와 같이 상기 선행특허는 실리콘 웨이퍼의 후면에 베이스 영역과 에미터 영역을 형성할 경우, 900℃ 이상의 고온에서 공정이 수행되고 있고, 그 이하의 공정 온도로는 낮추지 못하고 있는 실정이다. 아울러 900℃ 이상의 고온에서 공정이 이루어지기 때문에 현재의 공정 수를 줄이기가 어려웠다. However, as described above, when the base region and the emitter region are formed on the back surface of the silicon wafer, the process is performed at a high temperature of 900 ° C. or higher, and the situation is not lowered to a process temperature below that. In addition, since the process is performed at a high temperature of more than 900 ℃ it was difficult to reduce the current number of processes.
그리고, 상기 선행특허에서는 상기 에치 레지스터를 이용하여 n+층이 형성될 부분을 식각하는 공정이 반드시 필요하여 공정이 복잡하였다. In the prior patent, the process of etching the portion where the n + layer is to be formed using the etch register is necessary, which is complicated.
결국, 상기 선행특허는 후면접합 태양전지를 제조할 경우 에너지 투입량이 많아질 뿐만 아니라 공정시간이 길어져서, 태양전지의 제조원가를 충분히 낮추기가 어려운 실질적인 문제를 안고 있다. As a result, the prior patent has a substantial problem that it is difficult to sufficiently reduce the manufacturing cost of the solar cell because the energy input amount is increased and the process time is long when the back junction solar cell is manufactured.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 후면접합 태양전지의 후면 부분에 대한 도핑방법을 간단하게 하기 위한 것이다. Therefore, an object of the present invention is to solve the above problems, and to simplify the doping method for the rear portion of the back junction solar cell.
본 발명의 다른 목적은 후면접합 태양전지의 제조공정수를 줄이기 위한 것이다.Another object of the present invention is to reduce the number of manufacturing process of the back-junction solar cell.
상기와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, n형 반도체 기판 후면에 n+층을 임시 형성하는 단계; 상기 임시 형성된 n+층 중 p+층이 미 형성될 부분에 확산방지막을 형성하는 단계; 상기 확산방지막이 미 형성된 부분을 일정 깊이로 식각하는 단계; 상기 식각된 부분에 알루미늄 페이스트(Al paste)를 인쇄 형성하는 단계; 그리고 소성 공정을 수행하여 상기 알루미늄 페이스트(Al paste)에 포함된 도펀트가 상기 n형 반도체 기판 내부로 주입되어 활성화된 p+층을 형성하고, 상기 n+층에 포함된 도펀트가 확산되어 활성화된 n+층을 형성하는 단계를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, temporarily forming an n + layer on the back of the n-type semiconductor substrate; Forming a diffusion barrier in a portion where the p + layer is not formed among the temporarily formed n + layers; Etching the portion where the diffusion barrier is not formed to a predetermined depth; Printing an aluminum paste on the etched portion; The dopant included in the aluminum paste is injected into the n-type semiconductor substrate to form an activated p + layer, and the dopant included in the n + layer is diffused to activate the n + layer. It comprises a step of forming.
상기 n+층은, 상기 n형 반도체 기판을 도펀트 이온이 포함된 플라즈마에 노출시켜 상기 n형 반도체 기판 표면에 상기 도펀트 이온이 주입되어 형성한다. The n + layer is formed by exposing the n-type semiconductor substrate to a plasma containing dopant ions and implanting the dopant ions into a surface of the n-type semiconductor substrate.
상기 도펀트 이온 주입은, 이온 샤워 도핑(ion shower doping)' 또는 '플라즈마 이온 주입(PIII)'으로 수행한다. The dopant ion implantation is performed by ion shower doping or plasma ion implantation (PIII).
상기 p+층 위에 남는 알루미늄 페이스트와, 상기 n+층 위에 있는 확산방지막 을 제거하는 단계를 더 포함한다. And removing the aluminum paste remaining on the p + layer and the diffusion barrier layer on the n + layer.
본 발명의 다른 특징에 따르면, 상술한 방법으로 상기 n형 반도체 기판 후면에 p+층과 n+층을 형성한 상태에서, 상기 p+층에 에미터 전극을 형성하고, 상기 n+층에 베이스 전극을 형성하여 후면접합 태양전지를 제조하는 방법을 제공한다. According to another feature of the present invention, by forming the p + layer and the n + layer on the back surface of the n-type semiconductor substrate by the above-described method, by forming an emitter electrode on the p + layer, by forming a base electrode on the n + layer It provides a method of manufacturing a back junction solar cell.
본 발명의 또 다른 특징에 따르면, 제 1 도전형의 반도체기판 후면 일부에 제 1 도전형의 전하를 수집하도록 형성된 제 1 도핑영역; 그리고 상기 반도체기판의 후면 나머지 부분에 상기 제 1 도핑영역과 이격되게 형성되고, 제 2 도전형의 전하를 수집하도록 형성된 제 2 도핑영역을 포함하고, 상기 제 2 도핑영역은 알루미늄 페이스트(Al paste) 도펀트로 형성되는 것을 특징으로 하는 후면접합 태양전지를 제공한다.According to still another aspect of the present invention, there is provided a semiconductor device comprising: a first doped region formed to collect charge of a first conductivity type on a portion of a rear surface of a semiconductor substrate of a first conductivity type; And a second doped region formed on the remainder of the rear surface of the semiconductor substrate to be spaced apart from the first doped region and configured to collect charges of a second conductivity type, wherein the second doped region is an aluminum paste. It provides a back-junction solar cell, characterized in that formed with a dopant.
상기 반도체기판은 n형 인 것이 바람직하다. The semiconductor substrate is preferably n-type.
본 발명에서는, n형 실리콘 웨이퍼로 후면접합 태양전지를 제조시에, n형 실리콘 웨이퍼의 후면에 플라즈마 도핑기술로 베이스 영역이 될 n+층을 임시 형성하고, 에미터 영역인 p+층은 알루미늄 도펀트로 형성한 상태에서, 1번의 소성 공정을 통해 알루미늄 도펀트가 n형 실리콘 웨이퍼 내로 주입되어 p+층을 형성하고, n+층 내에 주입된 도펀트 이온이 활성화되어 n+층을 형성하고 있다. In the present invention, when fabricating a back junction solar cell with an n-type silicon wafer, an n + layer to be a base region is temporarily formed on the back surface of the n-type silicon wafer by a plasma doping technique, and the p + layer, which is an emitter region, is made of aluminum dopant. In the formed state, the aluminum dopant is implanted into the n-type silicon wafer through one firing process to form a p + layer, and the dopant ions implanted in the n + layer are activated to form an n + layer.
따라서, 본 발명은 종래 후면접합 태양전지 제조시 p+층과 n+층을 형성할 경우 반드시 필요하였던 2번의 고온공정을 1번으로 단축할 수 있어, 제조 과정에서 에너지 투입을 줄일 수 있고, 온도를 올리고 내리는 시간이 불필요하므로 공정 시 간을 단축할 수 있고, 고온 공정에서 발생하는 벌크 수명(Bulk Lifetime)이 저하되는 것을 방지할 수 있다.Therefore, the present invention can shorten the two high temperature processes, which were necessary when forming the p + layer and the n + layer in the conventional back junction solar cell manufacturing, to one, reducing the energy input during the manufacturing process, and raising the temperature. Since the unloading time is unnecessary, the process time can be shortened and the bulk lifetime generated in the high temperature process can be prevented from being lowered.
이처럼 본 발명은 전체적인 제조공정을 간단하게 하고 있고, 결국 이에 소요되는 비용을 절감할 수 있어, 경쟁력 우위를 기대할 수 있다.As such, the present invention simplifies the overall manufacturing process, and can reduce the cost required for this, and thus can expect a competitive advantage.
이하 본 발명의 바람직한 실시 예에 따른 알루미늄 합금을 이용한 후면접합 태양전지의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, a method of manufacturing a back junction solar cell using an aluminum alloy according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명 실시 예에서는 설명의 편의를 위해 n형 실리콘 웨이퍼를 사용하여 후면접합 태양전지를 제조함을 설명한다. 아울러 실리콘 웨이퍼의 비저항은 1Ω㎝ 정도이고, 또 두께는 150 ~ 200㎛ 정도이다. 하지만 상기 비저항과 두께는 한정되지 않는다.In the embodiment of the present invention, for convenience of description, a back junction solar cell is manufactured using an n-type silicon wafer. In addition, the specific resistance of a silicon wafer is about 1 micrometer cm, and the thickness is about 150-200 micrometers. However, the specific resistance and thickness are not limited.
도 1은 본 발명의 바람직한 실시 예에 따라 알루미늄 합금을 이용한 후면접합 태양전지의 제조방법을 보인 흐름도이다.1 is a flowchart illustrating a method of manufacturing a back junction solar cell using an aluminum alloy according to a preferred embodiment of the present invention.
실리콘 웨이퍼의 절단과정에서 손상을 입은 실리콘 표면의 절단 손상(saw damage)을 제거하여 실리콘 웨이퍼의 기계적 강도를 개선하기 위한 에칭 공정이 수행된다(s100). 상기 에칭 공정은 불산 및 질산을 포함하는 산 용액 또는 수산화 칼륨이나 수산화 나트륨 등을 포함하는 알칼리 용액으로 상기 실리콘 웨이퍼의 표면을 10㎛ 이상 식각하여 절단 손상을 제거하는 것이다. 상기 에칭 공정이 완료되면 실리콘 웨이퍼의 표면에 묻어 있을 수 있는 금속 또는 유기물질을 염산 등을 사용하여 세정한다. An etching process is performed to remove the saw damage of the silicon surface damaged during the cutting of the silicon wafer to improve the mechanical strength of the silicon wafer (S100). The etching process is to remove the cutting damage by etching the surface of the silicon wafer 10㎛ or more with an acid solution containing hydrofluoric acid and nitric acid or an alkaline solution containing potassium hydroxide, sodium hydroxide and the like. When the etching process is completed, the metal or organic material that may be on the surface of the silicon wafer is cleaned using hydrochloric acid or the like.
상기 에칭 공정이 완료되면, 상기 실리콘 웨이퍼의 후면(즉, 태양광이 입사되는 반대면)에 n+층을 임시 형성한다(s102). 즉, n+층 내에 포함된 불순물 이온의 활성화 이전 상태다. 상기 n+층은 '이온 샤워 도핑(ion shower doping)' 또는 '플라즈마 이온 주입(PIII:Plasma Immersion Ion Implantation)'법으로 형성된다. 상기 'ion shower doping' 및 'PIII'은 상기 실리콘 웨이퍼를 불순물 이온을 포함하는 플라즈마(plasma)에 노출시켜서 상기 실리콘 웨이퍼의 표면에 불순물 이온이 주입되도록 하는 원리로서, 이 방법들은 불순물 이온의 운동에너지를 이용하고 있다. 그렇기 때문에 종래 실리콘 웨이퍼에 불순물을 도핑할 경우 수행하였던 고온공정이 필요하지 않고, 이에 상기 실리콘 웨이퍼를 가열하지 않고서도 n+층을 형성할 수 있는 것이다. 특히 상기 방법을 사용하면 상기 실리콘 웨이퍼의 표면에 접합을 얇게(shallow junction) 형성할 수 있다. 상기 접합 두께는 종래 고온에서 불순물을 도핑하여 형성할 경우 형성된 n+층 두께보다 더 얇게 형성된다. 따라서 이어지는 식각 공정에 식각 깊이를 보다 더 줄일 수 있어 공정시간 및 비용을 줄일 수 있다. When the etching process is completed, an n + layer is temporarily formed on the rear surface of the silicon wafer (ie, the opposite surface to which sunlight is incident) (S102). That is, the state before the activation of the impurity ions contained in the n + layer. The n + layer is formed by 'ion shower doping' or 'Plasma Immersion Ion Implantation' (PIII). 'Ion shower doping' and 'PIII' expose the silicon wafer to a plasma containing impurity ions so that impurity ions are implanted on the surface of the silicon wafer. Is using. Therefore, the high temperature process that is conventionally performed when doping impurities into a silicon wafer is not necessary, and thus an n + layer can be formed without heating the silicon wafer. In particular, by using the method, a thin junction can be formed on the surface of the silicon wafer. The junction thickness is formed thinner than the thickness of the n + layer formed when the dop is formed by doping impurities at a high temperature. Therefore, the etching depth can be further reduced in the subsequent etching process, thereby reducing the process time and cost.
상기 n+층이 형성된 다음에는 상기 n+층의 일부, 즉 p+ 층이 미 형성될 부분에 확산 방지막(Diffusion Barrier)을 형성한다(s104). 상기 확산 방지막은 화학기상증착(CVD), 증착(Evaporation), 스퍼터(Sputter) 등으로 상기 실리콘 웨이퍼의 전면에 확산 방지막을 형성한 후, 상기 p+ 층 영역의 확산 방지막을 에치 페이스트를 이용한 스크린 프린트, 잉크젯, 에어로졸 젯 등의 방법으로 제거하거나, 상용화된 확산 방지막용 페이스트를 스크린 프린트로 형성한다.After the n + layer is formed, a diffusion barrier is formed on a portion of the n + layer, that is, a portion where the p + layer is not formed (s104). The diffusion barrier layer is formed by chemical vapor deposition (CVD), deposition (Evaporation), sputter (sputter) to form a diffusion barrier on the entire surface of the silicon wafer, screen printing using an etch paste as the diffusion barrier layer of the p + layer, An inkjet, aerosol jet, or the like is removed, or a commercially available diffusion barrier film paste is formed by screen printing.
상기 확산 방지막이 형성되면, 상기 확산 방지막이 미 형성된 부분에 있는 n+층과 실리콘 웨이퍼를 소정 깊이만큼 식각한다(s106). 상기 식각 깊이는 상기 n+ 층의 접합깊이보다 크면 된다. 상기 식각방법은 습식식각과 건식식각이 있다. 상기 습식식각은 상기 확산 방지막이 식각 방지막으로 사용될 수 있도록 알칼리 용액을 사용한다. 상기 건식식각은 반도체 또는 디스플레이 소자의 제조에 사용하는 일반적인 건식식각 방법에 따른 공정기술의 범위 내에서 식각 공정에 사용되는 가스의 종류 및 유량, 반응실의 압력 등 공정 변수를 적절하게 적용하여 수행한다. When the diffusion barrier is formed, the n + layer and the silicon wafer in the portion where the diffusion barrier is not formed are etched by a predetermined depth (s106). The etching depth may be larger than the junction depth of the n + layer. The etching method includes wet etching and dry etching. The wet etching uses an alkaline solution so that the diffusion barrier can be used as an etch barrier. The dry etching is performed by appropriately applying process variables such as the type and flow rate of the gas used in the etching process and the pressure of the reaction chamber within the range of the process technology according to the general dry etching method used for manufacturing a semiconductor or display device. .
상기 식각공정이 완료되면, 상기 식각된 부분에 알루미늄 페이스트를 인쇄한다(s108). When the etching process is completed, the aluminum paste is printed on the etched portion (s108).
이후, 일정 온도에서 소성공정을 수행한다(s110). 그러면, 상기 인쇄된 알루미늄 페이스트에 포함된 알루미늄 도펀트가 상기 실리콘 웨이퍼 내로 주입되고, 소정 두께의 p+층이 형성된다. 이때, 상기 n+층에 있는 n타입 불순물도 활성화가 되어, n+층이 형성된다. Thereafter, the firing process is performed at a predetermined temperature (s110). Then, an aluminum dopant contained in the printed aluminum paste is injected into the silicon wafer, and a p + layer having a predetermined thickness is formed. At this time, n-type impurities in the n + layer are also activated, and an n + layer is formed.
마지막으로, 상기 p+층 및 n+층위에 남아있는 알루미늄 페이스트와 확산방지막을 습식식각 또는 건식식각 방법으로 제거한다(s112). 필요에 따라 제거된 면을 세정액으로 세정한다.Finally, the aluminum paste and the diffusion barrier remaining on the p + layer and the n + layer are removed by a wet etching method or a dry etching method (s112). If necessary, the removed surface is washed with a cleaning liquid.
상기한 공정을 도 2를 참조하여 구체적으로 설명하기로 한다. 도 2는 도 1의 제조공정을 보인 단면도이다.The above process will be described in detail with reference to FIG. 2. 2 is a cross-sectional view showing the manufacturing process of FIG.
도 2(a)는 에칭(saw damage etching) 공정 및 표면이 세정액으로 세정 완료된 상태의 실리콘 웨이퍼(100)를 보이고 있다.FIG. 2 (a) shows the
상기 실리콘 웨이퍼(100)의 후면에 '이온 샤워 도핑(ion shower doping)' 또 는 '플라즈마이온주입(PIII)'으로 2(b)와 같이 n+층(102)을 형성한다. The n +
상기 n+층(102)이 형성되면, 도 2(c)와 같이 확산 방지막(diffusion mask)(104)을 형성한다. 상기 확산 방지막(104)은 p+층이 형성될 부분은 형성되지 않는다. When the n +
상기 확산 방지막(104)이 형성되면, p+층이 형성될 영역(A)을 소정 깊이로 식각한다. 이는 도 2(d)에 도시되어 있다. 상기 식각 깊이는 일정 두께로 p+층이 형성될 때 상기 n+층(102)과 충분히 떨어진 상태가 되면 된다.When the
상기 'A'영역에 알루미늄 페이스트(106)를 인쇄한다. 이 상태는 도 2(e)와 같다. The
그 상태에서, 소성 공정을 수행한다. 그러면, 도 2(f)에 도시한 바와 같이 상기 알루미늄 페이스트(106)에 포함된 알루미늄 도펀트가 실리콘 웨이퍼(100) 내로 주입되어 p+층(108)이 형성되고, 동시에 상기 n+층의 도펀트도 활성화되어 임시 형성된 n+층(102)이 도펀트 활성화된 n+층(110)으로 형성된다. 상기 p+층(108)은 에미터 영역이고, 상기 n+층(110)은 베이스 영역이다. 상기 p+층(108)이 형성되면, 그 위에는 알루미늄 도펀트가 빠져나간 잔존물인 알루미늄 페이스트(B)가 남게 된다.In that state, a baking process is performed. Then, as shown in FIG. 2 (f), the aluminum dopant included in the
상기 n형 실리콘 웨이퍼(100)의 후면에 p+층(108)과 상기 n+층(110)이 형성된 다음에는, 상기 알루미늄 페이스트(B) 및 상기 n+층(110) 위에 있는 확산방지막(104)를 제거한다. 제거된 상태가 도 2(g) 및 도 2(h)에 각각 도시되어 있다.After the p +
한편, 상술한 공정에 의하여 형성된 상기 실리콘 웨이퍼(100)의 후면의 베이스 영역과 에미터 영역에 베이스전극 및 에미터전극을 형성하는 일련의 전극 형성공정과 반사방지막 형성공정 등을 수행하면 후면접합 태양전지를 간단하게 제조할 수 있다. On the other hand, if a series of electrode forming process and anti-reflective film forming process to form a base electrode and an emitter electrode in the base region and the emitter region of the back surface of the
이상에서 살펴본 바와 같이 본 발명은 n형 실리콘 웨이퍼의 후면에 베이스 도핑영역이 될 n+층을 플라즈마 도핑기술로 생성하고, 아울러 에미터 영역인 p+층은 알루미늄 페이스트로 생성한 상태에서, 1번의 고온 공정을 수행하여 p 및 n 접합을 형성함을 알 수 있다. As described above, the present invention generates the n + layer to be the base doped region on the back surface of the n-type silicon wafer by plasma doping technique, and the p + layer, which is the emitter region, is made of aluminum paste. It can be seen that the p and n junctions are formed by
본 발명의 권리는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.
즉 본 실시 예에서는 n형 실리콘 웨이퍼를 예를 들어 설명하고 있지만, p형 실리콘 웨이퍼에도 본 발명이 적용될 수 있다. 이 경우, 베이스 도핑영역과 에미터 도핑영역이 바뀌게 된다. In other words, in the present embodiment, an n-type silicon wafer is described as an example, but the present invention can be applied to a p-type silicon wafer. In this case, the base doped region and the emitter doped region are replaced.
도 1은 본 발명의 바람직한 실시 예에 따른 후면접합 구조의 태양전지를 제조방법의 흐름도 1 is a flowchart of a method of manufacturing a solar cell having a back junction structure according to a preferred embodiment of the present invention.
도 2는 도 1의 태양전지 제조공정을 보인 단면도2 is a cross-sectional view showing a solar cell manufacturing process of FIG.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : n형 실리콘 웨이퍼 102 : n+ 층100: n-type silicon wafer 102: n + layer
104 : 확산방지막 106 : Al 페이스트104: diffusion barrier 106: Al paste
108 : 활성화된 p+ 층 110 : 활성화된 n+ 층 108: activated p + layer 110: activated n + layer
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130078A KR101164910B1 (en) | 2009-12-23 | 2009-12-23 | Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130078A KR101164910B1 (en) | 2009-12-23 | 2009-12-23 | Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110072955A KR20110072955A (en) | 2011-06-29 |
| KR101164910B1 true KR101164910B1 (en) | 2012-07-19 |
Family
ID=44403803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090130078A KR101164910B1 (en) | 2009-12-23 | 2009-12-23 | Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101164910B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101144256B1 (en) * | 2010-10-29 | 2012-05-10 | 고려대학교 산학협력단 | Methods for manufacturing backside electrode part of solar cell, and the same thereof |
| CN107706269B (en) * | 2017-09-25 | 2019-05-03 | 江西展宇新能源股份有限公司 | A kind of diffusion technique and front surface processing method of solar energy polycrystal battery P-N junction |
-
2009
- 2009-12-23 KR KR1020090130078A patent/KR101164910B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110072955A (en) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105355678B (en) | Method of forming back contact solar cell contacts | |
| JP5236914B2 (en) | Manufacturing method of solar cell | |
| KR101655249B1 (en) | Back contact sliver cells | |
| US9214593B2 (en) | Solar cell and method for manufacturing the same | |
| EP2086015A2 (en) | Solar Cell and Method for Manufacturing the same | |
| US20170309759A1 (en) | Epitaxial silicon solar cells with moisture barrier | |
| CN108987499B (en) | Relative dopant concentration levels in solar cells | |
| US20120094421A1 (en) | Method of manufacturing solar cell | |
| CN107275443A (en) | A kind of IBC battery preparation methods | |
| KR101000556B1 (en) | Solar Cell and Method for manufacturing thereof | |
| KR20160096083A (en) | Solar cell emitter region fabrication using self-aligned implant and cap | |
| KR101160116B1 (en) | Method of manufacturing Back junction solar cell | |
| JP6426486B2 (en) | Method of manufacturing solar cell element | |
| KR101122054B1 (en) | Method for making of back contact in solar cell | |
| KR101164910B1 (en) | Method for doping a Back junction solar cells, Manufactured Back junction solar cells and Method for manufacturing thereof | |
| KR101161807B1 (en) | Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell | |
| KR101093114B1 (en) | Back junction solar cells | |
| KR100910968B1 (en) | Process for Preparation of Silicon Solar Cell | |
| KR101065384B1 (en) | Solar cell and fabrication method thereof | |
| KR101113486B1 (en) | Method for manufacturing a Back junction solar cells | |
| US20120270365A1 (en) | Method for manufacturing solar cell | |
| KR101321538B1 (en) | Bulk silicon solar cell and method for producing same | |
| JP6238884B2 (en) | Photovoltaic element and manufacturing method thereof | |
| KR101286290B1 (en) | Back junction solar cell and manufacturing method thereof | |
| KR101161805B1 (en) | Back junction solar cells and method for manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |