KR101164109B1 - 정전기 방전 보호 소자 - Google Patents

정전기 방전 보호 소자 Download PDF

Info

Publication number
KR101164109B1
KR101164109B1 KR1020100087250A KR20100087250A KR101164109B1 KR 101164109 B1 KR101164109 B1 KR 101164109B1 KR 1020100087250 A KR1020100087250 A KR 1020100087250A KR 20100087250 A KR20100087250 A KR 20100087250A KR 101164109 B1 KR101164109 B1 KR 101164109B1
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
discharge protection
pad
part connected
voltage
Prior art date
Application number
KR1020100087250A
Other languages
English (en)
Other versions
KR20120025087A (ko
Inventor
구용서
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020100087250A priority Critical patent/KR101164109B1/ko
Publication of KR20120025087A publication Critical patent/KR20120025087A/ko
Application granted granted Critical
Publication of KR101164109B1 publication Critical patent/KR101164109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

일 실시 예에 있어서, 정전기 방전 보호 소자는 정전기 방전 보호부 및 몸체 플로팅부를 포함한다. 상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부, 및 접지 패드에 연결되는 소스부 및 게이트부를 가지는 NMOS 트랜지스터이다. 상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부 및 몸체부, 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 NMOS 트랜지스터이다.

Description

정전기 방전 보호 소자{Electrostatic discaharge Protection Circuit}
본 출원은 대체로 정전기 보호 소자에 관한 것이다.
일반적으로 정전기 방전(정전기 방전:ElectroStatic Discharge) 보호 소자란 반도체 장치 설계시, 정전기로 인한 제품의 파괴 또는 제품의 열화를 방지하기 위해 반도체 내부 회로와 외부 입출력 핀이 연결되는 패드 사이에 형성되는 소자를 말한다. 대전된 인체나 기계에 반도체 회로가 접촉되면, 인체나 기계에 대전된 정전기가 반도체 회로의 외부 핀을 통해 입출력 패드를 거쳐 반도체 회로 내부로 방전되면서 큰 에너지를 가진 과도 전류가 반도체 내부 회로에 흘러 반도체 회로에 큰 손상을 줄 수 있다. 또한 반도체 회로 내부에 대전된 정전기가 기계의 접촉에 의해 기계를 통해 외부로 방전되면서, 과도 전류가 반도체 내부 회로에 흘러 반도체 회로를 손상시킬 수도 있다. 따라서 대부분의 반도체 회로는 정전기로 인한 반도체 회로의 손상으로부터 반도체 내부 회로를 보호하기 위하여 입출력 패드와 반도체 내부 회로 사이에 정전기 방전 보호 소자를 설치한다.
한편 반도체 기술이 발전하면서 반도체 내부 회로를 구성하는 NMOS 트랜지스터의 게이트 절연막 두께가 얇아지는데, 게이트의 절연막의 두께가 얇아지면 게이트 절연막이 손상되는 전압이 낮아져 정전기가 발생하였을 때 반도체 내부 회로가 더욱 손상 받기 쉽게 된다. 도 1은 종래의 정전기 방전 보호 소자를 도시한 도면이다. 상기 종래의 정전기 방전 보호 소자는 GGNMOS(Gate Grounded N-channel Metal Oxide Silicon) 소자라고도 칭한다. 도 1을 참조하면, 내부 회로(10)의 입력 버퍼(15)가 NMOS 트랜지스터로 구성되는 경우 입력 버퍼(15)의 NMOS 트랜지스터의 게이트부가 입출력 패드(20)에 직접 연결된다. 따라서, 입출력 패드(20)를 통해 인가되는 정전기 과도 전압에 대하여 입력 버퍼(15)의 상기 게이트부가 매우 취약하다. 이를 해결하기 위하여 입출력 패드(20)와 입력 버퍼(15) 사이에 정전기 방전 보호 소자(100)를 설치한다. 입력 버퍼(15)의 상기 NMOS 트랜지스터의 게이트 전압이 입력출 패드(20)로부터 전달된 정전기에 의해 과도하게 높아지면 정전기 보호 소자(100)를 턴-온 시켜 입력 버퍼(15)의 상기 NMOS 트랜지스터의 게이트 절연막이 손상되는 것을 방지한다. 그러나 종래의 정전기 보호 소자(100)는 게이트(30)가 접지 전압(VSS) 공급 패드에 연결되어 있어 정전기 방전 동작 전압이 높은 문제점이 있다. 즉, 정전기 보호 소자(100)의 정전기 방전 동작이 시작되는 드레인(40)과 소스(50)간 전압이 입력 버퍼(15)의 상기 NMOS 트랜지스터의 상기 게이트 절연막 파괴 전압보다 높을 경우 정전기 보호 소자(100)가 동작하기 전에 입력 버퍼(15)의 상기 NMOS 트랜지스터의 상기 게이트 절연막이 파괴되게 된다.
따라서, 정전기로 인한 고전압에 대하여 내부 회로(10)를 효과적으로 보호하고, 전류-전압 특성에 있어서 적절히 낮은 브레이크 다운 전압을 가지도록 설계되며, 특히 입력 단자가 고전압으로 동작하는 소자에 적당하도록 설계되는 정전기 방전 보호 소자에 대한 요청이 커지고 있다.
본 출원이 이루고자 하는 기술적 과제는 내부 회로인 NMOS 트랜지스터의 게이트 절연막를 효과적으로 보호할 수 있도록 설계된 정전기 방전 보호 소자를 제공하는 것이다.
본 출원이 이루고자 하는 다른 기술적 과제는 정전기 방전 보호 소자의 2차 항복 전류를 높임으로써, 동일 면적 내에서의 정전기 방전 보호 성능이 향상된 정전기 방전 보호 소자를 제공하는 것이다.
상기의 기술적 과제를 이루기 위한 본 출원의 일 측면은 정전기 방전 보호 소자를 제공한다. 상기 정전기 보호 소자는 정전기 방전 보호부 및 몸체 플로팅부를 포함한다. 상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부, 및 접지 패드에 연결되는 소스부 및 게이트부를 가지는 NMOS 트랜지스터이다. 상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부 및 몸체부, 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 NMOS 트랜지스터이다.
상기의 기술적 과제를 이루기 위한 본 출원의 다른 측면은 정전기 방전 보호 소자를 제공한다. 상기 정전기 보호 소자는 정전기 방전 보호부 및 몸체 플로팅부를 포함한다. 상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부 및 게이트부, 접지 패드에 연결되는 소스부를 가지는 PMOS 트랜지스터이다. 상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 PMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부, 상기 입력 패드와 연결되는 몸체부 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 NMOS 트랜지스터이다.
상기의 기술적 과제를 이루기 위한 본 출원의 또다른 측면은 정전기 방전 보호 소자를 제공한다. 상기 정전기 보호 소자는 입력 패드와 연결되는 드레인부, 및 접지 패드에 연결되는 소스부 및 게이트부를 가지는 NMOS 트랜지스터이다. 상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부, 상기 입력 패드와 연결되는 몸체부 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 PMOS 트랜지스터이다.
본 출원의 일 실시예에 따르는 회로를 가지는 정전기 방전 보호소자는 기존의 GGNMOS가 효과적인 정전기 방전 보호능력을 가짐에도 불구하고, 트리거 전압이 높아서 최근의 DSM(Deep Sub-Micron)급의 초미세 공정이 적용되는 칩에 활용되지 못하는 단점을 극복한 것이다. 또한 기존 GGNMOS의 단점인 면적대비 낮은 이차 트리거 전압을 높임으로서 기존 GGNMOS의 성능을 향상시킨 소자이다.
본 출원의 일 실시예에 따르는 정전기 방전 보호소자는 거의 모든 I/O 인터페이스 회로 및 집적회로 반도체 등에 적용이 가능하므로 그 활용분야는 매우 광범위하며, 이를 내장한 반도체 칩의 경우 높은 안전성과 신뢰성의 효과 및 원-칩 화에 따른 비용절감의 효과를 가져 올 수 있다.
도 1은 종래의 정전기 방전 보호 소자를 도시한 도면이다.
도 2는 본 출원의 일 실시예에 따르는 정전기 방전 보호 소자를 나타내는 도면이다.
도 3은 본 출원의 일 실시 예에 따른 정전기 방전 보호 소자에서의 전압-전류 특성을 나타내는 그래프이다.
도 4는 본 출원의 다른 실시 예에 따르는 정전기 방전 보호 소자를 나타내는 도면이다.
도 5는 본 출원의 또다른 실시 예에 따르는 정전기 방전 보호 소자를 나타내는 도면이다.
이하, 본 명세서에 개시된 실시 예들을 도면을 참조하여 상세하게 설명하고자 한다. 본문에서 달리 명시하지 않는 한, 도면의 유사한 참조번호들은 유사한 구성요소들을 나타낸다. 상세한 설명, 도면들 및 청구항들에서 상술하는 예시적인 실시 예들은 한정을 위한 것이 아니며, 여기서 개시되는 일요부(subject matter)의 사상이나 범주를 벗어나지 않는 한 다른 변경들도 가능하다. 본 개시의 구성요소들, 즉 여기서 일반적으로 기술되고 및 도면에 기재되는 구성요소들은 다양하게 다른 구성으로 배열되고 구성되고 결합되고 도안될 수 있다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에서 사용되는 “연결”이라는 용어는 동일하거나 서로 다른 구성요소들을 직접적으로 연결하거나, 또다른 구성요소를 통하여 간접적으로 연결하는 경우를 모두 포괄한다.
본 명세서에서 사용되는 “정전기”이라는 용어는 정전기 보호 소자를 동작하도록 하는 전류 또는 전압으로 해석될 수 있다.
본 명세서에서 사용되는 트랜지스터의 “소스부” 또는 “드레인부”는 편의상 명명한 것이므로, “소스부” 또는 “드레인부”의 위치가 반대로 위치할 수 있는 것으로 해석될 수 있다.
도 2는 본 출원의 일 실시예에 따르는 정전기 방전 보호소자를 나타내는 도면이다. 도 2를 참조하면, 정전기 방전 보호 소자(200)는 정전기 방전 보호부(210) 및 몸체 플로팅부(220)을 포함한다. 도 2와 관련되는 정전기 방전 소자(200)는 양(+)의 정전기가 유입되는 경우 적용될 수 있다. 도시된 바와 같이, 정전기 방전 보호부(210)는 입력 패드(230)와 연결되는 드레인부(211), 및 접지 패드(235)에 연결되는 소스부(212) 및 게이트부(213)를 가지는 NMOS 트랜지스터이다. 몸체 플로팅부(220)는 정전기 방전 보호부(210)인 상기 NMOS 트랜지스터의 몸체부(214)와 연결되는 드레인부(221), 접지 패드(235)와 연결되는 소스부(222)와 몸체부(224), 및 소정의 전압 입력단(250)에 연결되는 게이트부(223)를 가지는 NMOS 트랜지스터이다.
정전기 방전 보호부(210)는 입력 패드(230)로 양의 정전기가 유입되면 접지 패드(235)로 상기 정전기로 인한 과전류를 흘려보냄으로써, 내부 회로(240)의 입력 버퍼(245)로 과전류가 유입되거나 과전압이 인가되는 것을 방지한다. 몸체 플로팅부(220)는 정전기 방전 보호부(210)를 통해 전류가 흐를 때, 이에 대응하여 몸체부(214)를 플로팅시킴으로써, 정전기 방전 보호부(210)의 트리거 전압을 낮추어 보다 낮은 전압에서 정전기 방전 보호부(210)의 상기 NMOS 트랜지스터가 턴-온될 수 있도록 기능한다.
이하에서는 본 출원의 일 실시예에 따르는 정전기 방전 소자(200)의 동작 모드를 3가지 모드로 나누어 구체적으로 살펴보도록 한다.
제1 모드는 입력 패드(230)에 양의 정전기가 유입되고, 전압 입력단(250)에 양의 전압이 인가되는 경우이다. 이 때, 정전기 방전 보호부(210)는 상기 정전기에 근거하여 발생하는 과전류를 입력 패드(230)로부터 접지 패드(235)로 방출한다. 일 실시 예에 따르면, 드레인부(211)과 몸체부(214) 사이에 애벌런치 항복과 같은 항복이 발생할 수 있으며, 상기 항복에 의해 드레인부(211)과 몸체부(214)사이에 흐르는 전류가 소스부(212)와 몸체부(214)사이에 형성되는 PN 다이오드를 순방향 접합으로 전환시킬 수 있다. 이와 같은 기생 바이폴라 트랜지스터가 작동됨으로써, 드레인부(211)로부터 소스부(212)로 상기 과전류가 이동하여 접지패드(235)를 통해 방출될 수 있다. 몸체 플로팅부(220)는 정전기 방전 보호부(210)인 상기 NMOS 트랜지스터의 몸체부(214)에 흐르는 전류를 접지 패드(235)로 방출한다. 일 실시 예에 의하면, 상기 양의 전압은 몸체 플로팅부(220)의 상기 NMOS 트랜지스터를 턴-온 시키는 VDD 전압일 수 있다. 이로서, 상기 정전기에 대응하여 정전기 방전 보호부(210) 및 몸체 플로팅부(220) 모두를 이용하여 접지 패드(235)로 과전류를 방출할 수 있다.
제2 모드는 입력 패드(230)에 정전기가 유입되지 않고, 전압 입력단(250)에 양의 전압이 인가되는 경우이다. 이 때, 정전기 방전 보호부(210)는 동작하지 않는다. 즉, 정전기 방전 보호부(210)의 드레인부(211)와 몸체부(214) 사이에는 항복이 발생하지 않으며, 상대적으로 낮은 수준의 누설전류가 흐를 수 있다. 몸체 플로팅부(220)는 정전기 방전 보호부(210)가 동작하지 않는 상태에서, 상기 누설 전류를 접지 패드(235)로 방출시키는 동작을 수행한다. 즉, 몸체 플로팅부(220)는 정전기 방전 보호부(210)가 동작하는 과전류보다 낮은 전류가 몸체부를 통해 흐를때, 이를 접지 패드(235)로 방출시키는 동작을 수행한다. 이를 통하여 내부 회로(240)를 보다 안전하게 보호할 수 있는 장점이 있다. 일 실시 예에 의하면, 상기 양의 전압은 몸체 플로팅부(220)의 상기 NMOS 트랜지스터를 턴-온 시키는 VDD 전압일 수 있다.
제3 모드는 입력 패드(230)에 양의 정전기가 유입되고, 전압 입력단(250)에 제로 또는 음의 전압이 인가되는 경우이다. 이 때, 몸체 플로팅부(220)의 게이트부(223)은 턴-오프 상태를 유지하며, 이로서 정전기 방전 보호부(210)의 몸체부(214)를 플로팅시킨다. 그리고, 정전기 방전 보호부(210)의 드레인부(211)와 몸체부(214) 사이에서 애벌런치 항복과 같은 항복에 의해, 몸체부(214)로 유입되는 정공은 몸체부(214)의 전압 레벨을 상승시키게 된다. 상기 제3 모드에서는 몸체부(214)로 유입되는 정공이 몸체 플로팅부(220)의 NMOS 트랜지스터를 통하여 접지 패드(235)로 방출되지 못한다. 따라서, 상기 제3 모드에서는 상기 제1 모드보다 낮은 전압에서, 몸체부(214)와 소스부(212) 사이에 형성되는 PN 다이오드가 순방향 접합으로 전환될 수 있다. 이와 같이, 제1 모드보다 낮은 트리거 전압에서 기생 바이폴라 트랜지스터가 작동됨으로써, 드레인부(211)로부터 소스부(212)로 상기 과전류가 이동하여 접지패드(235)를 통해 방출될 수 있다.
도 3은 본 출원의 일 실시 예에 따른 정전기 방전 보호 소자에서의 전압-전류 특성을 나타내는 그래프이다. 도 3에서, 점선으로 표기되는 그래프는 종래의 정전기 방전 보호 소자에서의 전기적 특성 결과이며, 실선으로 표기되는 그래프는 본 출원의 일 실시 예에 따르는 정전기 방전 보호 소자에서의 전기적 특성 결과이다. 아울러, 아래의 표 1은 그 결과를 정리한 것이다.
종래 기술 본 출원의 일시예
트리거 전압 8.24V 5.12V
홀딩 전압 6.4V 5.2V
2차 항복 전류 2A 2.5A
도 3 및 표 1을 참조하면, 본 출원의 일 실시 예에 따르는 정전기 방전 보호 소자는 종래 기술에 비하여 정전기 방전 보호 소자가 동작하는 트리거 전압이 도면의 1지점에서 1' 지점으로 낮아지는 것을 관찰할 수 있다. 즉, 8.25V로부터 5.12V로 낮아지는 것을 관찰하였다. 그리고, 홀딩 전압의 경우도, 도면에서 종래의 2지점에서 2'지점으로 낮아짐을 관찰할 수 있다. 즉, 6.4V에서 5.2V로 낮아졌다. 그리고, 정전기 방전 보호 소자의 감내 특성과 직접적으로 관련되는 2차 항복 전류는 도면의 3지점에서 3'지점으로 향상됨을 관찰할 수 있다. 즉, 2A에서 2.5A로 2차 항복 전류가 향상되었다.
이와 같이, 본 출원의 일 실시 예에 따르는 정전기 방전 보호 소자는 종래와는 차별되는 정전기 방전 보호부 및 몸체 플로팅부를 포함한다. 이를 통하여, 정전기 방전 보호 소자가 작동하는 트리거 전압을 낮출 수 있으며, 홀딩 전압도 아울러 낮게 유지할 수 있다. 그리고, 정전기 방전 보호 소자의 내구성과 관련되는 2차 항복 전류를 향상시킬 수 있는 장점이 있다.
도 4는 본 출원의 다른 실시 예에 따르는 정전기 방전 보호 소자를 나타내는 도면이다. 도 4를 참조하면, 정전기 방전 보호 소자(400)은 정전기 방전 보호부(410) 및 몸체 플로팅부(420)를 포함한다. 도 4의 정전기 방전 보호 소자(400)는 음의 정전기가 유입되는 경우 적용될 수 있다. 도시된 바와 같이, 정전기 방전 보호부(410)는 입력 패드(430)와 연결되는 드레인부(411) 및 게이트부(413), 접지 패드(435)에 연결되는 소스부(412)를 가지는 PMOS 트랜지스터이다. 몸체 플로팅부(420)는 정전기 방전 보호부(410)의 상기 PMOS 트랜지스터의 몸체부(414)와 연결되는 드레인부(421), 접지 패드(435)와 연결되는 소스부(422), 입력 패드(430)와 연결되는 몸체부(424), 및 소정의 전압 입력단(450)에 연결되는 게이트부(423)를 가지는 PMOS 트랜지스터이다.
정전기 방전 보호 소자(400)는 도 2와 관련되어 상술한 정전기 방전 보호 소자(200)와 대비하여, 정전기 방전 보호부(410) 및 몸체 플로팅부(420)의 NMOS 트랜지스터가 PMOS 트랜지스터로 변경된 것을 제외하고, 실질적으로 동일한 작동 모드로 기능한다. 즉, 입력 패드(430)에 음의 정전기가 유입되고 전압 입력단(450)에 제로 또는 음의 전압이 입력되는 제1 모드, 입력 패드(430)에 정전기가 유입되지 않고 전압 입력단(450)에 제로 또는 음의 전압이 입력되는 제2 모드, 또는 입력 패드(430)에 음의 정전기가 유입되고 전압 입력단(450)에 양의 전압이 입력되는 제3 모드로 동작할 수 있다. 일 실시 예에 있어서, 상기 제로 또는 음의 전압은 몸체 플로팅부(420)의 상기 PMOS 트랜지스터를 턴-온시키는 VSS 전압일 수 있다.
상기 제1 모드에서는 도 2와 관련하여 상술한 바와 같이 정전기 방전 보호부(410) 및 몸체 플로팅부(420)를 통하여 음의 정전기에 근거한 과전류가 접지 패드(435)를 이용하여 제거된다. 상기 제2 모드에서는 정전기 방전 보호부(410)의 몸체부(414)에 형성되는 상대적으로 낮은 전압에 근거하는 전류가 몸체 플로팅부(420)의 접지 패드(435)에 의해 제거된다. 상기 제3 모드에서는 정전기 방전 보호부(410)의 몸체부(414)가 플로팅되면서 정전기 방전 보호부(410)의 PMOS 트랜지스터가 트리거 되는 전압의 절대치가 낮아진다.
도 5는 본 출원의 또다른 실시 예에 따르는 정전기 방전 보호 소자를 나타내는 도면이다. 도 5를 참조하면, 정전기 방전 보호 소자(500)은 정전기 방전 보호부(510) 및 몸체 플로팅부(520)를 포함한다. 도시된 바와 같이, 정전기 방전 보호부(510)는 입력 패드(530)와 연결되는 드레인부(511), 및 접지 패드(535)에 연결되는 소스부(512) 및 게이트부(513)를 가지는 NMOS 트랜지스터이다. 몸체 플로팅부(520)는 정전기 방전 보호부(510)의 상기 NMOS 트랜지스터의 몸체부(514)와 연결되는 드레인부(521), 접지 패드(535)와 연결되는 소스부(522), 입력 패드(530)와 연결되는 몸체부(524), 및 소정의 전압 입력단(550)에 연결되는 게이트부(523)를 가지는 PMOS 트랜지스터이다.
정전기 방전 보호 소자(500)는 도 2와 관련되어 상술한 정전기 방전 보호 소자(200)와 대비하여, 몸체 플로팅부(420)의 NMOS 트랜지스터가 PMOS 트랜지스터로 변경된 것을 제외하고, 실질적으로 동일한 작동 모드로 작동한다. 따라서, 중복을 배제하기 위하여 상세한 설명은 생략하기로 한다. 일 예로, 내부 회로(540)은 도 2의 내부 회로(240)과 실질적으로 동일하다.
이와 같이, 본 출원의 일 실시 예에 따르는 정전기 방전 보호 소자는 종래와는 차별되는 정전기 방전 보호부 및 몸체 플로팅부를 포함한다. 이를 통하여, 정전기 방전 보호 소자가 작동하는 트리거 전압을 낮출 수 있으며, 홀딩 전압도 아울러 낮게 유지할 수 있다. 그리고, 정전기 방전 보호 소자의 내구성과 관련되는 2차 항복 전류를 향상시킬 수 있는 장점이 있다.
100: 정전기 방전 보호 소자, 10: 내부 회로, 15: 입력 버퍼, 20: 입출력 패드, 30: 게이트, 40: 드레인, 50: 소스,
200, 400, 500: 정전기 방전 보호 소자, 210, 410, 510: 정전기 방전 보호부, 211, 411, 511: 드레인부, 212, 412, 512: 소스부, 213, 413, 513: 게이트부, 214, 414, 514: 몸체부, 220, 420, 520: 몸체 플로팅부, 221, 421, 521: 드레인부, 222, 422, 522: 소스부, 223, 423, 523: 게이트부, 224, 424, 524: 몸체부, 230, 430, 530: 입력 패드 235, 435, 535: 접지 패드, 240, 440, 540: 내부 회로, 245, 445, 545: 입력 버퍼.

Claims (11)

  1. 정전기 방전 보호 소자에 있어서,
    정전기 방전 보호부; 및
    몸체 플로팅부를 포함하되,
    상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부, 및 접지 패드에 연결되는 소스부 및 게이트부를 가지는 NMOS 트랜지스터이며,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부 및 몸체부, 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 NMOS 트랜지스터인
    정전기 방전 보호 소자.
  2. 제1 항에 있어서,
    상기 입력 패드에 양의 정전기가 유입되고, 상기 소정의 전압 입력단에 양의 전압이 인가될 때,
    상기 정전기 방전 보호부는 상기 정전기에 근거하는 전류를 상기 입력 패드로부터 상기 접지 패드로 방출하고,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 상기 몸체부에 흐르는 전류를 상기 접지 패드로 방출하는
    정전기 방전 보호 소자.
  3. 제1 항에 있어서,
    상기 입력 패드에 정전기가 유입되지 않고, 상기 소정의 전압 입력단에 양의 전압이 인가될 때,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 상기 몸체부에 흐르는 누설 전류를 상기 접지 패드로 방출하는
    정전기 방전 보호 소자.
  4. 제2 항 또는 제3 항에 있어서,
    상기 소정의 전압 입력단에 인가되는 상기 양의 전압은 상기 몸체 플로팅부의 상기 NMOS 트랜지스터를 턴-온 시키는 VDD 전압인
    정전기 방전 보호 소자.
  5. 제1 항에 있어서,
    상기 입력 패드에 양의 정전기가 유입되고, 상기 소정의 전압 입력단에 제로 또는 음의 전압이 인가될 때,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 몸체부를 플로팅시키며,
    상기 정전기 방전 보호부의 상기 드레인부와 상기 몸체부 사이에서 생성되는 몸체 전류는 상기 정전기 방전 보호부의 트리거 전압을 감소시키는
    정전기 방전 보호 소자.
  6. 정전기 방전 보호 소자에 있어서,
    정전기 방전 보호부; 및
    몸체 플로팅부를 포함하되,
    상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부 및 게이트부, 접지 패드에 연결되는 소스부를 가지는 PMOS 트랜지스터이며,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 PMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부, 상기 입력 패드와 연결되는 몸체부 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 NMOS 트랜지스터인
    정전기 방전 보호 소자.
  7. 제6 항에 있어서,
    상기 입력 패드에 음의 정전기가 유입되고, 상기 소정의 전압 입력단에 제로 또는 음의 전압이 인가될 때,
    상기 정전기 방전 보호부는 상기 정전기에 근거하는 전류를 상기 접지 패드를 이용하여 제거하고,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 PMOS 트랜지스터의 상기 몸체부에 흐르는 전류를 상기 접지 패드를 이용하여 제거하는
    정전기 방전 보호 소자.
  8. 제6 항에 있어서,
    상기 입력 패드에 정전기가 유입되지 않고, 상기 소정의 전압 입력단에 제로 또는 음의 전압이 인가될 때,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 상기 몸체부에 흐르는 전류를 상기 접지 패드에 의해 제거하는
    정전기 방전 보호 소자.
  9. 제7 항 또는 제8 항에 있어서,
    상기 소정의 전압 입력단에 인가되는 상기 제로 또는 음의 전압은 상기 몸체 플로팅부의 상기 PMOS 트랜지스터를 턴-온 시키는 VSS 전압인
    정전기 방전 보호 소자.
  10. 제6 항에 있어서,
    상기 입력 패드에 음의 정전기가 유입되고, 상기 소정의 전압 입력단에 양의 전압이 인가될 때,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 몸체부를 플로팅시키며,
    상기 정전기 방전 보호부의 상기 드레인부와 상기 몸체부 사이에서 생성되는 몸체 전류는 상기 정전기 방전 보호부의 트리거 전압을 감소시키는
    정전기 방전 보호 소자.
  11. 정전기 방전 보호 소자에 있어서,
    정전기 방전 보호부; 및
    몸체 플로팅부를 포함하되,
    상기 정전기 방전 보호부는 입력 패드와 연결되는 드레인부, 및 접지 패드에 연결되는 소스부 및 게이트부를 가지는 NMOS 트랜지스터이며,
    상기 몸체 플로팅부는 상기 정전기 방전 보호부의 상기 NMOS 트랜지스터의 몸체부와 연결되는 드레인부, 상기 접지 패드와 연결되는 소스부, 상기 입력 패드와 연결되는 몸체부 및 소정의 전압 입력단에 연결되는 게이트부를 가지는 PMOS 트랜지스터인
    정전기 방전 보호 소자.
KR1020100087250A 2010-09-07 2010-09-07 정전기 방전 보호 소자 KR101164109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087250A KR101164109B1 (ko) 2010-09-07 2010-09-07 정전기 방전 보호 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087250A KR101164109B1 (ko) 2010-09-07 2010-09-07 정전기 방전 보호 소자

Publications (2)

Publication Number Publication Date
KR20120025087A KR20120025087A (ko) 2012-03-15
KR101164109B1 true KR101164109B1 (ko) 2012-07-12

Family

ID=46131576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087250A KR101164109B1 (ko) 2010-09-07 2010-09-07 정전기 방전 보호 소자

Country Status (1)

Country Link
KR (1) KR101164109B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415435B1 (ko) 2012-09-21 2014-08-06 단국대학교 산학협력단 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417351B1 (ko) * 2012-10-05 2014-07-08 단국대학교 산학협력단 Ｅｓｄ 보호회로
KR101488566B1 (ko) * 2012-10-15 2015-02-02 단국대학교 산학협력단 Ｅｓｄ 보호회로
KR101476005B1 (ko) * 2012-12-03 2014-12-23 단국대학교 산학협력단 Esd 보호회로
KR101944189B1 (ko) * 2017-07-20 2019-04-17 단국대학교 산학협력단 정전기 방전 보호소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612945B1 (ko) 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612945B1 (ko) 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415435B1 (ko) 2012-09-21 2014-08-06 단국대학교 산학협력단 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자

Also Published As

Publication number Publication date
KR20120025087A (ko) 2012-03-15

Similar Documents

Publication Publication Date Title
US8564065B2 (en) Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US7394631B2 (en) Electrostatic protection circuit
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
US6867957B1 (en) Stacked-NMOS-triggered SCR device for ESD-protection
US20050174707A1 (en) ESD protection circuit
US20110079818A1 (en) Semiconductor circuit including electrostatic discharge circuit having protection element and trigger transistor
US20050185351A1 (en) Electrostatic discharge circuit and method therefor
US20110063763A1 (en) Electrostatic Discharge Protection Circuit, Integrated Circuit And Method Of Protecting Circuitry From An Electrostatic Discharge Voltage
US20050093073A1 (en) Low voltage NMOS-based electrostatic discharge lamp
US20110241731A1 (en) Electro Static Discharge Clamping Device
KR101164109B1 (ko) 정전기 방전 보호 소자
KR20130047342A (ko) 정전기 방전 보호 장치
US6424510B1 (en) ESD structure for IC with over-voltage capability at pad in steady-state
US10063048B2 (en) Dynamic trigger voltage control for an ESD protection device
US20140339608A1 (en) Jfet esd protection circuit for low voltage applications
EP2851952B1 (en) Static current in IO for ultra-low power applications
KR20090064932A (ko) 정전기 방전 보호 소자
TWI654733B (zh) 靜電放電保護電路
WO2016017386A1 (ja) 保護素子、保護回路及び半導体集積回路
US8710544B2 (en) Isolated SCR ESD device
US20210366896A1 (en) Electrostatic discharge protection circuit
KR101488566B1 (ko) Ｅｓｄ 보호회로
KR100907894B1 (ko) 정전기 방전 보호회로
US20130214333A1 (en) Jfet esd protection circuit for low voltage applications
KR20100085226A (ko) 이에쓰디 보호용 플로팅 몸체 지지엔모스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 8