KR101161043B1 - 적어도 두 개의 통신 모듈을 갖는 통신 장치 - Google Patents

적어도 두 개의 통신 모듈을 갖는 통신 장치 Download PDF

Info

Publication number
KR101161043B1
KR101161043B1 KR1020077004458A KR20077004458A KR101161043B1 KR 101161043 B1 KR101161043 B1 KR 101161043B1 KR 1020077004458 A KR1020077004458 A KR 1020077004458A KR 20077004458 A KR20077004458 A KR 20077004458A KR 101161043 B1 KR101161043 B1 KR 101161043B1
Authority
KR
South Korea
Prior art keywords
communication
data
data path
message
bus
Prior art date
Application number
KR1020077004458A
Other languages
English (en)
Other versions
KR20070047323A (ko
Inventor
플로리안 하르트비히
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20070047323A publication Critical patent/KR20070047323A/ko
Application granted granted Critical
Publication of KR101161043B1 publication Critical patent/KR101161043B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 메시지 메모리(202)를 포함하는 통신 모듈(200)용 통신 인터페이스 요소(212)에 관한 것이다. 본 발명에 따라, 데이터 및/또는 메시지가 메시지 메모리에 그리고 메시지 메모리로부터 유도되는 제1 데이터 경로(V27)가 제공되며, 통신 인터페이스 요소(212)는 추가의 제2 데이터 경로(V28 내지 V31)를 통신 모듈에 제공하고 스위칭 수단(207, 208)을 포함하며, 상기 스위칭 수단은 제1 데이터 경로의 사전 설정 가능한 데이터 및/또는 메시지가 추가의 제2 데이터 경로(V28 내지 V31)를 통해 유도되는 방식으로 구성된다.
통신 모듈, 통신 인터페이스 요소, 데이터 경로, 메시지 메모리

Description

적어도 두 개의 통신 모듈을 갖는 통신 장치{COMMUNICATION DEVICE HAVING AT LEAST TWO COMMUNICATION MODULES}
본 발명은 특허청구범위 제1항 및 제7항의 전제부에 따라 통신 모듈에 할당된 가입자와 통신 접속부, 특히 버스들의 연결을 위한 통신 모듈과, 상응하는 통신 인터페이스 요소 및, 종래 기술로부터 공지되지 않은 제8항의 특징부에 따른 적어도 두 개의 통신 모듈을 갖는 장치에 관한 것이다. 또한, 본 발명은 제10항의 전제부에 따른 적어도 두 개의 통신 모듈 사이의 데이터 및/또는 메시지 교환을 위한 방법에 관한 것이다.
통신 접속부, 특히 버스 및 상응하는 통신 모듈로 이루어진 통신 시스템을 사용하는 제어 기기, 센서 요소 및 액츄에이팅 요소의 네트워킹은 현대식 차량 또는 기계 생산, 특히 공작기계 분야뿐만 아니라 자동화 분야에서도 최근에 급격히 증가했다. 이러한 분야에서는 복수의 가입자, 특히 제어 기기에 대한 기능 분할을 통한 시너지 효과가 달성될 수 있다. 이러한 경우 언급되는 것은 분할된 시스템이다. 이러한 분할된 시스템 또는 네트워킹은 가입자 및 이들 가입자를 접속시키는 버스 시스템 또는 복수의 접속된 버스 시스템으로 구성된다. 상이한 기지국들 또는 가입자들 간의 통신은 이러한 통신 시스템 또는 버스 시스템을 통해 더욱더 발생하며, 이를 통해 전송될 데이터들이 메시지로 전달된다. 버스 시스템, 액세스 메커니즘, 수신 메커니즘 및 오류 처리에 대한 통신 트래픽은 상응하는 프로토콜을 통해 제어된다.
프로토콜로서 예를 들어 차량 분야에서 CAN(Controller Area Network)이 구축된다. 이는 사건 제어식 프로토콜이며, 즉 메시지의 송신과 같이 프로토콜 활성이 통신 시스템 외부에서 기인하는 사건에 의해 개시된다. 통신 시스템 또는 버스 시스템에 대한 분명한 액세스는 우선도에 기초한 비트 중재에 의해 해결된다. 이를 위한 전제 조건으로서, 전송될 데이터 및 이를 통한 각각의 메시지에 우선도가 부여된다는 것이다. CAN-프로토콜은 매우 유연하며, 자유로운 우선도(메시지 식별자)가 존재하는 한, 또 다른 가입자 및 메시지를 아무런 문제 없이 추가할 수 있다. 우선도를 갖는, 네트워크 내에서 전송될 모든 메시지 및 이를 송신 또는 수신하는 가입자 또는 상응하는 통신 모듈의 총체가 목록에, 소위 통신 매트릭스에 저장된다.
사건 제어식의 자발적인 통신을 위한 대안적인 방식은 순수 시간 제어식 방식이다. 버스에 대한 모든 통신 활성도는 매우 주기적이다. 메시지 송신과 같은 프로토콜 활성도는 전체적인 버스 시스템에 대해 유효한 시간의 경과에 의해서만 개시된다. 이러한 매체에 대한 액세스는 시간 영역의 분할에 근거하며, 시간 영역에서 송신자는 배타적인 송신자 권리를 갖는다. 이때 메시지 순서는 통상적으로 이미 작동 개시 전에 설정된다. 따라서, 반복률, 중복, 데드라인 등과 관련된 메시지의 요청을 충족시키는 운행 시간표가 설정된다. 이는 소위 버스 스케쥴이다. 이러한 버스 시스템은 예를 들어 TTP/C이다.
언급된 두 개의 버스 유형의 장점들은 소위 TTCAN(Time Triggered Controller Area Network)인 시간 제어식 CAN의 해결 방식으로 연결된다. 이는 시간 제어식 통신에 따른 위에서 간단히 언급된 요청 및 일정한 정도의 유연성에 따른 요청을 충족시킨다. TTCAN은 소위 특정한 통신 가입자의 주기적인 메시지를 위한 배타적 시간 윈도우에서 통신 라운드의 구조에 의해 이를 충족시키며 복수의 통신 가입자의 자발적인 메시지를 위한 소위 중재 시간 윈도우에서 이를 충족시킨다. TTCAN은 실제로 시간 제어식의 주기적 통신에 기초하며, 이러한 통신은 주요 시간 제공 가입자 또는 통신 모듈, 즉 시간 매스터에 의해 시간 참조 메시지의 도움으로 클록된다.
상이한 전송 방식을 접속시키는 또 다른 가능성은 플렉스-레이-프로토콜에 의해 제공되며, 이로써 신속하고 결정론적이며 오류를 허용하는 버스 시스템이, 특히 차량에 사용되기 위해 기술된다. 이러한 프로토콜은 시분할 다중 접속(TDMA)의 방법에 따라 작동하며, 가입자들 또는 전송될 메시지들에 고정된 시간 슬롯이 할당되며, 이들은 고정된 시간 슬롯에서 통신 접속부, 즉 버스에 대해 배타적인 액세스를 갖는다. 시간 슬롯은 고정된 사이클로 반복됨으로써, 버스를 통해 메시지가 전송될 시점이 정확하게 예측될 수 있으며 버스 액세스는 결정론적으로 이루어진다. 버스 시스템에 대한 메시지 전송용 밴드폭을 최적으로 사용하기 위해 사이클은 정적 부분 및 동적 부분으로 분할된다. 고정된 시간 슬롯은 버스 사이클의 개시 시 정적 부분에 존재한다. 동적 부분에는 시간 슬롯이 동적으로 제공된다. 여기에서는 각각 짧은 시간 동안, 소위 미니 슬롯 동안만 배타적인 버스 액세스가 가능하게 된다.
상술된 바와 같이, 복수의 상이한 전송 기술과 이에 따른 유형의 버스 시스템이 존재한다. 동일하거나 상이한 유형의 복수의 버스 시스템이 서로 접속되어야 하는 경우가 빈번하게 발생한다. 이를 위해 버스 인터페이스 유닛, 즉 소위 게이트웨이가 사용된다. 게이트웨이는 동일하거나 상이한 유형일 수 있는 다양한 버스들 사이의 인터페이스이며, 이러한 게이트웨이는 메시지를 버스로부터 하나의 또는 복수의 다른 버스들에 전달한다. 공지된 게이트웨이는 복수의 독립적인 통신 모듈로 구성되며, 이때 메시지의 교환은 각각의 가입자의 프로세서 인터페이스(CPU-Interface) 또는 각각의 통신 모듈의 상응하는 인터페이스 모듈을 통해 이루어진다. 이러한 CPU-인터페이스는 상기 데이터 교환에 의해 가입자 자신에게 전송될 메시지에 대해 추가로 심각하게 부하를 받으므로, 이로 인해 형성되는 전송 구조와 함께 상대적으로 낮은 데이터 전송 속도가 발생한다. 또한, 공동의 메시지 메모리를 분할하여 구조적 단점을 보상하는 집적된 통신 컨트롤러 또는 통신 모듈이 존재한다. 한편 이러한 집적된 통신 모듈은 데이터 전송과 관련하여 매우 유연성이 떨어지고 특히 특정한 수의 버스 접속부로 고정된다.
따라서, 종래 기술은 각각의 관점에서 최적의 결과를 도출할 수 없음이 드러난다.
본 발명의 목적은 데이터 및/또는 메시지 교환이 개선될 수 있는 통신 모듈과 통신 인터페이스 요소 및 방법을 제공하는 것이다.
특히, CPU-인터페이스에 강하게 부하를 주지 않고 복수의 메시지 메모리들을 서로 종속시키지 않으면서 복수의 통신 모듈들 사이에 데이터 및/또는 메시지의 교환이 이루어질 수 있어야 한다. 동시에, 특히 전송 속도가 상승되어야 하고 전송은 유연하게 이루어질 수 있어야 한다.
이러한 목적은, 메시지 메모리들 사이, 즉 상응하는 데이터 경로에서 중간 접속되어 소정의 새로운 추가 데이터 경로를 가능하게 하는 특별한 게이트웨이-인터페이스로서, 특히 통신 인터페이스 요소의 구현에 의해 달성된다.
따라서, 본 발명은 상기 목적을 달성하기 위해, 통신 인터페이스 요소와, 메시지 메모리를 포함하는 상응하는 통신 모듈을 나타내며, 제1 데이터 경로는 메시지 메모리에 그리고 메시지 메모리로부터 제공되며, 이를 통해 데이터 및/또는 메시지가 메시지 메모리에 그리고 메시지 메모리로부터 유도되며, 바람직한 방식으로 상기 통신 인터페이스 요소는 추가의 제2 데이터 경로를 통신 모듈에 제공하고 스위칭 수단들을 포함하며, 상기 스위칭 수단들은, 제1 데이터 경로의 사전 설정 가능한 데이터 및/또는 메시지가 추가의 제2 데이터 경로를 통해 유도되는 방식으로 구성된다.
바람직하게, 통신 인터페이스 요소는 제1 스위칭 수단 및 제2 스위칭 수단을 포함함으로써, 제1 데이터 경로 내로 또는 그로부터 그리고/또는 제2 데이터 경로 내로 또는 그로부터 사전 설정 가능한 데이터 및/또는 메시지의 유입 및/또는 유출이 이루어질 수 있다.
바람직하게 스위칭 수단은 멀티플렉스 모듈로서 구성된다.
유리하게 통신 인터페이스 요소에는 제어 시스템이 할당되며, 상기 제어 시스템을 통해 특히 스위칭 수단이 제어된다. 제1 실시예에 따른 상기 제어 시스템은, 특히 통신 인터페이스 요소 자체에 포함된다. 그러나 제2 실시예에 따라 제어 시스템은, 또한 바람직하게 통신 모듈에 제공될 수 있거나, 또한 제3 실시예에 따라 통신 모듈에 할당된 가입자에 제공될 수 있다.
제어 시스템은 추가의 제2 데이터 경로를 통한 데이터 및/또는 메시지의 전송 또는 유도를 제어하거나, 어느 데이터 및/또는 메시지가 제2 데이터 경로에 유도되고 그리고/또는 제2 데이터 경로로부터 상응하는 메시지 메모리에, 즉 제1 데이터 경로에 대해 전달되는지를 제공한다.
모든 세 개의 실시예에 상응하는 언급된 제어 시스템은 동일하게 소프트웨어에서 또는 하드웨어에서 구현될 수 있다.
통신 인터페이스 요소 이외에, 본 발명은 상기 통신 인터페이스 요소를 갖는 통신 모듈을 나타내며, 통신 모듈에는 추가의 제2 데이터 경로가 제공되고 스위칭 수단이 포함되며, 상기 스위칭 수단은 제1 데이터 경로의 송출 가능한 데이터 및/또는 메시지가 추가의 제2 데이터 경로를 통해 유도되는 방식으로 구성된다.
특히 바람직하게, 통신 모듈 및 상응하는 통신 인터페이스 요소에 의해 게이트웨이로서 적어도 두 개의 통신 모듈을 갖는 장치가 실현될 수 있으며, 통신 모듈은 추가의 제2 데이터 경로를 통해 접속되며, 이는 특히 링 형태로 서로 연결되어, 신속하고 유연한 전송이 가능하게 된다.
또한, 본 발명은 각각 하나의 메시지 메모리를 포함하는 적어도 두 개의 통신 모듈 사이에서 데이터 및/또는 메시지를 교환하기 위한 방법에 관한 것이며, 메시지 메모리에 그리고 그로부터 데이터 및/또는 메시지는 각각의 통신 모듈에서 제1 데이터 경로를 통해 유도되고, 바람직한 방식으로 추가의 제2 데이터 경로가 제공되며, 상기 제2 데이터 경로를 통해 제1 데이터 경로의 사전 설정 가능한 데이터 및/또는 메시지가 유도되며, 통신 모듈은 제2 데이터 경로를 통해 접속되고 사전 설정 가능한 데이터 및/또는 메시지는 통신 모듈 사이에서 교환된다.
본 발명에 의해 달성된 장점에 따르면, 한편으로는 통신 인터페이스 요소를 통한 데이터 및/또는 메시지의 전송 시 CPU-인터페이스와 비교할 때 더욱 높아진 속도와, 다른 한편으로는 매우 유연하고 자유로운 전송의 구성 가능성이 이루어지며, 이는 특히 집적된 통신 모듈과 또는 집적된 게이트웨이와 비교할 때 버스 접속부들의 수가 매우 유연하고 자유롭게 사전 설정될 수 있음으로써 가능하다.
다른 장점 및 바람직한 실시예들은 도면을 참조로 하는 설명과 청구범위들의 특징부로부터 제시된다.
본 발명은 도면에 도시된 실시예에서 더욱 상세히 설명된다.
도1은 버스 시스템의 통신 모듈, 특히 CAN-버스 시스템을 도시한 도면이다.
도2는 통신 인터페이스 요소를 갖는 본 발명에 따른 통신 모듈을 도시한 도면이다.
도3은 서로 접속된 복수의 통신 모듈, 특히 게이트웨이-이용을 갖는 장치를 도시한 도면이다.
이하, 본 발명은 실시예를 사용하여 더욱 상세히 설명된다.
도1에는 가입자 또는 호스트(110)의 연결 또는 통신 접속부 또는 버스(111)에 대한 CPU의 실행 유닛의 연결을 위한 통신 모듈(100)이 도시된다. 이를 위해 통신 모듈(100)은 인터페이스 모듈(104)을 통해 가입자(110)와 접속되며 CPU-인터페이스의 부분으로서 가입자(110)의 CPU와 접속된다. 이를 위해 클럭(Clock) 입력부는 CLK1으로, 리셋 입력부는 RS1으로, 컨트롤 또는 제어 입력부는 CTRL1으로, 어드레스 입력부는 ADD1으로, 데이터 입력부는 DI1으로, 데이터 출력부는 DO1으로, 출력부는 W1으로 표시되며, 이 출력부는 대기 신호(Wait)를 제공하고 출력부(INT1)에는 중단 신호(Interrupt)가 제공된다.
또한, 상기 통신 모듈(100)의 내용이 기재되며, 통신 모듈 또는 각각의 버스 시스템에 상응하는 기능은 예시적으로 선택되며, 예를 들어 CAN-통신 모듈로서 선택된다. 그러나 본 발명은 임의의 다른 통신 모듈 또는 통신 컨트롤러에 대해 또는 다른 버스 시스템 및 버스 프로토콜에 대해서도 사용될 수 있으며, 이와 관련하여 첨부되는 도면들과 실시예에서 선택된 예는 이에 한정되는 것으로 여겨져서는 안된다. 예를 들어 플렉스-레이-프로토콜에 대해, 특히 두 개의 채널 방식이 실행될 수 있다. 한편, CAN 또는 TTCAN의 이용은 유리하고 바람직한 실시예이다.
통신 모듈(100)은 제어 유닛(101)을, 특히 여기서는 CAN-제어 유닛 또는 CAN-코어를 포함한다. 이외에, 특히 메시지-RAM으로서, 예를 들어 단일 포트 RAM으로서 메시지 메모리가 102로 표시된다. 이중 포트 RAM은 예를 들어 두 개의 채널 방식의 이용 영역에서, 예를 들어 플렉스레이-이용 시에 제공될 수 있다. 두 개의 중간 또는 버퍼 메모리는 도면 부호 105 및 106으로 특별한 레지스터 모듈을 도시하며, 상기 레지스터 모듈은, 한편으로는 데이터 또는 메시지 전송과 관련된 버퍼링을 위해 사용되고, 다른 한편으로는 메시지 메모리에서의 상응하는 메모리 위치와 관련하여 상응하는 배치를 포함할 수 있다. 이러한 실시예에서, 두 개의 레지스터(105 및 106)가 도시되며, 이는 단지 예시적이고 두 개의 메모리 영역으로 상응하게 분할된 단 하나의 개별 레지스터 또는 하나의 레지스터가 사용될 수 있다. 데이터 또는 메시지 전송은 메시지 관리자, 소위 메시지 처리자(103)에 의해 제어된다.
제1 레지스터(105)(예를 들어 CPU IFC 레지스터)는 접속부(V11)를 통해 인터페이스 모듈(104) 및 제어 유닛(101)과 접속된다. 이외에 제2 레지스터(106)는 인터페이스 모듈(104)과 접속된다. 두 개의 레지스터는 각각 접속부(V15 및 V16)를 통해 메시지 처리자 또는 메시지 관리자(103)와 접속된다. 메시지 관리자 자체는 접속부(V13)를 통해 제어 유닛(101)과 접속되고 접속부(V14)를 통해 메시지 메모리(102)와 접속된다. 실제 메시지 교환 또는 메시지 유도는 접속부(V17)를 통해 이루어지며, 상기 접속부는 제1 데이터 경로(또는 이의 중요한 부분)를 도시하며, 이를 통해 제어 유닛(101), 메시지 메모리(102) 및 레지스터(105 및 106) 사이의 접속이 이루어진다.
도1에 도시된 통신 모듈로부터 게이트웨이, 특히 CAN-게이트웨이가 구성되는 경우, 데이터 전송, 즉 데이터 및/또는 메시지의 통신 모듈 사이의 전달은 복수의 판독 및 기록 작동을 필요로 하며, 이는 데이터 전송과 마찬가지로 CPU-버스(CPI-인터페이스)를 통해 이루어져야 하며, 이로써 호스트-CPU, 즉 가입자(110)는 강하게 부하를 받고 전송이 느려진다.
TX 및 RX로 표시된 버스 접속부, 즉 여기서는 송신측(전달)에 대해 TX1 또는 수신측(수신)에 대해 RX1이 버스(111)에 대한 접속부로서 도시된다. 일체된 게이트웨이에서 이러한 접속부는 고정되고 유연하지 않게 사전 설정된다.
이러한 문제점을 해결하기 위해, 도2에는 이후에 더욱 상세히 설명되는 통신 모듈(200)과 접속된 통신 인터페이스 요소(212)가 제안된다. 이미 도1에 대해 상응하는 부품들(100 내지 111 및 V11 내지 V17)로 이루어진 실시예는 당연히 도2에서 상응하는 부품들(200 내지 211(207 내지 209 및 212 없이) 및 V21 내지 V27)에 대해서도 해당된다. 도2는 실제로 상응하는 본 발명에 따른 확장부(207 내지 209 및 212 및 V28 내지 V31)를 포함하여 도1로부터의 통신 모듈을 도시함으로써, 도1 및 도2에 대한 실시예들이 공동으로 관측될 수 있다.
통신 모듈(200)은 가입자(210) 또는 호스트 즉, 호스트-CPU를 버스(211)와 접속시키며, 버스 접속부는 상응하는 송신 출력부(TX2, 전달)의 TX2 및 수신 입력부(RX2, 수신)의 RX2를 사용하여 도시된다. 또한 이러한 통신 모듈(200)은 특히 CAN-코어로서 제어 유닛(201)을, 특히 메시지-RAM으로서 메시지 메모리(202)를, 메시지 관리자 또는 메시지 처리자(203)를, 도면부호 205 및 206으로 표시된 두 개의 예시적인 레지스터(레지스터(105 및 106)에 대한 사상은 상술된 바에 상응하게 적용된다)를 및 호스트(210)에 대한 인터페이스 모듈을 포함하며, 상기 인터페이스 모듈은 도면 부호 204로 표시된다. 인터페이스 모듈은 클럭 CLK2(Clock), 리셋(RS2), 제어 입력부(CTRL2)(Clock), 어드레스 입력부(ADD2) 및 데이터 입력부(DI2)를 위한 입력부들을 포함한다. 또한 데이터 출력부, 대기 신호(W2) 및 인터럽트- 또는 중단 출력부(INT2)로서 출력부(DO2)가 제공된다. 또한, 이러한 예에서 레지스터(205)는 접속부(V21)를 통해 제어 유닛(201) 및 인터페이스 모듈(204)과 연결된다. 또한, 레지스터(206)는 접속부(V22)를 통해 인터페이스 모듈(204)과 연결된다. 동일하게 여기서는 두 개의 예시적인 레지스터(205 및 206)가 접속부(V25 및 V26)를 통해 메시지 관리자(203)와 접속된다. 제어 유닛(201)은 접속부(V23)를 통해 메시지 관리자(203)와 접속되며 메시지 관리자는 접속부(V24)를 통해 메시지 메모리(202)와 접속된다. 또한, 메시지 관리자는 버스(211)와 호스트(210) 사이에서 실제 데이터 전송 및/또는 메시지 전송을 제어한다.
도1에 상응하는 제1 데이터 경로(V17)가 여기서는 V27로 표시되며, 이 데이터 경로가 제2 레지스터(206) 대신에 통신 인터페이스 요소(212), 즉 게이트웨이-인터페이스와 접속되는 경우에 한해 특수성을 포함한다. 즉 게이트웨이-인터페이스는 제1 데이터 경로(V27)에서 중간 접속되거나 제1 데이터 경로(V27)와 접속된다. 통신 인터페이스 요소(212)(게이트웨이-인터페이스)는 메시지 메모리(202)에 대해 그리고 그로부터 제1 데이터 경로(V27)에 결합되고 바람직한 방식으로 전송과 관련하여 메시지 메모리(202) 자체와 동일한 워드 폭을 갖는다. 그러나 또한 워드 폭과 관련하여 정수 부분, 특히 정수 배도 고려될 수 있다. 이때 데이터 및/또는 메시지 전송은 각각의 버스 프로토콜에 상응하게 적응되며, 예를 들어 CAN에서 제어(컨트롤)- 비트 및 상태 비트를 갖는 CAN-메시지이다. 이는 각각의 버스 시스템에 상응하게 구성될 수 있다.
접속부(V28, V29, V30, V31) 및 스위칭 수단(207 및 208)을 통해 통신 모듈(200)에는 입력부 CI(Cascade-Input) 및 출력부 CO(Cascade-Output)를 갖는 추가의 제2 데이터 경로가 구현된다. 이러한 실시예에 도시된 두 개의 스위칭 수단(207 및 208)은 특히 멀티플렉서 또는 멀티플렉스 모듈로서 구성된다. 여기에 도시되는 바람직한 실시예에는 두 개의 스위칭 수단(207 및 208)이 사용되며, 또한 단지 하나의 스위칭 수단을 사용하는 것도 고려될 수 있다.
따라서, 제1 데이터 경로의 사전 설정 가능한 데이터 및/또는 메시지는, 정상 데이터 경로에 상응하게 호스트-CPU(210)를 부하시키지 않고, 추가의 제2 데이터 경로를 통해 직접 유도될 수 있다.
이러한 제2 데이터 경로의 제어는, 즉 제2 데이터 경로를 통한 데이터 및/또는 메시지의 전송 또는 유도, 및 특히 사전 설정 가능한 데이터 및/또는 메시지의 선택 또는 사전 설정은 제어 시스템(209)을 통해 이루어지며, 상기 제어 시스템은 특히 유한-상태-기계로서, 즉 상태 기계 또는 상태 자동화기(최종 자동화기, 유한-상태-기계 FSM)로서 구성된다. 특히 상태 기계 또는 상태 자동화기로서 이러한 제어 시스템(209)은 통신 모듈(200) 자체에 제공될 수 있거나 통신 모듈에 할당될 수 있으며, 외부에 위치할 수 있다. 특히 소정의 실시예에서 가입자(210), 즉 호스트에 포함될 수 있다. 실시예에서 제어 시스템은 게이트웨이-인터페이스(212)에서, 즉 통신 인터페이스 요소에 직접 포함된다. 기록-선택 출력부(WRS Write Select)를 통해 제1 스위칭 수단, 즉 멀티플렉스 모듈(207)이 트리거링될 수 있다. 제2 출력부, 즉 판독-제어 출력부(RDS Read Select)를 통해 제2 스위칭 수단, 즉 멀티플렉스 모듈(208)이 트리거링될 수 있다. 게이트웨이-인터페이스의, 즉 통신 인터페이스 요소의 추가의 제2 데이터 경로에서 두 개의 멀티플렉스(207 및 208)의 트리거링에 의해 데이터 경로, 즉 데이터 및/또는 메시지 전송이 제어될 수 있으며, 특히 데이터 및/또는 메시지의 방향이 메시지 메모리와 관련하여 정해질 수 있다. 제2 데이터 경로에 대해 전송될 데이터의 선택 또는 사전 설정은 다른 출력부(CM/CR(Communication Mask/Communication Request)에 의해 정해질 수 있다.
예를 들어 식별자를 사용하는 CM/CR을 통해, 그리고 특히 명령-요청-레지스터 및 명령-마스크-레지스터를 사용하여, 상응하는 제어 식별자 또는 제어 비트를 사용하여, 출력부(WRS 및 RDS)에 의해, 제2 데이터 경로를 통한 전송의 제어 및 제2 데이터 경로를 위한 상응하는 데이터 및/또는 메시지의 선택 또는 사전 설정이 가능하다. 이로써 CPU-인터페이스, 즉 특히 CPU-인터페이스-레지스터(205 및 206)를 갖는 인터페이스 모듈(204)은, 예를 들어 전송을 위해, 즉 로컬 CPU, 즉 호스트-CPU(210)로부터의 그리고 상기 호스트로의 데이터 및/또는 메시지의 전송을 위해 또한 사용될 수 있으며 사전 설정 가능한 데이터 및/또는 메시지의 전송, 즉 언급된 제어 입력부(WRS, RDS, CM/CR)를 통한 전송이 제어된다.
이렇게 도입된 추가의 제2 데이터 경로를 통해 바람직하게 도3에 상응하게 복수의 통신 모듈이 하나의 게이트웨이로 상호 접속되며, 특히 직렬 접속될 수 있다. 바람직한 실시예에서 임의로 복수의 통신 모듈, 특히 CAN-모듈은 게이트웨이-인터페이스를 통해, 즉 통신 인터페이스 요소를 통해 하나의 게이트웨이로 상호 접속되고 바람직하게는 링 형태로 각각의 출력부(CO Cascade Output)로부터 다음 통신 모듈의 입력부(CI Cascade Input)에 접속될 수 있다. 또한, 이는 다른 버스 시스템에 대해 그리고 또한 게이트웨이의 상이한 버스 시스템에 대해서도 가능하다.
이러한 유형으로 도3에서는 예를 들어 CAN-모듈(CAN1, CAN2 내지 CANn)로서 통신 모듈(301, 302 및 305)이 접속되며, 여기서 n은 자연수이다. 이러한 각각의 통신 모듈은 상응하는 버스 또는 상응하는 통신 접속부(320, 321 및 325)와의 접속을 위해 송신 출력부(TX31, TX32, TX3n) 및 수신 입력부(RX31, RX32, RX3n)를 갖는다. 접속부(V32, V33 및 V34)를 통해 임의의 복수의 통신 모듈들은 특히 링 형태로 서로 접속된다. 또한, 성형 접속 등도 고려될 수 있다. 접속부(V32)는 통신 모듈(301)의 출력부(CO1)로부터 통신 모듈(301)의 입력부(CI2)에 배치되며, 접속부(V33)는 CO2로부터 301의 통신 모듈(305)의 CIn에, 그리고 접속부(V34)는 통신 모듈(305)의 출력부(COn)로부터 통신 모듈(301)의 입력부(CI1)에 구현된다.
명료함을 위해 레지스터는 레지스터 블록(306, 307 및 308)으로 통합되며, 소위 CPU-인터페이스-레지스터(CPU IFC)로서 도시되며, 호스트-CPU에 대한 접속부는 CPU-버스(313)로서 개략적으로 도시된다. 도2에 따른 개별 통신 모듈의 제어 시스템은 도3에 선택적으로 게이트웨이-전체 제어 시스템으로서, 즉 게이트웨이-유-상태-기계(309)로서 도시되며, 출력부(310, 311 및 312)를 통해 제2 데이터 경로에 대한 전송을 상술된 바와 같이 제어한다. 즉 각각의 접속부(310, 311 및 312)를 통해 특히 출력부(WRS 및 RDS 및/또는 CM/CR)가 도2에 상응하게 구현된다. 이로써, 게이트웨이-인터페이스 또는 통신 인터페이스 요소를 통해 접속된 통신 모듈은, 제2 데이터 경로를 통해 모든 통신 모듈 사이에 데이터 및/또는 메시지를 매우 신속하게 전송하는 것을 허용한다. 또한, 특히 메시지는 동시에 하나의 통신 모듈로부터 복수의 다른 통신 모듈로 전송될 수 있다.
게이트웨이-인터페이스, 즉 통신 인터페이스 요소를 갖는 이러한 통신 모듈은 추가의 제2 데이터 경로를 구현하기 위해 도3에 도시된 바와 같이 게이트웨이의 부분으로서 사용될 수 있을 뿐만 아니라, 게이트웨이-기능 없이 개별 컨트롤러 또는 개별 모듈로서 사용될 수 있다. 또한, 통신 모듈이 하드웨어에서 게이트웨이로서 상호 접속될지라도, 상기 통신 모듈에서 어떠한 통신 모듈이 게이트웨이로서 상호 작용하고 독립적으로 작동하는지가 소프트웨어의 구성에 의해 설정될 수 있거나 제어 시스템에서 직접 고려될 수 있으므로, 사전 제공되어 있거나 목적하는 통신 모듈로부터 매우 유연하고 선택적인 게이트웨이-조합이 가능하다.
이러한 게이트웨이-기능의 제어, 즉 어느 메시지가 어느 버스로부터 다른 어느 버스로 전달되어야 하는 지에 해당하는 제2 데이터 경로의 제어는 언급된 게이트웨이-제어 시스템(309), 즉 게이트웨이-제한-상태-기계를 통해 이루어지며, 상기 제어 시스템은 하드웨어에서 고유의 상태-기계로서 구성되거나 소프트웨어에서 특히 호스트에서 진행되고, 언급된 특수한 레지스터를 통해, 특히 통신-요청-레지스터 또는 통신-마스크-레지스터를 통해 게이트웨이-제어 입력부에 액세스된다. 이로써, 바람직하게 신속한 데이터 전송 및 높은 유연성과, 특히 버스 접속부들의 수의 자유로운 구성 가능성과 게이트웨이의 조합 및 구조와 관련된 높은 유연성이 가능하게 된다.

Claims (10)

  1. 적어도 두 개의 통신 모듈(200, 301-305)을 갖는 통신 장치이고,
    상기 적어도 두 개의 통신 모듈은 각각 통신 인터페이스 요소(212)를 포함하고, 통신 인터페이스 요소(212)에는 통신 모듈(200)의 메시지 메모리가 배열되고, 상기 적어도 두 개의 통신 모듈은 각각 데이터 버스(320-325)에 연결되고, 제1 데이터 경로(V27)가 데이터 버스와의 사이에서 또한 메시지 메모리와의 사이에서 제공되고, 이 경로를 통해 제1 데이터 또는 메시지가 메시지 메모리(202)로 전달되거나 메시지 메모리(202)로부터 전달되는 배열에 있어서,
    상기 통신 모듈은 추가의 제2 데이터 경로(V28-V31)를 포함하고, 제1 데이터 경로(V27) 상의 제1 데이터 또는 메시지가 적어도 일정 부분 제2 데이터 경로(V28-V31)를 경유하여 전달되고, 각각의 통신 인터페이스 요소는 적어도 두 개의 통신 모듈(200, 301-305)을 제2 데이터 경로를 통하여 상호 접속하는 입력부(CI, CI1-CIn)와 출력부(CO, CO1-COn)를 구비하여 적어도 두 개의 통신 모듈의 링 형태의 상호 접속부(V32-V34)가 제2 데이터 경로에서 얻어지는 것을 특징으로 하는 통신 장치.
  2. 제1항에 있어서, 상기 통신 인터페이스 요소(212)는 메시지 메모리(202)와 동일한 단어 길이를 사용하거나 정수 배 길이를 사용하는 것을 특징으로 하는 통신 장치.
  3. 제1항에 있어서, 상기 통신 인터페이스 요소는 제1 스위칭 수단(207)과 제2 스위칭 수단(208)을 포함하는 것을 특징으로 하는 통신 장치.
  4. 제3항에 있어서, 상기 스위칭 수단들(207, 208)은 멀티플렉스 모듈의 형태인 것을 특징으로 하는 통신 장치.
  5. 제3항 또는 제4항에 있어서, 제어 유닛(209)이 더 포함되고, 이 유닛은 스위칭 수단들(207, 208)을 제어하는 것을 특징으로 하는 통신 장치.
  6. 제5항에 있어서, 제어 유닛(209)은 제2 데이터 경로를 통한 데이터 또는 메시지의 전달을 제어하는 것을 특징으로 하는 통신 장치.
  7. 제6항에 있어서, 제어 유닛은 유한-상태-기계(finite state machnie)의 형태인 것을 특징으로 하는 통신 장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020077004458A 2004-08-27 2005-06-27 적어도 두 개의 통신 모듈을 갖는 통신 장치 KR101161043B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004041823.3 2004-08-27
DE102004041823.3A DE102004041823B4 (de) 2004-08-27 2004-08-27 Kommunikationsbaustein mit einem Kommunikationsschnittstellenelement und Kommunikationsschnittstellenelement
PCT/EP2005/052986 WO2006024558A1 (de) 2004-08-27 2005-06-27 Kommunikationsbaustein mit einem kommunikationsschnittstellenelement und kommunikationsschnittstellenelement

Publications (2)

Publication Number Publication Date
KR20070047323A KR20070047323A (ko) 2007-05-04
KR101161043B1 true KR101161043B1 (ko) 2012-06-28

Family

ID=35385296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004458A KR101161043B1 (ko) 2004-08-27 2005-06-27 적어도 두 개의 통신 모듈을 갖는 통신 장치

Country Status (9)

Country Link
US (2) US7769056B2 (ko)
EP (1) EP1784737B1 (ko)
JP (1) JP4579985B2 (ko)
KR (1) KR101161043B1 (ko)
CN (1) CN100527114C (ko)
AT (1) ATE491992T1 (ko)
DE (2) DE102004041823B4 (ko)
ES (1) ES2357542T3 (ko)
WO (1) WO2006024558A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041823B4 (de) 2004-08-27 2014-03-20 Robert Bosch Gmbh Kommunikationsbaustein mit einem Kommunikationsschnittstellenelement und Kommunikationsschnittstellenelement
DE102005048585A1 (de) * 2005-10-06 2007-04-12 Robert Bosch Gmbh Teilnehmer und Kommunikationscontroller eines Kommunikationssystems und Verfahren zur Realisierung einer Gateway-Funktionalität in einem Teilnehmer eines Kommunikationssystems
DE102007013511A1 (de) * 2007-03-21 2008-09-25 Audi Ag Kraftfahrzeug mit einem X-by-wire-System und Verfahren zum Betreiben eines X-by-wire-Systems eines Kraftfahrzeugs
EP2249217B1 (de) * 2009-05-08 2013-04-24 Siemens Aktiengesellschaft Automatisierungsgerät und Automatisierungssystem
CN104854570B (zh) * 2012-11-29 2017-09-29 惠普发展公司,有限责任合伙企业 包括记忆电阻器的内存模块
US10135746B2 (en) 2015-07-07 2018-11-20 Strong Force Iot Portfolio 2016, Llc Cross-session network communication configuration
US10999012B2 (en) 2014-11-07 2021-05-04 Strong Force Iot Portfolio 2016, Llc Packet coding based network communication
US9992088B1 (en) 2014-11-07 2018-06-05 Speedy Packets, Inc. Packet coding based network communication
GB2549722B (en) 2016-04-25 2018-09-26 Imagination Tech Ltd Communications interface circuit architecture
US10235325B2 (en) 2016-09-30 2019-03-19 Microsoft Technology Licensing, Llc Control path to enable at least one of two data paths for a network device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703875A (en) * 1996-04-10 1997-12-30 Hughes Electronics Integrated control and data message network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602363A (en) * 1984-03-30 1986-07-22 Itt Corporation Expansion apparatus for use in communication systems
US4752924A (en) * 1985-09-05 1988-06-21 American Telephone And Telegraph Company, At&T Bell Laboratories Ring packet switch
US4739509A (en) * 1986-03-21 1988-04-19 American Telephone And Telegraph Company Automated message chronicling system
US4876664A (en) * 1987-08-26 1989-10-24 Allen-Bradley Company, Inc. Programmable controller with a dual intermodule message system
US6065077A (en) * 1997-12-07 2000-05-16 Hotrail, Inc. Apparatus and method for a cache coherent shared memory multiprocessing system
US6223242B1 (en) * 1998-09-28 2001-04-24 Sifera, Inc. Linearly expandable self-routing crossbar switch
US6781957B2 (en) * 1999-01-29 2004-08-24 Avaya Technology Corp. Application module interface for a control channel in a private branch exchange (PBX) environment
EP1912124B8 (en) * 1999-10-14 2013-01-09 Bluearc UK Limited Apparatus and system for implementation of service functions
US6876652B1 (en) * 2000-05-20 2005-04-05 Ciena Corporation Network device with a distributed switch fabric timing system
US6801942B1 (en) * 2000-09-15 2004-10-05 Robert Bosch Gmbh Apparatus, method and system for remotely accessing and/or controlling can node arrangements, including vehicle electronic control units, during vehicle operation
EP1370957B1 (de) 2001-03-15 2004-07-14 Robert Bosch Gmbh Verfahren und vorrichtung zur synchronisation der globalen zeit von mehreren ttcan-bussen sowie entsprechendes bussystem
US7145914B2 (en) * 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem
JP3918189B2 (ja) * 2003-06-26 2007-05-23 ソニー株式会社 コンテンツ送受信システムおよび方法
DE102004041823B4 (de) 2004-08-27 2014-03-20 Robert Bosch Gmbh Kommunikationsbaustein mit einem Kommunikationsschnittstellenelement und Kommunikationsschnittstellenelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703875A (en) * 1996-04-10 1997-12-30 Hughes Electronics Integrated control and data message network

Also Published As

Publication number Publication date
CN101019107A (zh) 2007-08-15
EP1784737A1 (de) 2007-05-16
US20080259915A1 (en) 2008-10-23
US20100260176A1 (en) 2010-10-14
JP4579985B2 (ja) 2010-11-10
ATE491992T1 (de) 2011-01-15
CN100527114C (zh) 2009-08-12
KR20070047323A (ko) 2007-05-04
ES2357542T3 (es) 2011-04-27
WO2006024558A1 (de) 2006-03-09
DE502005010694D1 (de) 2011-01-27
DE102004041823B4 (de) 2014-03-20
US8462776B2 (en) 2013-06-11
EP1784737B1 (de) 2010-12-15
DE102004041823A1 (de) 2006-03-02
JP2008511225A (ja) 2008-04-10
US7769056B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
KR101161043B1 (ko) 적어도 두 개의 통신 모듈을 갖는 통신 장치
KR101016145B1 (ko) 통신 컴포넌트
CN101385296B (zh) 用于总线间信息自动路由的网关
JP5113158B2 (ja) 直列バス間でデータ転送するためのゲートウェイ
JP4571671B2 (ja) 通信モジュールのメッセージメモリのデータへアクセスする方法および装置
US8484390B2 (en) Message handler and method for controlling access to data of a message memory of a communications module
US8171199B2 (en) Multiprocessor gateway
JP4648402B2 (ja) インターフェイスモジュールと通信モジュールを備える通信モジュールシステム
JP4903801B2 (ja) FlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェース、およびFlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法
US11730325B2 (en) Dual mode interconnect
CN105045739B (zh) 总线接口装置及其运行方法
WO1999029071A1 (en) Resource sharing
US8045573B2 (en) Bit ordering for packetised serial data transmission on an integrated circuit
US10990552B1 (en) Streaming interconnect architecture for data processing engine array
KR20070061307A (ko) 버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩
KR20000047242A (ko) 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치
KR20050047930A (ko) 다중 채널 마스터 블록들에 대한 버스 점유 중재를 개선한다중 채널 이더넷 시스템 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7