KR101153299B1 - Liquid Crystal Display Device and Fabrication method thereof - Google Patents

Liquid Crystal Display Device and Fabrication method thereof Download PDF

Info

Publication number
KR101153299B1
KR101153299B1 KR1020050058917A KR20050058917A KR101153299B1 KR 101153299 B1 KR101153299 B1 KR 101153299B1 KR 1020050058917 A KR1020050058917 A KR 1020050058917A KR 20050058917 A KR20050058917 A KR 20050058917A KR 101153299 B1 KR101153299 B1 KR 101153299B1
Authority
KR
South Korea
Prior art keywords
common line
substrate
connection pattern
common
sealing material
Prior art date
Application number
KR1020050058917A
Other languages
Korean (ko)
Other versions
KR20070003165A (en
Inventor
이영학
정훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058917A priority Critical patent/KR101153299B1/en
Publication of KR20070003165A publication Critical patent/KR20070003165A/en
Application granted granted Critical
Publication of KR101153299B1 publication Critical patent/KR101153299B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13398Spacer materials; Spacer properties

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 공정시간을 단축시키고, 신뢰성을 향상시킬 수 있는 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2기판; 상기 제2기판 상에 형성된 공통전극; 상기 제1기판의 외곽에 형성된 공통라인; 상기 공통라인 상에 상기 공통라인과 접속하며 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴; 및 상기 공통라인의 바깥쪽에 형성된 공통라인 연결패턴과 중첩하고, 상기 제1 및 제2기판을 합착하며, 상기 공통전극과 공통라인을 전기적으로 연결하는 도전성 스페이서를 포함하는 실링재를 포함하여 구성된 액정표시소자와 그 제조방법을 제공한다.The present invention relates to a liquid crystal display device and a method of manufacturing the same that can shorten the process time and improve the reliability, the first and second substrates; A common electrode formed on the second substrate; A common line formed on an outer side of the first substrate; A common line connection pattern connected to the common line on the common line and extending outward of the common line; And a sealing material overlapping the common line connection pattern formed on the outer side of the common line, bonding the first and second substrates, and a conductive spacer electrically connecting the common electrode and the common line. An element and a method of manufacturing the same are provided.

Description

액정표시소자 및 그 제조방법 {Liquid Crystal Display Device and Fabrication method thereof}Liquid crystal display device and its manufacturing method {Liquid Crystal Display Device and Fabrication method

도 1은 종래 액정표시소자를 개략적으로 나타낸 평면도.1 is a plan view schematically showing a conventional liquid crystal display device.

도 2는 도 1에 도시된 공통전극에 공통전압을 공급하기 위한 은도트를 나타FIG. 2 illustrates a silver dot for supplying a common voltage to the common electrode illustrated in FIG. 1.

내는 평면도.Is a floor plan.

도 3은 도 2의 I-I'의 단면도.3 is a cross-sectional view taken along the line II ′ of FIG. 2;

도 4는 본 발명의 제1실시예에 따른 액정표시소자를 개략적으로 나타낸 평면도.4 is a plan view schematically showing a liquid crystal display device according to a first embodiment of the present invention.

도 5는 도 4의 II-II'의 단면도.5 is a cross-sectional view taken along the line II-II 'of FIG. 4;

도 6은 본 발명의 제2실시예에 따른 액정표시소자를 개략적으로 나타낸 평면도.6 is a plan view schematically showing a liquid crystal display device according to a second embodiment of the present invention.

도 7은 도 6의 III-III'의 단면도.FIG. 7 is a cross-sectional view taken along line III-III ′ of FIG. 6;

도 8은 본 발명에 의한 또 다른예를 나타낸 도면.8 is a view showing still another example according to the present invention.

도 9 및 도 10은 공통라인 상에 형성될 수 있는 콘택바의 위치를 보여주는 예시도.9 and 10 are exemplary views illustrating positions of contact bars that may be formed on a common line.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

103,203: 게이트절연막 111,211: 보호막103,203: gate insulating film 111,211: protective film

113, 213: 공통라인 연결패턴 115,215: 콘택바113, 213: common line connection pattern 115, 215: contact bar

117, 217: 공통라인 119,219: 실링재117, 217: common line 119, 219: sealing material

121,221: 공통전극 130,230: 도전볼121,221: common electrode 130,230: conductive ball

본 발명은 액정표시소자에 관한 것으로, 공정시간을 단축시키고, 신뢰성 향상을 꾀할 수 있도록 한 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and to a liquid crystal display device and a method of manufacturing the same, which can shorten the process time and improve reliability.

액정표시소자는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 도 1에 도시된 바와 같이, 액정표시소자(1)는 박막트랜지스터 어레이기판(10)과 컬러필터기판(20) 그리고, 상기 두 기판 사이에 형성된 액정층(30)으로 구성된다. The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. As shown in FIG. 1, the liquid crystal display device 1 includes a thin film transistor array substrate 10, a color filter substrate 20, and a liquid crystal layer 30 formed between the two substrates.

상기 박막트랜지스터 어레이기판(10)은 제1기판(11) 상에 서로 교차되게 복수의 화소를 정의하는 게이트라인(12)과 데이터라인(14) 및 이들(12,24)의 교차부에 형성된 박막트랜지스터(TFT)를 포함한다. 그리고, 상기 화소영역에는 박막트랜지스터(TFT)와 접속된 화소전극(15)이 형성되어 있다.The thin film transistor array substrate 10 is a thin film formed at the intersection of the gate line 12 and the data line 14, which define a plurality of pixels on the first substrate 11 to cross each other. And a transistor (TFT). In the pixel region, a pixel electrode 15 connected to the thin film transistor TFT is formed.

상기 컬러필터기판(20)은 제2기판(20) 상에 형성되어 빛샘 방지를 하는 블랙매트릭스(28)와, 컬러를 구현하는 컬러필터(22)를 포함한다. 그리고, 상기 컬러필터(22) 상에는 공통전극(24)이 형성되어 있으며, 상기 공통전극(24)은 상기 화소전극(15)과 함께 액정층(30) 내에 전계를 형성한다.The color filter substrate 20 includes a black matrix 28 formed on the second substrate 20 to prevent light leakage and a color filter 22 for implementing color. The common electrode 24 is formed on the color filter 22, and the common electrode 24 forms an electric field in the liquid crystal layer 30 together with the pixel electrode 15.

상기한 바와 같이 구성된 박막트랜지스터 어레이기판(10) 및 컬러필터기판(20)은 실링재(Sealing material;미도시)에 의해 합착되어 있으며, 상기 박막트랜지스터 어레이기판(10)에 형성된 박막트랜지스터에 의해 액정분자가 구동되어 액정층(30)을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.The thin film transistor array substrate 10 and the color filter substrate 20 configured as described above are bonded by a sealing material (not shown), and the liquid crystal molecules are formed by the thin film transistor formed on the thin film transistor array substrate 10. Is driven to display the information by controlling the amount of light passing through the liquid crystal layer 30.

한편, 컬러필터기판(10)의 공통전극(14)에 신호(공통전압)를 인가하기 위해서, 도 2 및 도 3에 도시된 바와 같이, 실링재(35) 외곽의 제1기판(10)에 공통신호 인가용 공통라인(19)이 형성되고, 상기 공통라인(19) 상에 은도트(40)를 구비하는데, 상기 은도트(40)는 페이스트 상태로 박막트랜지스터 어레이기판(10)과 컬러필터기판(20) 사이에 도팅되어, 제1기판(10) 상에 형성된 공통라인(19)과 제2기판(20) 상에 형성된 공통전극(24)을 전기적으로 연결한다. 이때, 상기 공통라인(19)은 게이트절연막(11) 상에 형성되며, 공통라인(19) 상부에는 보호막(13)이 형성된다. 그리고, 상기 은도트(40)는 상기 보호막(13) 상에 형성되며, 콘택홀을 통해 공통라인(19)과 접속하는 공통라인 연결패턴(16)과 접속한다.Meanwhile, in order to apply a signal (common voltage) to the common electrode 14 of the color filter substrate 10, as shown in FIGS. 2 and 3, it is common to the first substrate 10 outside the sealing material 35. A common line 19 for signal application is formed, and the silver dot 40 is provided on the common line 19. The silver dot 40 is a thin film transistor array substrate 10 and a color filter substrate in a paste state. Doped between the 20, the common line 19 formed on the first substrate 10 and the common electrode 24 formed on the second substrate 20 are electrically connected to each other. In this case, the common line 19 is formed on the gate insulating layer 11, and a passivation layer 13 is formed on the common line 19. The silver dot 40 is formed on the passivation layer 13 and is connected to the common line connection pattern 16 connected to the common line 19 through a contact hole.

이와 같이, 종래 액정표시소자는 은도트 형성을 통해 컬러필터기판의 공통전극에 신호를 인가해야 하며, 특히, 소형모델의 경우 모기판(mother glass) 상에 다수의 소형패널 영역을 형성한 후, 모든 패널영역에 은도트 공정을 해야 하므로 대형모델의 액정표시패널에 비해 공정이 복잡함과 아울러 공정시간이 많이 필요로 하는 문제점이 있다.As described above, the conventional liquid crystal display device has to apply a signal to the common electrode of the color filter substrate through silver dot formation. In particular, in the case of a small model, after forming a plurality of small panel regions on the mother glass, The silver dot process has to be applied to all panel areas, which makes the process more complicated and requires more processing time than the large-size liquid crystal display panel.

따라서, 본 발명을 상기한 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 공정시간을 단축할 수 있도록 한 액정표시소자 및 그 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can shorten the process time.

또한, 본 발명의 다른 목적은 신뢰성 향상을 꾀할 수 있도록 한 액정표시소자 및 그 제조방법을 제공하는 데 있다.In addition, another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same to improve the reliability.

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 제1 및 제2기판; 상기 제2기판 상에 형성된 공통전극; 상기 제1기판의 외곽에 형성된 공통라인; 상기 공통라인 상에 상기 공통라인과 접속하며 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴; 및 상기 공통라인의 바깥쪽에 형성된 공통라인 연결패턴과 중첩하고, 상기 제1 및 제2기판을 합착하며, 상기 공통전극과 공통라인을 전기적으로 연결하는 도전성 스페이서를 포함하는 실링재를 포함하는 액정표시소자를 제공한다.The present invention for achieving the above object, the first and second substrate; A common electrode formed on the second substrate; A common line formed on an outer side of the first substrate; A common line connection pattern connected to the common line on the common line and extending outward of the common line; And a sealing material overlapping the common line connection pattern formed on the outer side of the common line, bonding the first and second substrates, and a conductive spacer electrically connecting the common electrode and the common line. To provide.

상기 공통라인과 공통라인 연결패턴 사이에 적어도 한층의 절연막이 개재되어 있으며, 상기 공통라인의 일부를 노출시키는 콘택부를 통해 상기 공통라인과 공통라인 연결패턴이 전기적으로 접속한다.At least one insulating layer is interposed between the common line and the common line connection pattern, and the common line and the common line connection pattern are electrically connected to each other through a contact portion exposing a portion of the common line.

그리고, 상기 절연막은 보호막이거나, 게이트절연막 및 보호막일 수도 있다.The insulating film may be a protective film, or a gate insulating film and a protective film.

한편, 상기 실링재와 중첩하는 영역에 형성된 공통라인 연결패턴은 상기 절연막 상에 형성되거나, 제1기판 상에 형성될 수도 있다.Meanwhile, the common line connection pattern formed in the region overlapping the sealing material may be formed on the insulating film or on the first substrate.

상기 공통라인과 공통라인 연결패턴이 접촉하는 콘택부는 바형상(bar shape)으로 형성될 수 있으며, 특히, 공통라인을 따라 바형태로 형성될 수 있다.The contact portion in contact with the common line and the common line connection pattern may be formed in a bar shape, and in particular, may be formed in a bar shape along the common line.

그리고, 상기 도전성 스페이서는 금볼(Au ball), 은볼(Ag ball) 및 알루미늄 볼(Al ball) 중의 하나를 포함할 수 있으며, 상기 공통라인과 실링재의 이격거리는 50㎛ 이상을 유지할 수 있다.The conductive spacer may include one of an Au ball, an Ag ball, and an Al ball, and the separation distance between the common line and the sealing material may be 50 μm or more.

한편, 상기 제1기판 상에는, 제1방향으로 배열된 복수의 게이트라인; 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자; 및 상기 복수의 화소에 형성되며, 상기 스위칭소자와 접속하는 화소전극이 형성되어 있으며, 상기 제2기판 상에는, 빛샘을 방지하는 블랙매트릭스; 및 상기 블랙매트릭스에 의해 셀 영역별로 분리되어 컬러를 구현하는 컬러필터가 형성되어 있다.On the other hand, on the first substrate, a plurality of gate lines arranged in a first direction; A plurality of data lines crossing the gate lines perpendicularly to define a plurality of pixels; A switching element formed at an intersection of the gate line and the data line; And a black electrode formed in the plurality of pixels and connected to the switching element, the black matrix preventing light leakage on the second substrate. And a color filter separated by cell area by the black matrix and implementing color.

또한, 본 발명에 의한 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계; 상기 제1기판의 외곽에 공통라인을 형성하는 단계; 상기 공통라인을 포함하는 제1기판 전면에 절연막을 형성하는 단계; 상기 절연막을 패터닝하여, 상기 공통라인을 노출시키는 콘택부를 형성하는 단계; 상기 공통라인 상에 상기 콘택부를 통해 공통라인과 접속하며, 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴을 형성하는 단계; 및 상기 공통라인의 바깥쪽으로 연장된 연결패턴과 중첩하며, 상기 공통라인과 공통라인 연결패턴을 전기적으로 연결하는 도전성 스페이서를 포함하는 실링재를 통해 상기 제1 및 제2기판을 합착하는 단계를 포함하여 이루어진다.In addition, the manufacturing method of the liquid crystal display device according to the present invention comprises the steps of preparing a first and a second substrate; Forming a common line on an outer side of the first substrate; Forming an insulating film on an entire surface of the first substrate including the common line; Patterning the insulating layer to form a contact portion exposing the common line; Forming a common line connection pattern connected to the common line through the contact unit on the common line and extending outwardly of the common line; And bonding the first and second substrates through a sealing material overlapping the connection pattern extending outwardly of the common line and including a conductive spacer electrically connecting the common line and the common line connection pattern. Is done.

상기 제1기판 상에 절연막을 형성하는 단계는, 상기 제1기판 상에 게이트절연막을 형성하는 단계를 포함하여 이루어지거나, 상기 제1기판 상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막 상에 보호막을 형성하는 단계를 포함하여 이루어질 수 있다.The step of forming an insulating film on the first substrate may include forming a gate insulating film on the first substrate or forming a gate insulating film on the first substrate; And forming a passivation layer on the gate insulating layer.

그리고, 상기 콘택부를 형성하는 단계는, 상기 실링재가 형성될 영역의 제1기판을 노출시키는 단계를 더 포함하여 이루어질 수도 있다.The forming of the contact portion may further include exposing a first substrate in a region where the sealing material is to be formed.

상기한 바와 같이, 본 발명은 도전성 스페이서를 포함하는 실링재를 사용함으로써, 은도트를 제거함으로써, 은도토 형성공정을 생략할 수 있다. 더욱이, 본 발명은 상기 공통라인과 실링재가 중첩하지 않고, 상기 공통라인 상에 실링재 영역까지 연장되어 형성된 공통라인 연결패턴을 통해 실링재에 포함된 도전볼과 공통라인을 연결함으로써, 공통라인의 부식을 방지한다.As described above, the present invention can omit the silver clay forming step by removing the silver dot by using a sealing material containing a conductive spacer. Furthermore, the present invention does not overlap the common line and the sealing material, and by connecting the conductive ball and the common line included in the sealing material through a common line connection pattern formed extending to the sealing material region on the common line, thereby preventing corrosion of the common line. prevent.

또한, 본 발명은 상기 공통라인과 공통라인 연결패턴을 전기적으로 연결시키는 콘택부를 바형상으로하여 이들간의 접촉영역을 넓힘으로써, 실링재 내부의 도전볼의 함량을 감소시킬 수 있는 잇점이 있다.In addition, the present invention has the advantage of reducing the content of the conductive ball in the sealing material by widening the contact area between the bars to the contact portion for electrically connecting the common line and the common line connection pattern in the shape of a bar.

이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법에 대하여 더욱 상세하게 설명하도록 한다.Hereinafter, the liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 4 및 도 5는 본 발명의 제1실시예에 의한 액정표시소자를 개략적으로 나타낸 것으로, 도 4는 평면도이고, 도 5는 도 4의 II-II'의 단면도이다.4 and 5 schematically illustrate a liquid crystal display device according to a first embodiment of the present invention. FIG. 4 is a plan view and FIG. 5 is a cross-sectional view taken along line II-II 'of FIG. 4.

도면에 제1실시예에 의한 액정표시소자(100)는 화상표시부(P)가 정의된 제1기판(110) 및 제2기판(120)과 상기 제1 및 제2기판(110,120) 사이에 형성된 액정층(미도시)으로 이루어진다. 이때, 상기 제1 및 제2기판(110,120)은 화상표시부(P)의 외곽을 따라 형성된 실링재(119)에 의해 합착되어 있으며, 상기 실링재(119)는 도전성 스페이서(130)를 포함하고 있다(도 5참조).In the drawing, the liquid crystal display device 100 according to the first embodiment is formed between the first substrate 110 and the second substrate 120 on which the image display unit P is defined, and the first and second substrates 110 and 120. It consists of a liquid crystal layer (not shown). In this case, the first and second substrates 110 and 120 are bonded by a sealing material 119 formed along the outer edge of the image display part P, and the sealing material 119 includes a conductive spacer 130 (FIG. 5).

도면 상에 상세하게 도시되어 있진 않지만, 상기 제1기판(110) 상에는 제1방 향으로 배열된 복수의 게이트라인과 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인이 형성되어 있으며, 그 교차영역에는 각 화소를 스위칭하는 스위칭소자가 마련되어 있다. 그리고, 각 화소영역에는 상기 스위칭소자와 접속하는 화소전극이 형성되어 있다.Although not shown in detail in the drawing, a plurality of gate lines arranged in a first direction and a plurality of data lines defining a plurality of pixels by crossing the gate lines perpendicularly to the first line 110 are formed on the first substrate 110. In the intersection area, a switching element for switching each pixel is provided. In each pixel area, a pixel electrode connected to the switching element is formed.

한편, 상기 제2기판(120)과 중첩되지 않은 제1기판(110) 상에는 외부구동회로로 부터 상기 게이트라인 및 데이터라인에 신호를 공급하기 위한 패드부(140)가 마련되어 있다.On the other hand, a pad portion 140 is provided on the first substrate 110 that does not overlap the second substrate 120 to supply a signal to the gate line and the data line from an external driving circuit.

상기 제2기판(120) 상에는 빛샘을 차단하는 블랙매트릭스와 상기 블랙매트릭스에 의해 셀 영역별로 분리되어, 컬러를 구현하는 컬러필터가 형성되어 있다. 그리고, 상기 컬러필터 상에는 상기 화소전극과 함께 전계를 발생시켜 액정분자를 구동시키는 공통전극이 형성되어 있다.On the second substrate 120, a black matrix that blocks light leakage and a color filter separated by cell regions by the black matrix are formed to implement color. A common electrode is formed on the color filter to drive the liquid crystal molecules by generating an electric field together with the pixel electrode.

또한, 상기 제2기판(120)에 공통전압을 인가하기 위해서 상기 제1기판(110) 상에 공통전압 인가용 공통라인(117)이 형성되는데, 상기 공통라인(117)은 상기 패드부(140)에 형성된 공통신호패드(117P)와 연결되어, 외부로부터 인가된 공통전압을 공통전극에 공급한다.In addition, in order to apply a common voltage to the second substrate 120, a common line for applying a common voltage 117 is formed on the first substrate 110, and the common line 117 is the pad part 140. Is connected to the common signal pad 117P, and supplies a common voltage applied from the outside to the common electrode.

도 5에 도시된 바와 같이, 상기 공통라인(117)과 공통전극(121) 사이에 도전볼(130)이 개재되어 있으며, 상기 도전볼(130)을 통해 공통라인(117)에 인가된 공통전압이 공통전극(121)에 공급된다. 이때, 상기 도전볼(130)은 실링재(119) 내부에 포함되어 있으며, 상기 도전볼(130)은 도전성을 가짐과 아울러 일정한 높이를 유지할 수 있도록 볼스페이서의 외측에 은(Ag), 금(Au) 등의 도전성 물질이 덮혀져 형성된다. 이 도전성 볼은 이방성 도전 필름(Anisotropic Conductive Film ; ACF)에 포함된 도전성 볼과 달리 소정 압력에도 높이를 유지할 수 있어야 한다.As shown in FIG. 5, a conductive ball 130 is interposed between the common line 117 and the common electrode 121, and a common voltage applied to the common line 117 through the conductive ball 130. The common electrode 121 is supplied. At this time, the conductive ball 130 is included in the sealing material 119, the conductive ball 130 has a conductivity and at the outside of the ball spacer to maintain a constant height (Ag), gold (Au) The conductive material such as) is covered and formed. This conductive ball must be able to maintain its height even at a predetermined pressure, unlike the conductive ball included in the anisotropic conductive film (ACF).

한편, 상기 공통라인(117)은 상기 제1기판(110) 상에 형성된 게이트절연막(111) 상에 형성되며, 상기 공통라인(117) 상부에는 보호막(103)이 형성되어 있다. 그리고, 상기 보호막(103) 상에는 상기 공통라인(117)을 노출시키는 복수의 콘택홀(115)이 형성되어 있으며, 상기 콘택홀(115)을 통해 상기 공통라인(117)과 상기 보호막(103) 상에 형성된 공통라인 연결패턴(113)이 접속된다. 따라서, 상기 도전볼(130)은 상기 콘택홀(115)을 통해 공통라인(117)과 연결된 공통라인 연결패턴(113)과 공통전극(121)을 전기적으로 연결한다.The common line 117 is formed on the gate insulating layer 111 formed on the first substrate 110, and the passivation layer 103 is formed on the common line 117. In addition, a plurality of contact holes 115 exposing the common line 117 are formed on the passivation layer 103, and are formed on the common line 117 and the passivation layer 103 through the contact hole 115. The common line connection pattern 113 formed in the connection is connected. Therefore, the conductive ball 130 electrically connects the common line connection pattern 113 and the common electrode 121 connected to the common line 117 through the contact hole 115.

상기한 바와 같이 구성된 본 발명의 제1실시예는 실링재(119) 내부에 공통라인(117)과 공통전극(121)을 전기적으로 연결하는 도전볼(130)이 포함되어 있기 때문에, 은도트 형성공정을 생략할 수 있으며, 이에 따라, 공정시간을 단축시키고, 생산성을 향상시킬 수 있는 잇점이 있다.Since the first embodiment of the present invention configured as described above includes a conductive ball 130 electrically connecting the common line 117 and the common electrode 121 in the sealing material 119, the silver dot forming process Can be omitted, and thus, the process time can be shortened and productivity can be improved.

반면에, 제1실시예에 따른 액정표시소자는 상기 콘택홀(115)이 형성된 영역에 분포된 도전볼(130)만이 상기 공통라인(117)과 공통전극(121)을 전기적으로 연결할 수가 있다. 따라서, 상기 콘택홀(115)과 대응하는 영역에 도전볼이 배치될 수 있도록 충분한 양의 도전볼을 넣어주어야하기 때문에, 도전볼 함량의 증가에 따른 재료비 상승의 문제가 발생하게 된다.On the other hand, in the liquid crystal display according to the first embodiment, only the conductive balls 130 distributed in the region where the contact hole 115 is formed may electrically connect the common line 117 and the common electrode 121. Therefore, since a sufficient amount of conductive balls must be put in the area corresponding to the contact hole 115, a problem of a material cost increase due to an increase in the content of the conductive balls occurs.

또한, 본 실시예에서는 상기 실링재(119)가 공통라인(117)과 중첩되어 있기 때문에, 상기 실링재(119)에 포함된 수분성분이 공통라인(117)에 침투되어 상기 공 통라인(117)을 부식시킴으로써, 소자의 신뢰성이 떨어지는 문제가 발생하게 된다.In addition, in the present embodiment, since the sealing material 119 overlaps with the common line 117, the moisture component contained in the sealing material 119 penetrates into the common line 117, thereby closing the common line 117. Corrosion causes a problem of low reliability of the device.

따라서, 본 발명은 특히 이러한 문제를 해결하기 위해서 이루어진 것으로, 상기 공통라인과 접촉하는 공통라인 연결패턴을 공통라인의 바깥쪽으로 연장되도록 형성하고, 도전볼이 함유된 실링재를 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴과 중첩하도록 형성함으로써, 공통라인이 실링재에 함유된 수분에 의해 부식되는 것을 방지한다.Accordingly, the present invention has been made in particular to solve this problem, and the common line connection pattern in contact with the common line is formed to extend outward of the common line, and the sealing material containing conductive balls extends outward of the common line. By forming the common line connection pattern to overlap, the common line is prevented from being corroded by moisture contained in the sealing material.

또한, 본 발명은 공통라인과 공통전극이 접속하는 콘택부를 바형상으로 형성함으로써, 실링재에 첨가되는 도전볼의 함유량을 줄여 재료비 절감을 꾀한다. In addition, the present invention reduces the content of the conductive balls added to the sealing material by forming a bar-shaped contact portion to which the common line and the common electrode are connected to reduce the material cost.

도 6 및 도 7은 공통라인의 부식을 방지하고, 실링재 내부에 첨가되는 도전볼의 함유량을 줄일 수 있는 본 발명의 제2실시예에 따른 액정표시소자를 개략적으로 나타낸 것으로, 도 6은 평면도이고, 도 7은 도 6의 III-III'의 단면도이다. 제2실시예는 실링재의 형성위치 및 콘택부를 제외한 모든 구성이 이전실시예(제1실시예)와 동일하며, 본 실시예에서 이전실시예와 동일한 구성의 구체적인 설명은 생략하기로 한다.6 and 7 schematically illustrate a liquid crystal display device according to a second embodiment of the present invention to prevent corrosion of a common line and to reduce a content of a conductive ball added into a sealing material. FIG. 6 is a plan view. 7 is a cross-sectional view taken along line III-III ′ of FIG. 6. In the second embodiment, all configurations except the forming position and the contact portion of the sealing material are the same as in the previous embodiment (first embodiment), and detailed description of the same configuration as in the previous embodiment will be omitted.

도면에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시소자(200)는 화상표시부(P)가 정의된 제1기판(210) 및 제2기판(220)과 상기 제1 및 제2기판(210,220) 사이에 형성된 액정층(미도시)으로 이루어진다. 이때에도, 상기 제1 및 제2기판(210,220)은 화상표시부(P)의 외곽을 따라 형성된 실링재(219)에 의해 합착되어 있으며, 상기 제1기판(210)과 제2기판(220) 사이에 이격된 공간에 액정층이 형성된다. 그리고, 상기 실링재(219)는 도전성 스페이서(도전볼;230)를 포함하고 있다(도 7참조).As shown in the drawing, the liquid crystal display device 200 according to the second embodiment of the present invention includes a first substrate 210 and a second substrate 220 in which an image display unit P is defined, and the first and second substrates. It consists of a liquid crystal layer (not shown) formed between the two substrates (210, 220). In this case, the first and second substrates 210 and 220 are bonded by a sealing material 219 formed along the outer side of the image display unit P, and between the first and second substrates 210 and 220. The liquid crystal layer is formed in spaced spaces. The sealing material 219 includes a conductive spacer (conductive ball) 230 (see FIG. 7).

이전실시예에서도 언급한 바와 같이, 상기 제1기판(210) 상에는 복수의 화소를 정의하는 게이트라인 및 데이터라인이 형성되어 있으며, 그 교차영역에는 각 화소를 스위칭하는 스위칭소자가 형성되어 있다. 그리고, 각 화소영역에는 상기 스위칭소자와 접촉하는 화소전극이 형성되어 있다.As mentioned in the previous embodiment, a gate line and a data line defining a plurality of pixels are formed on the first substrate 210, and a switching element for switching each pixel is formed in an intersection area thereof. Each pixel region is provided with a pixel electrode in contact with the switching element.

한편, 상기 제2기판(220)과 중첩되지 않은 제1기판(210) 상에는 상기 화상표시부에 외부신호를 전달하기 위한 패드부(240)가 마련되어 있다.On the other hand, on the first substrate 210 that does not overlap the second substrate 220, a pad unit 240 for transmitting an external signal to the image display unit is provided.

또한, 상기 제2기판(220) 상에는 블랙매트릭스와 컬러필터가 형성되어 있으며, 상기 컬러필터 상에는 상기 화소전극과 액정층 내에 전계를 발생시켜 액정분자를 구동시키는 공통전극(221)이 형성되어 있다(도 7참조).In addition, a black matrix and a color filter are formed on the second substrate 220, and a common electrode 221 is formed on the color filter to generate an electric field in the pixel electrode and the liquid crystal layer to drive the liquid crystal molecules ( See FIG. 7).

상기 공통전극(221)에 공통전압을 인가하기 위해서 상기 제1기판(210) 상에 공통전압 인가용 공통라인(217)이 형성되는데, 상기 공통라인(217)은 상기 패드부(240)에 형성된 공통신호패드(217P)로부터 외부신호를 인가받고, 이를 공통전극(221)에 공급한다. 이때, 상기 공통라인(217)은 공통전극 연결패턴(213) 및 실링재(219)에 함유된 도전볼(230)에 의해 외부로부터 인가된 공통전압을 공통전극(221)에 공급하게 된다.In order to apply a common voltage to the common electrode 221, a common line for applying a common voltage 217 is formed on the first substrate 210, and the common line 217 is formed on the pad part 240. An external signal is applied from the common signal pad 217P and supplied to the common electrode 221. At this time, the common line 217 supplies the common voltage applied from the outside to the common electrode 221 by the conductive balls 230 included in the common electrode connection pattern 213 and the sealing material 219.

도 7에 도시된 바와 같이, 상기 공통라인(217)과 공통전극(221) 사이에는 공통라인 연결패턴(213) 및 도전볼(230)을 포함하고 있는 실링재(219)가 개재되어 있다. 이때, 상기 도전볼(230)은 상기 공통라인(217)의 바깥쪽으로 연장된 공통전극 연결패턴(213)과 중첩하는데, 이것은, 실링재(219)는 공통라인(217)과 중첩하지 않 고, 상기 공통라인(217)의 바깥쪽으로 벗어난 영역에 형성되기 때문이다. 이때에도, 상기 도전볼(230)은 도전성을 가짐과 아울러 일정한 높이를 유지할 수 있도록 볼스페이서의 외측에 은(Ag), 금(Au), 알루미늄(Al) 등의 도전성 물질이 덮혀져 형성된다. 이 도전성 볼은 이방성 도전 필름(Anisotropic Conductive Film ; ACF)에 포함된 도전성 볼과 달리 소정 압력에도 높이를 유지할 수 있어야 한다. 또한, 상기 도전볼(230)은 도전성 글래스파이버(conductive glass fiber)도 가능하다.As illustrated in FIG. 7, a sealing material 219 including a common line connection pattern 213 and a conductive ball 230 is interposed between the common line 217 and the common electrode 221. In this case, the conductive ball 230 overlaps the common electrode connection pattern 213 extending to the outside of the common line 217, which is a sealing material 219 does not overlap the common line 217. This is because it is formed in an area outside the common line 217. In this case, the conductive ball 230 is formed by covering a conductive material such as silver (Ag), gold (Au), aluminum (Al) and the like on the outside of the ball spacer so as to have conductivity and maintain a constant height. This conductive ball must be able to maintain its height even at a predetermined pressure, unlike the conductive ball included in the anisotropic conductive film (ACF). In addition, the conductive ball 230 may also be a conductive glass fiber (conductive glass fiber).

상기 공통라인(217)은 상기 제1기판(210) 상에 형성된 게이트절연막(211) 상에 형성되어 있으며, 상기 공통라인(217)을 포함하는 제1기판(210) 전면에는 보호막(203)이 형성되어 있다. 또한, 상기 보호막(203) 상에는 공통라인(217)을 노출시키는 콘택바(215)가 형성되는데, 상기 콘택바(215)는 상기 공통라인(217)을 따라 바형상(bar shape)으로 형성된다. 상기 보호막(203) 상에는 상기 콘택바(213)를 통해 공통라인(217)과 접속하며, 상기 공통라인(217)의 바깥쪽으로 연장된 공통라인 연결패턴(213)이 형성되어 있다.The common line 217 is formed on the gate insulating film 211 formed on the first substrate 210, and a protective film 203 is formed on the entire surface of the first substrate 210 including the common line 217. Formed. In addition, a contact bar 215 exposing the common line 217 is formed on the passivation layer 203, and the contact bar 215 is formed in a bar shape along the common line 217. The common line connection pattern 213 is formed on the passivation layer 203 to be connected to the common line 217 through the contact bar 213 and extend outward of the common line 217.

그리고, 상기 공통라인(217)의 바깥쪽으로 연장된 공통라인 연결패턴(213) 상부에 실링재(219)가 형성되는데, 상기 실링재(219)에 포함된 도전볼(230)은 상기 공통라인 연결패턴(213)을 통해 공통라인(217)과 공통전극(221)을 전기적으로 연결한다. In addition, a sealing material 219 is formed on the common line connection pattern 213 extending to the outside of the common line 217, and the conductive ball 230 included in the sealing material 219 is the common line connection pattern ( The common line 217 and the common electrode 221 are electrically connected through the 213.

한편, 상기 콘택바(215)는 상기 공통라인(217)을 따라 형성될 수 있는데, 특히, 콘택바(215)는 상기 공통라인(217)의 특정위치에 한정하지 않고, 어느변이나 형성될 수 있다. 즉, 도 9 및 도 10에 도시된 바와 같이, 상기 콘택바(215)는 서로 나란하게 배치된 공통라인(217) 상에 형성되거나, 이웃하는 공통라인(217) 상에 형성될 수도 있다. 도 9 및 도 10은 콘택바(215)가 공통라인(217) 상에 형성될 수 있는 위치를 보여주는 것으로, 이외에도, 한변의 공통라인 상에 여러개의 바형태로 형성될 수도 있다.On the other hand, the contact bar 215 may be formed along the common line 217, in particular, the contact bar 215 is not limited to a specific position of the common line 217, it may be formed on any side. have. That is, as shown in FIGS. 9 and 10, the contact bar 215 may be formed on the common line 217 disposed parallel to each other, or may be formed on the neighboring common line 217. 9 and 10 illustrate a position where the contact bar 215 may be formed on the common line 217. In addition, the contact bar 215 may be formed in the form of several bars on the common line of one side.

상기한 바와 같이 구성된 본 발명의 제2실시예는 실링재가 공통라인(217)의 외곽에 형성되어 있으며, 상기 공통라인 연결패턴(213)을 통해 소정거리 이상 이격되어 있기 때문에, 상기 실링재(219)에 함유된 수분이 공통라인(217)에 침투하는 것을 방지할 수가 있다.In the second embodiment of the present invention configured as described above, since the sealing material is formed on the outside of the common line 217 and is spaced apart by a predetermined distance or more through the common line connection pattern 213, the sealing material 219 Moisture contained in can be prevented from penetrating the common line 217.

또한, 이전실시예(도 4 및 도 5)에 비해 공통라인(217)과 공통라인 연결패턴(213)의 접촉면적이 넓어졌을 뿐만아니라, 상기 실링재(219)에 포함된 도전볼(230)이 상기 공통라인 연결패턴(213)의 위치에 상관없이 접촉하기만 하면, 상기 공통라인(217)과 공통전극(221)을 전기적으로 연결할 수 있기 때문에, 상기 실링재(219)에 첨가되는 도전볼의 함량을 줄일 수가 있다. 즉, 이전실시예(도 4 및 도 5)에서는 상기 도전볼이 콘택홀 영역에 배치되어야만, 공통라인과 공통전극을 연결할 수가 있었다. 반면에, 본 실시예에서는 도전볼(230)의 위치에 상관없이 상기 도전볼(230)이 상기 공통전극 연결패턴(213)과 접촉하기만한다면, 공통라인(217)과 공통전극(221) 사이의 전기적 연결이 가능하기 때문에, 이전실시예에 비해서 실링재(219)에 함유되는 도전볼(230)의 양을 줄일 수가 있다.In addition, the contact area between the common line 217 and the common line connection pattern 213 is wider than the previous embodiment (FIGS. 4 and 5), and the conductive balls 230 included in the sealing material 219 Regardless of the position of the common line connection pattern 213, the conductive line may be electrically connected to the common line 217 and the common electrode 221, so that the amount of conductive balls added to the sealing material 219 may be increased. Can be reduced. That is, in the previous embodiment (FIGS. 4 and 5), the conductive ball must be disposed in the contact hole region, so that the common line and the common electrode can be connected. On the other hand, in this embodiment, regardless of the location of the conductive ball 230, as long as the conductive ball 230 only contacts the common electrode connection pattern 213, between the common line 217 and the common electrode 221 Since the electrical connection is possible, the amount of the conductive balls 230 contained in the sealing material 219 can be reduced compared to the previous embodiment.

또한, 본 실시예에서 상기 공통라인(217)은 게이트절연막(211) 또는 제1기판(210) 상에 형성될 수 있다. 즉, 상기 공통라인(217)은 게이트라인과 동일한 평면( 제1기판) 상에 형성되거나, 데이터라인과 동일한 평면(게이트절연막) 상에 형성될 수 있다.In addition, in the present exemplary embodiment, the common line 217 may be formed on the gate insulating layer 211 or the first substrate 210. That is, the common line 217 may be formed on the same plane as the gate line (first substrate) or on the same plane as the data line (gate insulating layer).

그리고, 상기 공통라인 연결패턴(213)는 화소전극과 동일한 평면(보호막 )상에 형성될 수 있으며, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같이 투명한 전도성 물질로 형성될 수 있다.The common line connection pattern 213 may be formed on the same plane as the pixel electrode, and may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

한편, 도 8에 도시된 바와 같이, 실링재(219)가 도포되는 영역에 게이트절연막과 보호막(211,203)을 제거한 구조도 가능하다. 이때에는 상기 실링재(219)과 공통라인(217)과의 이격거리가 50㎛ 이상 유지되어야 한다. 그러나, 실링재가 도포되는 영역에 게이트절연막과 보호막과 같은 절연막이 형성된 경우, 도전볼의 크기를 줄일 수 있는 잇점이 있다.Meanwhile, as shown in FIG. 8, a structure in which the gate insulating film and the protective films 211 and 203 are removed in a region where the sealing material 219 is applied is also possible. At this time, the separation distance between the sealing material 219 and the common line 217 should be maintained at 50㎛ or more. However, when an insulating film such as a gate insulating film and a protective film is formed in a region where the sealing material is applied, the size of the conductive balls can be reduced.

상기한 바와 같이 구성된 본 발명의 액정표시소자의 제조방법을 간략하게 설명하면, 우선 제1기판 및 제2기판을 준비한 다음, 상기 제1기판 상에 게이트라인을 형성한다. 이때, 공통라인도 함께 형성할 수도 있다.The manufacturing method of the liquid crystal display device of the present invention configured as described above will be briefly described. First, a first substrate and a second substrate are prepared, and then a gate line is formed on the first substrate. In this case, the common line may also be formed.

이어서, 상기 게이트라인을 포함하는 제1기판 전면에 게이트절연막을 도포한 후, 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 데이터라인을 형성한다. 이때, 상기 게이트절연막 상에 공통라인을 형성하는 것도 가능하다.Subsequently, after the gate insulating layer is coated on the entire surface of the first substrate including the gate line, a data line defining a plurality of pixels is formed by crossing the gate line vertically. In this case, it is also possible to form a common line on the gate insulating film.

이후에, 상기 데이터라인 및 공통라인을 포함하는 제1기판 전면에 보호막을 형성한 후, 상기 보호막을 패터닝하여, 상기 공통라인을 노출시키는 콘택바를 형성한다. 이때, 상기 공통라인의 바깥쪽에 형성된 게이트절연막과 보호막을 제거할 수도 있다.Thereafter, after forming a protective film on the entire surface of the first substrate including the data line and the common line, the protective film is patterned to form a contact bar exposing the common line. In this case, the gate insulating layer and the protective layer formed outside the common line may be removed.

그리고, 상기 화소영역과 대응하는 보호막 상부에 화소전극을 형성하고, 상기 콘택바를 통해 공통라인과 접속하며, 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴을 형성한다.A pixel electrode is formed on the passivation layer corresponding to the pixel area, connected to the common line through the contact bar, and a common line connection pattern extending outward of the common line.

그 다음, 제2기판 상에 상기 블랙매트릭스, 컬러필터 및 공통전극이 형성한 후, 그 외곽에 도전볼을 포함하는 실링재를 도포하고, 상기 실링재를 통해 상기 제1기판과 제2기판을 합착한다. 이때, 상기 실링재는 상기 공통라인과 중첩하지 않도록 한다.Next, after the black matrix, the color filter, and the common electrode are formed on the second substrate, a sealing material including a conductive ball is coated on the outside thereof, and the first substrate and the second substrate are bonded through the sealing material. . At this time, the sealing material does not overlap the common line.

상기한 바와 같이, 본 발명은 실링재 내부에 공통라인과 공통전극을 전기적으로 연결하는 도전볼을 첨가함으로써, 은도트 공정을 생략할 수 있다.As described above, the present invention can omit the silver dot process by adding a conductive ball electrically connecting the common line and the common electrode to the inside of the sealing material.

또한, 본 발명은 공통라인의 외곽에 실링재를 도포함으로써, 상기 공통라인이 부식되는 것을 방지할 수 있으며, 도전볼의 콘택될 수 있는 면적을 증가시켜 도전볼의 함량을 줄일 수가 있다.In addition, the present invention by applying a sealing material on the outside of the common line, it is possible to prevent the common line is corroded, it is possible to reduce the content of the conductive ball by increasing the area that can be contacted of the conductive ball.

상술한 바와 같이, 본 발명에 의하면, 본 발명은 은도트 형성공정을 생략함으로써, 공정시간을 단축시켜 생산성을 더욱 향상시킨다.As described above, according to the present invention, the present invention eliminates the silver dot forming step, thereby shortening the process time and further improving productivity.

또한, 본 발명은 공통라인이 부식되는 것을 방지함으로써, 소자의 신뢰성을 향상시키고, 도전볼의 함유량을 최소화하여 재료비 절감을 꾀할 수 있다.In addition, the present invention can prevent the common line from corrosion, thereby improving the reliability of the device, it is possible to reduce the material cost by minimizing the content of the conductive ball.

Claims (16)

제1 및 제2기판;First and second substrates; 상기 제2기판 상에 형성된 공통전극;A common electrode formed on the second substrate; 상기 제1기판의 외곽에 형성된 공통라인;A common line formed on an outer side of the first substrate; 상기 공통라인 상에 상기 공통라인과 접속하며 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴; 및A common line connection pattern connected to the common line on the common line and extending outward of the common line; And 상기 공통라인의 바깥쪽에 형성된 공통라인 연결패턴과 중첩하고, 상기 제1 및 제2기판을 합착하며, 상기 공통전극과 공통라인을 전기적으로 연결하는 도전성 스페이서를 포함하는 실링재를 포함하는 액정표시소자.And a sealing material including a conductive spacer overlapping the common line connection pattern formed on the outer side of the common line, bonding the first and second substrates, and electrically connecting the common electrode and the common line. 제1항에 있어서,The method of claim 1, 상기 공통라인과 공통라인 연결패턴 사이에 적어도 한층의 절연막이 개재되어 있으며, 상기 공통라인의 일부를 노출시키는 콘택부를 통해 상기 공통라인과 공통라인 연결패턴이 전기적으로 접속하는 것을 특징으로 하는 액정표시소자.At least one insulating layer is interposed between the common line and the common line connection pattern, and the common line and the common line connection pattern are electrically connected to each other through a contact portion exposing a part of the common line. . 제2항에 있어서,3. The method of claim 2, 상기 절연막은 보호막인 것을 특징으로 하는 액정표시소자.And the insulating film is a protective film. 제2항에 있어서,3. The method of claim 2, 상기 절연막은 게이트절연막 및 보호막인 것을 특징으로 하는 액정표시소자.And the insulating film is a gate insulating film and a protective film. 제2항에 있어서, 3. The method of claim 2, 상기 실링재와 중첩하는 영역에 형성된 공통라인 연결패턴은 상기 절연막 상에 형성된 것을 특징으로 하는 액정표시소자.And a common line connection pattern formed in a region overlapping the sealing material. 제1항에 있어서, The method of claim 1, 상기 실링재와 중첩하는 영역에 형성된 공통라인 연결패턴은 제1기판 상에 형성된 것을 특징으로 하는 액정표시소자.And a common line connection pattern formed in an area overlapping the sealing material, on the first substrate. 제6항에 있어서,The method of claim 6, 상기 공통라인과 실링재의 이격거리는 50㎛ 이상인 것을 특징으로 하는 액정표시소자.The separation distance between the common line and the sealing material is 50㎛ or more. 제2항에 있어서,3. The method of claim 2, 상기 콘택부는 바형상(bar shape)인 것을 특징으로 하는 액정표시소자.And the contact portion has a bar shape. 제1항에 있어서,The method of claim 1, 상기 도전성 스페이서는 금볼(Au ball), 은볼(Ag ball) 및 알루미늄볼(Al ball) 중의 하나를 포함하는 것을 특징으로 하는 액정표시소자. The conductive spacer includes one of an Au ball, an Ag ball, and an aluminum ball. 제1항에 있어서,The method of claim 1, 상기 제1기판 상에는,On the first substrate, 제1방향으로 배열된 복수의 게이트라인;A plurality of gate lines arranged in a first direction; 상기 게이트라인과 수직으로 교차하여 복수의 화소를 정의하는 복수의 데이터라인;A plurality of data lines crossing the gate lines perpendicularly to define a plurality of pixels; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자; 및A switching element formed at an intersection of the gate line and the data line; And 상기 복수의 화소에 형성되며, 상기 스위칭소자와 접속하는 화소전극이 형성된 것을 특징으로 하는 액정표시소자.And a pixel electrode formed on the plurality of pixels and connected to the switching element. 제1항에 있어서,The method of claim 1, 상기 제2기판 상에는,On the second substrate, 빛샘을 방지하는 블랙매트릭스; 및Black matrix to prevent light leakage; And 상기 블랙매트릭스에 의해 셀 영역별로 분리되어 컬러를 구현하는 컬러필터가 형성된 것을 특징으로 하는 액정표시소자.And a color filter formed by separating the cell regions by the black matrix to implement color. 제1항에 있어서,The method of claim 1, 상기 공통라인 연결패턴은 투명한 전도성물질로 형성된 것을 특징으로 하는 액정표시소자.The common line connection pattern is formed of a transparent conductive material. 제1 및 제2기판을 준비하는 단계;Preparing first and second substrates; 상기 제1기판의 외곽에 공통라인을 형성하는 단계;Forming a common line on an outer side of the first substrate; 상기 공통라인을 포함하는 제1기판 전면에 절연막을 형성하는 단계;Forming an insulating film on an entire surface of the first substrate including the common line; 상기 절연막을 패터닝하여, 상기 공통라인을 노출시키는 콘택부를 형성하는 단계;Patterning the insulating layer to form a contact portion exposing the common line; 상기 공통라인 상에 상기 콘택부를 통해 공통라인과 접속하며, 상기 공통라인의 바깥쪽으로 연장된 공통라인 연결패턴을 형성하는 단계; 및Forming a common line connection pattern connected to the common line through the contact unit on the common line and extending outwardly of the common line; And 상기 공통라인의 바깥쪽으로 연장된 연결패턴과 중첩하며, 상기 공통라인과 공통라인 연결패턴을 전기적으로 연결하는 도전성 스페이서를 포함하는 실링재를 통해 상기 제1 및 제2기판을 합착하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.Bonding the first and second substrates to each other through a sealing material overlapping the connection pattern extending outwardly of the common line and including a conductive spacer electrically connecting the common line and the common line connection pattern. Method of manufacturing a liquid crystal display device. 제13항에 있어서,The method of claim 13, 상기 제1기판 상에 절연막을 형성하는 단계는,Forming an insulating film on the first substrate, 상기 제1기판 상에 게이트절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a gate insulating film on the first substrate. 제13항에 있어서,The method of claim 13, 상기 제1기판 상에 절연막을 형성하는 단계는,Forming an insulating film on the first substrate, 상기 제1기판 상에 게이트절연막을 형성하는 단계; 및Forming a gate insulating film on the first substrate; And 상기 게이트절연막 상에 보호막을 형성하는 단계를 포함하여 이루어지는 것 을 특징으로 하는 액정표시소자의 제조방법.And forming a protective film on the gate insulating film. 제13항에 있어서,The method of claim 13, 상기 콘택부를 형성하는 단계는,Forming the contact portion, 상기 실링재가 형성될 영역의 제1기판을 노출시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And exposing a first substrate in a region where the sealing material is to be formed.
KR1020050058917A 2005-06-30 2005-06-30 Liquid Crystal Display Device and Fabrication method thereof KR101153299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058917A KR101153299B1 (en) 2005-06-30 2005-06-30 Liquid Crystal Display Device and Fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058917A KR101153299B1 (en) 2005-06-30 2005-06-30 Liquid Crystal Display Device and Fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20070003165A KR20070003165A (en) 2007-01-05
KR101153299B1 true KR101153299B1 (en) 2012-06-07

Family

ID=37870058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058917A KR101153299B1 (en) 2005-06-30 2005-06-30 Liquid Crystal Display Device and Fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101153299B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308468B1 (en) * 2008-12-24 2013-09-16 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufacturing the Same
US8681305B2 (en) 2008-12-24 2014-03-25 Lg Display Co., Ltd. Liquid crystal display device comprising a common line pattern formed correspond to the conductive seal pattern, a transparent electrode pattern overlapping the common line pattern with an insulating layer interposed there between, the transparent electrode pattern having a width equal to or less than that of the common line pattern
KR101097333B1 (en) 2010-02-11 2011-12-23 삼성모바일디스플레이주식회사 Liquid Crystal Display Panel
KR20140097887A (en) 2013-01-30 2014-08-07 삼성디스플레이 주식회사 Liquid crystal display apparatus and manufacturing method of the same
US9366913B2 (en) * 2013-02-21 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN109239991B (en) 2018-10-10 2021-01-08 惠科股份有限公司 Display panel manufacturing process and display panel
CN109613775B (en) * 2019-01-16 2020-11-24 惠科股份有限公司 Array substrate and display device
CN113848667B (en) * 2021-07-29 2022-09-27 惠科股份有限公司 Array substrate, display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404259B1 (en) 2000-05-25 2003-11-03 세이코 엡슨 가부시키가이샤 Liquid crystal device and electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404259B1 (en) 2000-05-25 2003-11-03 세이코 엡슨 가부시키가이샤 Liquid crystal device and electronic apparatus

Also Published As

Publication number Publication date
KR20070003165A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
US10824256B2 (en) Flexible display and method of manufacturing the same
KR100763408B1 (en) liquid crystal display devices
KR101153299B1 (en) Liquid Crystal Display Device and Fabrication method thereof
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
US7671957B2 (en) Display device
KR101182521B1 (en) liquid crystal display device and method for fabricating of the same
US20210294137A1 (en) Display device comprising a flip chip film connected to a connecting surface of a plurality of bonding pins and manufacturing method thereof
KR102204976B1 (en) Display apparatus and fabrication method thereof
KR20100048002A (en) Liquid crystal display and method of manufacturing the same
TWI597837B (en) Display device and method of manufacturing the same
US10795222B2 (en) Display device and manufacturing method for display device
JP2003202584A (en) Liquid crystal display device
US20060152663A1 (en) Display device
KR100652049B1 (en) Liquid crystal display device
US20180157142A1 (en) Electrophoresis apparatus and electronic equipment
KR20080065373A (en) Liquid crystal display panel
US20120069509A1 (en) Method for fabricating display panel
WO2022082737A1 (en) Display substrate and manufacturing method therefor, and display apparatus
KR102046297B1 (en) Display device
KR101287205B1 (en) Liquid crystal display device and method for manufacturing the same
JP2010139962A (en) Array substrate, flat surface display device, mother substrate and method of manufacturing array substrate
KR101023284B1 (en) Liquid Crystal Display device and the fabrication method thereof
KR100441157B1 (en) An array substrate for Liquid crystal display device
KR20060001702A (en) Liquid crystal display device for preventing gate pad from erosion
JPH11109397A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8