KR101308468B1 - Liquid Crystal Display Device and Method for Manufacturing the Same - Google Patents

Liquid Crystal Display Device and Method for Manufacturing the Same Download PDF

Info

Publication number
KR101308468B1
KR101308468B1 KR1020090096717A KR20090096717A KR101308468B1 KR 101308468 B1 KR101308468 B1 KR 101308468B1 KR 1020090096717 A KR1020090096717 A KR 1020090096717A KR 20090096717 A KR20090096717 A KR 20090096717A KR 101308468 B1 KR101308468 B1 KR 101308468B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
display area
transparent electrode
lines
Prior art date
Application number
KR1020090096717A
Other languages
Korean (ko)
Other versions
KR20100075367A (en
Inventor
정유호
최영석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US12/633,710 priority Critical patent/US8681305B2/en
Priority to CN2009102539557A priority patent/CN101762911B/en
Publication of KR20100075367A publication Critical patent/KR20100075367A/en
Application granted granted Critical
Publication of KR101308468B1 publication Critical patent/KR101308468B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 상부 기판의 공통 전극에 신호를 인가하기 위해 하부 기판과의 도전성 씰을 통해 연결시 하부 기판측의 패턴 형성을 조정하여 씰터짐을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 본 발명의 액정 표시 장치는 각각 중앙에 표시 영역과 그 외곽에 비표시 영역이 정의된, 서로 대향된 제 1 기판 및 제 2 기판;과, 상기 제 1 기판 상의 표시 영역에 형성된, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;과, 상기 각 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터;와, 상기 각 화소 영역에 형성된 화소 전극;과, 상기 제 2 기판상에 전면 형성된 공통 전극;과, 상기 제 1 기판 또는 제 2 기판의 비표시 영역을 둘러싸는 형상으로 형성된 도전성 씰 패턴;과, 상기 도전성 씰 패턴에 대응되는, 상기 제 1 기판 상에 형성된 공통 라인 패턴; 및 상기 공통 라인 패턴의 폭과 같거나 작은 패턴으로, 상기 공통 라인 패턴과 절연막을 개재하여 오버랩하여 형성된 투명 전극 패턴을 포함하여 이루어진 것을 특징으로 한다. The present invention relates to a liquid crystal display device and a method of manufacturing the same, which prevents the seal burst by adjusting the pattern formation on the lower substrate side when connected through a conductive seal with the lower substrate to apply a signal to the common electrode of the upper substrate. The liquid crystal display device of the present invention includes a first substrate and a second substrate facing each other, each having a display area at the center and a non-display area at the outside thereof, and a display area on the first substrate. A plurality of gate lines and data lines formed to cross each other to define a plurality of pixel regions; a thin film transistor formed at an intersection of the gate lines and data lines; a pixel electrode formed at each pixel region; A common electrode formed entirely on the second substrate; a conductive seal pattern formed in a shape surrounding a non-display area of the first substrate or the second substrate; A common line pattern formed on the first substrate corresponding to the conductive seal pattern; And a transparent electrode pattern formed by overlapping the common line pattern and the insulating layer with a pattern equal to or smaller than the width of the common line pattern.

씰터짐, 자외선 경화, 씰런트, 공통 전극, 투명 전극 패턴 Sealing, UV Curing, Sealant, Common Electrode, Transparent Electrode Pattern

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same} [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정 표시 장치에 관한 것으로 특히, 상부 기판의 공통 전극에 신호를 인가하기 위해 하부 기판과의 사이에 도전성 씰을 통해 연결시 하부 기판측의 패턴 형성을 조정하여 씰터짐을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and in particular, to apply a signal to a common electrode of an upper substrate, in which a liquid crystal display is prevented by adjusting the pattern formation on the lower substrate side when connecting through a conductive seal with a lower substrate. An apparatus and a method of manufacturing the same.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.(PDP), Electro Luminescent Display (ELD), Vacuum Fluorescent (VFD), and the like have been developed in recent years in response to the demand for display devices. Display) have been studied, and some of them have already been used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으 로 다양하게 개발되고 있다.Among them, the LCD is the most widely used in place of a CRT (Cathode Ray Tube) for the purpose of a portable image display device because of its excellent image quality, light weight, thinness and low power consumption, And a television monitor for receiving and displaying a broadcast signal and a computer monitor.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 액정 표시 장치의 평면도이며, 도 2는 도 1의 A 부분의 확대도이고, 도 3은 도 2의 I~I' 선상의 단면도이다.1 is a plan view of a conventional liquid crystal display, FIG. 2 is an enlarged view of a portion A of FIG. 1, and FIG. 3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 1과 같이, 종래의 액정 표시 장치는 상판(30)과 상기 상판(30)에 비해 패드부 구성을 위해 가장자리 면적이 더 큰 하판(1)과, 상기 상판(30)과 하판(1) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.As shown in FIG. 1, the liquid crystal display according to the related art has a lower plate 1 having a larger edge area than the upper plate 30 and the upper plate 30 for the pad portion, and between the upper plate 30 and the lower plate 1. It comprises a liquid crystal layer (not shown) filled in.

그리고, 상기 하판(1)과 상판(30)의 중앙에는 표시 영역(A/A: Active Area)가 정의되어 있고, 표시 영역 외곽에는 상기 하판(1) 및 상판(30)을 본딩하는 씰 패턴(25)이 표시 영역(A/A)의 가장자리를 둘러싸며 형성된다.In addition, a display area (A / A: active area) is defined at the center of the lower plate 1 and the upper plate 30, and a seal pattern bonding the lower plate 1 and the upper plate 30 to the outside of the display area. 25 is formed to surround the edge of the display area A / A.

그런데, 종래의 액정 표시 장치에서는 상기 씰 패턴(25)의 일부분에서 씰 패턴(25)과 대향기판(상판 또는 하판)간의 접착성이 떨어져 씰 패턴이 대향 기판의 표면에서 말려 올라가 일어나는 씰 터짐 불량이 발생한다. 이러한 씰 터짐은 해당 부위에 빛샘 불량으로 나타날 수 있으며, 이를 해결하기 위한 노력이 제기되고 있다. However, in the conventional liquid crystal display device, a poor seal rupture occurs due to the poor adhesion between the seal pattern 25 and the counter substrate (upper or lower plate) at a part of the seal pattern 25. Occurs. This seal burst may appear as light leakage in the area, and efforts have been made to solve this problem.

도 2 및 도 3은 종래의 액정 표시 장치에서 상기 A 부분을 확대한 것으로, 이 부위의 고찰을 통해 씰 터짐 불량 원인을 살펴본다.2 and 3 illustrate an enlarged portion A of the liquid crystal display according to the related art, and look at the cause of the seal burst failure through consideration of this portion.

하판(1) 상에는 상기 씰 패턴(25) 대응 부위는 공통 전극 패턴(20)과, 상기 공통 전극 패턴(20)을 덮는 게이트 절연막(15) 및 보호막(16)과, 상기 게이트 절연막(15)과 보호막(16)의 소정 부분을 제거하여 상기 공통 전극 패턴(20)이 노출되어 정의된 콘택홀(18)와, 상기 콘택홀(18)을 통해 상기 공통 전극 패턴(20)과 접속하는 투명 전극 패턴(13)이 형성된다. On the lower plate 1, corresponding portions of the seal pattern 25 may include a common electrode pattern 20, a gate insulating layer 15 and a protective layer 16 covering the common electrode pattern 20, the gate insulating layer 15, By removing a portion of the passivation layer 16, the common electrode pattern 20 is exposed to define a contact hole 18 and a transparent electrode pattern connected to the common electrode pattern 20 through the contact hole 18. (13) is formed.

그리고, 상판(30) 상에는 블랙 매트릭스층(31)과 오버코트층(32) 및 공통 전극(33)이 형성된다.The black matrix layer 31, the overcoat layer 32, and the common electrode 33 are formed on the upper plate 30.

여기서, 상기 공통 전극(33)과 상기 투명 전극 패턴(13)은 각각 도전성 재료의 씰 패턴(25)을 통해 전기적으로 연결된다. Here, the common electrode 33 and the transparent electrode pattern 13 are electrically connected to each other through a seal pattern 25 of a conductive material.

이 때, 상기 씰 패턴(25)은 광경화 및 도전성 재료로, 하판(1) 또는 상판(30) 측에 자외선(UV: Ultra Violet)을 가하여 경화된다. 그런데, 상기 상판(30)측에는 블랙 매트릭스층(31)이 도포되어 있어, 씰 패턴(25) 형성 부위에서 광이 차단되므로, 하판(1) 측에서 자외선을 주어 상기 씰 패턴(25)의 경화가 이루어진다.At this time, the seal pattern 25 is a photocurable and conductive material, and is cured by applying ultraviolet (UV) to the lower plate 1 or the upper plate 30. However, since the black matrix layer 31 is coated on the upper plate 30 side, and light is blocked at the seal pattern 25 forming portion, the lower plate 1 side is subjected to ultraviolet rays to cure the seal pattern 25. Is done.

그런데, 하판(1) 측에는 차광성 금속으로 이루어진 상기 공통 전극 패턴(20)이 일정 폭 이상으로 형성되어 있으며, 또한, 그 상부에 투명 전극 패턴(13)이 상기 공통 전극 패턴(13) 보다 넓은 폭으로 형성되어 있다. By the way, the common electrode pattern 20 made of light-shielding metal is formed at a predetermined width or more on the lower plate 1 side, and the transparent electrode pattern 13 is wider than the common electrode pattern 13 on the upper side thereof. It is formed.

즉, 투명 전극이 재료상으로 투명한 재질이기는 하지만, 없는 경우에 비해 투과도가 약 18% 저하되고 있으며, 이로 인해 투명 전극 패턴이 위치한 부분에서 UV를 조사시 이에 대한 광량이 전량 투과되지 않아 씰런트 경화가 완전히 일어나지 않는다. 이로 인해 상기 투명 전극 패턴의 상부의 씰런트 광 경화가 정도가 낮아지고 극한 환경, 특히 60℃ 이상의 고온/고습/저온 등의 조건에서 이로 인한 영향성이 커지면서 씰런트 터짐 불량이 발생할 확률이 커지게 된다.That is, although the transparent electrode is a material that is transparent in material, the transmittance is reduced by about 18% compared to the case where it is absent. As a result, when the UV is irradiated in the portion where the transparent electrode pattern is located, the total amount of light is not transmitted. It doesn't happen completely. As a result, the degree of sealant curing of the upper part of the transparent electrode pattern is lowered, and the effect thereof is increased in extreme environments, particularly at high temperatures, high humidity, and low temperatures of 60 ° C. or higher, thereby increasing the probability of occurrence of sealant failure. do.

이 경우, 상기 공통 전극 패턴(20) 하부는 차광되어, 그 상부의 씰 패턴(25)은 정상적으로 경화되지 않고, 또한, 상기 공통 전극 패턴(20)이 형성되지 않은 나머지 부위에서 일부 투명 전극 패턴(13)이 남아 이 부위에서도 자외선 광의 투과량이 줄어들어, 상기 씰 패턴(25)의 경화정도가 떨어지고, 이에 따라, 경화되지 않은 씰 패턴(25)이 대향 기판으로부터 이격되는 문제점이 발생한다.In this case, the lower portion of the common electrode pattern 20 is shielded from light, and the seal pattern 25 on the upper portion thereof is not cured normally, and the transparent electrode pattern (some of the transparent electrode patterns 20) is formed at the remaining portions where the common electrode pattern 20 is not formed. 13) remains, the transmission amount of ultraviolet light is also reduced in this area, the degree of curing of the seal pattern 25 is reduced, thereby causing a problem that the uncured seal pattern 25 is spaced apart from the opposing substrate.

도 4는 종래의 액정 표시 장치의 씰터짐을 나타낸 사진이다. 4 is a photograph showing a seal burst of a conventional liquid crystal display.

도 4에서는 씰 패턴(seal)이 하판측에 형성되었을 때, 대향기판인 상판에서 들려 일어나는 모습을 보여주고 있다. 상기 하판측의 투명 전극 패턴의 상부에 씰런트를 도포 후, 하판측에서 자외선을 가해줄 때, 상기 공통 전극 패턴과 투명 전극 패턴에서 충분한 광량의 전달이 이루어지지 않아, 씰 패턴의 경화가 충분이 안되었기 때문에 씰런트 상측과 상판측의 공통 전극간의 접촉성이 떨어져서 공극이 발생됨을 알 수 있다. 이 공극을 통해 외부 공기가 지속적으로 유입되어 씰런트 터짐 불량이 발생하게 됨을 보여준다.In FIG. 4, when a seal pattern (seal) is formed on the lower plate side, the seal pattern is lifted up from the upper plate, which is an opposite substrate. When the sealant is applied to the upper portion of the transparent electrode pattern on the lower plate side, when ultraviolet rays are applied from the lower plate side, sufficient amount of light is not transmitted from the common electrode pattern and the transparent electrode pattern, so that curing of the seal pattern is sufficient. Since the contact between the sealant upper side and the common electrode on the upper side of the sealant is poor, it can be seen that voids are generated. These voids show a continuous inflow of outside air resulting in a sealant burst failure.

또한, 상기 하판측이 상기 씰 패턴과 공통 전극 패턴간의 접촉 부위도 충분한 접촉이 이루어지지 않아, 부분적으로 씰 패턴의 들뜸 현상이 일어남을 알 수 있다. 이는 상술한 바와 같이, 광경화시 광의 투과 정도가 낮았기에 발생되는 문제로 볼 수 있다. 도시된 도면을 상기 투명 전극 패턴의 두께를 40nm로 하였을 때로, 이 경우, 광경화시 상기 투명 전극 패턴이 없는 경우에 비해 40nm의 두께로 있는 경우, 약 투과율이 18% 감소함을 실험상 관찰할 수 있었다. In addition, the contact between the seal pattern and the common electrode pattern on the lower plate side is not sufficient contact, it can be seen that the phenomenon of the lifting part of the seal pattern occurs. As described above, this may be regarded as a problem caused by the low degree of light transmission during photocuring. When the thickness of the transparent electrode pattern is 40nm as shown in the figure, in this case, it is observed experimentally that the light transmittance decreases by 18% when the thickness is 40nm as compared with the case without the transparent electrode pattern. Could.

상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.The conventional liquid crystal display device has the following problems.

액정패널은 광경화성/도전성 씰 패턴를 사용하여 하판측의 공통 전극의 신호를 상판의 공통전극으로 전달한다. 이 때, 씰런트 하측의 투명 전극 패턴의 폭이 넓을수록 투과율이 떨어져 씰런트의 광경화가 정상적으로 이루어지지 않아 경화 불량이 발생함을 알 수 있고, 이로 인해 씰터짐 불량이 발생함을 알 수 있다.The liquid crystal panel transmits the signal of the common electrode on the lower plate side to the common electrode on the upper plate using a photocurable / conductive seal pattern. At this time, as the width of the transparent electrode pattern under the sealant is wider, the transmittance is lowered, so that the photocuring of the sealant is not normally performed, and thus, curing failure occurs, which indicates that the seal failure occurs.

이러한 씰터짐은 하판의 공통 전극 패턴의 폭이 줄어들어도 발생하는 것으로, 경화 과정에서 하판 측의 공통 전극 패턴과 투명 전극 패턴의 개재에 의한 영향이 모두 큼을 알 수 있다.This seal burst occurs even if the width of the common electrode pattern of the lower plate is reduced, and it can be seen that the influence of the interposition of the common electrode pattern and the transparent electrode pattern on the lower plate side during curing is great.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 상부 기판의 공통 전극에 신호를 인가하기 위해 하부 기판과의 도전성 씰을 통해 연결시 하부 기판측의 패턴 형성을 조정하여 씰터짐을 방지한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems, the liquid crystal that prevents the seal burst by adjusting the pattern formation on the lower substrate side when connecting through the conductive seal with the lower substrate to apply a signal to the common electrode of the upper substrate It is an object to provide a display device and a method of manufacturing the same.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 각각 중앙에 표시 영역과 그 외곽에 비표시 영역이 정의된, 서로 대향된 제 1 기판 및 제 2 기판;과, 상기 제 1 기판 상의 표시 영역에 형성된, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;과, 상기 각 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터;와, 상기 각 화소 영역에 형성된 화소 전극;과, 상기 제 2 기판상에 전면 형성된 공통 전극;과, 상기 제 1 기판 또는 제 2 기판의 비표시 영역을 둘러싸는 형상으로 형성된 도전성 씰 패턴;과, 상기 도전성 씰 패턴에 대응되는, 상기 제 1 기판 상에 형성된 공통 라인 패턴; 및 상기 공통 라인 패턴의 폭과 같거나 작은 패턴으로, 상기 공통 라인 패턴과 절연막을 개재하여 오버랩하여 형성된 투명 전극 패턴을 포함하여 이루어진 것에 그 특징이 있다. According to an aspect of the present invention, there is provided a liquid crystal display device including: a first substrate and a second substrate facing each other, each having a display area at a center and a non-display area at its periphery; and a display on the first substrate. A plurality of gate lines and data lines formed in an area and crossing each other to define a plurality of pixel areas; a thin film transistor formed at an intersection of the respective gate lines and data lines; and pixel electrodes formed in the pixel areas; And a common electrode formed entirely on the second substrate; and a conductive seal pattern formed to surround a non-display area of the first substrate or the second substrate; and the first and second conductive seal patterns. A common line pattern formed on the substrate; And a transparent electrode pattern formed by overlapping the common line pattern and the insulating layer with a pattern equal to or smaller than the width of the common line pattern.

상기 공통 라인 패턴은 상기 도전성 씰 패턴 내의 폭에서, 복수개로 이격된 일 방향의 미세 라인들과, 상기 미세 라인들과 교차하는 방향으로 상기 미세라인들을 연결하는 공통 라인 연결 패턴을 포함하여 이루어진다. The common line pattern includes a plurality of fine lines in one direction spaced apart from each other in a width within the conductive seal pattern, and a common line connection pattern connecting the fine lines in a direction crossing the fine lines.

여기서, 상기 투명 전극 패턴은 상기 공통 라인 패턴의 길이 방향의 일부 길이에 대응되어 형성된다. 이 때, 상기 투명 전극 패턴은 상기 미세 라인마다 대응되어 그 상부에 형성되는 것이 바람직하다. 또한, 상기 투명 전극 패턴은 상기 미세 라인들 사이에 제거되어 있다. Here, the transparent electrode pattern is formed to correspond to a partial length in the longitudinal direction of the common line pattern. At this time, the transparent electrode pattern is preferably formed on the corresponding corresponding to each of the fine lines. In addition, the transparent electrode pattern is removed between the fine lines.

한편, 상기 공통 라인 패턴은 상기 게이트 라인과 동일층에, 동일한 차광 금속으로 형성된다. The common line pattern is formed of the same light blocking metal on the same layer as the gate line.

그리고, 상기 투명 전극 패턴은 상기 화소 전극과 동일층에, 동일한 투명 전극으로 이루어진다. The transparent electrode pattern is made of the same transparent electrode on the same layer as the pixel electrode.

상기 투명 전극 패턴은 상기 절연막에 복수개의 콘택홀을 구비하여 상기 미세 라인들과 접속된다. The transparent electrode pattern has a plurality of contact holes in the insulating layer and is connected to the fine lines.

여기서, 상기 미세 라인들은 5~50㎛의 폭과 5~50㎛의 간격이 이격되어 형성 된다.Here, the fine lines are formed by spaced apart from the width of 5 ~ 50㎛ and 5 ~ 50㎛.

그리고, 상기 도전성 씰 패턴은 광 경화성 수지를 포함하여 이루어진다. The conductive seal pattern includes a photocurable resin.

상기 도전성 씰 패턴의 대응되는 상기 제 2 기판 상에는 블랙 매트릭스층이 더 형성된다. A black matrix layer is further formed on the corresponding second substrate of the conductive seal pattern.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 각각 중앙에 표시 영역과 그 외곽에 비표시 영역이 정의되는 제 1 기판 및 제 2 기판을 준비하는 단계;와, 상기 제 1 기판 상의 표시 영역에, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터를 형성하고, 상기 제 1 기판 상의 비표시 영역에 공통 라인 패턴을 형성하는 단계;와, 상기 각 화소 영역에 화소 전극을 형성하고, 상기 공통 라인 패턴의 폭과 같거나 작은 패턴으로, 상기 공통 라인 패턴과 오버랩하는 투명 전극 패턴을 형성하는 단계;와, 상기 제 2 기판상에 전면 공통 전극을 형성하는 단계;와, 상기 제 1 기판 또는 제 2 기판에 비표시 영역을 둘러싸는 형상으로 도전성 씰 패턴을 형성하는 단계;와, 상기 제 1 기판 또는 제 2 기판에 액정층을 형성하고, 상기 제 1, 제2 기판을 합착하는 단계;와, 상기 제 1 기판의 하측에서 자외선 광을 조사하여 상기 도전성 씰 패턴을 경화하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate and a second substrate in which a display area is defined in the center and a non-display area in the outer area; and the first In the display area on the substrate, a plurality of gate lines and data lines that cross each other to define a plurality of pixel areas, and a thin film transistor formed at an intersection of the respective gate lines and data lines are formed, and the non-display on the first substrate is formed. Forming a common line pattern in a region, and forming a pixel electrode in each pixel region, and forming a transparent electrode pattern overlapping the common line pattern with a pattern equal to or smaller than a width of the common line pattern. And forming a front common electrode on the second substrate; and surrounding the non-display area on the first substrate or the second substrate. Forming a conductive seal pattern; and forming a liquid crystal layer on the first substrate or the second substrate, and bonding the first and second substrates to each other; and UV light from the lower side of the first substrate. It is another feature that is made, including the step of curing the conductive seal pattern by irradiation.

상기 공통 라인 패턴을 형성하는 단계는, 상기 도전성 씰 패턴 내의 폭에서, 복수개로 이격된 일 방향의 미세 라인들과, 상기 미세 라인들과 교차하는 방향으로 상기 미세라인들을 연결하는 공통 라인 연결 패턴을 포함하여 형성한다. The forming of the common line pattern may include forming fine lines in one direction spaced apart from each other in a width within the conductive seal pattern and a common line connection pattern connecting the fine lines in a direction crossing the fine lines. Form to include.

그리고, 상기 투명 전극 패턴을 형성하는 단계는, 상기 공통 라인 패턴의 길이 방향의 일부 길이에 대응되어 형성한다. 또한, 상기 투명 전극 패턴을 형성하는 단계는, 상기 미세 라인에 대응되어 그 상부에 형성한다.The forming of the transparent electrode pattern may correspond to a part of a length in the longitudinal direction of the common line pattern. In addition, the forming of the transparent electrode pattern may be formed on the fine line corresponding to the fine line.

한편, 상기 도전성 씰을 경화하는 단계는, 상기 미세 라인들이 형성되지 않은 영역을 통해 자외선 광을 투과시켜 이루어진다.Meanwhile, the curing of the conductive seal is performed by transmitting ultraviolet light through a region where the fine lines are not formed.

여기서, 상기 제 2 기판을 준비하는 단계는, 상기 제 2 기판 상의 표시 영역의 상기 게이트 라인과 데이터 라인 및 박막 트랜지스터와 상기 비표시 영역에 대응하여 블랙 매트릭스층을 형성하는 단계 및 상기 표시 영역에 적어도 화소 영역에 대응하여 컬러 필터층을 형성하는 단계를 더 포함하여 이루어진다. The preparing of the second substrate may include forming a black matrix layer corresponding to the gate line, the data line, the thin film transistor, and the non-display area of the display area on the second substrate and at least in the display area. The method may further include forming a color filter layer corresponding to the pixel region.

또한, 상기 미세 라인의 상부의 일부를 노출하는 콘택홀을 갖는 절연막을, 상기 공통 라인 패턴과 상기 투명 전극 패턴 사이에 층간에 더 개재하며, 상기 투명 전극 패턴을 형성하는 단계는, 상기 미세 라인과 접속되도록 상기 콘택홀 내에 채워 형성한다. In addition, the insulating layer having a contact hole exposing a portion of the upper portion of the fine line, further interposed between the common line pattern and the transparent electrode pattern, the step of forming the transparent electrode pattern, the fine line and The contact hole is formed to be connected.

상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above and a method of manufacturing the same have the following effects.

씰 패턴에 오버랩하는 공통 라인 패턴을 미세 라인 패턴으로 형성하고, 상기 공통 라인 패턴과 같거나 이보다 작은 폭으로 투명 전극 패턴을 접속하여 형성하여, 광경화 과정에서 공통 라인 패턴이 형성되지 않은 부분을 통과하는 광을 전량 광경화에 사용하여, 씰 패턴의 경화를 향상시킬 수 있다. A common line pattern overlapping the seal pattern is formed as a fine line pattern, and a transparent electrode pattern is formed by connecting a transparent electrode pattern with a width equal to or smaller than the common line pattern, and passes through a portion where the common line pattern is not formed during the photocuring process. All the light to be used for photocuring can improve hardening of a seal pattern.

특히, 광 조사량이 늘어남에 의해 씰 패턴의 경화후 상하 기판에서 골고루 접착력을 향상시켜 고온 또는 고습의 열악한 환경에서도 씰터짐 불량을 방지할 수 있다.In particular, by increasing the amount of light irradiation it is possible to improve the adhesion evenly on the upper and lower substrates after the curing of the seal pattern to prevent the seal burst failure even in a harsh environment of high temperature or high humidity.

결과적으로, 표시 불량을 방지하게 된다.As a result, display defects can be prevented.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 6은 도 5의 B 부분의 확대도이고, 도 7은 도 6의 C 부분의 확대도이다. 또한, 도 8은 도 7의 Ⅱ~Ⅱ' 선상의 단면도이다.5 is a plan view illustrating a liquid crystal display of the present invention, FIG. 6 is an enlarged view of a portion B of FIG. 5, and FIG. 7 is an enlarged view of a portion C of FIG. 6. 8 is a cross-sectional view taken along line II-II 'of FIG. 7.

도 5 내지 도 8과 같이, 본 발명의 액정 표시 장치는 각각 중앙에 표시 영역(A/A: Active Area)과 그 외곽에 비표시 영역이 정의된, 서로 대향된 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1 기판(100) 상의 표시 영역에 형성된, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인(GL) 및 데이터 라인(DL)과, 상기 각 게이트 라인(GL) 및 데이터 라인(DL)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 각 화소 영역에 형성된 화소 전극(P)과, 상기 제 2 기판(200)상에 전면 형성된 공통 전극(203)과, 상기 제 1 기판(100) 또는 제 2 기판(200)의 비표시 영역을 둘러싸는 형상으로 형성된 씰 패턴(250)과, 상기 씰 패턴(250)에 대응되는, 상기 제 1 기판(100) 상에 형성된 공통 라인 패턴(101) 및 상기 공통 라인 패턴(101)의 폭과 같거나 작은 패턴으로, 상기 공통 라인 패턴(101) 과 절연막(111, 112)을 개재하여 오버랩하여 형성된 투명 전극 패턴(113)을 포함하여 이루어진다. As shown in FIGS. 5 to 8, the liquid crystal display of the present invention includes a first substrate 100 and a first substrate 100, each having a display area (A / A) in the center and a non-display area in the outer portion thereof. A plurality of gate lines GL and data lines DL formed in a display area on the second substrate 200, a display area on the first substrate 100, and defining a plurality of pixel areas, and the gate lines ( The thin film transistor TFT formed at the intersection of the GL and the data line DL, the pixel electrode P formed in each of the pixel regions, the common electrode 203 formed on the second substrate 200 and the entire surface thereof. And a seal pattern 250 formed in a shape surrounding the non-display area of the first substrate 100 or the second substrate 200, and corresponding to the seal pattern 250 on the first substrate 100. The common line pattern 101 and a pattern equal to or smaller than the width of the common line pattern 101 are formed in the common line pattern ( 101 and the transparent electrode pattern 113 formed by overlapping the insulating layers 111 and 112.

또한, 상기 씰 패턴(250) 내의 상기 제 1, 제 2 기판(100, 200) 사이의 공간에는 액정층(미도시)가 충진되어 있다.In addition, a liquid crystal layer (not shown) is filled in the space between the first and second substrates 100 and 200 in the seal pattern 250.

여기서, 상기 씰 패턴(250)은 서로 합착된 제 1, 제 2 기판(100, 200) 사이에 경화되어 접착되어 있는 것으로, 상기 씰 패턴(250)은 광경화성 수지를 포함하여 이루어지며, 그 내부에 도전성 볼이 포함되어 도전성을 갖는 재료이다. 이에 따라, 상기 씰 패턴(250)의 개재에 의해, 상기 공통 전극(203)과 투명 전극 패턴(113) 및 공통 라인 패턴(101)간의 전기적 접속이 이루어진다. Here, the seal pattern 250 is hardened and adhered between the first and second substrates 100 and 200 bonded to each other, and the seal pattern 250 includes a photocurable resin, and the inside thereof. Conductive balls are contained in the material having conductivity. Accordingly, the electrical connection between the common electrode 203, the transparent electrode pattern 113, and the common line pattern 101 is achieved through the seal pattern 250.

여기서, 상기 제 2 기판(200) 상의 공통 전극(203) 하측 구성을 살펴보면, 상기 표시 영역(A/A)에 대응되는 부위에서 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터에 대응되는 영역에 블랙 매트릭스층(201)이 형성되며, 적어도 화소 영역들에 대응하여 컬러 필터층(미도시)이 형성된다.Here, referring to the lower structure of the common electrode 203 on the second substrate 200, a black matrix layer is formed in a region corresponding to the gate line, the data line, and the thin film transistor at a portion corresponding to the display area A / A. A 201 is formed, and a color filter layer (not shown) is formed corresponding to at least the pixel areas.

경우에 따라, 상기 블랙 매트릭스층과 컬러 필터층이 갖는 단차를 상쇄시키기 위해 오버코트층(202)이 전면에 더 형성될 수 있다.In some cases, the overcoat layer 202 may be further formed on the entire surface to offset the step difference between the black matrix layer and the color filter layer.

비표시 영역(A/A의 외곽 부위)에 대응되는 제 2 기판(200) 상에는 상기 표시 영역(A/A)으로부터 블랙 매트릭스층(201)이 연장되어 상기 씰 패턴(250) 형성 부위와 부분적 또는 전체적으로 오버랩되어 있다.On the second substrate 200 corresponding to the non-display area (the outer portion of the A / A), the black matrix layer 201 extends from the display area A / A to partially or partially form the seal pattern 250. Overall overlap.

근래에 액정 표시 장치는 내로우 베젤(narrow bezel)의 요구가 있으며, 이에 따라, 비표시 영역이 점점 줄어드는 추세이다. 표시 영역과 비표시 영역의 경계부 는 특히 빛샘 방지를 위해 가려주어야 할 부분으로, 블랙 매트릭스층이 상기 표시 영역과 비표시 영역의 경계부에서 비표시 영역까지 연장되어 형성되는데, 특히, 내로우 베젤시에는 상기 씰 패턴(250)이 연장된 블랙 매트릭스층(201)과 오버랩된다. 이 때문에, 도전성 광 경화성 수지인 씰 패턴(250)의 경화 과정에서, 블랙 매트릭스층(201)이 형성된 제 2 기판(200) 측에서 조사시 광의 투사가 씰 패턴(250)으로 이루어지기 어려웠고, 이로 인해 하측인 제 1 기판(100)측에서의 조사가 불가피하였다. Recently, the liquid crystal display has a demand for a narrow bezel, and accordingly, the non-display area is gradually decreasing. In particular, the boundary between the display area and the non-display area should be hidden to prevent light leakage. The black matrix layer extends from the boundary between the display area and the non-display area to the non-display area. The seal pattern 250 overlaps the extended black matrix layer 201. For this reason, in the hardening process of the seal pattern 250 which is conductive photocurable resin, the projection of the light at the time of irradiation from the side of the 2nd board | substrate 200 in which the black-matrix layer 201 was formed was hardly made into the seal pattern 250, Therefore, irradiation from the lower side of the first substrate 100 side was inevitable.

이에 따라, 본 발명의 액정 표시 장치에서는 광경화에 광 투과량의 손실을 최소로 하도록 상기 제1 기판(100)의 하측 구성을 변경한 것이다.Accordingly, in the liquid crystal display of the present invention, the lower configuration of the first substrate 100 is changed so as to minimize the loss of light transmittance during photocuring.

이하에서는 상기 제 1 기판(100)의 비표시 영역의 구성인 공통 라인 패턴(101)과 이와 접속되는 투명 전극 패턴(113)의 구성을 자세히 살펴본다. Hereinafter, the configuration of the common line pattern 101 and the transparent electrode pattern 113 connected to the non-display area of the first substrate 100 will be described in detail.

도 6 및 도 7과 같이, 상기 공통 라인 패턴(101)은 상기 도전성 씰 패턴 내의 폭에서, 복수개로 이격된 일 방향의 미세 라인들의 형태로 이루어지며, 상기 미세 라인들과 교차하는 방향으로 상기 미세라인들을 연결하는 공통 라인 연결 패턴(101a)을 구비한다. 여기서, 상기 공통 라인 연결 패턴(101a)이 구비된 이유는 각 미세 라인으로서의 공통 라인(101)들에 동일한 공통 전압 신호를 인가하고, 이 공통 전압 값이 상기 씰 패턴(250)을 경유하여 상기 공통 전극(203)으로 전달되기 위함이다.As shown in FIGS. 6 and 7, the common line pattern 101 is formed in the form of a plurality of fine lines in one direction spaced apart from each other in a width in the conductive seal pattern, and the fine lines in a direction crossing the fine lines. A common line connection pattern 101a for connecting the lines is provided. Here, the reason why the common line connection pattern 101a is provided is to apply the same common voltage signal to the common lines 101 as the fine lines, and the common voltage value is the common voltage via the seal pattern 250. To be delivered to the electrode 203.

그리고, 도 5에 도시된 바와 같이, 상기 투명 전극 패턴(113)의 길이는 상기 공통 라인 패턴(101)의 길이 방향의 소정 부분의 일부 길이에 대응되어 형성된다. 즉, 공통 라인 패턴(101)은 씰 패턴(250)을 따라 형성되며, 상기 투명 전극 패턴(113)은 선택적으로 일정한 영역에만 형성되는 것이다.As shown in FIG. 5, the length of the transparent electrode pattern 113 is formed to correspond to a partial length of a predetermined portion in the longitudinal direction of the common line pattern 101. That is, the common line pattern 101 is formed along the seal pattern 250, and the transparent electrode pattern 113 is selectively formed only in a predetermined region.

이 때, 상기 투명 전극 패턴(113)은 상기 미세 라인으로서의 공통 라인 패턴(101)마다 공통 라인 패턴(101)의 폭보다 같거나 작은 폭으로 대응되어 그 상부에 형성된다. 즉, 상기 투명 전극 패턴(113)은 상기 미세 라인들 사이에서 제거되어 있다. At this time, the transparent electrode pattern 113 is formed on the upper part of the common line pattern 101 as the fine line corresponding to a width equal to or smaller than the width of the common line pattern 101. That is, the transparent electrode pattern 113 is removed between the fine lines.

이 때, 상기 미세 라인으로 형성된 공통 라인 패턴(101)들은 5~50㎛의 폭과 서로 5~50㎛의 간격이 이격되어 형성된다.In this case, the common line patterns 101 formed of the fine lines are formed with a width of 5-50 μm and a distance of 5-50 μm from each other.

여기서, 상기 공통 라인 패턴(101)은 상기 게이트 라인(GL)과 동일층에, 동일한 차광 금속으로 형성된다. The common line pattern 101 is formed of the same light blocking metal on the same layer as the gate line GL.

그리고, 상기 투명 전극 패턴(113)은 상기 화소 전극(P)과 동일층에, 동일한 투명 전극으로 이루어진다. The transparent electrode pattern 113 is formed of the same transparent electrode on the same layer as the pixel electrode P.

상기 게이트 라인(GL)과 데이터 라인(DL) 사이에는 게이트 절연막(111)이 더 형성되고, 상기 데이터 라인(DL)과 화소 전극(P) 사이에는 보호막(112)이 더 형성되어 있는 것으로, 상기 게이트 절연막(111)과 상기 보호막(112)은 표시 영역(A/A)과 비표시 영역 모두에 형성된다. 즉, 상기 투명 전극 패턴(113)과 상기 공통 라인 패턴(101)의 사이의 층간에도 상기 게이트 절연막(111) 및 보호막(112)이 함께 형성되어 있다. A gate insulating layer 111 is further formed between the gate line GL and the data line DL, and a passivation layer 112 is further formed between the data line DL and the pixel electrode P. The gate insulating layer 111 and the passivation layer 112 are formed in both the display area A / A and the non-display area. That is, the gate insulating layer 111 and the passivation layer 112 are also formed between the transparent electrode pattern 113 and the common line pattern 101.

여기서, 상기 도 7 및 도 8과 같이, 상기 투명 전극 패턴(113)은 상기 보호막(112)과 게이트 절연막(111)에 콘택홀(115)을 구비하여 상기 공통 라인 패 턴(101)과 접속된다. 7 and 8, the transparent electrode pattern 113 is provided with a contact hole 115 in the passivation layer 112 and the gate insulating layer 111 to be connected to the common line pattern 101. .

도 5~8을 참조하며 본 발명의 액정 표시 장치의 제조 방법에 대해 설명한다.5-8, the manufacturing method of the liquid crystal display device of this invention is demonstrated.

먼저, 각각 중앙에 표시 영역(A/A)과 그 외곽에 비표시 영역이 정의되는 제 1 기판(100) 및 제 2 기판(200)을 준비한다.First, a first substrate 100 and a second substrate 200 having a display area A / A at the center and a non-display area at the outside thereof are prepared.

이어, 상기 제 1 기판(100) 상의 표시 영역에, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인(GL) 및 데이터 라인(DL)과, 상기 각 게이트 라인(GL) 및 데이터 라인(DL)의 교차부에 형성된 박막 트랜지스터(TFT)를 형성하고, 상기 제 1 기판(100) 상의 비표시 영역에 공통 라인 패턴(101)을 형성한다. 여기서, 상기 게이트 라인(GL)과 공통 라인 패턴(101)은 동일층에 동일한 차광 금속으로 형성한다.Subsequently, a plurality of gate lines GL and data lines DL that cross each other and define a plurality of pixel regions in the display area on the first substrate 100, and each of the gate lines GL and data lines ( A thin film transistor TFT formed at an intersection of the DLs is formed, and a common line pattern 101 is formed in the non-display area on the first substrate 100. The gate line GL and the common line pattern 101 are formed of the same light blocking metal on the same layer.

여기서, 상기 공통 라인 패턴(101)은 상기 도전성 씰 패턴(250)이 형성될 영역 내의 폭에서, 복수개로 이격된 일 방향의 미세 라인들로 형성되며, 상기 공통 라인 패턴(101)의 형성시 상기 미세 라인들과 교차하는 방향으로 상기 공통 라인 패턴(101)을 연결하는 공통 라인 연결 패턴(101a)을 포함하여 형성한다. Here, the common line pattern 101 is formed of fine lines in one direction spaced apart from each other in a width within a region where the conductive seal pattern 250 is to be formed, and is formed when the common line pattern 101 is formed. It includes a common line connection pattern (101a) for connecting the common line pattern 101 in a direction intersecting the fine lines.

그리고, 상기 투명 전극 패턴을 형성하는 단계는, 상기 공통 라인 패턴의 길이 방향의 일부 길이에 대응되어 형성한다. 또한, 상기 투명 전극 패턴을 형성하는 단계는, 상기 미세 라인에 대응되어 그 상부에 형성한다.The forming of the transparent electrode pattern may correspond to a part of a length in the longitudinal direction of the common line pattern. In addition, the forming of the transparent electrode pattern may be formed on the fine line corresponding to the fine line.

그리고, 상기 게이트 라인(GL)과 데이터 라인(DL) 사이에는 게이트 절연막(111)을 형성하고, 상기 데이터 라인(DL) 상부에는 보호막(112)을 형성한다. 이 때, 상기 공통 라인 패턴(111)의 상부를 덮도록 상기 게이트 절연막(111)과 보호막(112)이 연장되어 더 형성된다. A gate insulating layer 111 is formed between the gate line GL and the data line DL, and a passivation layer 112 is formed on the data line DL. In this case, the gate insulating layer 111 and the passivation layer 112 are extended to cover the upper portion of the common line pattern 111.

이어, 상기 보호막(112) 및 게이트 절연막(111)의 소정 부위를 제거하여, 상기 콘택홀(115)을 형성한다.Subsequently, predetermined portions of the passivation layer 112 and the gate insulating layer 111 are removed to form the contact hole 115.

이어, 상기 각 화소 영역에 화소 전극(P)을 형성하고, 상기 공통 라인 패턴(101)의 폭과 같거나 작게, 상기 공통 라인 패턴(101)과 오버랩하는 투명 전극 패턴(113)을 형성한다.Subsequently, a pixel electrode P is formed in each pixel area, and a transparent electrode pattern 113 overlapping the common line pattern 101 is formed to be smaller than or equal to the width of the common line pattern 101.

이어, 상기 제 2 기판(200) 상의 표시 영역(A/A)의 상기 게이트 라인(GL)과 데이터 라인(DL) 및 박막 트랜지스터(TFT)와 상기 비표시 영역에 대응하여 블랙 매트릭스층(201)을 형성한다. 여기서, 상기 비표시 영역의 블랙 매트릭스층(201)은 빛샘을 방지하기 위해 상기 표시 영역(AA)의 외곽에서 상기 비표시 영역의 일부까지 연장되어 형성된다. Subsequently, the black matrix layer 201 corresponds to the gate line GL, the data line DL, the thin film transistor TFT, and the non-display area of the display area A / A on the second substrate 200. To form. Here, the black matrix layer 201 of the non-display area is formed to extend to a part of the non-display area from the outside of the display area AA to prevent light leakage.

이어, 상기 표시 영역(AA)에 적어도 화소 영역에 대응하여 컬러 필터층(미도시)을 형성한다. 여기서, 컬러 필터층은 표시 영역에서 상기 블랙 매트릭스층(201)와 오버랩하여 형성될 수도 있고, 선택적으로 화소 영역에만 대응되어 형성될 수도 있다.Subsequently, a color filter layer (not shown) is formed in the display area AA corresponding to at least the pixel area. Here, the color filter layer may be formed to overlap with the black matrix layer 201 in the display area, or may be formed to correspond to only the pixel area.

이어, 상기 제 2 기판(200) 상의 블랙 매트릭스층(201)과 컬러 필터층 상에 오버코트층(202)을 형성한다.Subsequently, an overcoat layer 202 is formed on the black matrix layer 201 and the color filter layer on the second substrate 200.

이어, 상기 제 2 기판(200) 전면에 공통 전극(203)을 형성한다.Next, the common electrode 203 is formed on the entire surface of the second substrate 200.

상기 제 1 기판(100) 또는 제 2 기판(200)에 비표시 영역을 둘러싸는 형상으 로 도전성 씰 패턴(250)을 형성한다.The conductive seal pattern 250 is formed on the first substrate 100 or the second substrate 200 to surround the non-display area.

이어, 상기 제 1 기판(100) 또는 제 2 기판(200)에 액정층(미도시)을 형성하고, 상기 제 1, 제2 기판(100, 200)을 대향하여 합착시킨다.Subsequently, a liquid crystal layer (not shown) is formed on the first substrate 100 or the second substrate 200, and the first and second substrates 100 and 200 are opposed to each other.

이어, 상기 제 1 기판(100)의 하측에서 자외선 광을 조사하여 상기 도전성 씰 패턴(250)을 경화시킨다. 이 경우, 상기 복수개의 미세한 공통 라인 패턴(101)들 사이 및 공통 라인 패턴(101)이 형성되지 않은 외곽 부위에서 자외선 광이 투과되어 상기 씰 패턴(250)의 경화가 이루어진다. 여기서, 상기 공통 라인 패턴(101)의 폭만큼 혹은 그 이하로만 투명 전극 패턴(113)이 형성되는 관계로, 상기 공통 라인 패턴(101) 이외의 나머지 영역에는 광량이 전량 씰 패턴(250)으로 투과될 수 있어, 경화시 이용되는 광량을 최대화할 수 있다. Subsequently, ultraviolet light is irradiated from the lower side of the first substrate 100 to cure the conductive seal pattern 250. In this case, ultraviolet light is transmitted between the plurality of fine common line patterns 101 and at an outer portion where the common line pattern 101 is not formed, thereby curing the seal pattern 250. Here, since the transparent electrode pattern 113 is formed only as wide as or less than the width of the common line pattern 101, the amount of light is transmitted through the total amount of the seal pattern 250 in the remaining areas other than the common line pattern 101. The amount of light used in curing can be maximized.

이와 같이, 상기 공통 라인 패턴(101)에 대해 상기 투명 전극 패턴(113)의 폭을 같거나 작은 정도로 형성한 것은, 상기 투명 전극 패턴(113)의 면적을 줄여 상기 투명 전극 패턴(113)이 위치하지 않은 부분에서의 개구율을 늘림으로써, 광의 투과율을 높이고자 함이다. 이로 인해 도전성 씰 패턴(250)의 경화시 상기 투명 전극 패턴(113)이 없는 부분에서 자외선 투과량이 늘게 되어 상기 도전성 씰 패턴(250)의 경화율을 높일 수 있게 되고, 이로인해 상기 도전성 씰 패턴(250)과 기판의 대향면에서의 접착력을 늘릴 수 있게 된다. As such, the width of the transparent electrode pattern 113 is formed to be equal to or smaller than that of the common line pattern 101 so that the area of the transparent electrode pattern 113 is reduced so that the transparent electrode pattern 113 is positioned. It is intended to increase the transmittance of light by increasing the aperture ratio at the portion not shown. As a result, when the conductive seal pattern 250 is cured, the amount of ultraviolet rays is increased in a portion where the transparent electrode pattern 113 is not present, thereby increasing the curing rate of the conductive seal pattern 250, and thus the conductive seal pattern ( 250) can increase the adhesion on the opposite surface of the substrate.

경우에 따라, 상기 투명 전극 패턴(113)은 상기 공통 라인 패턴(101)에 대하여 금속간 오버레인 마진 정도를 감안하여 상기 공통 라인 패턴(101)에 비해 좌우에서 공정 마진을 갖고 형성할 수도 있다. 이 경우에도, 상기 공통 라인 패턴(101) 들 사이에서 이격 간격을 상기 투명 전극 패턴(113)도 유지하도록 형성한다. In some cases, the transparent electrode pattern 113 may be formed with a process margin from the left and right side with respect to the common line pattern 101 in consideration of the degree of intermetallic overlap margin. Even in this case, the gap between the common line patterns 101 is formed to maintain the transparent electrode pattern 113 as well.

여기서, 상기 공통 전극 패턴(101)은 상기 게이트 라인과 동일층에 형성되는 공통 라인(미도시)과 연결되어 있으며, 상기 공통 전극 패턴(101)은 패드측으로부터 공통 전극 신호를 인가받아 투명 전극 패턴(113)을 통해, 도전성 씰 패턴(250)를 거쳐 공통 전극(203)으로 공통 전극 신호가 전달된다.Here, the common electrode pattern 101 is connected to a common line (not shown) formed on the same layer as the gate line, and the common electrode pattern 101 receives a common electrode signal from a pad side to receive a transparent electrode pattern. The common electrode signal is transmitted to the common electrode 203 through the conductive seal pattern 250 through 113.

본 발명의 액정 표시 장치 및 이의 제조 방법에 있어서의 상기 투명 전극 패턴(113)은 상기 도전성 씰 패턴(250) 폭내에 복수개로 이격된 미세 패턴으로 형성하여, 상기 도전성 씰 패턴(250)와 오버랩되는 면적을 줄여 상기 도전성 씰 패턴(250)의 자외선 경화시 광의 투과율을 높이는 것이다.The transparent electrode pattern 113 in the liquid crystal display device and a manufacturing method thereof of the present invention is formed in a plurality of fine patterns spaced apart in the width of the conductive seal pattern 250, overlapping the conductive seal pattern 250 By reducing the area is to increase the transmittance of light during the ultraviolet curing of the conductive seal pattern 250.

이와 같이, 상기 투명 전극 패턴(113) 및 공통 전극 패턴(101)을 미세 폭을 갖도록 형성한 것은 UV 경화시 광량을 최대화하여 도전성 씰 패턴의 경화 향상을 도와 패널 접착력 향상 및 극한 환경에서의 씰런트 터짐 불량 방지를 위함이다.As such, forming the transparent electrode pattern 113 and the common electrode pattern 101 to have a fine width maximizes the amount of light during UV curing, thereby improving the curing of the conductive seal pattern, thereby improving panel adhesion and sealant in an extreme environment. This is to prevent the burst failure.

이로써, 초가속 조건( 70℃, 90% 이상의 습도 항에서 180시간 가량 경과)시 씰터짐과 같은 이상이 없는 점을 확인할 수 있었다.As a result, it was confirmed that there was no abnormality such as seal rupture under the ultra-accelerated condition (about 70 hours at 70 ° C., humidity of 90% or more).

또한, 공통 전극 패턴만을 미세 패턴으로 하고 그 상부에 일 패턴 형상의 투명 전극 패턴을 구비한 예의 경우, 도전성 씰 패턴의 경화 후 그 접착력이 1.746kgf인 점에 비해, 본 발명의 액정 표시 장치와 같이, 공통 전극 패턴과 투명 전극 패턴을 모두 미세 라인 형상으로 적용시 경화 후 상기 도전성 씰 패턴의 접착력이 1.833kgf로 향상됨을 확인할 수 있었다. In addition, in the case where only the common electrode pattern is a fine pattern and the transparent electrode pattern of one pattern shape is formed thereon, the adhesive strength after curing of the conductive seal pattern is 1.746 kgf, as in the liquid crystal display device of the present invention. When the common electrode pattern and the transparent electrode pattern were all applied in a fine line shape, the adhesive force of the conductive seal pattern was improved to 1.833 kgf after curing.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

도 1은 종래의 액정 표시 장치의 평면도1 is a plan view of a conventional liquid crystal display device

도 2는 도 1의 A 부분의 확대도2 is an enlarged view of a portion A of FIG.

도 3은 도 2의 I~I' 선상의 단면도3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 4는 종래의 액정 표시 장치의 씰터짐을 나타낸 사진4 is a photo showing the seal burst of the conventional liquid crystal display

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도5 is a plan view showing a liquid crystal display of the present invention.

도 6은 도 5의 B 부분의 확대도6 is an enlarged view of a portion B of FIG. 5;

도 7은 도 6의 C 부분의 확대도7 is an enlarged view of a portion C of FIG. 6.

도 8은 도 7의 Ⅱ~Ⅱ' 선상의 단면도FIG. 8 is a cross-sectional view taken along line II-II ′ of FIG. 7.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

100: 제 1 기판 101 : 공통 전극 패턴100: first substrate 101: common electrode pattern

101a: 공통 전극 연결 패턴 111 : 게이트 절연막101a: common electrode connection pattern 111: gate insulating film

112 : 보호막 113 : 투명 전극 패턴112: protective film 113: transparent electrode pattern

115 : 콘택홀 200 : 제 2 기판115: contact hole 200: second substrate

201: 블랙 매트릭스층 202: 오버코트층201: black matrix layer 202: overcoat layer

203 : 공통 전극 250 : 씰 패턴203: common electrode 250: seal pattern

Claims (19)

각각 중앙에 표시 영역과 그 외곽에 비표시 영역이 정의된, 서로 대향된 제 1 기판 및 제 2 기판;A first substrate and a second substrate opposed to each other, each having a display area at a center and a non-display area at an outside thereof; 상기 제 1 기판 상의 표시 영역에 형성된, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;A plurality of gate lines and data lines formed in the display area on the first substrate and defining a plurality of pixel areas crossing each other; 상기 각 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터;A thin film transistor formed at an intersection of each of the gate lines and the data lines; 상기 각 화소 영역에 형성된 화소 전극;Pixel electrodes formed in the pixel areas; 상기 제 2 기판상에 전면 형성된 공통 전극;A common electrode formed entirely on the second substrate; 상기 제 1 기판 또는 제 2 기판의 비표시 영역을 둘러싸는 형상으로 형성되며, 도전성 볼을 포함한 도전성 씰 패턴;A conductive seal pattern formed in a shape surrounding the non-display area of the first substrate or the second substrate and including conductive balls; 상기 도전성 씰 패턴에 대응되어, 상기 제 1 기판 상에, 상기 도전성 씰 패턴 내의 폭 내에, 복수개의 이격된 일 방향의 미세 라인들과, 상기 미세 라인들과 교차하는 방향으로 상기 미세 라인들을 연결하는 공통 라인 연결 패턴을 포함하여 형성된 공통 라인 패턴; Corresponding to the conductive seal pattern, a plurality of fine lines in one direction spaced apart from each other in a width within the conductive seal pattern on the first substrate, and connecting the fine lines in a direction crossing the fine lines. A common line pattern including a common line connection pattern; 상기 미세 라인들 각각의 폭보다 작은 패턴으로, 상기 미세 라인들 각각의 상측에 오버랩하며 접속된 복수개의 투명 전극 패턴; 및A plurality of transparent electrode patterns overlapping and connected to the upper sides of the fine lines in a pattern smaller than the width of each of the fine lines; And 상기 공통 라인 패턴과 투명 전극 패턴 사이의 층간에 개재되며, 상기 미세 라인과 투명 전극 패턴간의 접속부에 콘택홀을 갖는 절연막을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.And an insulating layer interposed between the common line pattern and the transparent electrode pattern and having a contact hole at a connection portion between the fine line and the transparent electrode pattern. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 투명 전극 패턴은 상기 미세 라인의 길이 방향의 일부 길이에 대응되어 형성된 것을 특징으로 하는 액정 표시 장치.The transparent electrode pattern is a liquid crystal display, characterized in that formed corresponding to the partial length of the length direction of the fine line. 삭제delete 삭제delete 제 1항에 있어서,The method of claim 1, 상기 공통 라인 패턴은 상기 게이트 라인과 동일층에, 동일한 차광 금속으로 형성된 것을 특징으로 하는 액정 표시 장치.And the common line pattern is formed of the same light blocking metal on the same layer as the gate line. 제 1항에 있어서,The method of claim 1, 상기 투명 전극 패턴은 상기 화소 전극과 동일층에, 동일한 투명 전극으로 이루어진 것을 특징으로 하는 액정 표시 장치. And the transparent electrode pattern is formed of the same transparent electrode on the same layer as the pixel electrode. 제 1항에 있어서,The method of claim 1, 상기 콘택홀은 각 미세 라인에 대해 복수개 구비된 것을 특징으로 하는 액정 표시 장치.A plurality of contact holes are provided for each fine line. 제 1항에 있어서,The method of claim 1, 상기 미세 라인들은 5~50㎛의 폭과 5~50㎛의 간격이 이격되어 형성된 것을 특징으로 하는 액정 표시 장치.The fine lines are formed by separating the width of 5 ~ 50㎛ and the interval of 5 ~ 50㎛. 제 1항에 있어서,The method of claim 1, 상기 도전성 씰 패턴은 광 경화성 수지를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.The conductive seal pattern comprises a photocurable resin, characterized in that the liquid crystal display device. 제 1항에 있어서,The method of claim 1, 상기 도전성 씰 패턴의 대응되는 상기 제 2 기판 상에 블랙 매트릭스층이 더 형성된 것을 특징으로 하는 액정 표시 장치.And a black matrix layer is further formed on the corresponding second substrate of the conductive seal pattern. 각각 중앙에 표시 영역과 그 외곽에 비표시 영역이 정의되는 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate each having a display area at a center and a non-display area at an outside thereof; 상기 제 1 기판 상의 표시 영역에, 서로 교차하여 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터를 형성하고, 상기 제 1 기판 상의 비표시 영역에 대응되어, 복수개의 이격된 일 방향의 미세 라인들과, 상기 미세 라인들과 교차하는 방향으로 상기 미세 라인들을 연결하는 공통 라인 연결 패턴을 포함하는 공통 라인 패턴을 형성하는 단계;A plurality of gate lines and data lines defining a plurality of pixel regions that cross each other and a thin film transistor formed at an intersection of each of the gate lines and the data lines in a display region on the first substrate, and forming the first substrate Forming a common line pattern corresponding to a non-display area of the image, the common line pattern including a plurality of spaced apart fine lines and a common line connection pattern connecting the fine lines in a direction crossing the fine lines; 상기 각 미세 라인에 대해, 미세 라인 상부의 일부를 노출하는 콘택홀을 갖는 절연막을, 상기 공통 라인 패턴 상부에 형성하는 단계;Forming an insulating film on each of the fine lines, the insulating film having a contact hole exposing a portion of an upper portion of the fine line, on the common line pattern; 상기 각 화소 영역에 화소 전극을 형성하고, 상기 미세 라인의 폭보다 작은 패턴으로, 상기 미세 라인과 오버랩하며, 상기 콘택홀을 통해 상기 미세 라인과 각각 접속된 복수개의 투명 전극 패턴을 형성하는 단계;Forming a pixel electrode in each of the pixel regions, and forming a plurality of transparent electrode patterns overlapping the fine lines and connected to the fine lines through the contact holes, respectively, in a pattern smaller than the width of the fine lines; 상기 제 2 기판상에 전면 공통 전극을 형성하는 단계;Forming a front common electrode on the second substrate; 상기 제 1 기판 또는 제 2 기판에 비표시 영역며, 폭 내에 상기 복수개의 미세 라인을 커버하는 형상으로, 도전성 볼을 포함한 도전성 씰 패턴을 형성하는 단계; Forming a conductive seal pattern including conductive balls in a non-display area on the first substrate or the second substrate and covering the plurality of fine lines within a width thereof; 상기 제 1 기판 또는 제 2 기판에 액정층을 형성하고, 상기 제 1, 제2 기판을 합착하는 단계; 및Forming a liquid crystal layer on the first substrate or the second substrate, and bonding the first and second substrates together; And 상기 제 1 기판의 하측에서 자외선 광을 조사하여 상기 도전성 씰 패턴을 경화하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And irradiating ultraviolet light from the lower side of the first substrate to cure the conductive seal pattern. 삭제delete 제 12항에 있어서,13. The method of claim 12, 상기 투명 전극 패턴을 형성하는 단계는, 상기 공통 라인 패턴의 길이 방향의 일부 길이에 대응되어 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The forming of the transparent electrode pattern may be performed in correspondence with a partial length in a length direction of the common line pattern. 삭제delete 제 12항에 있어서,13. The method of claim 12, 상기 도전성 씰을 경화하는 단계는, 상기 미세 라인들이 형성되지 않은 영역을 통해 자외선 광을 투과시켜 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법. Hardening the conductive seal may include transmitting ultraviolet light through a region where the fine lines are not formed. 제 12항에 있어서,13. The method of claim 12, 상기 제 2 기판을 준비하는 단계는,Preparing the second substrate, 상기 제 2 기판 상의 표시 영역의 상기 게이트 라인과 데이터 라인 및 박막 트랜지스터와 상기 비표시 영역에 대응하여 블랙 매트릭스층을 형성하는 단계; 및Forming a black matrix layer corresponding to the gate line, the data line, the thin film transistor, and the non-display area of the display area on the second substrate; And 상기 표시 영역에 적어도 화소 영역에 대응하여 컬러 필터층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a color filter layer in the display area corresponding to at least the pixel area. 삭제delete 삭제delete
KR1020090096717A 2008-12-24 2009-10-12 Liquid Crystal Display Device and Method for Manufacturing the Same KR101308468B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/633,710 US8681305B2 (en) 2008-12-24 2009-12-08 Liquid crystal display device comprising a common line pattern formed correspond to the conductive seal pattern, a transparent electrode pattern overlapping the common line pattern with an insulating layer interposed there between, the transparent electrode pattern having a width equal to or less than that of the common line pattern
CN2009102539557A CN101762911B (en) 2008-12-24 2009-12-09 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080132990 2008-12-24
KR1020080132990 2008-12-24

Publications (2)

Publication Number Publication Date
KR20100075367A KR20100075367A (en) 2010-07-02
KR101308468B1 true KR101308468B1 (en) 2013-09-16

Family

ID=42637740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096717A KR101308468B1 (en) 2008-12-24 2009-10-12 Liquid Crystal Display Device and Method for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR101308468B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003165A (en) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabrication method thereof
KR20080001061A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003165A (en) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabrication method thereof
KR20080001061A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20100075367A (en) 2010-07-02

Similar Documents

Publication Publication Date Title
US8681305B2 (en) Liquid crystal display device comprising a common line pattern formed correspond to the conductive seal pattern, a transparent electrode pattern overlapping the common line pattern with an insulating layer interposed there between, the transparent electrode pattern having a width equal to or less than that of the common line pattern
US7880854B2 (en) Panel and method for manufacturing the same
US9417485B2 (en) Liquid crystal display device
US8368864B2 (en) Liquid crystal display device with spacer in the sealant
KR100870660B1 (en) A liuquid crystal display device having improved attachment of pannel and a method of fabricating thereof
US7859615B2 (en) Display device having ultraviolet ray transmitting small holes included in a wiring electrode disposed in the peripheral region of the display but not where a seal member is disposed
US20100182530A1 (en) Display cell
JP2008139555A (en) Liquid crystal display device and its manufacturing method
JP5042467B2 (en) Liquid crystal display device and liquid crystal panel
KR100252650B1 (en) Liquid crystal display device
JP4089843B2 (en) Liquid crystal display
KR20040062046A (en) Liquid Crystal Display Device
JP3562786B2 (en) Liquid crystal display device and method of manufacturing the same
KR101308468B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
JP2000338506A (en) Liquid crystal display device and its production
KR101026085B1 (en) Liquid Crystal Panel for Liquid Crystal Display Device and method for fabricating the same
JP3297628B2 (en) Liquid crystal display
US20210341806A1 (en) Liquid crystal panel and manufacturing method thereof
KR20070107948A (en) Liquid crystal display device and method for manufacturing the same
WO2010086920A1 (en) Method for manufacturing display device
KR102010850B1 (en) Method for fabricating liquid crystal panel
US20240012301A1 (en) Liquid crystal display device
KR20080051231A (en) Liquid crystal display panel
KR101096715B1 (en) Liquid Crystal Display Device
KR100983594B1 (en) Liquid Crystal Display Device and method for Forming of the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7