KR101149447B1 - 코이닝 장치 - Google Patents

코이닝 장치 Download PDF

Info

Publication number
KR101149447B1
KR101149447B1 KR1020100122264A KR20100122264A KR101149447B1 KR 101149447 B1 KR101149447 B1 KR 101149447B1 KR 1020100122264 A KR1020100122264 A KR 1020100122264A KR 20100122264 A KR20100122264 A KR 20100122264A KR 101149447 B1 KR101149447 B1 KR 101149447B1
Authority
KR
South Korea
Prior art keywords
coining
bump
coating
bumps
unit
Prior art date
Application number
KR1020100122264A
Other languages
English (en)
Inventor
김선문
정회구
김태호
윤주호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100122264A priority Critical patent/KR101149447B1/ko
Application granted granted Critical
Publication of KR101149447B1 publication Critical patent/KR101149447B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

코이닝 장치가 개시된다. 상기 코이닝 장치는, 범프를 코이닝하는 코이닝 장치에 있어서, 상기 범프를 평탄화시키는 코이닝부; 및 상기 범프와 대향하는 상기 코이닝부의 일측에 구비되며, DLC(diamond like carbon)를 포함하는 코팅부를 포함한다.

Description

코이닝 장치{APPARATUS OF COINING}
본 발명은 코이닝 장치에 관한 것이다.
컴퓨터, 노트북, 모바일폰 등의 경우 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되지만, 패키지는 소형화되는 경향으로 연구되고 있다.
이를 실현하기 위하여 핵심 부품으로 사용되는 패키지의 크기는 자연적으로 소형화되는 경향으로 연구되고 있고, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안?연구되고 있다.
이러한 패키지의 크기를 줄이기 위한 방법으로, 동일한 기억 용량의 칩을 사용하면서 패키지의 크기 및 두께를 최소화할 수 있는 기술이 제안된 바 있으며, 이는 통상 플립 칩 패키지(Flip Chip Package)라 통칭된다.
플립 칩 패키지(Flip Chip Package)에 포함되는 인쇄회로기판은 반도체 칩 또는 마더보드 등과 같은 부품과 접속(예를 들면, 플립 칩 접속)하는 단자로서 범프를 포함한다.
범프를 형성하기 위하여, 스크린 인쇄, 디스펜싱, 잉크젯 공법 등을 이용하여 패드의 상면에 도전성 페이스트를 도포한 후, 리플로우 공정을 수행하는 방법을 이용하거나 소형 솔도볼을 부착하는 등 다양한 방법을 이용한다.
범프의 표면이 구 형상으로 형성되면, 반도체 칩 및 소자 실장시 접촉불량이발생된다. 따라서, 범프를 평탄화하는 코인(coin)공정을 위해 코이닝 장치를 사용한다.
그러나, 범프를 평탄화 하는 과정에서, 열과 압력에 의해 범프의 표면 일부가 코이닝 장치에 묻는 현상이 발생하게 된다. 코이닝 장치에 이물질이 묻게 되면 범프 표면이 불균일해져서 조도가 상승되며 범프의 손상이 발생된다. 이에 따라, 범프 외관 불량 및 난반사 등으로 인해 범프 수율이 저하된다.
본 발명은 범프의 표면이 코이닝 장치에 묻는 것을 감소시켜 범프 표면의 균일화를 상승시킬 수 있는 코이닝 장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 범프를 코이닝하는 코이닝 장치에 있어서, 상기 범프를 평탄화시키는 코이닝부; 및 상기 범프와 대향하는 상기 코이닝부의 일측에 구비되며, DLC(diamond like carbon)를 포함하는 코팅부를 포함하는 코이닝 장치가 제공된다.
또한, 상기 코팅부의 두께는 0.01um 내지 300um일 수 있다.
또한, 상기 코팅부의 경도는 500Hv 내지 3000Hv일 수 있다.
또한, 상기 코팅부의 마찰계수는 1.0이하일 수 있다.
또한, 상기 코팅부의 내열온도는 200℃ 내지 500℃일 수 있다.
본 발명의 실시예에 따르면, 범프 표면의 균일화를 높여, 범프 외관 불량 및 난반사를 감소시킴으로써, 범프 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 코이닝장치를 도시한 도면.
도 2는 코이닝 공정에 의해 변화된 범프를 도시한 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 코이닝 장치의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 코이닝 장치를 도시한 도면이고, 도 2는 코이닝 공정에 의해 변화된 범프를 도시한 도면이다.
도 1 및 도 2를 참조하면, 인쇄회로기판(10)의 범프(13)를 코이닝(coining)하는 코이닝 장치(100)는 코이닝부(110)와 코팅부(120)를 포함한다. 범프(11)는 코이닝 공정에 의해 구형의 표면이 평탄화된다.
코이닝부(110)는 범프(13)를 평탄화시킨다. 범프(13)와 대향하는 코이닝부(110)의 저면은 평평하게 형성될 수 있다. 절연층(11)의 표면에 돌출된 범프(13)의 표면을 평탄화 시키는 코이닝부(110)는 하나의 판형상으로 형성될 수 있으며 다수의 범프(13)를 한번에 커버하여 복수의 범프(13)를 동시에 가압할 수 있다.
코이닝부(110)는 상하 이동할 수 있으며, 인쇄회로기판(10)이 코이닝부(110)의 하부에 배치되면 코이닝부(110)가 범프(13)를 향하여 하부로 이동하여 고온의 상태에서 범프(13)를 가압하게 된다. 코이닝부(110)의 가압이 완료되면 다시 상부로 이동할 수 있다. 코이닝부(110)에 의해 코이닝 작업이 완료되면 표면이 평평한 범프(15)가 형성될 수 있다.
범프(13)를 평탄화할 때, 범프(13)의 표면이 코이닝부(110)에 묻어나는 것을 감소시키도록 코팅부(120)가 코이닝부(110)의 일측에 구비된다.
코팅부(120)는 범프(13)와 대향하는 코이닝부(110)의 일측에 구비되며, DLC(diamond like carbon)를 포함한다. 코팅부(120)는 코이닝부(110)의 일면에 DLC로 코팅되어 형성될 수 있다.
코팅부(120)는 낮은 마찰계수를 가지는 카본의 윤활특성에 따른 이형성을 확보하여 코이닝부(110)에 범프가 묻는 것을 감소시킬 수 있다.
DLC코팅의 비용 및 기술상의 한계에 따라, 코팅부(120)의 두께는 0.01um 내지 300um일 수 있다. 특히, 코팅부(120)의 두께는 0.1um ~ 10um일 수 있다. 코팅부(120)의 두께가 0.1um이하인 경우 DLC코팅이 어렵게 되며, 10um이상으로 코팅이 되는 경우 비용이 크게 상승될 수 있다.
코팅부(120)의 경도는 500Hv 내지 3000Hv일 수 있다. 코팅부(120)의 경도가 500Hv 이하인 경우 코팅부(120)에 범프가 묻어날 수 있으며, 코팅부(120)의 경도가 500Hv이상으로 형성되어 범프의 재연마 비용을 절감할 수 있다. 3000Hv이상으로 코팅부(120)의 경도를 형성하는 것은 고비용이 발생될 수 있으며, 기술의 한계가 따를 수 있다.
코팅부(120)의 마찰계수는 1.0이하 일 수 있다. 특히 코팅부(120)의 마찰계수는 0.1 내지 0.2일 수 있다. 코팅부(120)는 낮은 마찰계수를 가짐으로써, 코이닝 작업을 반복적으로 하게 됨에 따라 점차 오염되는 코이닝부(110)의 이물질을 용이하게 제거할 수 있다.
코팅부(120)의 내열온도는 200℃ 내지 500℃일 수 있다. 코팅부(120)의 내열온도가 200℃이하인 경우 고온에서 범프를 코이닝하는 것이 어렵게 된다.
이와 같은 실시예에 따른 코이닝 장치는 범프의 표면이 코이닝 장치에 묻는 것을 것을 감소시켜 범프 표면의 균일화를 상승시킬 수 있으므로, 범프 표면의 균일화를 높여, 범프 외관 불량 및 난반사를 감소시킴으로써, 범프 수율을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
100: 코이닝 장치
110: 코이닝부
120: 코팅부

Claims (5)

  1. 범프를 코이닝하는 코이닝 장치에 있어서,
    상기 범프를 평탄화시키는 코이닝부; 및
    상기 범프와 대향하는 상기 코이닝부의 일측에 구비되며, DLC(diamond like carbon)를 포함하는 코팅부를 포함하며,
    상기 코팅부의 내열온도는 200℃ 내지 500℃인 것을 특징으로 하는 코이닝 장치.
  2. 제1항에 있어서,
    상기 코팅부의 두께는 0.01um 내지 300um인 것을 특징으로 하는 코이닝 장치.
  3. 제1항에 있어서,
    상기 코팅부의 경도는 500Hv 내지 3000Hv 인 것을 특징으로 하는 코이닝 장치.
  4. 제1항에 있어서,
    상기 코팅부의 마찰계수는 1.0이하인 것을 특징으로 하는 코이닝 장치.
  5. 삭제
KR1020100122264A 2010-12-02 2010-12-02 코이닝 장치 KR101149447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122264A KR101149447B1 (ko) 2010-12-02 2010-12-02 코이닝 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122264A KR101149447B1 (ko) 2010-12-02 2010-12-02 코이닝 장치

Publications (1)

Publication Number Publication Date
KR101149447B1 true KR101149447B1 (ko) 2012-05-24

Family

ID=46272600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122264A KR101149447B1 (ko) 2010-12-02 2010-12-02 코이닝 장치

Country Status (1)

Country Link
KR (1) KR101149447B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104660A (ko) * 2000-05-09 2001-11-26 오구찌 구니히코 비정질 경질 탄소막, 기계부품, 및 비정질 경질 탄소막의제조방법
JP2005276861A (ja) 2004-03-22 2005-10-06 Kyocera Corp 配線基板の製造方法
JP2006210414A (ja) 2005-01-25 2006-08-10 Seiko Epson Corp バンプレベリング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104660A (ko) * 2000-05-09 2001-11-26 오구찌 구니히코 비정질 경질 탄소막, 기계부품, 및 비정질 경질 탄소막의제조방법
JP2005276861A (ja) 2004-03-22 2005-10-06 Kyocera Corp 配線基板の製造方法
JP2006210414A (ja) 2005-01-25 2006-08-10 Seiko Epson Corp バンプレベリング装置

Similar Documents

Publication Publication Date Title
US8035213B2 (en) Chip package structure and method of manufacturing the same
US8497587B2 (en) Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
US7638881B2 (en) Chip package
US10015888B2 (en) Interconnect joint protective layer apparatus and method
US9155205B2 (en) Electronic device and fabrication method thereof
CN102956589B (zh) 半导体封装结构的制法
TWI570857B (zh) 封裝結構及其製法
TW200812038A (en) Semiconductor package and the method for fabricating thereof
US20230245902A1 (en) Stack package and methods of manufacturing the same
KR20090078543A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US10256216B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
KR101149447B1 (ko) 코이닝 장치
US20060281223A1 (en) Packaging method and package using the same
CN110476236A (zh) 安装装置以及安装系统
US6612024B1 (en) Method of mounting a device to a mounting substrate
KR101156860B1 (ko) 기판용 코인 헤드
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
US20090108448A1 (en) Metal pad of semiconductor device
TWI555142B (zh) 半導體封裝結構及其製造方法
EP2498284A2 (en) Method of fabricating a semiconductor package
TWM467960U (zh) 智慧卡之貼卡
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
US20090111221A1 (en) Fabrication method of semiconductor device
US20210134725A1 (en) High density pillar interconnect conversion with stack to substrate connection
CN107123633A (zh) 封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8