KR101144287B1 - 나노선을 포함하는 전자소자의 제조방법 - Google Patents

나노선을 포함하는 전자소자의 제조방법 Download PDF

Info

Publication number
KR101144287B1
KR101144287B1 KR1020110017828A KR20110017828A KR101144287B1 KR 101144287 B1 KR101144287 B1 KR 101144287B1 KR 1020110017828 A KR1020110017828 A KR 1020110017828A KR 20110017828 A KR20110017828 A KR 20110017828A KR 101144287 B1 KR101144287 B1 KR 101144287B1
Authority
KR
South Korea
Prior art keywords
nanowire
thin film
electronic device
organic
nanowires
Prior art date
Application number
KR1020110017828A
Other languages
English (en)
Inventor
하정숙
신건철
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020110017828A priority Critical patent/KR101144287B1/ko
Application granted granted Critical
Publication of KR101144287B1 publication Critical patent/KR101144287B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상에 유기 또는 무기 박막을 형성하는 단계; 상기 유기 또는 무기 박막 상에 패터닝된 나노선을 전이하는 단계; 상기 나노선의 양 끝단에 금속을 형성하는 단계; 상기 금속 상에 포토레지스트를 형성하는 단계; 및 상기 나노선의 하부에 위치하는 유기 또는 무기 박막을 반응 가스 또는 식각액으로 식각하여 떠있는 나노선을 형성하는 단계를 포함하고, 상기 반응 가스 또는 식각액은 상기 유기 또는 무기 박막만을 선택적으로 식각하는 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법에 관한 것이다.

Description

나노선을 포함하는 전자소자의 제조방법{method for fabricating electronic device comprising nanowire}
본 발명은 나노선을 포함하는 전자소자의 제조방법에 관한 것이다. 본 발명은 한국연구재단의 중견연구자지원_도약연구 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 20100018932, 과제명: SiP(System in Package) 소자 응용을 위한 상향식(bottom-up) 다층 패터닝 공정]
나노선은 1차원 소재로서 다른 2차원이나 3차원 소재에 비해 부피 대비 표면적의 비가 매우 크다. 나노선의 표면 특성이 나노선 전체의 전기적, 물리적, 구조적 특성을 대변하게 되는 것으로 알려져 있다. 따라서 나노선은 각종 가스 센서를 포함하는 화학 센서로 주로 이용되고 있으며, 표면적이 가장 두드러지는, 띄워진 구조가 각광을 받고 있다.
기존에는 나노선을 띄우기 위하여 바닥이 깎여진 구조를 이용하여 나노선을 측면으로 성장하여 만들거나, 전기영동(electrophoresis)법, 또는 무작위로 뿌린 나노선이 바닥이 깎여진 구조에 걸치도록 유도하여 제작하는 방법을 사용하였다. 여기서, 나노선이 측면으로 성장하는 방법은 나노선과 전극 사이에 접촉 특성이 좋은 장점이 있으나, 나노선의 성장 방향을 제어하기가 힘들고 고온 성장으로 인해 공정의 온도제한이 있어 응용성에 한계가 있다. 전기영동법과 무작위로 뿌리는 방법은 전극과의 접촉특성이 좋지 않아 전극을 이중으로 사용하고 나노선을 솔루션 형태로 구성해야 하는 한계가 있다. 특히 무작위로 뿌리는 경우에는 면적 대비 효율성 및 공정성이 급격하게 감소하게 된다.
따라서 효율성 및 공정성이 우수한 떠있는 나노선을 포함하는 전자소자의 개발이 요구되고 있다.
본 발명의 목적은 나노선의 고유한 전기적 특성을 살리면서 쉽고 간단한 방법으로 떠있는 나노선을 제조할 수 있는, 나노선을 포함하는 전자소자의 제조방법을 제공하는 것이다.
본 발명은 기판 상에 유기 또는 무기 박막을 형성하는 단계; 상기 유기 또는 무기 박막 상에 패터닝된 나노선을 전이하는 단계; 상기 나노선의 양 끝단에 금속을 형성하는 단계; 상기 금속 상에 포토레지스트를 형성하는 단계; 및 상기 나노선의 하부에 위치하는 유기 또는 무기 박막을 반응 가스 또는 식각액으로 식각하여 떠있는 나노선을 형성하는 단계를 포함하고, 상기 반응 가스 또는 식각액은 유기 또는 무기 박막만을 선택적으로 식각하는 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명은 상기 유기 박막이 폴리비닐 피롤리돈, 폴리메타크릴레이트 및 폴리이미드로 이루어진 군에서 선택되는 1종 또는 2종 이상으로 형성된 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명은 상기 무기 박막이 실리콘 산화막, 실리콘 질화막, 산화알루미늄막 및 이들의 이중막으로 이루어진 군에서 선택되는 1종인 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명은 상기 나노선이 ZnO, SnO2, In2O3, Ga2O3, CuO, TiO2, VO2, MoO3, NiO, SrTiO3, Fe2O3, WO3, Au, Cu, Ag 및 Pt로 이루어진 군에서 선택되는 1종 또는 2종 이상을 포함하는 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명은 상기 반응 가스가 산소 플라즈마 가스인 것을 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명은 상기 식각액이 불산, BOE(Buffered Oxide Etchant) 및 알칼리성 아미노프록시트리에톡시실레인(APTES) 용액으로 이루어진 군에서 선택되는 1종 이상이 나노선을 포함하는 전자소자의 제조방법을 제공한다.
본 발명의 전자소자의 제조방법은 나노선의 고유한 전기적 특성을 살리면서 쉽고 간단하게, 떠있는 나노선을 제조할 수 있다.
도 1은 본 발명의 일실시예에 따른 나노선을 포함하는 전자소자의 제조방법을 도시한 것이다.
도 2는 실시예1에서, PI 박막을 제거하기 전의 단면을 나타낸 SEM 사진이다.
도 3은 실시예1에서, PI 박막을 제거한 후의 단면을 나타낸 SEM 사진이다.
도 4는 실시예1에서, PI 박막을 제거하기 전 후의 단면을 나타낸 AFM 사진이다.
이하, 본 발명에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 나노선을 포함하는 전자소자의 제조방법을 도시한 것이다.
도 1을 참조하면, 본 발명의 나노선을 포함하는 전자소자의 제조방법은 기판 상에 유기 또는 무기 박막을 형성하는 단계를 포함한다.
상기 기판(100)은 반도체 장치 또는 평판표시장치에 이용되는 기판이라면 특별히 한정하지 않고, 예를 들면, 실리콘, 유리, 금속, 고분자 등 다양한 종류의 기판을 이용할 수 있다. 만약 실리콘 기판을 이용한다면, 자연스럽게 기판 표면에 실리콘산화막이 형성될 수도 있다.
상기 유기 박막은 반도체 장치 또는 평판표시장치에 이용되는 것이라면 특별히 한정하지 않고, 예를 들면, 폴리비닐 피롤리돈, 폴리메타크릴레이트, 폴리이미드 등으로부터 형성된 막을 들 수 있다.
상기 유기 박막은 스핀코팅, 딥코팅, 바코팅 또는 솔벤트 캐스팅과 같은 공지된 방법으로 형성될 수 있다.
상기 무기 박막도 반도체 장치 또는 평판표시장치에 이용되는 것이라면 특별히 한정하지 않고, 예를 들면, 실리콘 산화막, 실리콘 질화막, 산화알루미늄막 등을 들 수 있다.
상기 무기 박막은 화학기상증착법, 물리기상증착법, 스퍼터링법 등을 이용하여 형성될 수 있다.
그리고 상기 유기 또는 무기 박막(110)은 단일층 또는 다중층일 수 있고, 두께는 300~1,500㎚인 것이 바람직하다.
이어서, 본 발명의 나노선을 포함하는 전자소자의 제조방법은 상기 유기 또는 무기 박막 상에 패터닝된 나노선을 전이하는 단계를 포함한다.
상기 나노선(120)은 반도체 장치 또는 평판표시장치에 이용되는 것이라면 특별히 한정하지 않고, 예를 들면, 금속산화물계 나노선, 금속계 나노선 등을 들 수 있다.
상기 금속산화물계 나노선의 예를 들면, ZnO, SnO2, In2O3, Ga2O3, CuO, TiO2, VO2, MoO3, NiO, SrTiO3, Fe2O3, 및 WO3로 이루어진 나노선 등을 들 수 있고, 상기 금속계 나노선의 예를 들면, Au, Cu, Ag, Pt로 이루어진 나노선 등을 들 수 있다.
상기 나노선은 금속나노입자 또는 금속산화물나노입자의 결합으로 이루어질 수도 있다.
상기 나노선의 평균 직경은 50~3,000㎚인 것이 바람직하다. 상술한 범위를 만족하면, 나노선을 포함하는 전자소자가 센서일 경우, 감도와 선택성이 높은 고감도 센서로 활용될 수 있다.
상기 나노선(120)은 슬라이딩 트랜스퍼 기법(sliding transfer technique)을 이용하여 전이하는 것이 바람직하다.
상기 슬라이딩 트랜스퍼 기법에 대하여 보다 상세하게 설명하면, 나노선을 기판 위에 올려놓은 뒤 일정 무게를 위에서 준 후 접촉해 있는 기판을 기판과 평행한 방향으로 천천히 당겨주어 기판에 나노선을 전이 시켜주는 것을 말한다. 이러한 과정을 반복하면, 기판에 비어있는 공간이 없이 나노선이 전이될 수 있다.
이어서, 본 발명의 나노선을 포함하는 전자소자의 제조방법은 상기 나노선의 양 끝단에 금속을 형성하는 단계를 포함한다.
이때, 상기 나노선(120)의 양끝단 사이의 간격은 일반적인 반도체층의 채널길이인 것이 바람직하고, 예를 들면 3~5㎛일 수 있다.
상기 금속(130)은 반도체 장치 또는 평판표시장치에서 전극으로 이용하는 것이라면 특별히 한정하지 않고, 예를 들면, 백금(Pt), 금(Au), 팔라듐(Pd), 이리듐(Ir), 은(Ag), 루테늄(Ru), 니켈(Ni), 스테인리스 스틸(STS), 알루미늄(Al), 몰리브데늄(Mo), 크롬(Cr), 구리(Cu), 티타늄(Ti), 텅스텐(W), ITO(In doped SnO2) 및 FTO(F doped SnO2)로 이루어진 군에서 선택되는 1종 또는 2종을 이용할 수 있다.
상기 금속(130)은 반도체 장치 또는 평판표시장치의 전극 형성방법을 이용하는 것이라면 특별히 한정하지 않으나, 스퍼터링으로 금속층을 형성한 후, 식각하여 형성하는 것이 바람직하다.
상기 금속(130)은 단일층 또는 다중층일 수 있다.
상기 금속(130)은 센서 전극 또는 소오스/드레인 전극일 수 있다.
이어서, 본 발명의 나노선을 포함하는 전자소자의 제조방법은 상기 금속 상에 포토레지스트를 형성하는 단계를 포함한다.
상기 포토레지스트(140)는 반도체 장치 또는 평판표시장치에서 이용되는 것이라면 특별히 한정하지 않고, 바람직하게는 포지티브 포토레지스트를 이용하는 것이 좋다. 상기 포지티브 포토레지스트는 당업계에서 일반적으로 사용되는 것을 제한 없이 사용할 수 있으며, 예를 들면 알칼리 가용성 수지, 감광성 화합물, 용매 등으로 구성된 것을 이용할 수 있다.
이때, 상기 알칼리 가용성 수지는 당업계에서 이용되는 것이라면 특별히 한정하지 않으며, 예를 들면, 노볼락계 수지, 폴리비닐알코올, 폴리비닐알킬에테르, 스티렌과 아크릴산의 공중합체, 메타크릴산과 메타크릴산 알킬에스테르와의 공중합체, 히드록시스티렌의 공중합체, 폴리비닐히드록시벤조에이트, 폴리비닐히드록시벤젠으로 등을 이용할 수 있다.
상기 감광성 화합물도 당업계에서 이용되는 것이라면 특별히 한정하지 않으며, 예를 들면 히드록시기를 갖는 페놀성 화합물과 퀴논디아지드 술폰산 화합물의 에스테르 화합물 등을 이용할 수 있다.
상기 용매도 당업계에서 이용되는 것이라면 특별히 한정하지 않으며, 예를들면, 에틸셀로솔브 아세테이트, 메틸셀로솔브 아세테이트 및 프로필렌 글리콜 모노메틸 에테르 아세테이트와 같은 글리콜 에테르 에스테르; 프로필렌 글리콜 모노메틸 에테르와 같은 글리콜 에테르; 에틸 락테이트, 부틸 아세테이트, 아밀 아세테이트 및 에틸 피루베이트와 같은 에스테르; 아세톤, 메틸 이소부틸 케톤, 2-헵타논 및 시클로헥사논과 같은 케톤; γ-부티로락톤과 같은 시클릭 에스테르; 3-메톡시-1-부탄올 등과 같은 알코올 등을 이용할 수 있다.
상기 포토레지스트의 형성방법도 반도체 또는 평판표시장치의 공정에서 사용되는 방법이라면 특별히 한정하지 않으며, 예컨대 스핀코팅법 등을 이용할 수 있다.
상기 포토레지스트를 상기 금속 상에만 형성하는 것은 공지된 포토리소그래피 공정을 수행하면 되므로, 설명은 생략한다.
이어서, 본 발명의 나노선을 포함하는 전자소자의 제조방법은 상기 나노선의 하부에 위치하는 유기 또는 무기 박막을 반응 가스 또는 식각액으로 식각하여 떠있는 나노선을 형성하는 단계를 포함하고, 상기 반응 가스 또는 식각액은 상기 유기 또는 무기 박막만을 선택적으로 식각한다.
여기서, 상기 반응 가스 또는 식각액은 나노선은 전혀 식각하지 않으면서, 상기 유기 또는 무기 박막만을 식각해야 한다.
일반적으로 반응 가스는 유기 박막을 식각하고, 식각액은 무기 박막을 식각하나, 상기 조건을 만족한다면 특별히 한정하지 않는다.
상기 반응 가스은 유기 박막을 식각할 수 있는 산소 플라즈마 가스인 것이 바람직하다.
상기 식각액의 예로는 무기 박막을 식각할 수 있는 불산, BOE(Buffered Oxide Etchant), 알칼리성 아미노프록시트리에톡시실레인(APTES) 용액인 것이 바람직하다.
한편, 도 1의 왼쪽 하부 도면에서 부호 150은 상기 나노선(120)의 하부에 유기 또는 무기 박막이 제거된 영역을 의미한다.
본 발명에서, 나노선을 포함하는 전자소자는 PN 접합 다이오드, 전계효과트랜지스터, CMOS 등일 수 있다.
이하에서, 실시예를 통하여 본 발명을 보다 상세히 설명한다. 그러나, 하기의 실시예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실시예에 의하여 한정되는 것은 아니다. 하기의 실시예는 본 발명의 범위 내에서 당업자에 의해 적절히 수정 또는 변경될 수 있다.
실시예1: 떠있는 나노선을 포함하는 전계효과트랜지스터의 제조
실리콘 기판 상에 구리로 게이트 전극을 형성하였다. 상기 게이트 전극 상에 300㎚ 두께의 폴리이미드막을 형성하였다. 보다 상세하게는 상기 폴리이미드막은 폴리아믹산 용액(알드리치사)과 이의 베이스 용액(1-메틸-2-피롤리디논 및 아로마틱 하이드로카본 용액이 8:2로 혼합된 혼합물, 알드리치)를 3:1의 중량비로 혼합한 용액을, 실리콘 기판 상에 30초 동안 500rpm, 1분 동안 4000rpm으로 스핀코팅한 후, 3분 동안 95℃, 10분 동안 150℃에서 열처리한 후, 아르곤 분위기에서 2시간 동안 250℃에서 경화시켜 형성하였다.
이어서, 상기 폴리이미드막 상에 화학기상증착법으로 합성된 SnO2나노선을 슬라이딩 트랜스퍼 기법을 이용하여 전이하였다. 이때, SnO2나노선은 홈-메이드 로에서 기상-액체-고체 메카니즘을 갖는 화학기상증착법으로 성장되었고, 이때, 온도는 750℃이고, 산소 유동률은 0.5sccm이고, 5㎚ 두께의 Au 필름 촉매를 이용하였다. SnO2나노선이 전이되는 압력은 1.0kg/㎠이고, 스피드는 20㎜/min이었다.
이어서, SnO2나노선의 양끝단에 금을 증착법을 이용하여 소오스/드레인 전극으로 형성하였다. 이때, 상기 소오스/드레인 전극 사이의 간격은 5 ㎛이었다. 이를 도 2 및 도 4(위)에 나타내었다.
이어서, 상기 소오스/드레인 전극 상에 포토레지스트(AZ5214, AZ Electronic Materials Inc.)를 형성하였다.
이어서, 산소 플라즈마 가스를 이용하여, 상기 폴리이미드막을 식각하였다. 이를 도 3 및 도 4(아래)에 나타내었다.
여기서, 도 4는 고분자 박막이 제거되었는지 정량적으로 확인하기 위한 것으로, 나노선이 바닥으로부터 어느 정도 높이에 있는지를 나타낸 것이다. 물질의 표면과 원자력현미경의 팁 사이에 존재하는 반데르발스 힘을 측정하여 물질의 표면과 팁 사이에 거리를 계산하였고, 이를 이미지화하였다.
도 4에서 위의 그림은 박막을 제거하기 전에 나노선이 주위로부터 어느 정도 높이를 갖는가를 측정하였고 이는 약 50~100㎚ 정도의 두께로 나타났으며, 이 수치는 상기 나노선의 두께와 비슷한 수치이다.
도 4의 아래쪽 그림은 박막을 식각한 후에 나노선이 주위로부터 어느 정도 높이를 갖는가를 측정한 결과인데, 이는 약 200~400㎚ 정도의 두께로 나타났으며, 이 수치와 박막 제거 전 수치의 차이 약 200~300㎚는 제거한 박막의 두께 300㎚와 어느 정도 일치하는 것으로 볼 수 있다.
따라서 나노선 아래의 폴리이미드 박막이 선택적으로 제거되었다는 것을 정량적으로 확인할 수 있다.

Claims (6)

  1. 기판 상에 유기 또는 무기 박막을 형성하는 단계;
    상기 유기 또는 무기 박막 상에 패터닝된 나노선을 전이하는 단계;
    상기 나노선의 양 끝단에 금속을 형성하는 단계;
    상기 금속 상에 포토레지스트를 형성하는 단계; 및
    상기 나노선의 하부에 위치하는 유기 또는 무기 박막을 반응 가스 또는 식각액으로 식각하여 떠있는 나노선을 형성하는 단계를 포함하고,
    상기 반응 가스 또는 식각액은 상기 유기 또는 무기 박막만을 선택적으로 식각하는 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.
  2. 청구항 1에 있어서,
    상기 유기 박막은 폴리비닐 피롤리돈, 폴리메타크릴레이트 및 폴리이미드로 이루어진 군에서 선택되는 1종 또는 2종 이상으로 형성된 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.
  3. 청구항 1에 있어서,
    상기 무기 박막은 실리콘 산화막, 실리콘 질화막, 산화알루미늄막 및 이들의 이중막으로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.
  4. 청구항 1에 있어서,
    상기 나노선은 ZnO, SnO2, In2O3, Ga2O3, CuO, TiO2, VO2, MoO3, NiO, SrTiO3, Fe2O3, WO3, Au, Cu, Ag 및 Pt로 이루어진 군에서 선택되는 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.
  5. 청구항 1에 있어서,
    상기 반응 가스는 산소 플라즈마 가스인 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.
  6. 청구항 1에 있어서,
    상기 식각액은 불산, BOE(Buffered Oxide Etchant) 및 알칼리성 아미노프록시트리에톡시실레인(APTES) 용액으로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 나노선을 포함하는 전자소자의 제조방법.

KR1020110017828A 2011-02-28 2011-02-28 나노선을 포함하는 전자소자의 제조방법 KR101144287B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110017828A KR101144287B1 (ko) 2011-02-28 2011-02-28 나노선을 포함하는 전자소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110017828A KR101144287B1 (ko) 2011-02-28 2011-02-28 나노선을 포함하는 전자소자의 제조방법

Publications (1)

Publication Number Publication Date
KR101144287B1 true KR101144287B1 (ko) 2012-05-11

Family

ID=46271793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017828A KR101144287B1 (ko) 2011-02-28 2011-02-28 나노선을 포함하는 전자소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101144287B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037409A (ko) * 2000-11-14 2002-05-21 오길록 수평 탄소 나노튜브를 구비하는 전자소자 및 그 제조 방법
KR100593835B1 (ko) 2004-12-29 2006-06-28 학교법인고려중앙학원 촉매의 패터닝을 통한 ＺｎＯ 나노선의 측면성장방법
US20100327956A1 (en) 2009-06-30 2010-12-30 Nokia Corporation Graphene device and method of fabricating a graphene device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037409A (ko) * 2000-11-14 2002-05-21 오길록 수평 탄소 나노튜브를 구비하는 전자소자 및 그 제조 방법
KR100593835B1 (ko) 2004-12-29 2006-06-28 학교법인고려중앙학원 촉매의 패터닝을 통한 ＺｎＯ 나노선의 측면성장방법
US20100327956A1 (en) 2009-06-30 2010-12-30 Nokia Corporation Graphene device and method of fabricating a graphene device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
나준홍 외 9인, "Degradation pattern of Sn02 nano wire field effect transistor", 2010 IOP Publishing Nanotechnology 21 *

Similar Documents

Publication Publication Date Title
EP3640374A1 (en) Stretchable crystalline semiconductor nanowire and preparation method thereof
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US10283629B2 (en) Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
Kim et al. Transparent flexible nanoline field-effect transistor array with high integration in a large area
US20100044212A1 (en) Vertically standing ionic polymer-metal composite
KR101332306B1 (ko) 프리스탠딩 나노 박막 제조방법
US9670061B1 (en) Flexible electronics for wearable healthcare sensors
CN105271103B (zh) 一种纳米结构阵列及其制备方法和用途
CN100495647C (zh) 采用正性电子抗蚀剂制备金属纳米电极的方法
TW201105571A (en) Method for fabricating hollow nanotube structure
CN101350364B (zh) 一种纳米氧化锌场效应晶体管的制作方法
KR101651108B1 (ko) 센서용 전극의 제조방법 및 이에 따라 제조되는 센서
CN109859882B (zh) 一种柔性透明金属导电薄膜及其制备方法
US9053941B2 (en) Photolithographically defined contacts to carbon nanostructures
DE112012001813T5 (de) Mikromechanische Silicid-Einheit und Verfahren zum Herstellen derselben
CN102180440A (zh) 一种微纳机电器件中纳米间隙电极的制备方法
KR101144287B1 (ko) 나노선을 포함하는 전자소자의 제조방법
KR20100120940A (ko) 자기조립단분자층을 이용한 박막트랜지스터의 제조 방법
KR20180012387A (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
KR20130107143A (ko) 나노 패턴이 형성된 정공 추출층을 포함한 플렉서블 유기태양전지 제조방법 및 이에 의해 제조된 플렉서블 유기태양전지
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
Lee et al. Recrystallized NaCl from thin film to nano-/microsized sacrificial crystal for metal nanostructures
KR101327310B1 (ko) 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법
CN107978662B (zh) 一种氮化镓纳米孔洞的制备方法
TWI627044B (zh) 金屬零件的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 8