KR101133513B1 - Inter-metal layer dielectric formming method - Google Patents

Inter-metal layer dielectric formming method Download PDF

Info

Publication number
KR101133513B1
KR101133513B1 KR1020050044866A KR20050044866A KR101133513B1 KR 101133513 B1 KR101133513 B1 KR 101133513B1 KR 1020050044866 A KR1020050044866 A KR 1020050044866A KR 20050044866 A KR20050044866 A KR 20050044866A KR 101133513 B1 KR101133513 B1 KR 101133513B1
Authority
KR
South Korea
Prior art keywords
fsg
metal
layer
forming
plasma deposition
Prior art date
Application number
KR1020050044866A
Other languages
Korean (ko)
Other versions
KR20060122412A (en
Inventor
김명식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050044866A priority Critical patent/KR101133513B1/en
Publication of KR20060122412A publication Critical patent/KR20060122412A/en
Application granted granted Critical
Publication of KR101133513B1 publication Critical patent/KR101133513B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자내에서 배선으로 사용되는 메탈 라인 간의 유전층(dielectric)의 스트레스를 완화시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device capable of alleviating the stress of a dielectric layer between metal lines used as wiring in a semiconductor device.

본 발명의 메탈 레이어간 절연층 형성 방법은, 메탈 라인이 완성된 메탈 레이어 상부로 고밀도 플라즈마 증착법으로 FSG(Fluorinated Silicide Glass)를 증착하는 단계(S120); 증착된 FSG를 평탄화시키는 단계(S140); 및 일반 플라즈마 증착법(PE-CVD)으로 FSG를 증착하는 단계(S160)를 포함한다.Method of forming an insulating layer between metal layers of the present invention, the step of depositing a Fluorinated Silicide Glass (FSG) by a high density plasma deposition method on the metal layer of the metal line is completed (S120); Planarizing the deposited FSG (S140); And depositing the FSG by general plasma deposition (PE-CVD) (S160).

본 발명에 따라 메탈 레이어간 절연층을 형성하면, 메탈 레이어간 절연층으로 인한 텐션 스트레스를 감소시킬 수 있는 효과가 있으며, 이는 궁극적으로 메탈 레이어의 크랙 발생을 억제하여 수율을 향상시킬 수 있는 효과가 있다.According to the present invention, forming an insulating layer between metal layers has an effect of reducing tension stress caused by the insulating layer between metal layers, which ultimately suppresses cracking of the metal layer, thereby improving yield. have.

유전체 텐션, 메탈 배선, 메탈 라인, FSG, IMD Dielectric Tension, Metal Wiring, Metal Lines, FSG, IMD

Description

메탈 레이어간 절연층 형성 방법{INTER-METAL LAYER DIELECTRIC FORMMING METHOD}Insulation layer formation method between metal layers {INTER-METAL LAYER DIELECTRIC FORMMING METHOD}

도 1은 메탈 배선 레이어간 절연체의 스트레스로 인한 크랙의 발생을 촬영한 도면,1 is a view showing the occurrence of cracks due to the stress of the insulator between the metal wiring layer,

도 2a는 메탈 라인이 완성된 메탈 레이어 상부로 고밀도 플라즈마 증착법으로 FSG의 증착이 완료된 상태를 도시한 단면도,Figure 2a is a cross-sectional view showing a state in which the deposition of the FSG is completed by the high-density plasma deposition method on the metal layer completed metal line;

도 2b는 도 2a의 FSG 표면을 가진 웨이퍼를 평탄화 시킨 상태를 도시한 단면도,2B is a cross-sectional view illustrating a planarized state of the wafer having the FSG surface of FIG. 2A;

도 2c는 도2b의 평탄화된 웨이퍼 표면에 다시 일반적인 플라즈마 증착법으로 캡 FSG 레이어를 증착한 상태를 도시한 단면도,FIG. 2C is a cross-sectional view illustrating a cap FSG layer deposited on the planarized wafer surface of FIG. 2B again by a general plasma deposition method; FIG.

도 2d는 도 2c의 FSG 레이어에 비아 홀을 뚫고, 상기 비아 홀에 도전체를 채워 넣어 비아 라인을 형성한 상태를 도시한 단면도,FIG. 2D is a cross-sectional view showing a via hole formed in the FSG layer of FIG. 2C and a via line filled with a conductor in the via hole; FIG.

도 2e는 도 2d의 기저층 메탈/FSG 레이어 어셈블리의 상부에 2번째 단의 메탈/FSG 레이어 어셈블리를 적층한 구조를 도시한 단면도,FIG. 2E is a cross-sectional view illustrating a structure in which a second stage metal / FSG layer assembly is stacked on top of the base layer metal / FSG layer assembly of FIG. 2D;

도 2f는 도 2e의 상부에 다시 3번째 단의 메탈/FSG 레이어 어셈블리를 적층한 구조를 도시한 단면도,FIG. 2F is a cross-sectional view illustrating a structure in which a metal / FSG layer assembly of a third stage is stacked on top of FIG. 2E;

도 2g는 도 2f의 상부에 다시 4번째 단의 메탈/FSG 레이어 어셈블리를 적층한 구조를 도시한 단면도,FIG. 2G is a cross-sectional view illustrating a structure in which a metal / FSG layer assembly of a fourth stage is stacked on top of FIG. 2F;

도 2h는 도 2g의 구조에 다시 마지막 배선을 올리고, 상기 마지막 배선을 덮는 보호층을 형성한 구조를 도시한 단면도,FIG. 2H is a cross-sectional view showing a structure in which the last wiring is again placed on the structure of FIG. 2G and a protective layer covering the last wiring is formed;

도 3a 및 도 3b는 고밀도 플라즈마 증착법 및 일반 플라즈마 증착법으로 증착된 FSG막의 텐션 특성을 나타낸 그래프.3A and 3B are graphs showing tension characteristics of FSG films deposited by high density plasma deposition and general plasma deposition;

본 발명은 반도체 소자내에서 배선으로 사용되는 메탈 라인 간의 유전층(dielectric)의 스트레스를 완화시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device capable of alleviating the stress of a dielectric layer between metal lines used as wiring in a semiconductor device.

종래기술에 의한 알루미늄 배선을 사용하는 반도체 소자의 제조 공정 중 메탈간 유전 물질(inter-metal dielectric material)로는 FGS 필름이 사용된다. FGS film is used as an inter-metal dielectric material in the manufacturing process of a semiconductor device using aluminum wiring according to the prior art.

디자인 룰이 엄격해 짐에 따라 배선 공정의 레이어 개수(층수)가 증가하게 되고, 메탈 4층까지 적층되는 경우 메탈 레이어 간의 절연을 담당하는 FGS 필름의 성능은 그 하부 레이어의 영향으로 악화된다. 또한, 이와 같은 열화 현상은 층수가 많은 멀티 레이어 일수록 커지는 텐션 스트레스와 함께, 메탈 배선의 코너쪽에 크랙(crack)을 야기시키는 문제점이 있었다. As the design rules become stricter, the number of layers in the wiring process (layers) increases, and when stacked up to four metal layers, the performance of the FGS film, which is responsible for the insulation between the metal layers, deteriorates under the influence of the underlying layers. In addition, such a deterioration phenomenon has a problem of causing a crack in the corner of the metal wiring along with a tension stress that increases as the number of layers is increased.

도 1은 메탈 레이어가 4층 배선인 경우, 메탈간 절연층으로서 FGS 필름을 고밀도 플라즈마 증착법을 사용하여 증착하였을때, 4번째 레이어 메탈 배선의 코너 부분에서 FSG 필름의 크랙이 발생하는 것을 나타낸 것이다. 이는 멀티 레이어일수록 FSG 필름이 하부 레이어의 영향으로 스트레스가 점점 텐션(tensile) 스트레스의 성질을 가지게 되어, 코너 부분에 스트레스가 집중되어 크랙이 발생하는 것이다.FIG. 1 shows that when the metal layer is a four-layer wiring, when the FGS film is deposited using a high density plasma deposition method as an intermetallic insulating layer, cracks of the FSG film are generated at the corners of the fourth layer metal wiring. This is because the FSG film has a property of tension stress due to the influence of the lower layer in the multi-layer, the stress is concentrated in the corner portion and cracks are generated.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 메탈 레이어간 절연층으로 인한 텐션 스트레스를 감소시킬 수 있는 메탈 레이어간 절연층 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for forming an insulating layer between metal layers that can reduce the tension stress caused by the insulating layer between metal layers.

또한, 본 발명은 메탈 레이어의 크랙 발생을 억제하여 수율을 향상시킬 수 있는 메탈 레이어간 절연층 형성 방법을 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a method for forming an insulating layer between metal layers which can improve the yield by suppressing crack generation of the metal layer.

상기 목적을 달성하기 위한 본 발명의 메탈 레이어간 절연층 형성 방법은, 메탈 레이어간 절연층으로서 FGS 필름을 증착하는데, 고밀도 플라즈마 증착법(HDP-CVD)과 일반 플라즈마 증착법(PE-CVD)을 동시에 사용하는 것을 특징으로 한다.In order to achieve the above object, the method for forming an intermetallic insulating layer of the present invention includes depositing an FGS film as an intermetallic insulating layer, using both high density plasma deposition (HDP-CVD) and general plasma deposition (PE-CVD) simultaneously. Characterized in that.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거 나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in this specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly introduce the concept of terms in order to best explain their invention. It should be interpreted as meanings and concepts in accordance with the technical spirit of the present invention based on the principle that it can be defined. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

(실시예)(Example)

본 실시예의 메탈 레이어간 절연층 형성 방법은, 메탈 라인이 완성된 메탈 레이어 상부로 고밀도 플라즈마 증착법으로 FSG(Fluorinated Silicide Glass)를 증착하는 단계(S120); 증착된 FSG를 평탄화시키는 단계(S140); 및 일반 플라즈마 증착법(PE-CVD)으로 FSG를 증착하는 단계(S160)를 포함한다.The method of forming an insulating layer between metal layers of the present embodiment may include depositing Fluorinated Silicide Glass (FSG) on the metal layer on which the metal line is completed by high density plasma deposition (S120); Planarizing the deposited FSG (S140); And depositing the FSG by general plasma deposition (PE-CVD) (S160).

도 2a는 메탈 라인이 완성된 메탈 레이어 상부로 고밀도 플라즈마 증착법으로 FSG의 증착(S120)이 완료된 상태의 웨이퍼 단면을 도시하고 있다. 메탈 라인(110)들의 사이 사이로 FSG(120)의 증착이 이루어지기 때문에 본 단계를 완료한 웨이퍼는 도시한 바와 같이 균일하지 못하고 울퉁불퉁한 표면을 가진다. 본 단계에서 형성되는 FSG(120)는 대부분 메탈 라인간 절연체(IMD : Inter Metal Dielectric)를 이루며, 일부는 층간 절연체(ILD : Inter Layer Dielectric)의 부분 을 이루기도 한다. 상기 고밀도 플라즈마 증착법의 구체적인 일실시예는, SiF4, SiH4, O2, Ar 중 하나 이상의 가스를 소스(source)로 사용하며 온도를 420℃ 이내로 유지하는 공정이다.FIG. 2A illustrates a cross-sectional view of a wafer in which FSG deposition (S120) is completed by a high density plasma deposition method on a metal layer on which a metal line is completed. Since the deposition of the FSG 120 is performed between the metal lines 110, the wafer having completed this step has a non-uniform and uneven surface as shown. Most of the FSG 120 formed in this step forms an inter metal dielectric (IMD: Inter Metal Dielectric), and part of the FSG 120 is part of an inter layer dielectric (ILD). One specific embodiment of the high-density plasma deposition method is a process of using at least one gas of SiF 4 , SiH 4 , O 2 , Ar as a source and maintaining the temperature within 420 ° C.

도 2b는 도 2a의 울퉁불퉁한 표면을 가진 웨이퍼를 평탄화 시킨(S140) 상태의 웨이퍼 단면을 도시하고 있다. 상기 평탄화를 위한 공법으로는 CMP(Chemical Mechanical Polishing) 공법을 사용하는 것이 바람직하다.FIG. 2B illustrates a cross-sectional view of the wafer with the wafer having the rugged surface of FIG. 2A flattened (S140). As the method for planarization, it is preferable to use CMP (Chemical Mechanical Polishing) method.

도 2c는 도2b의 평탄화된 웨이퍼 표면에 다시 일반적인 플라즈마 증착법으로 캡 FSG 레이어(캡핑 레이어)(130)를 증착한 상태의 단면을 도시하고 있다. 그 결과 동일한 FSG 물질이 그 증착공정만 달리하여 2중으로 형성되어 하나의 FSG 레이어를 이루게 된다. 그런데, 고밀도 플라즈마 증착법으로 형성한 FSG 레이어(120)는 인장되는 방향으로 텐션이 발생하며, 일반 플라즈마 증착법으로 형성한 FSG 레이어(130)는 응축되는 방향으로 텐션이 발생한다. 따라서, 본 실시예에서는 고밀도 플라즈마 증착법으로 형성한 FSG 레이어(120)에 의한 인장되는 방향의 스트레스와, 일반 플라즈마 증착법으로 형성한 FSG 레이어(130)의 응축되는 방향의 스트레스가 서로 상쇄되어 전체적으로는 텐션이 제로에 가깝게 되는 것이다. 상기 증착법으로 인한 스트레스의 관계는 도 3a 및 도 3b에 도시되어 있다.FIG. 2C shows a cross section of the cap FSG layer 130 (capping layer) 130 deposited on the planarized wafer surface of FIG. As a result, the same FSG material is formed in duplicate by only the deposition process, forming one FSG layer. However, tension is generated in the direction in which the FSG layer 120 formed by the high density plasma deposition method is tensioned, and tension is generated in the direction in which the FSG layer 130 formed by the general plasma deposition method is condensed. Therefore, in the present embodiment, the stress in the tensioning direction by the FSG layer 120 formed by the high density plasma deposition method and the stress in the condensing direction of the FSG layer 130 formed by the general plasma deposition method cancel each other and tension as a whole. This is near zero. The relationship of stress due to the deposition method is shown in FIGS. 3A and 3B.

또한, 상기 캡핑(capping) 레이어(130)는 메탈 라인 레이어 간의 FSG 레이어의 두께를 정밀하게 맞추는 역할도 수행한다. 상기 일반 플라즈마 증착법의 구체적인 일실시예는, SiF4/N2O 가스 혼합물 또는 SiH4/N2O 가스 혼합물을 소스(source)로 사용하며 온도를 400℃ 이내로 유지하는 공정이다.In addition, the capping layer 130 also serves to precisely match the thickness of the FSG layer between the metal line layers. One specific embodiment of the general plasma deposition method, using a SiF 4 / N 2 O gas mixture or a SiH 4 / N 2 O gas mixture as a source (source) and maintaining a temperature within 400 ℃.

도 2d는 상기 메탈 라인(110)을 다음 레이어의 필요한 지점에 연결시키기 위해, 증착한 FSG 레이어(120, 130)에 비아 홀을 뚫고, 상기 비아 홀에 도전체를 채워 넣어 비아 라인(140)을 형성한 상태의 단면을 도시하고 있다. 도 2d에 도시한 구조는 하나의 단위의 메탈/FSG 레이어 어셈블리(100)이다. 여기에 동일한 구조의 메탈/FSG 레이어 어셈블리가 누적되어 멀티 레이어 배선 구조가 완성되는 것이다.FIG. 2D illustrates a via hole in the deposited FSG layers 120 and 130 and a conductor filled in the via hole to connect the metal line 110 to a required point of the next layer. The cross section of the formed state is shown. The structure shown in FIG. 2D is a metal / FSG layer assembly 100 in one unit. The metal / FSG layer assembly of the same structure is accumulated here to complete the multi-layer wiring structure.

도 2e는 도 2d의 기저층 메탈/FSG 레이어 어셈블리(100)의 상부에 2번째 단의 메탈/FSG 레이어 어셈블리(200)를 적층한 구조를 도시하고 있으며, 도 2f는 여기에 다시 3번째 단의 메탈/FSG 레이어 어셈블리(300)를 적층한 구조를 도시하고 있으며, 도 2g는 여기에 다시 4번째 단의 메탈/FSG 레이어 어셈블리(400)를 적층한 구조를 도시하고 있다.FIG. 2E illustrates a structure in which a second stage metal / FSG layer assembly 200 is stacked on top of the base layer metal / FSG layer assembly 100 of FIG. 2D, and FIG. 2F is again a third stage metal. The structure of the / FSG layer assembly 300 is stacked, and FIG. 2G illustrates the structure of stacking the metal / FSG layer assembly 400 of the fourth stage.

도 2f는 도 2g의 구조에 다시 마지막 배선(510)을 올리고, 상기 마지막 배선(510)을 덮는 보호층(520)을 형성한 구조를 도시하고 있다. 상기 보호층(520)은 더 이상 비아 홀이 형성되지 않으며, 전체 웨이퍼 하부구조를 보호하는 역할을 수행한다. 본 실시예의 반도체 소자는 4단계의 멀티 레이어 배선 구조를 가지고 있으므로, 마지막인 4번째 메탈/FSG 레이어 어셈블리(400) 위에 보호층(520)이 형성되는 것이다.FIG. 2F illustrates a structure in which the last wiring 510 is placed on the structure of FIG. 2G again, and a protective layer 520 is formed to cover the last wiring 510. The protective layer 520 is no longer formed with via holes, and serves to protect the entire wafer infrastructure. Since the semiconductor device of the present embodiment has a multi-layered wiring structure of four steps, the protective layer 520 is formed on the fourth metal / FSG layer assembly 400 which is the last.

도시한 바와 같은 4단계의 멀티 레이어 배선 구조를 종래 기술에 따라 FSG 레이어를 고밀도 플라즈마 증착법만으로 형성하는 경우 각 FSG 레이어의 인장 방향 스트레스가 가중되어 마지막 단에서 도 1과 같은 크랙이 발생할 수 있으며, 일반 플라즈마 증착법만으로 FSG 레이어를 형성하는 경우에도 각 FSG 레이어의 응축 방향 스트레스가 가중되어 크랙이 발생할 수 있다. 그러나, 본 실시예에 따라 FSG 레이어를 형성하면, 인장되는 방향의 스트레스와 응축되는 방향의 스트레스가 서로 상쇄되어, 멀티 레이어 배선 구조에서도 단일 방향 스트레스의 누적이 억제된다.In the case of forming the four-layer multi-layer wiring structure as shown in the prior art by only the high density plasma deposition method, the tensile stress of each FSG layer is increased and cracks as shown in FIG. 1 may occur at the last stage. Even when the FSG layer is formed only by the plasma deposition method, cracks may occur due to an increase in the condensation direction stress of each FSG layer. However, when the FSG layer is formed according to the present embodiment, the stress in the tensioning direction and the stress in the condensing direction cancel each other, and the accumulation of unidirectional stress in the multilayer wiring structure is suppressed.

살펴본 바와 같이, 본 실시예에서는 상기 FSG 레이어를 고밀도 플라즈마 증착법과 일반 플라즈마 증착법의 이중적인 공정으로 형성하는 것에 특징이 있는 반면, 메탈 배선의 형성, 비아 홀 및 비아 라인의 형성, 보호층의 형성은 종래기술의 경우와 차이가 희박하므로 그 상세한 설명은 생략한다.As described above, the present embodiment is characterized in that the FSG layer is formed by a dual process of high density plasma deposition and general plasma deposition, whereas metal wiring, via holes and via lines, and a protective layer are conventionally formed. Differences from the case of the technology is sparse, so the detailed description thereof is omitted.

본 실시예의 메탈 레이어간 절연층 형성 방법은, 0.18㎛ 테크(tech) 이하의 반도체 소자의 제조 공정 중에 메탈간 절연 방법으로 사용되는 것이 보다 효과적이다. It is more effective to use the intermetal insulation layer forming method of this embodiment as the intermetal insulation method during the manufacturing process of the semiconductor element of 0.18 mu m tech or less.

본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It goes without saying that various modifications and variations are possible within the scope of equivalence of the scope.

본 발명에 따라 메탈 레이어간 절연층을 형성하면, 메탈 레이어간 절연층으로 인한 텐션 스트레스를 감소시킬 수 있는 효과가 있으며, 이는 궁극적으로 메탈 레이어의 크랙 발생을 억제하여 수율을 향상시킬 수 있는 효과가 있다.According to the present invention, forming an insulating layer between metal layers has an effect of reducing tension stress caused by the insulating layer between metal layers, which ultimately suppresses cracking of the metal layer, thereby improving yield. have.

Claims (9)

메탈 라인이 완성된 메탈 레이어 상부로 고밀도 플라즈마 증착법으로 FSG를 증착하는 단계(S120);Depositing FSG on the metal layer on which the metal line is completed by high density plasma deposition (S120); 증착된 FSG를 평탄화시키는 단계(S140); 및Planarizing the deposited FSG (S140); And 상기 고밀도 플라즈마 증착법으로 증착된 FSG가 발생하는 텐션(tension)을 상쇄시키기 위해, 상기 평탄화된 FSG 상에 일반 플라즈마 증착법으로 FSG를 증착하는 단계(S160)를 포함하는 메탈 레이어간 절연층 형성 방법. In order to offset the tension (tension) generated by the FSG deposited by the high-density plasma deposition method, the step of depositing the FSG by the normal plasma deposition method on the planarized FSG (S160) forming method comprising a metal layer. 제1항에 있어서, 상기 S140 단계는,The method of claim 1, wherein the step S140, CMP(Chemical Mechanical Polishing) 공법으로 수행되는 메탈 레이어간 절연층 형성 방법.Method for forming an insulating layer between metal layers performed by the chemical mechanical polishing (CMP) method. 제1항에 있어서, 상기 S160 단계 이후, According to claim 1, After the step S160, 상기 메탈 라인과 연결되도록 비아 홀을 형성하는 단계(S170); 및Forming a via hole to be connected to the metal line (S170); And 상기 비아 홀을 도전체로 채워 비아 라인을 형성하는 단계(S180)Filling the via hole with a conductor to form a via line (S180) 를 더 포함하는 메탈 레이어간 절연층 형성 방법.Method of forming an insulating layer between metal layers further comprising. 제3항에 있어서, 상기 S180 단계 이후,According to claim 3, After the step S180, 다음 순서의 메탈 배선을 형성하는 단계(S210)를 더 포함하는 메탈 레이어간 절연층 형성 방법.The method of forming an insulating layer between metal layers further comprising the step (S210) of forming a metal wiring. 제4항에 있어서, 5. The method of claim 4, 상기 S120 단계 내지 S210 단계가 2회 이상 반복되는 것을 특징으로 하는 메탈 레이어간 절연층 형성 방법.The method of forming an insulating layer between metal layers, characterized in that the steps S120 to S210 are repeated two or more times. 메탈 라인이 완성된 메탈 레이어에 인장되는 방향의 스트레스를 갖는 제1 FSG를 증착하는 단계(S120); Depositing a first FSG having a stress in a direction in which the metal line is stretched to the completed metal layer (S120); 상기 증착된 제1 FSG를 평탄화하는 단계(S140); Planarizing the deposited first FSG (S140); 상기 제1 FSG 상에 응축되는 방향의 스트레스를 갖는 제2 FSG를 증착하는 단계(S160);를 포함하며,And depositing a second FSG having a stress in a direction condensed on the first FSG (S160). 상기 제2 FSG는 SiF4/N2O 또는 SiH4/N2O 가스 혼합물을 소스(source)로 사용하여 형성되는 메탈 레이어간 절연층 형성 방법.The second FSG is formed using an SiF 4 / N 2 O or SiH 4 / N 2 O gas mixture as a source (interlayer). 제6항에 있어서,The method of claim 6, 상기 제1 FSG는 SiF4, SiH4, O2, Ar 중 하나 이상의 가스를 소스(source)로 사용하며 형성되는 것을 특징으로 하는 메탈 레이어간 절연층 형성 방법.The first FSG is formed using at least one gas of SiF 4 , SiH 4 , O 2 , Ar as a source (source). 메탈 라인이 완성된 메탈 레이어에 SiF4, SiH4, O2, Ar 중 하나 이상의 가스를 소스(source)로 사용하여 제1 FSG를 형성하는 단계; 및Forming a first FSG using at least one of SiF 4 , SiH 4 , O 2 , and Ar as a source in the metal layer on which the metal line is completed; And 상기 제1 FSG 상에, SiF4/N2O 또는 SiH4/N2O 가스 혼합물을 소스로 사용하여 제2 FSG를 형성하는 단계;를 포함하며, Including, on the first FSG, a second FSG using SiF 4 / N 2 O or SiH 4 / N 2 O gas mixture as a source; 상기 제1 FSG 및 상기 제2 FSG는 서로 다른 방향의 텐션(tension) 스트레스를 갖는 메탈 레이어간 절연층 형성 방법.And the first FSG and the second FSG have tension stress in different directions. 제8항에 있어서,The method of claim 8, 상기 제1 FSG는 상기 제2 FSG보다 높은 온도에서 형성되는 것을 특징으로 하는 메탈 레이어간 절연층 형성 방법.And wherein the first FSG is formed at a higher temperature than the second FSG.
KR1020050044866A 2005-05-27 2005-05-27 Inter-metal layer dielectric formming method KR101133513B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044866A KR101133513B1 (en) 2005-05-27 2005-05-27 Inter-metal layer dielectric formming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044866A KR101133513B1 (en) 2005-05-27 2005-05-27 Inter-metal layer dielectric formming method

Publications (2)

Publication Number Publication Date
KR20060122412A KR20060122412A (en) 2006-11-30
KR101133513B1 true KR101133513B1 (en) 2012-04-05

Family

ID=37707753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044866A KR101133513B1 (en) 2005-05-27 2005-05-27 Inter-metal layer dielectric formming method

Country Status (1)

Country Link
KR (1) KR101133513B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271718B1 (en) * 1997-12-31 2000-12-01 김영환 Manufacturing method of metal line for semiconductor device
KR20020002814A (en) * 2000-06-30 2002-01-10 박종섭 Method for forming inter-level insulator in semiconductor device
KR20030049584A (en) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 method for forming a inter metal dielectic layer
KR20040084450A (en) * 2003-03-28 2004-10-06 아남반도체 주식회사 Method For Forming Intermetal Dielectric layer Of Semiconductor Devices
KR20050045377A (en) * 2003-11-11 2005-05-17 매그나칩 반도체 유한회사 Structure of metal wiring in semiconductor device
KR100539576B1 (en) * 1999-08-09 2005-12-29 매그나칩 반도체 유한회사 Method of manufacturing multilevel metal interconnetion
KR100567021B1 (en) * 1999-08-09 2006-04-04 매그나칩 반도체 유한회사 Method for forming inter metal dielectric layer utilizing FSG material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271718B1 (en) * 1997-12-31 2000-12-01 김영환 Manufacturing method of metal line for semiconductor device
KR100539576B1 (en) * 1999-08-09 2005-12-29 매그나칩 반도체 유한회사 Method of manufacturing multilevel metal interconnetion
KR100567021B1 (en) * 1999-08-09 2006-04-04 매그나칩 반도체 유한회사 Method for forming inter metal dielectric layer utilizing FSG material
KR20020002814A (en) * 2000-06-30 2002-01-10 박종섭 Method for forming inter-level insulator in semiconductor device
KR20030049584A (en) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 method for forming a inter metal dielectic layer
KR20040084450A (en) * 2003-03-28 2004-10-06 아남반도체 주식회사 Method For Forming Intermetal Dielectric layer Of Semiconductor Devices
KR20050045377A (en) * 2003-11-11 2005-05-17 매그나칩 반도체 유한회사 Structure of metal wiring in semiconductor device

Also Published As

Publication number Publication date
KR20060122412A (en) 2006-11-30

Similar Documents

Publication Publication Date Title
US7847402B2 (en) BEOL interconnect structures with improved resistance to stress
US6426285B1 (en) Method to solve intermetallic dielectric cracks in integrated circuit devices
KR100812731B1 (en) Interconnects with harmonized stress and methods for fabricating the same
US20070205507A1 (en) Carbon and nitrogen based cap materials for metal hard mask scheme
US6753260B1 (en) Composite etching stop in semiconductor process integration
US20060043588A1 (en) Semiconductor device including a low-k metallization layer stack for enhanced resistance against electromigration
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
JP2002270769A (en) Semiconductor device and its manufacturing method
US7351653B2 (en) Method for damascene process
JP5671220B2 (en) Manufacturing method of semiconductor device
US20070117387A1 (en) Semiconductor device and manufacturing method thereof
KR101133513B1 (en) Inter-metal layer dielectric formming method
US20080246155A1 (en) Semiconductor device and method of fabricating the same
US20060148236A1 (en) Semiconductor device with a metal line and method of forming the same
KR100514527B1 (en) Semiconductor and its fabricating method
JP2003068851A (en) Semiconductor device and its manufacturing method
US20080057707A1 (en) Method for forming contacts of semiconductor device
KR100602132B1 (en) Method for fabricating dual damascene pattern
KR100567021B1 (en) Method for forming inter metal dielectric layer utilizing FSG material
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100250731B1 (en) Method of forming intermetallic insulator in semiconductor device
KR100307969B1 (en) Method of forming multi-layered passivation of semiconductor device provided with air-gap
JPH05102326A (en) Semiconductor device
KR20070001744A (en) Method for manufacturing inter metal dielectric layer of semiconductor device
KR100277867B1 (en) Method for forming metal line of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9