KR100567021B1 - Method for forming inter metal dielectric layer utilizing FSG material - Google Patents

Method for forming inter metal dielectric layer utilizing FSG material Download PDF

Info

Publication number
KR100567021B1
KR100567021B1 KR1019990032637A KR19990032637A KR100567021B1 KR 100567021 B1 KR100567021 B1 KR 100567021B1 KR 1019990032637 A KR1019990032637 A KR 1019990032637A KR 19990032637 A KR19990032637 A KR 19990032637A KR 100567021 B1 KR100567021 B1 KR 100567021B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
fsg
depositing
film
Prior art date
Application number
KR1019990032637A
Other languages
Korean (ko)
Other versions
KR20010017242A (en
Inventor
김중헌
박상종
김광진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019990032637A priority Critical patent/KR100567021B1/en
Publication of KR20010017242A publication Critical patent/KR20010017242A/en
Application granted granted Critical
Publication of KR100567021B1 publication Critical patent/KR100567021B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체 장치의 FSG의 층간 절연막 형성방법에 관한 것으로서, 특히 그 방법은 금속 배선을 포함하는 하부 구조물 상부에 고농도의 FSG 물질을 증착하여 제 1층간 절연막을 형성하고, 제 1층간 절연막 전면에 저농도의 FSG 물질을 증착하여 제 2층간 절연막을 형성하고, 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에, 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출될때까지 그 결과물을 평탄화한다. 그러므로, 본 발명은 금속 배선 사이의 갭필용 층간 절연물질로서 고농도의 F를 갖는 FSG를 증착하여 금속 배선간 커패시턴스 값을 크게 줄이면서 그 위에 저농도의 F를 갖는 FSG를 증착하여 층간 절연막의 압축 응력을 줄여서 웨이퍼의 휘어짐으로 인한 소자의 제조 공정의 수율 저하를 개선한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an interlayer insulating film of an FSG in a semiconductor device, and in particular, the method forms a first interlayer insulating film by depositing a high concentration of FSG material on an upper structure of a lower structure including a metal wiring, After depositing a low concentration of FSG material to form a second interlayer insulating film, and depositing a silicon oxide on top of the second interlayer insulating film to form a third interlayer insulating film, the surface of the second interlayer insulating film is formed to proceed with the upper wiring process. The resultant is planarized until exposed. Therefore, in the present invention, the FSG having a high concentration of F is deposited as an interlayer insulating material for gap fill between metal wirings, thereby greatly reducing the capacitance value between metal wirings and depositing an FSG having a low concentration of F thereon, thereby reducing the compressive stress of the interlayer insulating film. This reduces the yield reduction of the device manufacturing process due to the warpage of the wafer.

Description

반도체 장치의 ＦＳＧ의 층간 절연막 형성방법{Method for forming inter metal dielectric layer utilizing FSG material} Method for forming inter metal dielectric layer utilizing FSG material of FSS of semiconductor device             

도 1은 종래 기술에 의한 FSG를 갖는 반도체장치의 다층 층간 절연막을 나타낸 단면도,1 is a cross-sectional view showing a multilayer interlayer insulating film of a semiconductor device having a FSG according to the prior art;

도 2는 종래 기술에 의한 FSG를 갖는 반도체장치의 단층 층간 절연막을 나타낸 단면도,2 is a cross-sectional view showing a single layer interlayer insulating film of a semiconductor device having a FSG according to the prior art;

도 3a 내지 도 3d는 본 발명에 따른 반도체 장치의 FSG의 층간 절연막 형성방법을 설명하기 위한 공정 순서도.3A to 3D are process flowcharts for explaining a method for forming an interlayer insulating film of an FSG of a semiconductor device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명* * Description of the symbols for the main parts of the drawings *

100 : 반도체 기판100: semiconductor substrate

102 : 하부 금속 배선 102: bottom metal wiring

104 : 제 1층간 절연막 104: first interlayer insulating film

106 : 제 2층간 절연막106: second interlayer insulating film

108 : 제 3층간 절연막108: third interlayer insulating film

110 : 상부 금속 배선 110: upper metal wiring

본 발명은 반도체 장치의 층간 절연막 형성방법에 관한 것으로서, 특히 저율전율을 갖는 FSG물질을 이용하여 금속 배선 사이의 기생 커패시턴스를 줄일 수 있는 반도체 장치의 FSG의 층간 절연막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an interlayer insulating film of a semiconductor device, and more particularly to a method for forming an interlayer insulating film of an FSG of a semiconductor device which can reduce parasitic capacitance between metal wirings by using an FSG material having a low dielectric constant.

반도체 장치는 고집적화에 따라 셀의 크기와 금속 배선의 피치(pitch)가 동시에 감소하게 되었다. 이러한 금속 배선 피치의 감소는 배선 저항을 증가시키며 인접한 배선간에 형성되는 정전용량을 증가시켜 소자로부터 원하는 동작 속도를 획득하는데 어려움이 있었다. As semiconductor devices become more integrated, the cell size and the pitch of metal wirings are simultaneously reduced. This reduction in the pitch of the metal wiring increases the wiring resistance and increases the capacitance formed between adjacent wirings, which makes it difficult to obtain a desired operating speed from the device.

이를 위해 반도체 장치는 2층 이상의 다층 배선을 형성하게 되었으며, 이러한 다층 배선 공정에서 하부 금속 배선 패턴 위에 상부 금속 배선의 패턴을 형성하는데 있어서 전기적인 절연 역할을 하는 층간 절연막의 평탄화 공정이 필수적으로 요구되었다.To this end, the semiconductor device has formed a multi-layer wiring of two or more layers, and in this multi-layer wiring process, a planarization process of an interlayer insulating film, which serves as an electrical insulation, is essential in forming the pattern of the upper metal wiring on the lower metal wiring pattern. .

한편, 반도체 소자의 고집적화에 따라 금속 배선 사이의 간격 또한 축소되었는데, 이러한 금속 배선 사이의 단축 거리로 인해 기생 커패시턴스로 인한 RC 지연과 전력 소모 감소를 위해 저유전율을 갖는 금속 배선 사이의 층간 절연막 물질이 필요하게 되었다.On the other hand, as the semiconductor devices are highly integrated, the spacing between metal wirings is also reduced. Due to the shorter distance between the metal wirings, the interlayer insulating film material between the metal wirings having low dielectric constant due to the parasitic capacitance RC delay and power consumption is reduced. It became necessary.

이에 따라, 층간 절연물질로서 유전상수 4이상인 절연 물질(예컨대 BPSG, PSG, BSG 등) 대신에 유전상수가 3∼3.5 정도인 FSG(Fluorine doped Silicate Glass)막으로 대체되었다.Accordingly, instead of insulating materials having dielectric constants of 4 or more (for example, BPSG, PSG, BSG, etc.) as interlayer insulating materials, FSG (Fluorine doped Silicate Glass) films having dielectric constants of about 3 to 3.5 have been replaced.

대개, FSG막은 증착과 식각이 동시에 이루어져 갭필 능력이 우수한 고밀도 플라즈마 화학기상증착법(high density plasma chemical vapor deposition)을 이용하여 증착된다. 그러면, 고밀도 플라즈마 화학기상증착법을 이용한 FSG막의 층간 절연막은 통상적으로 아래 두가지 방법으로 형성된다.Usually, the FSG film is deposited using high density plasma chemical vapor deposition, which has a high gap fill capability due to simultaneous deposition and etching. Then, the interlayer insulating film of the FSG film using the high density plasma chemical vapor deposition method is generally formed by the following two methods.

도 1은 종래 기술에 의한 FSG를 갖는 반도체장치의 다층 층간 절연막을 나타낸 단면도로서, 이를 참조하면, 반도체기판(10)에 반도체 소자 공정을 진행한 후에 하부 소자로서 금속 배선(12)을 형성하고, 그 위에 FSG막(14)을 증착한 후에 실리콘산화 물질인 USG(Undopoed Silicate Glass)를 증착하여 층간 절연막을 형성한다. 그 다음, 화학기계적 연마공정으로 층간 절연막 표면을 평탄화한 후에 그 상부면에 상부 금속 배선(18)을 형성한다.1 is a cross-sectional view showing a multilayer interlayer insulating film of a semiconductor device having a FSG according to the prior art. Referring to this, after forming a semiconductor device process on a semiconductor substrate 10, a metal wiring 12 is formed as a lower device. After depositing the FSG film 14 thereon, USG (Undopoed Silicate Glass), which is a silicon oxide material, is deposited to form an interlayer insulating film. Next, after the surface of the interlayer insulating film is planarized by a chemical mechanical polishing process, the upper metal wiring 18 is formed on the upper surface thereof.

하지만, 상기 종래 기술에 의한 FSG 및 USG가 적층된 2층 층간절연막의 경우에는 동일 금속 배선(12)사이의 기생 커패시턴스를 줄일 수 있으나 상부와 하부의 금속 배선(12,18)사이의 커패시턴스 값이 여전히 높다는 단점이 있었다. 또한, 층간 절연막 평탄화 공정시 FSG막(14)이 드러나는 비율이 크기 때문에 USG막(16)에 비해 큰 제거율(1.5∼2배)을 가지는 FSG막(14)에 의해 후속 금속 배선 공정시 배선이 단락되는 가능성이 있었다.However, in the case of the two-layer interlayer insulating film in which the FSG and the USG are stacked according to the prior art, the parasitic capacitance between the same metal lines 12 can be reduced, but the capacitance value between the upper and lower metal lines 12 and 18 is increased. The disadvantage was still high. In addition, since the ratio of the FSG film 14 to be exposed during the interlayer insulating film planarization process is large, the wiring is shorted during the subsequent metal wiring process by the FSG film 14 having a large removal rate (1.5 to 2 times) compared to the USG film 16. There was a possibility.

도 2는 종래 기술에 의한 FSG를 갖는 반도체장치의 단층 층간 절연막을 나타낸 단면도이다.2 is a cross-sectional view showing a single layer interlayer insulating film of a semiconductor device having a FSG according to the prior art.

이를 참조하면, FSG막의 층간 절연막의 다른 제조 공정은 반도체기판(10) 상 부에 금속 배선(12)을 형성하고, 그 위에 FSG막(14)을 증착하여 층간 절연막을 형성한 후에 그 표면을 평탄화하고, 그 표면에 상부 배선(18) 공정을 진행한다.Referring to this, another manufacturing process of the interlayer insulating film of the FSG film forms a metal wiring 12 on the semiconductor substrate 10, and deposits the FSG film 14 thereon to form the interlayer insulating film to planarize the surface thereof. Then, the upper wiring 18 process is performed on the surface.

그러면, 종래 기술에 의한 FSG를 이용한 층간 절연막 제조 공정은 FSG막의 증착 속도가 USG막에 비해 매우 낮은(50∼70%) 단점이 있으며 FSG막의 평탄화 공정시 직접 노출로 인해 수분 흡수 가능성이 높아 오히려 유전상수가 증가하는 단점이 있었다.Then, the manufacturing method of the interlayer insulation film using FSG according to the prior art has a disadvantage that the deposition rate of the FSG film is very low (50-70%) compared with the USG film, and the dielectric film is more likely to be absorbed due to the direct exposure during the planarization process of the FSG film. There was a disadvantage of increasing the constant.

그러므로, 종래의 FSG막을 사용한 층간절연막은 절연막의 스트레스가 모두 압축 응력을 가지기 때문에 다층 금속 배선 구조에서 다층의 절연막이 각각 갖는 스트레스에 의해 큰 압축 응력이 누적되어 웨이퍼 기판이 휘어지게 되는 단점이 있었다. Therefore, in the conventional interlayer insulating film using the FSG film, since the stresses of the insulating films all have compressive stresses, a large compressive stress is accumulated by the stresses of the multilayer insulating films in the multi-layer metal wiring structure, and thus the wafer substrate is bent.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 저율전율 FSG을 사용하여 금속 배선 사이의 층간 절연막을 사용하되, 1차로 고농도의 FSG 물질을 증착하고 2차로 저농도의 FSG을 물질을 증착하고 그 위에 제거율이 낮은 USG을 증착하여 층간절연막을 형성함으로써 동일 금속 배선 사이의 기생 커패시턴스를 줄일 수 있으며 압축 응력을 갖는 절연 물질사이의 스트레스를 줄일 수 있어 웨이퍼의 휘어짐 현상을 방지할 수 있는 반도체 장치의 FSG의 층간 절연막 형성방법을 제공하는데 있다.
An object of the present invention is to use a low dielectric constant FSG using an interlayer insulating film between the metal wiring to solve the problems of the prior art as described above, the first deposition of a high concentration of FSG material and the second deposition of a low concentration of FSG material By forming the interlayer insulating film by depositing USG with low removal rate thereon, the parasitic capacitance between the same metal lines can be reduced, and the stress between insulating materials having compressive stress can be reduced, thereby preventing the warpage of the wafer. It is to provide a method for forming an interlayer insulating film of FSG.

상기 목적을 달성하기 위하여 본 발명은 반도체장치의 금속 배선 사이의 다층 층간 절연막 형성방법에 있어서, 금속 배선을 포함하는 하부 구조물 상부에 고농도의 플루오린 실리케이트 글래스(fluorine doped silicate glass) 물질을 증착하여 제 1층간 절연막을 형성하는 단계와, 제 1층간 절연막 전면에 저농도의 플루오린 실리케이트 글래스 물질을 증착하여 제 2층간 절연막을 형성하는 단계와, 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출될 때까지 그 결과물을 평탄화하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method for forming a multilayer interlayer insulating film between metal wirings of a semiconductor device, comprising depositing a high concentration of fluorine doped silicate glass material on an upper portion of a lower structure including a metal wiring. Forming a first interlayer insulating film, depositing a low concentration of fluorine silicate glass material over the entire first interlayer insulating film to form a second interlayer insulating film, and depositing a silicon oxide on the second interlayer insulating film And forming the insulating film until the surface of the second interlayer insulating film is exposed in order to proceed with the upper wiring process.

본 발명의 원리에 따르면, FSG 막은 플루오린(F) 농도가 높을수록 유전상수가 낮아지고 스트레스가 인장 응력화되고 그 증착 속도가 느려지는 특성을 가지는 반면에 F 농도가 낮을수록 그 반대의 특성을 가지는 것을 이용하여 금속 배선 상부에 1차로 F 농도를 고농도로 조정하여 FSG 물질의 제 1층간 절연막을 형성하고, F 농도를 줄여서 저농도의 FSG 물질로 이루어진 제 2층간 절연막을 형성함으로써 저유전율의 층간 절연막에 의해 배선 사이의 기생 커패시턴스를 줄이고 층간 절연물질의 압축 응력을 줄여서 웨이퍼의 휘어짐 현상을 방지한다.According to the principles of the present invention, the FSG film has a characteristic of having a higher dielectric constant, higher tensile stress, and lower deposition rate at higher fluorine (F) concentrations, whereas lower F concentrations have the opposite characteristics. Low dielectric constant interlayer insulating film is formed by first adjusting the F concentration to high concentration on the metal wiring by using the first layer to form a first interlayer insulating film of FSG material, and reducing the F concentration to form a second interlayer insulating film of low concentration FSG material. By reducing the parasitic capacitance between the wiring and the compressive stress of the interlayer insulating material to prevent the warpage of the wafer.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3d는 본 발명에 따른 반도체 장치의 FSG의 층간 절연막 형성 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 FSG의 층간 절연막 형성방법은 다음과 같다.3A to 3D are flowcharts illustrating a method of forming an interlayer insulating film of an FSG of a semiconductor device according to the present invention. Referring to this, the method of forming an interlayer insulating film of an FSG of the present invention is as follows.

우선, 본 발명은 반도체기판(100)에 반도체 소자 공정을 진행한 후에 하부 소자로서 금속 배선(102)을 형성한 후에 FSG 물질을 갖는 층간 절연막 제조 공정을 진행한다.First, in the present invention, after the semiconductor device process is performed on the semiconductor substrate 100, the metal wiring 102 is formed as the lower device, and then the interlayer insulating film manufacturing process having the FSG material is performed.

그러면, 본 발명의 층간 절연막 제조 공정은 도 3a에 도시된 바와 같이, 하부 금속 배선(102)이 형성된 구조물 상부에 고농도의 FSG 물질을 증착하여 제 1층간 절연막(104)을 형성한다. 이때, 제 1층간 절연막(104)의 증착 공정은 고밀도 플라즈마 장비를 이용하고, 플루오린 가스인 F, SiH4, 및 O2가스를 사용하며 좁은 금속 배선사이를 매립하기 위한 바이어스 전력과 Ar 가스를 이용하여 증착과 스퍼터 식각을 동시에 진행한다. 또한, F 농도를 10∼15%로 하며 스트레스의 크기를 인장 응력 또는 -1.0E7dyne/㎠ 이하로 조정한다. 여기서, 제 1층간 절연막(104)의 두께는 하부 금속 배선(102) 두께의 80% 이상으로 배선 사이의 갭필이 충분히 되도록 하나, 상부 금속 배선까지의 거리보다는 낮게 하여 평탄화시 드러나지 않게 하고, 증착 및 스퍼터 식각 비는 2.0∼3.0:1로 조절하는 것이 바람직하다.Then, in the interlayer insulating film manufacturing process of the present invention, as shown in FIG. 3A, a high concentration of FSG material is deposited on the structure on which the lower metal wiring 102 is formed to form the first interlayer insulating film 104. At this time, the deposition process of the first interlayer insulating film 104 uses high density plasma equipment, uses fluorine gases F, SiH 4 , and O 2 gas, and uses bias power and Ar gas to fill gaps between narrow metal wires. Deposition and sputter etching are performed simultaneously. In addition, the F concentration is set to 10 to 15% and the magnitude of the stress is adjusted to the tensile stress or -1.0E 7 dyne / cm 2 or less. Here, the thickness of the first interlayer insulating film 104 is 80% or more of the thickness of the lower metal wiring 102 so that the gap fill between the wiring is sufficient, but less than the distance to the upper metal wiring so as not to be revealed during planarization, and the deposition and The sputter etching ratio is preferably adjusted to 2.0 to 3.0: 1.

이러한 공정 조건에 의해 제 1층간 절연막(104)인 FSG막은 유전상수가 낮아지고 스트레스가 인장 응력화되어 스트레스 완화 역할을 하면서 금속 배선(102) 사이의 커패시턴스를 감소시킨다.Due to such process conditions, the FSG film, which is the first interlayer insulating film 104, has a low dielectric constant and a tensile stress to reduce stress, thereby reducing capacitance between the metal wires 102.

또한, 본 발명의 그 다음 제조 공정은 동일한 고밀도 플라즈마 장비에서 증 착만 이루어지고 스퍼터 식각이 이루어지지 않도록 조정하고, 제 1층간 절연막(104) 전면에 저농도의 FSG 물질을 증착하여 제 2층간 절연막(106)을 형성한다. 이때, 제 2층간 절연막(106)의 F 농도는 제 1층간 절연막(104)의 F 가스량에 비해 낮게 5∼10%로 하며, 이 막의 스트레스 크기는 -1.0E8dyne/㎠ ∼ - 2.0E9dyne/㎠ 으로 조정한다. 이에 따라, 제 2층간 절연막(106)의 증착 속도는 제 1층간 절연막(104)보다 2배 이상 빠르게 된다. In addition, the next manufacturing process of the present invention is adjusted so that only deposition and sputter etching are performed in the same high-density plasma equipment, and a low concentration of FSG material is deposited on the entire surface of the first interlayer insulating film 104 to form the second interlayer insulating film 106. ). At this time, the F concentration of the second interlayer insulating film 106 is 5-10% lower than the amount of F gas of the first interlayer insulating film 104, and the stress level of the film is -1.0E 8 dyne / cm 2 to -2.0E 9. Adjust to dyne / cm 2. Accordingly, the deposition rate of the second interlayer insulating film 106 is two times faster than the first interlayer insulating film 104.

그러면, 제 2층간 절연물질인 FSG막(106)은 낮은 압축 응력을 갖기 때문에 후속 평탄화 공정시 수분으로 인한 막질의 열화를 방지하는 역할을 한다. Then, since the FSG film 106, which is the second interlayer insulating material, has a low compressive stress, the FSG film 106 serves to prevent deterioration of film quality due to moisture during the subsequent planarization process.

그 다음, 도 3b에 도시된 바와 같이, 상기 제 2층간 절연막(106) 상부에 F 가스를 제외하고 SiH4, O2 가스를 이용하여 실리콘계 산화물질로서 USG 물질을 증착해서 제 3층간 절연막(108)을 형성한다. 여기서, USG막은 이후 평탄화 공정시 하부 FSG막이 노출될 때 FSG막의 높은 제거율로 인해 패턴이 조밀하여 단차가 낮은 영역에서 발생할 수 있는 디싱(dishing) 현상을 방지한다.3B, a USG material is deposited as a silicon oxide using SiH 4 and O 2 gas except for F gas on the second interlayer insulating film 106 to form a third interlayer insulating film 108. ). Here, the USG film prevents dishing, which may occur in a region where the step is low due to the high pattern of the FSG film when the lower FSG film is exposed during the planarization process.

이어서, 도 3c에 도시된 바와 같이, 상부 배선 공정을 진행하기 위하여 제 2층간 절연막(106)의 표면이 노출될 때까지 화학기계적 연마 공정을 진행하여 그 결과물을 연마한 후에 하부 배선(102)과 이후 상부 배선(110)의 비아 형성 공정 내지 상부 배선(110) 제조 공정을 실시한다. Subsequently, as shown in FIG. 3C, the chemical mechanical polishing process is performed until the surface of the second interlayer insulating film 106 is exposed in order to proceed with the upper wiring process. Thereafter, a via forming process of the upper wiring 110 to a manufacturing process of the upper wiring 110 are performed.

따라서, 상기한 바와 같이 본 발명에 따른 층간 절연막 형성방법은 저유전율을 갖는 FSG막을 증착함에 있어서, 고농도의 F를 갖는 FSG를 증착하여 금속 배선간 커패시턴스 값을 크게 줄이고, 저농도의 F를 갖는 FSG를 증착하여 층간 절연막의 압축 응력을 줄여서 웨이퍼의 휘어짐으로 인한 소자의 제조 공정의 수율 저하를 개선한다. Therefore, as described above, in the method of forming the interlayer insulating film according to the present invention, in depositing an FSG film having a low dielectric constant, by depositing an FSG having a high concentration of F, the capacitance value between metal wirings is greatly reduced, and an FSG having a low concentration of F is formed. Deposition reduces the compressive stress of the interlayer insulating film to improve the yield reduction of the device manufacturing process due to the warpage of the wafer.

그리고, 본 발명은 단일 물질의 FSG 층간 절연막 상부에 FSG막에 비해 제거율이 약 50%인 USG막을 추가 적층함으로써 평탄화 공정시 디싱 현상을 방지할 수 있다.In addition, the present invention may further prevent dishing during the planarization process by further stacking a USG film having a removal rate of about 50% compared to the FSG film on the FSG interlayer insulating film of a single material.

또한, 본 발명은 FSG을 갖는 층간 절연막 제조 공정을 동일한 고밀도 플라즈마 장비내에서 가스 및 전력을 조정해서 실시할 수 있기 때문에 고농도 FSG막의 대기 노출로 인한 수분 흡수를 제거하면서 공정의 단순화를 달성할 수 있다. In addition, the present invention can perform the interlayer insulation film manufacturing process having FSG by adjusting the gas and the power in the same high density plasma equipment, thereby achieving the simplification of the process while eliminating moisture absorption due to the air exposure of the high concentration FSG film. .

Claims (6)

반도체장치의 금속 배선 사이의 다층 층간 절연막 형성방법에 있어서,In the method of forming a multilayer interlayer insulating film between metal wirings of a semiconductor device, 금속 배선을 포함하는 하부 구조물 상부에 고농도의 플루오린 실리케이트 글래스 물질을 증착하여 하부 금속 배선 두께의 80% 이상 두께를 갖는 제 1층간 절연막을 형성하는 단계;Depositing a high concentration of fluorine silicate glass material on the lower structure including the metal wiring to form a first interlayer insulating film having a thickness of at least 80% of the thickness of the lower metal wiring ; 상기 제 1층간 절연막 전면에 저농도의 플루오린 실리케이트 글래스 물질을 증착하여 제 2층간 절연막을 형성하는 단계; 및Depositing a low concentration of fluorine silicate glass material over the first interlayer insulating film to form a second interlayer insulating film; And 상기 제 2층간 절연막 상부에 실리콘계 산화물질을 증착하여 제 3층간 절연막을 형성한 후에 상부 배선 공정을 진행하기 위하여 제 2층간 절연막의 표면이 노출되도록 그 결과물을 평탄화하는 단계를 포함하여 이루어지되,And depositing a silicon oxide material on the second interlayer insulating film to form a third interlayer insulating film, and then planarizing the resultant to expose the surface of the second interlayer insulating film in order to proceed with the upper wiring process. 상기 제 1층간 절연막의 증착 공정은 고밀도 플라즈마 장비를 이용하여 증착 및 스퍼터 식각 비는 2.0∼3.0:1로 조절하고,In the deposition process of the first interlayer insulating film, the deposition and sputter etching ratio are adjusted to 2.0 to 3.0: 1 using high density plasma equipment. 상기 제 2층간 절연막의 증착 공정은 고밀도 플라즈마 장비에서 증착만 이루어지고 스퍼터 식각이 이루어지지 않도록 하며 제 1층간 절연막의 증착 속도보다 2배 이상 빠르게 증착하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법. In the deposition process of the second interlayer insulating film, only the deposition is performed in a high-density plasma device, so that sputter etching is not performed, and the interlayer insulating film of the FSG of the semiconductor device, which is deposited at least twice as fast as the deposition rate of the first interlayer insulating film. Formation method. 제 1항에 있어서, 상기 제 1층간 절연막의 플루오린 농도는 10∼15%이며, 스트레스의 크기는 인장 응력 또는 -1.0E7dyne/㎠ 이하로 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.The interlayer insulating film of an FSG of a semiconductor device according to claim 1, wherein the fluorine concentration of the first interlayer insulating film is 10 to 15%, and the magnitude of the stress is equal to or less than -1.0E 7 dyne / cm 2 of tensile stress. Formation method. 삭제delete 삭제delete 제 1항에 있어서, 상기 제 2층간 절연막의 플루오린 농도는 5∼10%이며, 이 막의 스트레스 크기는 -1.0E8dyne/㎠ ∼ - 2.0E9dyne/㎠으로 하는 것을 특징으로 하는 반도체 장치의 FSG의 층간 절연막 형성방법.The semiconductor device according to claim 1, wherein the fluorine concentration of the second interlayer insulating film is 5 to 10%, and the stress level of the film is -1.0E 8 dyne / cm 2 to -2.0E 9 dyne / cm 2. A method of forming an interlayer insulating film of FSG. 삭제delete
KR1019990032637A 1999-08-09 1999-08-09 Method for forming inter metal dielectric layer utilizing FSG material KR100567021B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032637A KR100567021B1 (en) 1999-08-09 1999-08-09 Method for forming inter metal dielectric layer utilizing FSG material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032637A KR100567021B1 (en) 1999-08-09 1999-08-09 Method for forming inter metal dielectric layer utilizing FSG material

Publications (2)

Publication Number Publication Date
KR20010017242A KR20010017242A (en) 2001-03-05
KR100567021B1 true KR100567021B1 (en) 2006-04-04

Family

ID=19606634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032637A KR100567021B1 (en) 1999-08-09 1999-08-09 Method for forming inter metal dielectric layer utilizing FSG material

Country Status (1)

Country Link
KR (1) KR100567021B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133513B1 (en) * 2005-05-27 2012-04-05 매그나칩 반도체 유한회사 Inter-metal layer dielectric formming method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828255B2 (en) * 2002-11-22 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Crack inhibited composite dielectric layer
KR100687432B1 (en) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 Method of forming an inter-insulating-layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133513B1 (en) * 2005-05-27 2012-04-05 매그나칩 반도체 유한회사 Inter-metal layer dielectric formming method

Also Published As

Publication number Publication date
KR20010017242A (en) 2001-03-05

Similar Documents

Publication Publication Date Title
US7674705B2 (en) Method of forming a semiconductor device
US5858869A (en) Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
CN100514597C (en) Manufacturing method for IC with air interval
US6130154A (en) Semiconductor device and fabrication process thereof
KR100327949B1 (en) Multilayer Wiring Structure and Formation Method in Semiconductor Device
KR100242508B1 (en) Semiconductor device and its fabricating method
US6291030B1 (en) Method for reducing capacitance in metal lines using air gaps
KR100292393B1 (en) Semiconductor device and manufacturing method thereof
JP2007110119A (en) Method for forming electrical isolation related to wiring lines arranged on semiconductor wafer
KR19990077752A (en) Method for making semiconductor device
US7351653B2 (en) Method for damascene process
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
KR100567021B1 (en) Method for forming inter metal dielectric layer utilizing FSG material
KR100780680B1 (en) Method for forming metal wiring of semiconductor device
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100571643B1 (en) Method for manufacturing semiconductor device
KR100365753B1 (en) Formation method of intermetallic insulator in semiconductor device
KR100443148B1 (en) Method For Manufacturing Semiconductor Devices
KR100769205B1 (en) Method for Fabricating of Semiconductor Device
KR20060029762A (en) Method for forming a thin film in semiconductor device
KR100604412B1 (en) Method for planing layer for a semiconductor fabrication process
KR100367499B1 (en) Method for manufacturing semiconductor device
KR100459063B1 (en) Method for manufacturing intermetal dielectric layer of semiconductor device
KR100380281B1 (en) Method for forming via hole in semiconductor device
KR20050078075A (en) Method for forming inter metal dielectric layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee