KR101119722B1 - 반도체 시험용 프로그램 디버그 장치 - Google Patents

반도체 시험용 프로그램 디버그 장치 Download PDF

Info

Publication number
KR101119722B1
KR101119722B1 KR1020077026562A KR20077026562A KR101119722B1 KR 101119722 B1 KR101119722 B1 KR 101119722B1 KR 1020077026562 A KR1020077026562 A KR 1020077026562A KR 20077026562 A KR20077026562 A KR 20077026562A KR 101119722 B1 KR101119722 B1 KR 101119722B1
Authority
KR
South Korea
Prior art keywords
test
program
semiconductor test
semiconductor
conversion
Prior art date
Application number
KR1020077026562A
Other languages
English (en)
Other versions
KR20080008359A (ko
Inventor
시게루 콘도
히데카주 키타자와
토시히사 쿠마가이
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20080008359A publication Critical patent/KR20080008359A/ko
Application granted granted Critical
Publication of KR101119722B1 publication Critical patent/KR101119722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages

Abstract

본 발명은 사양이 다른 반도체 시험 장치 또는 반도체 시험 프로그램을 이용한 경우에 설비의 낭비를 저감시킬 수 있는 반도체 시험용 프로그램 디버그 장치를 제공하기 위한 것이다. 반도체 시험용 프로그램 디버그 장치(300)은, 피시험 디바이스의 동작을 시뮬레이트하는 가상 디바이스(80)과, 가상 디바이스(80)과의 사이에서 입출력되는 의사 시험 신호와 응답 신호를 생성하는 전용，범용 테스트 벤치 처리부(60，70)과, 사양이 다른 복수의 반도체 시험용 프로그램 각각을 저장하는 변환원 프로그램 저장부(10 내지 14)와, 복수의 사양 각각에 대응하는 변환 규칙을 저장하는 전용 변환 규칙 저장부(30，32)，범용 변환 규칙 저장부(40，42)와, 변환원 프로그램 저장부(10 내지 14)에 저장된 반도체 시험용 프로그램을 변환 규칙을 이용하여 변환하는 것에 의하여 전용，범용 테스트 벤치 처리부(60，70)을 생성하는 변환 처리부(20 내지 26)을 구비하고 있다.
테스트 프로그램, 반도체

Description

반도체 시험용 프로그램 디버그 장치{SEMICONDUCTOR TEST PROGRAM DEBUG DEVICE}
본 발명은 반도체 시험 장치의 동작을 에뮬레이트하여 반도체 시험 프로그램의 검증을 행하는 반도체 시험용 프로그램 디버그 장치에 관한 것이다.
종래부터 출하 전의 로직 IC나 반도체 메모리 등의 각종의 반도체 디바이스에 대해 기능 시험이나 직류 시험 등을 행한 것으로서 반도체 시험 장치가 알려져 있다. 반도체 시험 장치를 이용하여 기능 시험이나 직류 시험 등을 실시하는 경우에, 어떤 항목의 시험을 어떤 조건으로 할 것인지의 각종 조건은 미리 반도체 시험용 프로그램에 짜여져 있기 때문에，이 반도체 시험용 프로그램을 실행함으로써 피검사용 반도체 디바이스의 각종 시험을 행할 수가 있다. 그러나，반도체 시험용 프로그램은 시험 항목의 설정，시험 조건의 설정，시험의 실행，시험 결과의 판정 등의 다기에 걸친 동작을 제어하지 않으면 안 되고，방대한 스텝의 프로그램으로 구축되어 있다. 이 반도체 시험용 프로그램은 피검사용 반도체 디바이스의 종류가 변경이 되거나，그 로직이 변경이 되거나 한 경우，그에 맞춰서 여러 가지 변경을 하지 않으면 안 된다. 반도체 시험용 프로그램이 신규로 작성되거나，변경된 경우에 그 프로그램 자체가 정상적으로 동작한 것인지 아닌지，그 프로그램의 평가를 행하지 않으면 안 된다. 그 하나의 방법으로서，실제 반도체 시험 장치를 이용하여 미리 좋고 나쁨을 알고 있는 피검사용 반도체 디바이스에 대해，반도체 시험용 프로그램을 동작시켜，그 프로그램의 평가를 행하고 있다. 그러나，반도체 시험 장치 자체가 고가이고 도입 대수도 적은 이유로，실제 반도체 시험 장치를 이용하여 반도체 시험용 프로그램이 정상적으로 동작하는지 아닌지의 평가를 행하는 것은，반도체 시험의 라인을 정지하게 됨으로써 바람직하지 않다. 그래서，종래부터 실제 반도체 시험 장치를 이용하여 반도체 시험용 프로그램의 평가를 행하는 것이 아니라，워크스테이션 등의 범용 컴퓨터를 이용하여 반도체 시험 장치의 동작을 에뮬레이트하고，그 반도체 시험용 프로그램이 정상적으로 동작하고 있는지 아닌지의 디버그를 행하는 반도체 시험용 프로그램 디버그 장치가 사용되고 있다(예를 들면，특허 문헌1 참조).
[특허문헌 1] 특개 2001-51025호 공보(제 3 내지 5쪽, 도 1 내지 ３)
그런데，특허 문헌1에 개시된 반도체 시험용 프로그램 디버그 장치(이하，단지 디버그 장치라 함)는 디버그 대상이 되는 반도체 시험 프로그램에 적합한 사양으로 만들어지고 있다. 예를 들면，반도체 시험 장치의 제조 메이커로서 A사와 B사가 있는 경우에，A사가 제조한 반도체 시험 장치(TA)에 조립된 반도체 시험 프로그램(a)을 실행할 때 반도체 시험 장치(TA)의 동작을 에뮬레이트하기 위한 디버그 장치(WA)가 만들어져 있다. 또，B사가 제조한 반도체 시험 장치(TB)에 조립된 반도체 시험 프로그램(b)을 실행할 때 반도체 시험 장치(TB)의 동작을 에뮬레이트하기 위한 디버그 장치(WB)가 필요하다. 이처럼，제조 메이커가 다른 복수의 반도체 시험 장치에 사용되는 반도체 시험용 프로그램을 디버그하는 경우에는 제조 메이커마다 사양이 다른 디버그 장치가 필요하게 되고，설비의 낭비가 많아진다는 문제가 있었다. 또，이와 같은 문제는 동일한 제조 메이커로부터 구입한 복수의 반도체 시험 장치에 대해서도 발생할 수 있다. 예를 들면，구입시기에 따라 반도체 시험 프로그램의 사양이 크게 달라진 경우에는 사양이 다른 반도체 시험 프로그램을 공통의 디버그 장치로 디버그할 수 없기 때문에，반도체 시험 프로그램의 각각의 사양에 맞춘 복수의 디버그 장치가 필요하게 된다.
본 발명은 이와 같은 점을 감안하여 창안된 것으로, 그 목적은 사양이 다른 반도체 시험 장치 또는 반도체 시험 프로그램을 이용한 경우에 설비의 낭비를 저감할 수 있는 반도체 시험용 프로그램 디버그 장치를 제공하는 것에 있다.
상술한 과제를 해결하기 위해 본 발명의 반도체 시험용 프로그램 디버그 장치는 반도체 시험용 프로그램에 근거하여 피시험 디바이스에 대해 시험을 행한 반도체 시험 장치의 동작을 에뮬레이트함으로써，반도체 시험용 프로그램의 검증을 행하고 있고，피시험 디바이스의 동작을 시뮬레이트하는 가상 디바이스와, 피시험 디바이스에 인가하는 시험 신호에 대응하는 의사(pseudo) 시험 신호를 생성함과 동시에 이 의사 시험 신호에 대응하는 가상 디바이스의 응답 신호를 생성하는 테스트 벤치 처리 수단과，사양이 다른 복수의 반도체 시험용 프로그램 각각을 저장하는 변환원 프로그램 저장 수단과，복수의 사양의 각각에 대응하는 변환 규칙을 저장하는 변환 규칙 저장 수단과，변환원 프로그램 저장 수단에 저장된 반도체 시험용 프로그램을 변환 규칙 저장 수단에 저장된 이 반도체 시험용 프로그램의 수단에 대응하는 변환 규칙을 이용하여 변환함으로써，이 반도체 시험용 프로그램에 대응하는 테스트 벤치 처리 수단을 생성하는 변환 처리 수단을 구비하고 있다. 이에 의해，사양이 다른 반도체 시험 장치나 반도체 시험용 프로그램이 복수 존재한 경우라도，각각의 사양에 맞춰서 가상 디바이스에 대한 가상적인 시험 의사 시험 신호나 응답 신호의 입출력 동작)을 행하는 것이 가능하게 되고，사양마다 반도체 시험용 프로그램 디버그 장치를 구비할 필요가 없어지기 때문에，설비의 낭비를 저감시킬 수 있다.
또，상술한 반도체 시험용 프로그램은, 피시험 디바이스에 인가하는 시험 신호의 발생 패턴을 규정하는 패턴 프로그램인 것이 바람직하다. 이에 의해，패턴 프로그램의 사양이 복수 존재하는 경우에，공통의 반도체 시험 장치용 프로그램 디버그 장치로 이 패턴 프로그램의 디버그(검증)를 행하는 것이 가능하게 된다.
또，상술한 가상 디바이스와 테스트 벤치 처리 수단은 동일한 하드웨어 기술 언어에 의해 구현된 것이 바람직하다. 구체적으로는 상술한 하드웨어 기술 언어는 베리로그(Verilog)-HDL 또는 VHDL이 사용되는 것이 바람직하다. 이에 의해，하드웨어 기술 언어인　베리로그-HDL 혹은 VHDL을 이용하여 가상 디바이스와 함께 테스트 벤치 처리 수단의 기능을 구현한 것이 가능하다. 특히，반도체 시험용 프로그램은 반도체 시험 장치의 제조 메이커 독자적인 수단을 보유한 경우가 많지만, 이것을 범용적인 하드웨어 기술 언어를 이용한 테스트 벤치 처리 수단으로 변환하는 것이 가능하게 되기 때문에，범용성 및 유연성을 향상시킨 반도체 시험용 프로그램 디버그 장치를 실현하는 것이 가능하다.
또한，다른 제조 메이커에 의해 제조된 복수의 반도체 시험 장치 및 각자의 반도체 시험 장치에 대응하는 복수의 반도체 시험용 프로그램이 있을 때에 복수의 사양은 제조 메이커마다 설정된 내용을 보유하는 것이 바람직하다. 이에 따라 제조 메이커마다 다른 사양의 복수의 반도체 시험용 프로그램의 디버그를 공통의 반도체 시험용 프로그램 디버그 장치로 행하는 것이 가능하게 된다.
특히，상술한 변환 규칙 저장 수단에 저장되는 변환 규칙과 변환 처리 수단은，각각의 사양에 대응하는 제조 메이커에 의해 작성되는 것이 바람직하다. 이에 따라，경합하는 반도체 시험 장치의 각 제조 메이커에 대해 각각의 제조 메이커의 상세한 내부 자료 등을 개시시키는 일 없이，공통의 반도체 시험용 프로그램 디버그 장치로 동작하는 범용의 테스트 벤치 수단을 생성하는 것이 가능하게 되고，반도체 시험용 프로그램 디버그 장치의 공용화를 촉진할 수 있다.
또，동일한 제조 메이커에 의해 제조된 모델 번호 또는 버전이 다른 복수의 반도체 시험 장치 및 각각의 반도체 시험 장치에 대응하는 복수의 반도체 시험용 프로그램이 있을 때에，복수의 사양은 모델 번호 또는 버전마다 설정된 내용을 갖는 것이 바람직하다. 이에 의해，제조 메이커 내에서 모델 번호나 버전이 다른 복수의 반도체 시험용 프로그램의 디버그를 공통의 반도체 시험용 프로그램 디버그 장치로 행하는 것이 가능하게 된다.
또한, 상술한 변환 처리 수단은 변환 규칙에 근거하여，테스트 벤치 처리 수단이 특정된 때에，대응하는 반도체 시험용 프로그램을 생성하는 역변환을 행하는 것이 바람직하다. 이에 의해，일단 생성한 테스트 벤치 처리 수단을 통해 다른 사양의 반도체 시험용 프로그램의 상호 변환이 가능하게 되고，제조 메이커나 모델 번호，버전 등이 다른 각각의 반도체 시험용 프로그램의 사양을 자동으로 변경하는 것이 가능하게 되고，반도체 시험용 프로그램의 유효 이용을 도모함과 동시에，수작업에 의한 수단 변경의 실수를 방지할 수 있다.
도 1은 본 발명의 일 실시예의 반도체 시험용 프로그램 디버그 장치의 상세 구성을 나타내는 도면이다.
도 2는 사양이 다른 복수의 반도체 시험 장치와 반도체 시험용 프로그램 디버그 장치와의 관계를 나타내는 도면이다.
도 3은 패턴 프로그램과 테스트 벤치 처리부와의 관계를 나타내는 도면이다.
*도면 주요 부분에 대한 부호의 설명*
10，12，14 : 변환원 프로그램 저장부 20，22，24，26 : 변환 처리부
30，32 : 전용 변환 규칙 저장부
40，42 : 범용 변환 규칙 저장부
50 : 베리로그 처리부 60 : 전용 테스트 벤치 처리부
62 : 전용 패턴 프로그램 63 : 전용 테스트 조건 파일
64，74 : IF(인터페이스)부 66 : 전용 PG(패턴 발생)부
68，78 : 테스터 기능 실행부 70 : 범용 테스트 벤치 처리부
72 : 범용 패턴 프로그램 73 : 범용 테스트 조건 파일
76 : 범용 PG부 80 : 가상 디바이스
이하，본 발명을 적용한 일 실시예의 반도체 시험용 프로그램 디버그 장치에 관하여，도면을 참조하며 상세히 설명한다. 도 1은 일 실시예의 반도체 시험용 프로그램 디버그 장치의 상세 구성을 나타내는 도면이다. 또，도 2는 사양이 다른 복수의 반도체 시험 장치와 반도체 시험용 프로그램 디버그 장치와의 관계를 나타내는 도면이다.
도 2에 도시한 바와 같이, C사는 A사에 의해 제조된 반도체 시험 장치(100)와，B사에 의해 제조된 반도체 시험 장치(200)을 구입했다. 또，C사는 A사에 의해 개발된 반도체 시험용 프로그램 디버그 장치(300)를 소지하고 있는 것으로 한다. 또한, 일반적으로 반도체 시험용 프로그램 디버그 장치(300) 자체는 워크스테이션 등의 범용 컴퓨터에 의해 A사에 의해 개발된 전용 디버그용 프로그램을 실행함으로써 실현되는 것이다.
이와 같은 경우에，종래는 A사가 개발한 반도체 시험용 프로그램 디버그 장치(300)에서는 A사의 반도체 시험 장치(100)에 사용되는 반도체 시험용 프로그램의 디버그를 행하는 것은 가능하지만，B사의 반도체 시험 장치(200)에 사용된 반도체 시험용 프로그램의 디버그를 행하는 것은 가능하지 않았다. 이것은 반도체 시험용 프로그램은 반도체 시험 장치의 제조 메이커 각 사의 독자적인 사양 및 프로그램 언어로 만들어져 있고，A사가 B사의 상세한 사양이나 프로그램 언어의 내용을 알 수 없기 때문에，B사의 사양에 맞춰 만들어진 반도체 시험용 프로그램의 내용을 해석하여，대응하는 반도체 시험 장치(200)의 동작을 에뮬레이트할 수 없기 때문이다. 본 실시예의 반도체 시험용 프로그램 디버그 장치(300)에서는 A사의 반도체 시험용 프로그램뿐만 아니라，B사의 반도체 시험용 프로그램의 디버그도 가능한 연구가 행해진다.
도 1에 도시하는 바와 같이，본 실시예의 반도체 시험용 프로그램 디버그 장치(300)는 변환원 프로그램 저장부(10，12，14)，변환 처리부(20，22，24，26)，전용 변환 규칙 저장부(30，32)，범용 변환 규칙 저장부(40，42)，베리로그 처리부(50)을 포함하여 구성되어 있다. 이 반도체 시험용 프로그램 디버그 장치(300)는 CPU，ROM, RAM，하드 디스크 장치를 구비하는 워크스테이션 등의 컴퓨터를 이용하여 구현되고，하드 디스크 장치에 설치된 디버그용 프로그램을 CPU에 의해 실행함으로써 소망하는 동작을 한다.
변환원 프로그램 저장부(10)는 A사의 반도체 시험 장치(100)로 사용되는 반도체 시험용 프로그램으로서의 패턴 프로그램(a11)과 테스트 조건 파일(a12)을 저장한다. 패턴 프로그램(a11)은 반도체 시험 장치(100)를 이용하여 피시험 디바이스에 대해 시험을 한 때의 시험 신호의 발생 패턴을 규정한다. 또，테스트 조건 파일(a12)은 시험 신호의 전압 레벨 등의 테스트 조건을 규정한다.
마찬가지로, 변환원 프로그램 저장부(12)는 A사의 반도체 시험 장치(100)에서 사용되는 반도체 시험용 프로그램으로서의 패턴 프로그램(a21)과 테스트 조건 파일(a22)을 저장한다. 또한, 변환원 프로그램 저장부(10)에 저장된 패턴 프로그램(a11) 및 테스트 조건 파일(a12)과, 변환원 프로그램 저장부(12)에 저장된 패턴 프로그램(a21) 및 테스트 조건 파일(a22)은 동일한 A사의 사양에 따라서 C사가 작성하는 것이지만, 대상이 되는 반도체 시험 장치(100，100')의 모델 번호 또는 버전이 다른 것으로，A사의 다른 사양에 근거하여 작성되어 있다.
또한，변환원 프로그램 저장부(14)는 B사의 반도체 시험 장치(200)에서 사용된 반도체 시험용 프로그램으로서의 패턴 프로그램(b1) 및 테스트 조건 파일(b2)을 저장한다. 이들 패턴 프로그램(b1) 및 테스트 조건 파일(b2)은 B사의 사양에 따라 C사가 작성한 것이다.
변환 처리부(20)는 변환원 프로그램 저장부(10)에 저장되어 있는 패턴 프로그램(a11)과 테스트 조건 파일(a12)을 읽어내고，전용 변환 규칙 저장부(30)에 저장된 전용 변환 규칙에 근거하여 소정의 변환 처리를 행한다. 마찬가지로，변환 처리부(22)는 변환원 프로그램 저장부(12)에 저장되어 있는 패턴 프로그램(a21)과 테스트 조건 파일(a22)을 읽어내고，전용 변환 규칙 저장부(32)에 저장된 전용 변환 규칙에 근거하여 소정의 변환 처리를 행한다. 변환 처리부(24)는 변환원 프로그램 저장부(12)에 저장되어 있는 패턴 프로그램(a21)과 테스트 조건 파일(a22)을 읽어내고，범용 변환 규칙 저장부(40)에 저장된 범용 변환 규칙에 근거한 소정의 변환 처리를 행한다. 변환 처리부(26)는 변환원 프로그램 저장부(14)에 저장되어 있는 패턴 프로그램(b1)과 테스트 조건 파일(b2)을 읽어내고，범용 변환 규칙 저장부(42)에 저장된 범용 변환 규칙에 근거하여 소정의 변환 처리를 행한다.
베리로그 처리부(50)는 하드웨어 기술 언어인　베리로그-HDL 또는 VHDL을 이용하여 구현되어 있고，전용 테스트 벤치 처리부(60)，범용 테스트 벤치 처리부(70)，가상 디바이스(80)를 구비하고 있다. 가상 디바이스(80)는 반도체 시험 장치(100, 100')를 이용하여 실제로 시험을 행하는 대상이 된 피시험 디바이스의 동작을 시뮬레이트한 것이고, 이 피시험 디바이스를 설계하는 때에 작성된 하드웨어 기술 언어의 데이터를 이용하는 것이 가능하다.
전용 테스트 벤치 처리부(60)는 반도체 시험 장치(100, 100')에 의해 반도체 시험용 프로그램을 실행하고 피시험 디바이스에 대해 시험을 행하는 동작을 에뮬레이트한 것이며, 전용 패턴 프로그램(62)，전용 테스트 조건 파일(63)，IF부(인터페이스부; 64)，전용PG(패턴 발생부; 66)，테스터 기능 실행부(68)를 구비하고 있다. 전용 패턴 프로그램(62)은 변환원 프로그램 저장부(10, 12)에 저장된 패턴 프로그램(a11，a21)에 대응하는 것이고, 사용되는 프로그램 언어를 변환한 것이다. 또, 전용 테스트 조건 파일(63)은 변환원 프로그램 저장부(10，12)에 저장된 테스트 조건 파일(a12，a22)에 대응하는 것이고, 사용되는 프로그램 언어를 변환한 것이다. 상술한 바와 같이, 패턴 프로그램(a11，a21)이나 테스트 조건 파일(a12，a22)은 A사 독자적인 프로그램 언어로 만들어져 있고，변환 처리부(20，22)에 의해 이들을 범용의 하드웨어 기술 언어인 베리로그-HDL 또는 VHDL을 이용한 전용 패턴 프로그램(62)과 전용 테스트 조건 파일(63)로 변환하고 있다. IF부(64)는 전용 패턴 프로그램(62)을 실행할 때에 이 전용 패턴 프로그램(62)의 내용을 해석하여 전용 PG부(66)에 대해 동작 지시를 행한다. 전용 PG부(66)는 전용 패턴 프로그램(62)의 기술 내용에 대응하는 시험 패턴을 의사(pseudo)적으로 발생한다. 테스터 기능 실행부(68)는 전용 PG부(66)에 의해 의사적으로 생성된 시험 패턴과 전용 테스트 조건 파일(63)로 지정된 시험 조건에 근거하고，가상 디바이스(80)에 대한 시험 동작을 에뮬레이트하여 가상적인 반도체 시험을 실시한다.
상술한 변환 처리부(20)는 변환원 프로그램 저장부(10)에 저장된 패턴 프로그램(a11)과 테스트 조건 파일(a12)에 근거하여，전용 테스트 벤치 처리부(60)에 포함되는 전용 패턴 프로그램(62)，전용 테스트 조건 파일(63)，IF부(64)，전용 PG부(66)，테스터 기능 실행부(68)를 작성한다(실제로는, 전용 테스트 벤치 처리부(60)의 각 기능을 실현하는 베리로그-HDL 등으로 기술된 프로그램이 작성됨). 마찬가지로，변환 처리부(22)는 변환원 프로그램 저장부(12)에 저장된 패턴 프로그램(a21)과 테스트 조건 파일(a22)에 근거하여，전용 테스트 벤치 처리부(60)에 포함되는 전용 패턴 프로그램(62)，전용 테스트 조건 파일(63)，IF부(64)，전용 PG부(66)，테스터 기능 실행부(68)를 작성한다.
또한，본 실시예의 변환 처리부(20)는 패턴 프로그램(a11) 및 테스트 조건 파일(a12)에 근거하여 전용 테스트 벤치 처리부(60)를 작성하는 변환 동작뿐만 아니라，반대로 작성된 전용 테스트 벤치 처리부(60)가 존재하는 때에 이 전용 테스트 벤치 처리부(60)의 내용(베리로그-HDL 등으로 기술된 프로그램)과，전용 변환 규칙 저장부(30)에 저장된 전용 변환 규칙에 근거하여 패턴 프로그램(a11) 및 테스 트 조건 파일(a12)을 작성하는 역변환의 기능도 갖추고 있다. 마찬가지로，본 실시예의 변환 처리부(22)는 패턴 프로그램(a21) 및 테스트 조건 파일(a22)에 근거하여 전용 테스트 벤치 처리부(60)를 작성하는 변환 동작뿐만 아니라，반대로 작성된 전용 테스트 벤치 처리부(60)가 존재하는 때에 이 전용 테스트 벤치 처리부(60)의 내용과, 전용 변환 규칙 저장부(32)에 저장된 전용 변환 규칙에 근거하여 패턴 프로그램(a21) 및 테스트 조건 파일(a22)을 작성하는 역변환의 기능도 갖추고 있다.
또，범용 테스트 벤치 처리부(70)는 반도체 시험 장치(200)나 반도체 시험 장치(100')에 의해 반도체 시험용 프로그램을 실행하여 피시험 디바이스에 대해 시험을 한 동작을 에뮬레이트한 것이고, 범용 패턴 프로그램(72)，범용 테스트 조건 파일(73)，IF부(인터페이스부; 74)，범용 PG부(패턴 발생부; 76)，테스터 기능 실행부(78)를 갖추고 있다. 범용 패턴 프로그램(72)은 변환원 프로그램 저장부(12，14)에 저장된 패턴 프로그램(a21，b1)에 대응하는 것이고, 사용되는 프로그램 언어를 변환한 것이다. 또，범용 테스트 조건 파일(73)은 변환원 프로그램 저장부(12，14)에 저장된 테스트 조건 파일(a22，b2)에 대응하는 것이고, 사용된 프로그램 언어를 변환한 것이다. 상술한 바와 같이，패턴 프로그램(a21，b1)이나 테스트 조건 파일(a22，b2)는 A사 독자 또는 B사 독자적인 프로그램 언어로 만들어져 있고，변환 처리부(24，26)에 의해 이들을 범용의 하드웨어 기술 언어인 베리로그-HDL 또는 VHDL을 이용한 범용 패턴 프로그램(72)과 범용 테스트 조건 파일(73)로 변환하고 있다. IF부(74)는 범용 패턴 프로그램(72)을 실행할 때에 이 범용 패턴 프로그램(72)의 내용을 해석하여 범용 PG부(76)에 대해 동작 지시를 행한다. 범용 PG부(76)는 범용 패턴 프로그램(72)의 기술 내용에 대응하는 시험 패턴을 의사적으로 발생한다. 테스터 기능 실행부(78)는 범용 PG부(76)에 의해 의사적으로 생성된 시험 패턴과 범용 테스트 조건 파일(73)로 지정되는 시험 조건에 근거하여，가상 디바이스(80)에 대한 시험 동작을 에뮬레이트하여 가상적인 반도체 시험을 실시한다.
상술한 변환 처리부(24)는 변환원 프로그램 저장부(12)에 저장된 패턴 프로그램(a21)과 테스트 조건 파일(a22)에 근거하여，범용 테스트 벤치 처리부(70)에 포함되는 범용 패턴 프로그램(72)，범용 테스트 조건 파일(73)，IF부(74)，범용 PG부(76)，테스터 기능 실행부(78)를 작성한다. 마찬가지로，변환 처리부(26)는 변환원 프로그램 저장부(14)에 저장된 패턴 프로그램(b1)과 테스트 조건 파일(b2)에 근거하여，범용 테스트 벤치 처리부(70)에 포함된 범용 패턴 프로그램(72)，범용 테스트 조건 파일(73)，IF부(74)，범용 PG부(76)，테스터 기능 실행부(78)를 작성한다.
또한，본 실시예의 변환 처리부(24)는 패턴 프로그램(a21) 및 테스트 조건 파일(a22)에 근거하여 범용 테스트 벤치 처리부(70)를 작성하는 변환 동작뿐만 아니라，반대로 작성된 범용 테스트 벤치 처리부(70)가 존재하는 때에 이 범용 테스트 벤치 처리부(70)의 내용(베리로그-HDL 등으로 기술된 프로그램)과, 범용 변환 규칙 저장부(40)에 저장된 범용 변환 규칙에 근거하여 패턴 프로그램(a21) 및 테스트 조건 파일(a22)을 작성하는 역변환의 기능도 갖추고 있다. 마찬가지로，본 실시예의 변환 처리부(26)는 패턴 프로그램(b1) 및 테스트 조건 파일(b2)에 근거하여 범용 테스트 벤치 처리부(70)을 작성하는 변환 동작뿐만 아니라，반대로 작성된 범용 테스트 벤치 처리부(70)가 존재하는 때에 이 범용 테스트 벤치 처리부(70)의 내용과, 범용 변환 규칙 저장부(42)에 저장된 범용 변환 규칙에 근거하여 패턴 프로그램(b1) 및 테스트 조건 파일(b2)을 작성하는 역변환의 기능도 갖추고 있다.
그런데，상술한 전용 테스트 벤치 처리부(60) 및 범용 테스트 벤치 처리부(70)의 각각에 있어서「전용」과 「범용」이라는 용어의 분리 사용은 이하와 같이 행하고 있다. 반도체 시험용 프로그램 디버그 장치(300)를 실현하기 위한 디버그용 프로그램 전체는 A사가 만들고 있기 때문에，A사는 자사의 반도체 시험 장치(100，100')에 의한 시험 동작을 충실하게 에뮬레이트할 수 있는 테스트 벤치 처리부를 작성하는 것이 가능하다. 이렇게 하여 작성된 것이 전용 테스트 벤치 처리부(60)이다. 이것은 종래와 같이 자사의 반도체 시험용 프로그램용에 전용의 반도체 시험용 프로그램 디버그 장치를 사용하는 경우와 동일하다. A사 자신이 작성한 패턴 프로그램(a11，a21)이나 테스트 조건 파일(a12，a22)에 근거하여 전용 테스트 벤치 처리부(60)을 생성하기 때문에，전용 변환 규칙 저장부(30，32)에 저장된 전용 변환 규칙은 상세한 사양을 고려하여 작성하는 것이 가능하다. 따라서 전용 테스트 벤치 처리부(60)에서는 실제의 반도체 시험 장치(100，100')의 상세한 시험 동작까지 에뮬레이트할 수 있고，반도체 시험용 프로그램의 대부분 모든 내용을 디버그할 수 있다.
이에 대해，B사가 만들었던 반도체 시험용 프로그램에 대응하는 시험 동작을 에뮬레이트하기 위한 것이 범용 테스트 벤치 처리부(70)이다. B사의 반도체 시험 장치(200)나 이에 사용되는 반도체 시험용 프로그램의 상세 사양은 A사에서는 모른다. A사의 반도체 시험장치나 반도체 시험용 프로그램의 상세 사양을 모르는 점에 대해서는 B사에 있어서도 동일하다. 따라서 범용 변환 규칙 저장부(40，42)에는 A사 독자 또는 B사 독자적인 특수한 사양을 제외한 일반적인 사양에 대응하는 범용 변환 규칙이 저장되어 있고，이 범용 변환 규칙에 근거하여 범용 테스트 벤치 처리부(70)가 작성된다. 또한, 범용 테스트 벤치 처리부(70)에 의해 행해지는 일반적인 에뮬레이트 동작과 범용 변환 규칙과의 관계를 나타내는 정보，즉，범용 변환 규칙을 이용하여 변환 처리부(24，26)에 의해 범용 테스트 벤치 처리부(70)를 작성하기 위한 정보가 반도체 시험 장치의 제조 메이커 각 사에 공개되어 있다. 또，A사의 패턴 프로그램(a21)이나 테스트 조건 파일(a22)에 대응하는 범용 변환 규칙 저장부(40) 내의 범용 변환 규칙이나 변환 처리부(24)(변환 처리부(24)를 구현하기 위한 프로그램)는 A사에 의해 작성된다. 마찬가지로，B사의 패턴 프로그램(b1)이나 테스트 조건 파일(b2)에 대응하는 범용 변환 규칙 저장부(42) 내의 범용 변환 규칙이나 변환 처리부(26)(변환 처리부(26)을 실현하기 위한 프로그램)는 B사에 의해 작성된다.
상술한 전용 테스트 벤치 처리부(60)，범용 테스트 벤치 처리부(70)가 테스트 벤치 처리 수단에，변환원 프로그램 저장부(10，12，14)가 변환원 프로그램 저장 수단에, 전용 변환 규칙 저장부(30，32)，범용 변환 규칙 저장부(40，42)가 변환 규칙 저장 수단에 각각 대응한다.
도 3은 패턴 프로그램과 테스트 벤치 처리부와의 관계를 나타내는 도면이다. 상술한 바와 같이，A사의 사양에 따라 작성된 패턴 프로그램(a11)은 변환 처리부(20)를 이용함으로써，전용 테스트 벤치 처리부(60)로 변환된다. 또，A사의 다른 사양에 따라 작성된 패턴 프로그램(a21)은 변환 처리부(22)를 이용함으로써，전용 테스트 벤치 처리부(60)로 변환된다. 이와 같이，사양이 다른 2개의 패턴 프로그램(a11，a21)은 각각에 대응하는 변환 처리부(20，22)에 의해 공통의 전용 테스트 벤치 처리부(60)로 변환되기 때문에，한 대의 반도체 시험용 프로그램 디버그 장치(300)를 이용하여 이들 사양이 다른 2개의 패턴 프로그램(a11，a12)에 대한 디버그를 행할 수가 있다. 또，공통의 전용 테스트 벤치 처리부(60)로 일단 변환함으로써，모델 번호나 버전이 서로 다른 반도체 시험 장치 등에 사용되는 패턴 프로그램(a11)과 패턴 프로그램(a21) 간에 상호 변환이 가능하게 된다.
마찬가지로，A사의 사양에 따라 작성된 패턴 프로그램(a21)은 변환 처리부(24)를 이용함으로써，범용 테스트 벤치 처리부(70)로 변환된다. 또，B사의 사양에 따라 작성된 패턴 프로그램(b1)은 변환 처리부(26)를 이용함으로써，범용 테스트 벤치 처리부(70)로 변환된다. 이처럼，A사와 B사에서 사양이 다른 2개의 패턴 프로그램(a21，b1)은 각각에 대응하는 변환 처리부(24，26)에 의해 공통의 범용 테스트 벤치 처리부(70)로 변환되기 때문에，한 대의 반도체 시험용 프로그램 디버그 장치(300)를 이용함으로써 이들 사양이 다른 2개의 패턴 프로그램(a21，b1)에 대한 디버그를 행할 수가 있다. 또，공통의 범용 테스트 벤치 처리부(70)로 일단 변환함으로써，A사의 사양에 대응하는 패턴 프로그램(a21)과 B사의 사양에 대응하는 패턴 프로그램(b1) 간에 상호 변환이 가능하게 된다.
이처럼，본 실시예의 반도체 시험용 프로그램 디버그 장치(300)는 사양이 다른 반도체 시험 장치나 반도체 시험용 프로그램이 복수 존재하는 경우에도，각각의 사양에 맞추어 가상 디바이스(80)에 대한 가상적인 시험(의사 시험 신호나 응답 신호의 입출력 동작)을 실시하는 것이 가능하게 되고，사양마다 반도체 시험용 프로그램 디버그 장치(300)를 구비할 필요가 없어지기 때문에，설비의 낭비를 저감할 수 있게 된다.
또，가상 디바이스(80)와 테스트 벤치 처리부(60，70)는 동일한 하드웨어 기술 언어，구체적으로는 베리로그-HDL 또는 VHDL을 이용하여 구현되어 있다. 이에 의해，하드웨어 기술언어인　베리로그-HDL이나 VHDL을 이용하여 가상 디바이스와 함께 테스트 벤치 처리부(60，70)의 기능을 구현할 수 있다. 특히，반도체 시험용 프로그램은 반도체 시험 장치의 제조 메이커 독자적인 사양을 보유하는 경우가 많지만，이것을 범용적인 하드웨어 기술 언어를 이용한 테스트 벤치 처리부(60，70)으로 변환하는 것이 가능해지기 때문에，범용성 및 유연성을 향상시킨 반도체 시험용 프로그램 디버그 장치(300)를 실현시킬 수 있다.
또，본 실시예에 따르면 제조 메이커마다 다른 사양의 복수의 반도체 시험용 프로그램의 디버그를 공통의 반도체 시험용 프로그램 디버그 장치(300)에서 행하는 것이 가능하게 된다. 게다가，범용 변환 규칙 저장부(40，42)에 저장되는 범용 변환 규칙과 이에 대응하는 변환 처리부(24，26)를 각자의 사양에 대응하는 제조 메이커에 따라 작성하기 때문에，경합하는 반도체 시험 장치의 각 제조 메이커에 대해 각각의 제조 메이커의 상세한 내부 자료 등을 개시시키는 일 없이，공통의 반도체 시험용 프로그램 디버그 장치(300)로 동작하는 범용 테스트 벤치 처리부(70)를 생성하는 것이 가능하게 되고，반도체 시험용 프로그램 디버그 장치(300)의 공용화를 촉진할 수 있다.
또，동일한 제조 메이커에 의해 제조된 모델 번호 또는 버전이 다른 복수의 반도체 시험 장치 및 각각의 반도체 시험 장치에 대응하는 복수의 반도체 시험용 프로그램이 존재하는 경우에도，이들 복수의 반도체 시험용 프로그램의 디버그를 공통의 반도체 시험용 프로그램 디버그 장치(300)로 행하는 것이 가능하게 된다.
또，일단 생성한 테스트 벤치 처리부(60，70)를 통해 다른 사양의 반도체 시험용 프로그램의 상호 변환이 가능하게 되고，제조 메이커나 모델 번호，버전 등이 다른 각각의 반도체 시험용 프로그램의 수단을 자동으로 변경할 수 있게 되고, 반도체 시험용 프로그램의 유효 이용을 도모함과 동시에, 수작업에 의한 사양 변경의 실수를 방지하는 것이 가능하다.
또한，본 발명은 상기 실시예에 한정되는 것이 아니고，본 발명의 요지의 범위 내에 있어 여러 가지의 변형 실시가 가능하다. 상술한 실시예에서는 전용 테스트 벤치 처리부(60)와 범용 테스트 벤치 처리부(70)의 양쪽을 갖추었지만，어느 쪽 한편만이 갖추어 지도록 하여도 좋다. 또，하드웨어 기술 언어로서의 베리로그-HDL 또는 VHDL을 이용하여 전용 테스트 벤치 처리부(60)나 범용 테스트 벤치 처리부(70)를 구현했으나，다른 범용 언어로서의 C 언어 등을 이용하여 이들을 구현하도록 하여도 좋다.
본 발명에 의하면, 사양이 다른 반도체 시험장치나 반도체 시험용 프로그램이 복수 존재한 경우에도 각각의 사양에 맞추어 가상 디바이스에 대한 가상적인 시험(의사 시험 신호나 응답 신호의 입출력 동작)을 실시하는 것이 가능하게 되고 사양마다 반도체 시험용 프로그램 디버그 장치를 구비할 필요가 없기 때문에 설비의 낭비를 저감할 수 있다.

Claims (8)

  1. 반도체 시험용 프로그램에 근거하여 피시험 디바이스에 대해 시험을 행하는 반도체 시험 장치의 동작을 에뮬레이트함으로써，상기 반도체 시험용 프로그램의 검증을 행하는 반도체 시험용 프로그램 디버그 장치에 있어서，
    상기 피시험 디바이스의 동작을 시뮬레이트하는 가상 디바이스와，
    사양이 다른 복수의 상기 반도체 시험용 프로그램의 각각을 저장하는 변환원 프로그램 저장 수단과，
    복수의 사양 각각에 대응하는 변환 규칙을 저장하는 변환 규칙 저장 수단과,
    상기 변환원 프로그램 저장 수단에 저장된 상기 반도체 시험용 프로그램을 상기 변환 규칙 저장 수단에 저장된 상기 반도체 시험용 프로그램의 사양에 대응하는 상기 변환 규칙을 이용하여 변환하는 변환 처리 수단과,
    상기 변환된 반도체 시험용 프로그램을 이용하여, 상기 피시험 디바이스에 인가하는 시험 신호에 대응하는 의사(pseudo) 시험 신호를 생성함과 동시에，상기 의사 시험 신호에 대응하는 상기 가상 디바이스의 응답 신호를 생성하는 테스트 벤치 처리 수단을 구비하고,
    상이한 제조 메이커에 의해 제조된 복수의 반도체 시험 장치 및 각각의 반도체 시험 장치에 대응하는 복수의 반도체 시험용 프로그램이 있는 경우에，상기 복수의 사양은 상기 제조 메이커마다 설정된 내용을 갖고, 상기 변환 규칙 저장 수단에 저장된 변환 규칙은 상기 상이한 제조 메이커 각각의 독자적인 특수 사양에 대응하는 전용 변환 규칙, 및 일반적인 사양에 대응하는 범용 변환 규칙을 포함하는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  2. 제 1 항에 있어서,
    상기 반도체 시험용 프로그램은 상기 피시험 디바이스에 인가하는 시험 신호의 발생 패턴을 규정하는 패턴 프로그램인 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  3. 제 1 항에 있어서,
    상기 가상 디바이스와 상기 테스트 벤치 처리 수단은 동일한 하드웨어 기술 언어에 의해 구현되는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  4. 제 3 항에 있어서,
    상기 하드웨어 기술 언어는 베리로그-HDL(Verilog-HDL) 또는 VHDL이 사용되는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 변환 규칙 저장 수단에 저장되는 상기 변환 규칙과 상기 변환 처리 수단은 각각의 사양에 대응하는 제조 메이커에 의해 작성되는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  7. 제 1 항에 있어서,
    동일한 제조 메이커에 의해 제조된 모델 번호 또는 버전이 다른 복수의 상기 반도체 시험 장치 및 각각의 반도체 시험 장치에 대응하는 복수의 상기 반도체 시험용 프로그램이 있는 경우에，상기 복수의 사양은 상기 모델 번호 또는 버전마다 설정된 내용을 갖는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
  8. 제 1 항에 있어서,
    상기 변환 처리 수단은 상기 변환 규칙에 근거하여，상기 테스트 벤치 처리 수단이 특정된 때에, 대응하는 상기 반도체 시험용 프로그램을 생성하는 역변환을 행하는 것을 특징으로 하는, 반도체 시험용 프로그램 디버그 장치.
KR1020077026562A 2005-05-20 2006-05-10 반도체 시험용 프로그램 디버그 장치 KR101119722B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005147457A JP4427002B2 (ja) 2005-05-20 2005-05-20 半導体試験用プログラムデバッグ装置
JPJP-P-2005-00147457 2005-05-20
PCT/JP2006/309385 WO2006123560A1 (ja) 2005-05-20 2006-05-10 半導体試験用プログラムデバッグ装置

Publications (2)

Publication Number Publication Date
KR20080008359A KR20080008359A (ko) 2008-01-23
KR101119722B1 true KR101119722B1 (ko) 2012-03-23

Family

ID=37431137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077026562A KR101119722B1 (ko) 2005-05-20 2006-05-10 반도체 시험용 프로그램 디버그 장치

Country Status (6)

Country Link
US (1) US8132161B2 (ko)
JP (1) JP4427002B2 (ko)
KR (1) KR101119722B1 (ko)
DE (1) DE112006001222T5 (ko)
TW (1) TW200643442A (ko)
WO (1) WO2006123560A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427002B2 (ja) * 2005-05-20 2010-03-03 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
EP1956609B1 (en) 2007-02-01 2014-01-22 Borealis Technology Oy Cable with improved flame retardancy
JP2009176186A (ja) * 2008-01-28 2009-08-06 Tokyo Electron Ltd プログラムテスト装置、およびプログラム
CN103109275B (zh) * 2010-09-07 2016-02-03 爱德万测试公司 在半导体测试环境中使用虚拟仪器的系统、方法和设备
US20130024178A1 (en) * 2011-07-20 2013-01-24 Narendran Kumaragurunathan Playback methodology for verification components
JP2013113663A (ja) 2011-11-28 2013-06-10 Advantest Corp 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置
JP2013113665A (ja) 2011-11-28 2013-06-10 Advantest Corp 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置
US9529704B2 (en) 2012-09-07 2016-12-27 Aai Corporation Graphical conversion between test program languages
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US11293969B2 (en) * 2019-03-12 2022-04-05 Rohde & Schwarz Gmbh & Co. Kg System and method for automatic test-setup hardware detection and extension

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022086A1 (en) * 2003-04-15 2005-01-27 Anton Kotz Method for generating tester controls

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903199A (en) * 1988-04-19 1990-02-20 Texas Instruments Incorporated Method of increasing the speed of test program execution for testing electrical characteristics of integrated circuits
JPH07319950A (ja) * 1994-05-30 1995-12-08 Hitachi Ltd テストシステム
US6968514B2 (en) * 1998-09-30 2005-11-22 Cadence Design Systems, Inc. Block based design methodology with programmable components
CN1331079C (zh) * 1998-09-30 2007-08-08 凯登丝设计系统公司 基于块的设计方法
JP4213306B2 (ja) 1999-08-12 2009-01-21 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
DE10036387A1 (de) * 1999-08-16 2001-03-01 Advantest Corp Halbleitertestprogramm-Diagnosevorrichtung
JP4459373B2 (ja) * 2000-03-31 2010-04-28 秀樹 米田 生産能力の取引方法およびシステム
JP4022392B2 (ja) * 2001-12-11 2007-12-19 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置およびそのテスト方法並びにテスト回路
US7184917B2 (en) * 2003-02-14 2007-02-27 Advantest America R&D Center, Inc. Method and system for controlling interchangeable components in a modular test system
US7209851B2 (en) * 2003-02-14 2007-04-24 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
US7197417B2 (en) * 2003-02-14 2007-03-27 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
TWI274166B (en) * 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
JP4447414B2 (ja) * 2004-09-17 2010-04-07 富士通マイクロエレクトロニクス株式会社 半導体デバイスの試験方法及び試験装置
JP4427002B2 (ja) * 2005-05-20 2010-03-03 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
KR100736679B1 (ko) * 2006-08-09 2007-07-06 주식회사 유니테스트 반도체 테스트를 위한 패턴 생성 장치 및 패턴 생성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022086A1 (en) * 2003-04-15 2005-01-27 Anton Kotz Method for generating tester controls

Also Published As

Publication number Publication date
WO2006123560A1 (ja) 2006-11-23
JP4427002B2 (ja) 2010-03-03
KR20080008359A (ko) 2008-01-23
US8132161B2 (en) 2012-03-06
JP2006323706A (ja) 2006-11-30
US20090055803A1 (en) 2009-02-26
DE112006001222T5 (de) 2008-04-10
TW200643442A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
KR101119722B1 (ko) 반도체 시험용 프로그램 디버그 장치
JP3942765B2 (ja) 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
Herdt et al. Verifying instruction set simulators using coverage-guided fuzzing
CN106155903B (zh) 用于系统设计验证的装置和方法
US20140032969A1 (en) Post-silicon validation using a partial reference model
US20100070937A1 (en) Circuit verification apparatus, circuit verification method, and recording medium
JP4959941B2 (ja) ソフトウェアの双方向プロービング
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
Jain et al. Functional verification of DSP based on-board VLSI designs
da Silva et al. Determined-Safe Faults Identification: A step towards ISO26262 hardware compliant designs
Bruns et al. Efficient cross-level processor verification using coverage-guided fuzzing
US20030066039A1 (en) Design verification by symbolic simulation using a native hardware description language
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
KR20200010396A (ko) 집적 회로 테스트 장치 및 방법
JP4574894B2 (ja) 半導体試験用プログラムデバッグ装置
El-Ashry et al. A functional coverage approach for direct testing: An industrial IP as a case study
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
Pointner et al. Did we test enough? functional coverage for post-silicon validation
JP4149047B2 (ja) シミュレータ
Ur et al. An open source simulation model of software development and testing
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
Fiolhais et al. Warpbird: an Untethered System on Chip Using RISC-V Cores and the Rocket Chip Infrastructure
JP3144617B2 (ja) 論理回路の検証方法
Mohamed HW/SW Co-Verification and Co-Debugging
Al-Asaad et al. High-level design verification of microprocessors via error modeling

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 8